DE102006045688B3

DE102006045688B3 - Verbindungsstruktur und Verfahren zur Herstellung einer Verbindungsstruktur zwischen einem Grabenkondensator und einem Auswahltransistor

Info

Publication number: DE102006045688B3
Application number: DE102006045688A
Authority: DE
Inventors: Lars Heineck; Martin Dr. Popp
Original assignee: Qimonda AG
Current assignee: Qimonda AG
Priority date: 2006-09-27
Filing date: 2006-09-27
Publication date: 2008-06-05
Anticipated expiration: 2026-09-28

Abstract

Verbindungsstruktur (46) zwischen einer Speicherelektrode (31) eines Grabenkondensators (3) und einem Auswahltransistor (16), die jeweils mindestens teilweise in einem Halbleitersubstrat (1) mit einer Substratoberfläche (10) gebildet sind, wobei die Verbindungsstruktur (46) umfasst:
einen Bereich einer leitfähigen Zwischenschicht (64), die angrenzend an eine Oberfläche einer elektrisch leitenden und sich bis oberhalb der Substratoberfläche (10) erstreckenden Füllung (61) des Kondensatorgrabens angeordnet ist, wobei ein Kontakt zwischen der leitenden Füllung (61) und der leitenden Zwischenschicht (64) oberhalb der Substratoberfläche (10) ausgebildet ist und
ein elektrisch leitendes Material (65), das angrenzend an die leitfähige Zwischenschicht (64) angeordnet ist und elektrisch mit einem Halbleitersubstrat-Oberflächenbereich (10) verbunden ist, welcher an den Auswahltransistor (16) angrenzt, wobei die Verbindungsstruktur (46) oberhalb der Substratoberfläche (10) angeordnet ist und an einen horizontalen Substratoberflächenbereich angrenzt.

Description

Verbindungsstruktur und Verfahren zur Herstellung einer Verbindungsstruktur zwischen einem Grabenkondensator und einem Auswahltransistor.
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Verbindungsstruktur zwischen einem Grabenkondensator und einem Auswahltransistor sowie auf eine entsprechende Verbindungsstruktur.
Speicherzellen dynamischer Schreib-Lesespeicher mit wahlfreiem Zugriff (Dynamic Random Access Memory, DRAMs) umfassen in der Regel einen Speicherkondensator und einen Auswahltransistor. In dem Speicherkondensator wird eine Information in Form einer elektrischen Ladung gespeichert, die eine logische Größe 0 oder 1 darstellt. Durch Ansteuerung des Auslese- bzw. Auswahltransistors über eine Wortleitung kann die in dem Speicherkondensator gespeicherte Information über eine Bitleitung ausgelesen werden. Zur sicheren Speicherung der Ladung und Unterscheidbarkeit der ausgelesenen Information muss der Speicherkondensator eine Mindestkapazität aufweisen. Die untere Grenze für die Kapazität des Speicherkondensators wird deshalb bei ca. 25 fF gesehen.
1 zeigt schematisch das Schaltbild einer DRAM-Speicherzelle 5 mit einem Speicherkondensator 3 und einem Auswahltransistor 16. Der Auswahltransistor 16 ist dabei vorzugsweise als selbstsperrender n-Kanal-Feldeffekttransistor (FET) ausgebildet und weist einen ersten n-dotierten Source-/Drain-Bereich 121 und einen zweiten n-dotierten Source-/Drain-Bereich 122 auf, zwischen denen ein aktiver schwach pleitender Kanalbereich 14 angeordnet ist. Über dem Kanalbereich 14 ist eine Gate-Isolatorschicht 151 vorgesehen, über der eine Gate- Elektrode 15 angeordnet ist, mit der die Ladungsträgerdichte im Kanalbereich 14 beeinflusst werden kann.
Der erste Source-/Drain-Bereich 121 des Auswahltransistors 16 ist über einen Verbindungsbereich 46 mit der Speicherelektrode 31 des Plattenkondensators 3 verbunden. Eine Gegenelektrode 34 des Speicherkondensators wiederum ist an eine Kondensatorplatte 36 angeschlossen, die vorzugsweise allen Speicherkondensatoren einer DRAM-Speicherzellenanordnung gemeinsam ist. Zwischen Speicherelektrode 31 und Gegenelektrode 34 ist ein Kondensatordielektrikum 33 angeordnet.
Der zweite Source-/Drain-Bereich 122 des Auswahltransistors 16 ist über einen Bitleitungskontakt 53 mit einer Bitleitung 52 verbunden. Über die Bitleitung kann die im Speicherkondensator 3 in Form von Ladungen gespeicherte Information eingeschrieben und ausgelesen werden. Ein Einschreib- oder Auslesevorgang wird über eine Wortleitung 51 gesteuert, die mit der Gate-Elektrode 15 des Auswahltransistors 16 verbunden ist, wobei durch Anlegen einer Spannung ein Strom leitender Kanal im Kanalbereich 14 zwischen dem ersten Source-/Drain-Bereich 121 und dem zweiten Source-/Drain-Bereich 122 hergestellt wird. Um eine Aufladung des Halbleitersubstrats bei den Ein- und Ausschaltvorgängen des Transistors zu verhindern, ist weiterhin ein Substratanschluss 54 vorgesehen.
Da von Speichergeneration zu Speichergeneration die Speicherdichte zunimmt, muss die benötigte Fläche der Eintransistor-Speicherzelle von Generation zu Generation reduziert werden. Gleichzeitig muss die Mindestkapazität des Speicherkondensators erhalten bleiben.
Bis zur 1 MBit-Generation wurden sowohl der Auslesetransistor als auch der Speicherkondensator als planare Bauelemente rea lisiert. Ab der 4 MBit-Speichergeneration wurde eine weitere Flächenreduzierung der Speicherzelle durch eine dreidimensionale Anordnung des Speicherkondensators erzielt. Eine Möglichkeit besteht darin, den Speicherkondensator in einem Graben zu realisieren. Als Elektroden des Speicherkondensators wirken in diesem Fall beispielsweise ein an die Wand des Grabens angrenzendes Diffusionsgebiet sowie eine dotierte Polysiliziumfüllung im Graben. Die Elektroden des Speicherkondensators sind somit entlang der Oberfläche des Grabens angeordnet. Dadurch wird die effektive Fläche des Speicherkondensators, von der die Kapazität abhängt, gegenüber dem Platzbedarf für den Speicherkondensator an der Oberfläche des Substrats, der dem Querschnitt des Grabens entspricht, vergrößert. Durch Reduktion des Querschnitts des Grabens bei gleichzeitiger Erhöhung seiner Tiefe lässt sich die Packungsdichte weiter erhöhen.
Zur weiteren Verkleinerung der Speicherzellengröße wird insbesondere angestrebt, die lithographische Strukturgröße F zu verringern. F ist die minimale Linienbreite einer Strukturgröße, die mit der derzeit verwendeten Lithographie strukturiert werden kann. Insbesondere ist zur weiteren Verkleinerung der Speicherzellengröße erforderlich, die laterale Ausdehnung des Transistors so weit wie möglich zu reduzieren. Dadurch wird insbesondere die Länge des an die Gate-Elektrode angrenzenden Kanals 14 reduziert. Eine Verkürzung dieser Kanallänge führt jedoch zu einer Erhöhung von Leckströmen zwischen Speicherkondensator 3 und Bitleitung 52. Insgesamt wird eine verringerte Kanallänge zu einer Beeinträchtigung des Unterschwell-Leckstroms und daher der Retentionszeit, d.h. der Zeit, innerhalb derer eine Information wiedererkennbar in der Speicherzelle gespeichert werden kann, führen.
Zur Lösung der beschriebenen Probleme ist beispielsweise in der US-Patentschrift 5,945,707 A vorgeschlagen worden, die Gate- Elektrode in einem in der Substratoberfläche ausgebildeten Graben anzuordnen, so dass der Kanal 14 vertikale und horizontale Komponenten im Bezug auf die Substratoberfläche aufweist. Dadurch kann bei gleichbleibendem Platzbedarf für den Auswahltransistor die effektive Kanallänge vergrößert werden, wodurch der Leckstrom verringert wird.
Der Anschluss der Speicherelektrode des Grabenkondensators 3 an den ersten Source-/Drain-Bereich des Auswahltransistors erfolgt üblicherweise über einen sogenannten Buried-Strap-Anschluss, der unterhalb der Substratoberfläche angeordnet ist. Um die mit einem Auswahltransistor, bei dem die Gate-Elektrode in einem Graben angeordnet ist, erzielten Vorteile besser ausnutzen zu können, ist es erforderlich, den Anschluss der Speicherelektrode des Grabenkondensators möglichst in der Nähe der Oberfläche des Substrats zu realisieren. Insbesondere ist ein sogenannter Surface-Strap-Anschluss wünschenswert, der oberhalb der Substratoberfläche ausgebildet ist. Derartige Anschlüsse sind in der Regel einseitig, also auf nur einer Seite des Grabenkondensators 3, ausgebildet. Durch das Bereitstellen eines Buried-Strap- oder Surface-Strap-Anschlusses findet somit in der Regel ein Symmetriebruch statt, denn nach Ausbilden dieses Anschlusses ist der Grabenkondensator nicht mehr symmetrisch bezüglich einer Achse, die senkrecht zu der Richtung der aktiven Gebiete beziehungsweise des Kanals 14 verläuft.
Ein Verfahren zur Herstellung eines Surface-Strap-Anschlusses sowie ein entsprechender Surface-Strap-Anschluss sind jeweils aus der US-Patentschrift 6,767,789 B1 sowie der US-Offenlegungsschrift US 2004/0251485 A1 bekannt.
Eine Verbindungsstruktur zur elektrischen Verbindung einer Speicherelektrode eines Grabenkondensators mit einem Auswahltransistor, die eine leitfähige Zwischenschicht und ein an die leitfähige Zwischenschicht anschließend angeordnetes elektrisch leitendes Material aufweist und mit einem Halbleitersubstrat-Oberflächenbereich verbunden ist, ist in der DE 102 20 584 B3 beschrieben.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine verbesserte Verbindungsstruktur sowie ein verbessertes Verfahren zur Herstellung einer Verbindungsstruktur zwischen einem Grabenkondensator und einem Auswahltransistor bereit zu stellen.
Gemäß der vorliegenden Erfindung wird die Aufgabe durch die Verbindungsstruktur nach Anspruch 1 sowie das Verfahren nach Anspruch 11 gelöst. Die bevorzugten Ausführungsformen sind Gegenstand der abhängigen Patentansprüche.
Die vorliegende Erfindung stellt somit eine Verbindungsstruktur zur elektrischen Verbindung einer Speicherelektrode eines Grabenkondensators mit einem Auswahltransistor bereit, die jeweils mindestens teilweise in einem Halbleitersubstrat gebildet sind, wobei die Verbindungsstruktur umfasst: einen Bereich einer leitfähigen Zwischenschicht, die angrenzend an eine Oberfläche einer elektrisch leitenden Füllung des Kondensatorgrabens angeordnet ist, ein elektrisch leitendes Material, das angrenzend an die leitfähige Zwischenschicht angeordnet ist und elektrisch mit einem Halbleitersubstrat-Oberflächenbereich verbunden ist, welcher an den Auswahltransistor angrenzt, wobei die Verbindungsstruktur oberhalb der Halbleitersubstratoberfläche angeordnet ist und an einen horizontalen Substratoberflächenbereich angrenzt.
Die elektrisch leitende Füllung des Kondensatorgrabens kann die Speicherelektrode des Speicherkondensators oder eine leitende Füllung sein, die mit der Speicherelektrode verbunden ist. Insbesondere kann die Füllung eine Polysiliziumfüllung sein.
Die leitfähige Zwischenschicht kann insbesondere als eine vertikale Schicht ausgebildet sein und an eine seitliche Oberfläche der leitenden Füllung des Kondensatorgrabens angrenzen.
Das elektrisch leitende Material kann beispielsweise dotiertes Polysilizium umfassen.
Gemäß einer bevorzugten Ausführungsform kann die leitende Füllung seitlich durch einen Graben, der in der Substratoberfläche gebildet ist, begrenzt sein. Insbesondere ist dieser Graben ein Graben, in dem üblicherweise der Isolationskragen angeordnet ist. Vorzugsweise ist das elektrisch leitende Material außerhalb dieses Grabens angeordnet.
Gemäß der vorliegenden Erfindung kann das elektrisch leitende Material direkt an die Substratoberfläche angrenzen oder aber auch über eine oder mehrere Zwischenschichten mit der Substratoberfläche verbunden sein. Insbesondere kann die Zwischenschicht eine Barrierenschicht umfassen. Eine derartige Barrierenschicht dient als Diffusionsbarriere, durch die eine Schädigung der kristallinen Eigenschaften des Substratmaterials durch das angrenzende Polysilizium verhindert wird. Eine derartige Barrierenschicht kann beispielsweise aus Siliziumnitrid aufgebaut sein und eine sehr geringe Dicke aufweisen, so dass ein elektrischer Kontakt zwischen dem elektrisch leitenden Material und dem Halbleiter-Substrat sichergestellt ist.
Weiterhin kann die leitende Füllung in einem Graben, der in der Substratoberfläche gebildet ist, angeordnet sein. In diesem Fall entspricht dieser Graben ungefähr dem Graben, der übrig bleibt, wenn man von dem Kondensatorgraben den Isolationskragen „abzieht". In diesem Fall ist das elektrisch leitende Material und vorzugsweise auch die leitende Zwischenschicht jeweils außerhalb dieses Grabens angeordnet.
Vorzugsweise kann die leitfähige Zwischenschicht aus dem elektrisch leitenden Material hergestellt sein. In diesem Fall ist die Verbindungsstruktur aus einem Material ausgebildet.
Vorzugsweise umfasst das Material der leitfähigen Zwischenschicht ein Metall oder ein Metallsilizid, insbesondere Wolframsilizid, oder dotiertes Silizium.
Vorzugsweise ist ein Kontakt zwischen der leitenden Füllung und der leitfähigen Zwischenschicht oberhalb der Substratoberfläche angeordnet. Entsprechend ist die Verbindungsstruktur auch so angeordnet, dass ein Stromfluss im wesentlichen über die Substratoberfläche hinweg erfolgt. Anders ausgedrückt, wird der erste Source-/Drain-Bereich des Auswahltransistors „von oben" kontaktiert, so dass der Kanal des sich ergebenden Transistors möglichst ausgedehnt ist.
Die vorliegende Erfindung stellt darüber hinaus auch ein Verfahren zur Herstellung einer Verbindungsstruktur zur elektrischen Verbindung einer Speicherelektrode eines Grabenkondensators mit einem Auswahltransistor bereit, mit den Schritten Bereitstellen eines Kondensatorgrabens in einem Halbleitersubstrat, wobei der Kondensatorgraben eine leitende Füllung umfasst und eine vertikale Trennschicht angrenzend an eine seitliche Oberfläche der leitenden Füllung angeordnet ist, Bereitstellen eines Abdeckmaterials auf einer Substratoberfläche des Halbleitersubstrats, wobei das Abdeckmaterial auf Bereichen der Substratoberfläche bereitgestellt wird, in denen kein Kondensatorgraben gebildet ist, wobei eine Oberfläche der leitenden Füllung des Kondensatorgrabens unterhalb der Oberfläche des Abdeckmaterials angeordnet ist, Abscheiden einer Halbleiterschicht, wobei die Halbleiterschicht vertikale und horizontale Bereiche umfasst, Durchführen eines Schräg-Ionenimplantationsverfahrens, so dass ein vorbestimmter Be reich der Halbleiterschicht nicht dotiert wird, Entfernen des vorbestimmten Bereichs der Halbleiterschicht, wobei ein dotierter Bereich der Halbleiterschicht auf der Oberfläche des Abdeckmaterials verbleibt, wodurch eine Oberfläche der vertikalen Trennschicht freigelegt wird, Ätzen eines oberen Bereichs der vertikalen Isolierschicht, wodurch eine Verbindungsöffnung gebildet wird, Einfüllen eines leitfähigen Verbindungsmaterials in die Verbindungsöffnung, wobei ein Kontakt zwischen der leitenden Füllung und dem leitenden Verbindungsmaterial oberhalb der Substratoberfläche ausgebildet wird und Entfernen der Abdeckschicht, wodurch ein Halbleitersubstrat-Oberflächenbereich freigelegt wird.
Beispielsweise entspricht die vertikale Trennschicht dem Isolationskragen, der üblicherweise im oberen Bereich eines Grabenkondensators vorgesehen wird, um einen parasitären Transistor zu unterdrücken, der sich sonst an dieser Stelle ausbilden würde. Das Abdeckmaterial kann beispielsweise Siliziumnitrid umfassen. Die Halbleiterschicht kann beispielsweise undotiertes amorphes Silizium sein, welches durch Dotieren mit einem Dotiermittel in einem geeigneten Lösungsmittel löslich wird. Es ist aber auch jede andere Halbleiterschicht denkbar, die durch Dotieren mit einem Dotiermittel bzw. Implantieren mit Ionen in einem geeigneten Lösungsmittel löslich wird.
Die elektrisch leitende Füllung des Kondensatorgrabens kann die Speicherelektrode des Speicherkondensators oder eine leitende Füllung sein, die mit der Speicherelektrode verbunden ist. Alternativ kann die Füllung des Kondensatorgrabens auch eine Opferfüllung sein, die nach Fertigstellung der Speicherzellenanordnung oder auch zu einem früheren Prozessstadium entfernt werden wird. Insbesondere kann die Füllung eine Polysiliziumfüllung sein.
Die Halbleiterschicht, die abgeschieden wird und durch das Schräg-Ionenimplantationsverfahren an vorbestimmten Bereichen mit Ionen implantiert bzw. dotiert wird, kann beispielsweise eine undotierte amorphe Halbleiterschicht sein. Insbesondere ist sie derartig beschaffen, dass sie durch Ionenimplantation, d.h. Beschuss mit Ionen in einem geeigneten Lösungsmittel unlöslich wird, während sie an den Stellen, an denen keine Implantation stattgefunden hat, in dem Lösungsmittel löslich ist.
Vorzugsweise umfasst das Verfahren den Schritt zum Abscheiden eines elektrisch leitenden Materials auf dem freiliegenden Halbleitersubstrat-Oberflächenbereich, wobei das leitende Material in elektrischen Kontakt sowohl mit dem Verbindungsmaterial als auch mit einem Bestandteil des Auswahltransistors steht.
Der Bestandteil des Auswahltransistors kann insbesondere der erste Source-/Drain-Bereich sein. Entsprechend wird eine elektrischer Kontakt zwischen Speicherelektrode und dem ersten Source-/Drain-Bereich des Auswahltransistors hergestellt.
Vorzusweise wird nach Ätzen des nicht dotierten Bereichs der Halbleiterschicht die sich ergebende Oberfläche einer oxidierenden Atmosphäre ausgesetzt, so dass ein dotierter Bereich der Halbleiterschicht oxidiert wird. Dadurch wird eine Isolation bzw. Versiegelung der Grabenfüllung erreicht.
Vorzugsweise wird das Verbindungsmaterial aus der Gruppe ausgewählt, die aus dotiertem Silizium und Wolframsilizid besteht.
Die vorliegende Erfindung wird im Folgenden unter Bezugnahme auf die begleitenden Zeichnungen im Detail beschrieben.
Es zeigen:
1 ein Schaltbild einer DRAM-Speicherzelle;
2A und 2B jeweils eine Draufsicht sowie eine Querschnittsansicht eines fertig prozessierten Speicherkondensators;
3 bis 11 jeweils Schritte zur Herstellung der erfindungsgemäßen Verbindungsstruktur;
12 eine Querschnittsansicht von Speicherzellen mit fertig gestellter Verbindungsstruktur;
13 eine Querschnittsansicht des Substrats mit einem Bestandteil der Verbindungsstruktur sowie einem an die Substratoberfläche angrenzenden dotierten Bereich der Halbleiterstruktur; und
14 eine Draufsicht auf eine Speicherzellenanordnung mit erfindungsgemäßen Verbindungsstrukturen.
Die 2A und 2B zeigen jeweils eine Draufsicht bzw. eine Querschnittsansicht eines Speicherkondensators, der in einem in einem Halbleitersubstrat 1, beispielsweise einem Siliziumsubstrat, gebildeten Graben 38 angeordnet ist. Der Graben weist üblicherweise eine Tiefe von 6 bis 7 μm auf und kann so wie in 2B im Querschnitt veranschaulicht ist, ausgebildet sein oder aber auch in seinem unteren Bereich aufgeweitet sein.
Wie in 2A veranschaulicht, beträgt der größere Durchmesser des Kondensatorgrabens typischerweise 2 F, während der kleinere Durchmesser 1,5F beträgt. F ist dabei die minimale Strukturgröße und kann gegenwärtig 90 bis 110 nm und insbesondere weniger als 90 nm, beispielsweise weniger als 50 nm betragen. 2B ist eine Querschnittsansicht entlang der Linie I-I, wie in 2A veranschaulicht ist. Die Gegenelektrode 34 des Speicherkondensators ist beispielsweise durch einen n⁺-dotierten Substratbereich realisiert. Die Gegenelektrode 34 des Speicherkondensators kann aber auch metallisch oder als eine Carbon-Elektrode aus leitfähigem Kohlenstoff ausgeführt sein. In dem Graben 38 sind darüber hinaus ein Kondensatordielektrikum 33 wie üblicherweise verwendet sowie eine Polysiliziumfüllung 31 als Speicherelektrode angeordnet. In dem oberen Grabenbereich ist ein Isolationskragen 32 zur Abschaltung eines parasitären Transistors, der sich sonst an dieser Stelle ausbilden würde, bereitgestellt.
Im oberen Bereich des Kondensatorgrabens 38 ist darüber hinaus eine Füllung 61 bereitgestellt. Die Füllung 61 kann die Speicherelektrode des Speicherkondensators oder eine leitende Füllung sein, die mit der Speicherelektrode verbunden ist. Alternativ kann die Füllung 61 eine Opferfüllung sein, die nach Fertigstellung der Speicherzellenanordnung oder auch zu einem früheren Prozessstadium entfernt werden wird. Insbesondere kann die Füllung 61 eine Polysiliziumfüllung sein.
In dem Substrat ist weiterhin ein n⁺-dotierter Bereich als Buried Plate-Anschluss 36 bereitgestellt, der die Gegenelektroden der Grabenkondensatoren miteinander kurzschließt. Auf der Substratoberfläche 10 sind eine SiO₂-Schicht 18 sowie eine Si₃N₄-Schicht 17 als Pad Nitrid-Schicht aufgebracht. Die SiO₂-Schicht 18 weist typischerweise eine Schichtdicke von etwa 4 nm auf, die Si₃N₄-Schicht 17 typischerweise eine Schichtdicke von 80 bis 120 nm.
Die Herstellung des in 2 dargestellten Grabenkondensators erfolgt nach bekanntem Verfahren. Insbesondere wird der Isolationskragen 32 wie üblich hergestellt. Nachfolgend wird der Isolationskragen 32 zurückgeätzt, so dass die Oberkante des Isolationskragens oberhalb der Substratoberfläche 10 angeordnet ist. Anschließend wird der Kondensatorgraben 38 mit Polysilizium aufgefüllt, und ein CMP-(Chemisch-Mechanischer Polier-)Schritt wird durchgeführt, so dass sich der in 2B gezeigte Querschnitt ergibt.
In den nachfolgenden Figuren wird nun lediglich der obere Bereich des Grabenkondensators veranschaulicht. Wie beispielsweise in 3 zu sehen ist, wird durch Durchführen des CMP-Schritts eine plane Oberfläche, d.h. eine Oberfläche ohne Topologie erhalten.
Ausgehend von der in 3 gezeigten Struktur wird zunächst ein Ätzschritt durchgeführt, wobei der obere Bereich von jedem der Isolationskrägen 32 geätzt wird. Danach wird die Füllung 61 durch ein allgemein verwendetes Ätzverfahren zurückgeätzt. Anschließend wird ein Oxidationsschritt durchgeführt, wobei eine dünne Siliziumdioxidschicht 62 mit einer Dicke von ungefähr 1 bis 3 nm bereitgestellt wird. Die sich ergebende Struktur ist in 4 gezeigt. Wie zu sehen ist, ist die Oberfläche der Füllung 61 mit der Siliziumdioxidschicht 62 bedeckt. Darüber hinaus liegt die Oberfläche der Siliziumdioxidschicht 62 nunmehr unterhalb der Oberfläche der Siliziumnitridschicht 17.
Danach wird eine undotierte amorphe Siliziumschicht 4 mit einer Dicke von ungefähr 10 bis 15 nm abgeschieden. Beispielsweise kann die amorphe Siliziumschicht 4 eine Dicke von 12 bis 14 nm haben. Die sich ergebende Struktur ist in 5 gezeigt.
Im nächsten Schritt wird ein Schräg-Ionenimplantationsschritt 42 durchgeführt. Während dieses Ionenimplantationsschritts, kann ein Winkel α des Ionenstrahls 42 in Bezug auf eine Normale zur Substratoberfläche 39 ungefähr 5 bis 30° sein. Bei diesem Ionenimplantationsschritt wird ein Teil des Ionenstrahls durch die hervorstehenden Bereiche der Siliziumnitridschicht 17 und die amorphe Siliziumschicht 4 abgeschattet. Entsprechend werden vorbestimmte Bereiche der undotierten amorphen Siliziumschicht dotiert werden, während andere vorbestimmte Bereiche undotiert verbleiben. Insbesondere kann dieses Ionenimplantationsverfahren unter Verwendung eines p-Dotiermittels, beispielsweise BF₂-Ionen durchgeführt werden. Die sich ergebende Struktur ist in 6 gezeigt. Wie aus 6 zu sehen ist, verbleiben Bereiche 40 der amorphen Siliziumschicht 4 undotiert, wobei diese Bereiche jeweils an einen linksseitigen Rand der hervorstehenden Siliziumnitridbereiche 17 angrenzen.
Im nächsten Schritt wird ein Ätzschritt zum Ätzen des undotierten amorphen Siliziums selektiv in Bezug auf das dotierte amorphe Silizium durchgeführt. Beispielsweise kann dies durch Ätzen mit NH₄OH erreicht werden. Die sich ergebende Struktur ist in 7 gezeigt. Wie zu sehen ist, ist auf der rechten Seite von jedem der Kondensatorgräben 38 die undotierte amorphe Siliziumschicht 40 entfernt.
Danach wird ein Ätzschritt durchgeführt, durch den Siliziumdioxid selektiv in Bezug auf Polysilizium geätzt wird. Als Ergebnis wird der Kragenbereich 32 an den Bereichen, die nicht mit der Siliziumschicht 41 bedeckt sind, zurückgeätzt. Insbesondere wird dieser Ätzschritt solange durchgeführt, dass der Kragen so weit zurückgeätzt wird, dass sich seine Oberkante noch immer oberhalb der Oberfläche 10 des Halbleitersubstrats befindet. Beispielsweise können ungefähr 85 bis 115 nm geätzt werden. Die sich ergebende Struktur ist in 8 gezeigt. Wie zu sehen ist, ist auf der rechten Seite von jedem der Kondensatorgräben 38 der Kragen zurückgeätzt, so dass die sich ergebende Oberfläche des Kragens oberhalb der Substratoberfläche 10 angeordnet ist. Darüber hinaus wird die Dicke der amorphen Siliziumschicht 41 verringert.
Nach Durchführen eines Vor-Reinigungsschritts, durch den Polymerreste entfernt werden, wird ein Oxidationsschritt durchgeführt, so dass die amorphe dotierte Siliziumschicht mindestens teilweise in Siliziumoxid verwandelt wird und die Siliziumoxidschicht 63 bereitgestellt wird. Die sich ergebende Struktur ist in 9 gezeigt.
Im nächsten Schritt wird eine leitende Schicht abgeschieden. Beispielsweise kann die leitende Schicht jedes beliebige Material umfassen, das für die Bildung eines Oberflächenanschlusses ("surface strap") geeignet sein könnte. Beispielsweise kann Polysilizium, ein Metall, ein Metallsilizid, insbesondere WSi_X (Wolframsilizid) als das Material für den leitenden Anschluss verwendet werden. Danach wird ein Rückätzschritt durchgeführt, durch den das leitende Material geätzt wird. Als Ergebnis verbleibt nur ein Teil bzw. Abschnitt des leitenden Materials oberhalb des zurückgeätzten Bereichs des Kragens 32. Beispielsweise kann, wenn WSi_X als das leitende Material verwendet wird, das WSi_X mit einem geeigneten Ätzmittel wie beispielsweise einer Mischung aus H₂O, H₂O₂ und NH₄OH nasschemisch geätzt werden. Alternativ kann das WSi_X trockenchemisch mit einer SF₆-Chemie geätzt werden. Die sich ergebende Struktur ist in 10 gezeigt. Wie zu sehen ist, ist ein leitendes Verbindungsmaterial 64 in einem Bereich zwischen der Füllung 61 und dem Bereich der Siliziumnitridschicht 17 bereitgestellt. Das leitende Verbindungsmaterial ist vollständig oberhalb der Substratoberfläche 10 angeordnet. Gegebenenfalls verbleibt der vertikale Abschnitt der Siliziumoxidschicht 63 noch zwischen dem leitenden Verbindungsmaterial 64 und der Füllung 61. Wenn beispielsweise die Füllung eine Opferfüllung ist, kann die verbleibende Siliziumdioxidschicht 63 entfernt werden, wenn die Opferfüllung entfernt wird. Aufgrund ihrer kleinen Dicke kann die verbleibende Siliziumoxidschicht 63 jedoch leitend sein.
Danach wird ein isolierendes Material 45, beispielsweise eine Siliziumdioxidschicht bereitgestellt, und nachfolgend wird ein CMP-(chemisch-mechanischer Polier-)Schritt durchgeführt. Beispielsweise kann die Siliziumdioxidschicht thermisch aufgewachsen werden oder durch geeignetes Verfahren abgeschieden werden. Als Ergebnis ist die Oberfläche der Füllung 61 mit der Siliziumdioxidschicht 45 bedeckt, wie in 11 gezeigt ist.
Danach wird die Speicherzellenanordnung in allgemein bekannter Weise fertig gestellt werden. Beispielsweise kann, ausgehend von der in 11 gezeigten Struktur, ein Bereich der Siliziumnitridschicht 17 entfernt werden, wobei das leitende Verbindungsmaterial 64 seitlich freigelegt wird. Danach wird ein geeignetes leitendes Material 65 in dem freigelegten Bereich bereitgestellt. Beispielsweise kann das leitende Material 65 dotiertes Polysilizium sein. Anschließend werden die wesentlichen Komponenten eines Auswahltransistors bereitgestellt. Insbesondere werden die dotierten Bereiche gebildet, wodurch der erste und der zweite Source-/Drain-Bereich bereitgestellt werden. Darüber hinaus wird eine Gate-Elektrode 15 bereitgestellt. Beispielsweise kann die Gate-Elektrode 15 in einem Gate-Graben angeordnet werden, der sich in der Substratoberfläche 10 erstreckt. Ein Gate-Isoliermaterial 151 wird bereitgestellt, und ein Seitenwand-Abstandshalter bzw. Seitenwand-Spacer kann in dem Gate-Graben bereitgestellt werden. Schließ lich wird der Gate-Graben 156 mit einem elektrisch leitenden Material gefüllt, so dass der Transistor fertig gestellt wird. Danach werden die Wortleitungen 51a, 51b in allgemein üblicher Weise bereitgestellt. Zusätzlich werden Bitleitungskontakte ebenso wie Bitleitungen bereitgestellt. Gegebenenfalls wird, wenn die Füllung 61 eine Opferfüllung ist, die Opferfüllung aus dem Graben entfernt und mit einem anderen geeigneten leitenden Material ersetzt.
Die sich ergebende Struktur ist in 12 gezeigt. Wie zu sehen ist, ist ein diffundierter Bereich 120 in dem Halbleitersubstrat 1 unterhalb des leitenden Materials 65 ausgebildet. Entsprechend wird ein elektrischer Kontakt zwischen der Speicherelektrode oder der mit der Speicherelektrode verbundenen Füllung 61 und dem ersten Source-/Drain-Bereich 121 des Auswahltransistors 16 der Speicherzelle bereitgestellt. Die Verbindungsstruktur umfasst eine Zwischenschicht 64, die das leitende Verbindungsmaterial darstellt. Darüber hinaus umfasst die Verbindungsstruktur das elektrisch leitende Material 65. Die Zwischenschicht 64 ist an eine seitliche Oberfläche der Füllung 61 des Grabens angrenzend angeordnet. Wie vorstehend bereits erwähnt, kann die Füllung 61 eine beliebige Füllung aus einem leitenden oder auch aus einem Opfermaterial sein. Darüber hinaus ist das leitende Material 65 oberhalb der Halbleiter-Substratoberfläche angeordnet, so dass sie an einen horizontalen Substratoberflächenbereich angrenzt. Dabei kann das leitende Material 65 direkt an die Substratoberfläche 10 angrenzen. Alternativ kann aber auch eine Zwischenschicht zwischen der Substratoberfläche 10 und dem leitenden Material 65 vorgesehen sein. Insbesondere kann eine Barrierenschicht 37, die beispielsweise aus Siliziumnitrid aufgebaut ist und eine sehr kleine Dicke hat, so dass sie elektrisch nicht isolierend ist, zwischen dem Halbleitersubstrat 1 und dem leitenden Material 65 angeordnet sein.
Anders ausgedrückt ist, wie aus 12 ersichtlich ist, die leitende Füllung 61 in einem Graben angeordnet, der in der Substratoberfläche gebildet ist. Darüber hinaus ist das elektrisch leitende Material 65 vollständig außerhalb des Grabens, welcher in der Substratoberfläche 10 gebildet ist, angeordnet. Ferner ist auch die Zwischenschicht 64 vollständig außerhalb des Grabens, in dem sich die leitende Füllung 61 befindet, angeordnet. Weiterhin ist die vertikale Oberfläche der Speicherelektrode des Grabenkondensators seitlich durch einen Trenngraben begrenzt. Insbesondere ist dieser Trenngraben zwischen der Speicherelektrode und dem Halbleitersubstrat angeordnet. Ein isolierendes Material, d.h. der Isolationskragen 32 ist in dem Trenngraben angeordnet. Wie aus 40 zu sehen ist, umfasst die Verbindungsstruktur einen Streifen bzw. Abschnitt 64 aus einem leitenden Material, das in dem Trenngraben angeordnet ist.
Wie jedoch selbstverständlich ist, kann, ausgehend von der in 11 gezeigten Struktur die Speicherzellenanordnung in beliebiger Weise fertig gestellt werden. Beispielsweise kann die Siliziumnitridschicht 17 entfernt werden. Danach wird ein Ionenimplantationsschritt mit n-Dotierstoffen durchgeführt, so dass der dotierte Bereich 123 bereitgestellt wird. Die sich ergebende Struktur ist in 13 gezeigt. Wie zu sehen ist, sind nun hervorstehende Grabenstrukturen vorhanden. Die Grabenstrukturen stehen von der Substratoberfläche 10 hervor. Die Füllung 61 ist auf ihrer Oberseite mit der Siliziumdioxidschicht 45 abgedeckt. Ein leitendes Verbindungsmaterial 64 ist an dem seitlichen Bereich bereitgestellt, so dass ein elektrischer Kontakt ermöglicht wird. Das leitende Verbindungsmaterial 64 ist oberhalb der Substratoberfläche 10 angeordnet. Der dotierte Bereich 123 ist an die Substratoberfläche 10 angrenzend angeordnet. Danach wird die Speicherzellenanordnung fer tig gestellt, indem eine Gate-Elektrode, Wortleitungen, die die Gate-Elektroden miteinander verbinden, Bitleitungen sowie Bitleitungskontakte bereitgestellt werden. Durch Bereitstellen der Gate-Elektrode werden die Source-/Drain-Bereiche voneinander getrennt. Ferner wird – in ähnlicher Weise wie in 12 veranschaulicht ist – ein elektrisch leitendes Material, das einen Kontakt zwischen dem Verbindungsmaterial 64 und dem ersten Source-/Drain-Bereich 121 herstellt, bereitgestellt.
14 zeigt eine Draufsicht auf eine beispielhafte Speicherzellenanordnung, bei der die Speicherelektroden der Grabenkondensatoren jeweils über einen Oberflächenanschlussbereich 46 (surface strap) mit dem Auswahltransistor verbunden sind. Aktive Gebiete 12 sind in Streifenform angeordnet und voneinander durch Isolationsgräben 2 isoliert. Die Grabenkondensatoren 3 sind in 14 in einer schachbrettmusterartigen Anordnung angeordnet. Es ist jedoch offensichtlich, dass die vorliegende Erfindung auch mit alternativen Layouts verwendet werden kann. Senkrecht zu den aktiven Gebieten sind Wortleitungen 51 bereitgestellt, die jeweils mit den Gate-Elektroden verbunden sind, die die Leitfähigkeit des in dem Transistor gebildeten Kanals 14 steuern.

1: Halbleiter-Substrat
10: Substratoberfläche
12: aktiver Bereich
120: ausdiffundierter Bereich
121: erster Source-/Drain-Bereich
122: zweiter Source-/Drain-Bereich
123: dotierter Bereich
14: Kanal
15: Gate-Elektrode
151: Gate-Isolierschicht
152: Si₃N₄-Deckschicht
155: Seitenwand-Spacer
156: Gate-Graben
16: Transistor
17: Si₃N₄-Schicht (Pad Nitrid)
170: freiliegender Bereich
18: SiO₂-Schicht
2: Isolationsgraben
3: Grabenkondensator
31: Speicherelektrode
32: Isolationskragen
33: Kondensatordielektrikum
34: Gegenelektrode
35: Polysiliziumfüllung
36: Buried Plate-Anschluss
37: Barrierenschicht
38: Kondensatorgraben
39: Oberflächennormale
4: α-Siliziumschicht, undotiert
40: nicht implantierter Bereich
41: p-dotiertes α-Silizium
42: Ionenstrahl
43: Öffnung
44: Polysilizium
45: SiO₂-Schicht
46: Surface-Strap-Anschluss
47: SiO₂-Schicht
48: Ausdiffusionsbereich
5: Speicherzelle
51: Wortleitung
52: Bitleitung
53: Bitleitungskontakt
54: Substratanschluss
61: Grabenfüllung
62: Siliziumdioxidschicht
63: Siliziumoxidschicht
64: leitendes Verbindungsmaterial
65: Polysilizium

Claims

Verbindungsstruktur (46) zwischen einer Speicherelektrode (31) eines Grabenkondensators (3) und einem Auswahltransistor (16), die jeweils mindestens teilweise in einem Halbleitersubstrat (1) mit einer Substratoberfläche (10) gebildet sind, wobei die Verbindungsstruktur (46) umfasst: einen Bereich einer leitfähigen Zwischenschicht (64), die angrenzend an eine Oberfläche einer elektrisch leitenden und sich bis oberhalb der Substratoberfläche (10) erstreckenden Füllung (61) des Kondensatorgrabens angeordnet ist, wobei ein Kontakt zwischen der leitenden Füllung (61) und der leitenden Zwischenschicht (64) oberhalb der Substratoberfläche (10) ausgebildet ist und ein elektrisch leitendes Material (65), das angrenzend an die leitfähige Zwischenschicht (64) angeordnet ist und elektrisch mit einem Halbleitersubstrat-Oberflächenbereich (10) verbunden ist, welcher an den Auswahltransistor (16) angrenzt, wobei die Verbindungsstruktur (46) oberhalb der Substratoberfläche (10) angeordnet ist und an einen horizontalen Substratoberflächenbereich angrenzt.
Verbindungsstruktur nach Anspruch 1, wobei das elektrisch leitende Material (65) dotiertes Polysilizium umfasst.
Verbindungsstruktur nach Anspruch 1 oder 2, wobei die Zwischenschicht (64) an eine seitliche Oberfläche der Füllung (61) angrenzend angeordnet ist.
Verbindungsstruktur nach Anspruch 3, wobei die leitfähige Zwischenschicht (64) als eine an die seitliche Oberfläche der leitenden Füllung (61) angrenzende vertikale Schicht ausgebildet ist.
Verbindungsstruktur nach einem der Ansprüche 1 bis 2, wobei die leitende Füllung (61) seitlich durch einen Graben, der in der Substratoberfläche (10) gebildet ist, begrenzt ist, und das elektrisch leitende Material (65) außerhalb dieses Grabens angeordnet ist.
Verbindungsstruktur nach einem der Ansprüche 1 bis 2 und 5, wobei die leitende Füllung (61) in einem Graben, der in der Substratoberfläche (10) gebildet ist, angeordnet ist, wobei der Bereich der leitenden Zwischenschicht (64) außerhalb dieses Grabens angeordnet ist.
Verbindungsstruktur nach Anspruch 6, wobei die leitende Zwischenschicht (64) aus dem elektrisch leitenden Material (65) vorgesehen ist.
Verbindungsstruktur nach einem der Ansprüche 1 bis 2 und 5 bis 7, wobei das Material der leitfähigen Zwischenschicht (64) aus der Gruppe ausgewählt ist, die aus dotiertem Silizium und Wolframsilizid besteht.
Verbindungsstruktur nach einem der Ansprüche 1 bis 2 und 5 bis 8, gekennzeichnet durch eine Barrierenschicht (37), die zwischen dem elektrisch leitenden Material (65) und dem Substrat angeordnet ist.
Verbindungsstruktur nach Anspruch 9, wobei die Barrierenschicht (37), aus Siliziumnitrid hergestellt ist und eine Dicke kleiner als 1 nm aufweist.
Verfahren zur Herstellung einer Verbindungsstruktur zur elektrischen Verbindung einer Speicherelektrode eines Grabenkondensators mit einem Auswahltransistor, mit den Schritten: (a) Bereitstellen eines Kondensatorgrabens (38) in einem Halbleitersubstrat (1), wobei der Kondensatorgraben eine leitende Füllung (61) umfasst und eine vertikale Trennschicht (32) angrenzend an eine seitliche Oberfläche der leitenden Füllung (61) angeordnet ist, (b) Bereitstellen eines Abdeckmaterials (17) auf einer Substratoberfläche (10) des Halbleitersubstrats (1), wobei das Abdeckmaterial (17) auf Bereichen der Substratoberfläche (10) bereitgestellt wird, in denen kein Kondensatorgraben (38) gebildet ist, wobei eine Oberfläche der leitenden Füllung (61) des Kondensatorgrabens (38) unterhalb der Oberfläche des Abdeckmaterials (17) angeordnet ist; (c) Abscheiden einer Halbleiterschicht (4), wobei die Halbleiterschicht (4) vertikale und horizontale Bereiche umfasst; (d) Durchführen eines Schräg-Ionenimplantationsverfahrens, so dass ein vorbestimmter Bereich (40) der Halbleiterschicht nicht dotiert wird; (e) Entfernen des vorbestimmten Bereichs (40) der Halbleiterschicht, wobei ein dotierter Bereich (41) der Halbleiterschicht auf der Oberfläche des Abdeckmaterials verbleibt, wodurch eine Oberfläche der vertikalen Trennschicht (32) freigelegt wird; (f) Ätzen eines oberen Bereichs der vertikalen Isolierschicht (32), wodurch eine Verbindungsöffnung gebildet wird; (g) Einfüllen eines leitfähigen Verbindungsmaterials (64) in die Verbindungsöffnung, wobei ein Kontakt zwischen der leitenden Füllung (61) und dem leitenden Verbindungsmaterial (64) oberhalb der Substratoberfläche (10) ausgebildet wird; und (h) Entfernen der Abdeckschicht (17), wodurch ein Halbleitersubstrat-Oberflächenbereich freigelegt wird.
Verfahren nach Anspruch 11, wobei die Oberfläche der leitenden Füllung (61) oberhalb der Substratoberfläche (10) ausgebildet wird.
Verfahren nach Anspruch 11 oder 12, wobei ein elektrisch leitendes Material (65) auf dem freiliegenden Halbleitersubstrat-Oberflächenbereich abgeschieden wird, wobei das leitende Material (65) in elektrischen Kontakt sowohl mit dem Ver bindungsmaterial (64) als auch mit einem Bestandteil des Auswahltransistors (16) steht.
Verfahren nach einem der Ansprüche 11 bis 13, wobei nach dem Schritt (f) die sich ergebende Oberfläche einer oxidierenden Atmosphäre ausgesetzt wird, so dass ein dotierter Bereich (41) der Halbleiterschicht oxidiert wird.
Verfahren nach einem der Ansprüche 11 bis 14, wobei das Verbindungsmaterial (64) aus der Gruppe ausgewählt wird, die aus dotiertem Silizium und Wolframsilizid besteht.
Verfahren nach einem der Ansprüche 11 bis 15, wobei das Material der leitenden Füllung (61) dotiertes Polysilizium umfasst.