DE102006035663A1

DE102006035663A1 - Schaltungsanordnung und Verfahren zum Einstellen eines analogen Ausgangssignals

Info

Publication number: DE102006035663A1
Application number: DE102006035663A
Authority: DE
Inventors: Elmar Wagner; Bernd Adler; Andrea Camuffo; Alexander Belitzer
Original assignee: Infineon Technologies AG
Current assignee: Apple Inc
Priority date: 2006-07-31
Filing date: 2006-07-31
Publication date: 2008-02-07
Anticipated expiration: 2026-08-01
Also published as: US20120142289A1; JP2008048397A; JP4652379B2; US20080048781A1; US8494462B2; DE102006035663B4; US8116701B2

Abstract

Eine Schaltungsanordnung umfasst eine Signalverarbeitungseinheit (5) und eine Regelungseinheit (50). Die Signalverarbeitungseinheit (5) verarbeitet ein Eingangssignal (Sin) in ein analoges Ausgangssignal (Sout). Die Regelungseinheit (50) ist mit der Signalverarbeitungseinheit (5) gekoppelt, um ein digitales Regelungssignal (Sdr) in Abhängigkeit von dem analogen Ausgangssignal (Sout) für eine Regelung des analogen Ausgangssignals (Sout) bereitzustellen.

Description

Die vorliegende Erfindung betrifft eine Schaltungsanordnung, ein Verfahren zum Herstellen der Schaltungsanordnung, eine Verwendung der Schaltungsanordnung, ein Verfahren zum Einstellen eines analogen Ausgangssignals, eine Anordnung und ein Computerprogrammprodukt zum Durchführen des Verfahrens.
Die Leistung eines analogen Ausgangssignals soll bei vielen Übertragungsstandards der Mobilkommunikation wie Global System for Mobile Communications, abgekürzt GSM, und Enhanced Data Rates over GSM Evolution, abgekürzt EDGE, sehr genau einstellbar sein. Üblicherweise wird die Sendeleistung mit einem Detektor gemessen, mit einem Vorgabewert verglichen und mittels eines Verstärkers mit variablem Verstärkungsfaktor, englisch variable gain amplifier, abgekürzt VGA, genau eingestellt. Dies wird vor allem bei Standards wie GSM und EDGE aufgrund einer Zeitschlitzstruktur der Übertragungen und eines rampenförmigen Anstiegs der Sendeleistung verwendet. Da Sende- und Empfangsanordnungen zunehmend digital realisiert werden, kommen Complementary Metal-Oxide-Semiconductor Integrationstechniken, abgekürzt CMOS-Integrationstechniken zum Einsatz, mit denen Verstärker mit variablem Verstärkungsfaktor nur verhältnismäßig aufwändig realisiert werden können.
Aufgabe der vorliegenden Erfindung ist es, eine Schaltungsanordnung, ein Verfahren zum Herstellen der Schaltungsanordnung, eine Verwendung der Schaltungsanordnung, ein Verfahren zum Einstellen eines analogen Ausgangssignals und eine Anordnung sowie ein Computerprogrammprodukt mit einem Programm zur Steuerung eines Mikrocontrollers zum Durchführen des Verfahrens bereitzustellen, die eine genaue Einstellung der Leistung eines analogen Ausgangssignals ermöglichen.
Diese Aufgabe wird mit den Gegenständen der Patentansprüche 1 und 12 und dem Verfahren gemäß Patentanspruch 19 gelöst. Weiterbildungen und Ausgestaltungen sind jeweils Gegenstand der abhängigen Ansprüche.
Erfindungsgemäß umfasst eine Schaltungsanordnung eine Signalverarbeitungseinheit und eine Regelungseinheit. Die Signalverarbeitungseinheit und die Regelungseinheit sind miteinander verbunden.
Ein Eingangssignal wird der Signalverarbeitungseinheit zugeleitet. Ausgangsseitig ist an der Signalverarbeitungseinheit ein analoges Ausgangssignal abgreifbar. Die Signalverarbeitungseinheit stellt das analoge Ausgangssignal in Abhängigkeit von dem Eingangssignal bereit. An der Regelungseinheit ist ausgangsseitig ein digitales Regelungssignal abgreifbar, das zur Regelung des analogen Ausgangssignals dient. Das digitale Regelungssignal wird von der Regelungseinheit in Abhängigkeit von dem analogen Ausgangssignal bereitgestellt.
Es ist ein Vorteil der Schaltungsanordnung, dass der Regelungseinheit durch die Kopplung mit der Signalverarbeitungseinheit eine Information über das analoge Ausgangssignal bereitgestellt wird, mit Hilfe der die Regelungseinheit das digitale Regelungssignal generiert. Durch die Erzeugung des digitalen Regelungssignals mit Hilfe digitaler Schaltungsteile ist eine sehr genaue und an verschiedene Datenmodulationsverfahren anpassbare Regelung eines Pegels des analogen Ausgangssignals und damit einer Sendeleistung möglich.
Das Eingangssignal kann ein analoges Eingangssignal sein. Bevorzugt ist das Eingangssignal ein digitales Eingangssignal.
In einer Weiterbildung umfasst die Schaltungsanordnung einen Digital-Analog-Wandler, der das digitale Regelungssignal in ein analoges Regelungssignal konvertiert. Es ist ein Vorteil dieser Weiterbildung, dass mittels des analogen Regelungssignals einem analogtechnischen Schaltungsteil der Schaltungsanordnung ein analoges Regelungssignal zugeführt wird und der analogtechnische Schaltungsteil mittels des analogen Regelungssignals einstellbar ist.
Das analoge Ausgangssignal kann von der Signalverarbeitungseinheit in Abhängigkeit von dem Eingangssignal und dem digitalen Regelungssignal bereitgestellt werden.
In einer Ausführungsform weist die Regelungseinheit ein Mittel zum Bereitstellen eines Rampensignals auf. Die Regelungseinheit kann somit das digitale Regelungssignal unter Verwendung des Rampensignals abgeben.
In einer Weiterbildung der Ausführungsform weist das Mittel zum Bereitstellen eines Rampensignals einen Speicher auf. Der Speicher umfasst Werte, mittels denen das Rampensignal rampenförmig einstellbar ist. Der Speicher kann als Tabellenspeicher realisiert sein. Zum Erhöhen der Sendeleistung können die Werte oder ein Teil der Werte des Speichers in aufsteigender Reihenfolge verarbeitet werden. Zum Verringern der Sendeleistung können die Werte oder ein Teil der Werte in absteigender Reihenfolge verwendet werden. Das Rampensignal kann ein Signal sein, das näherungsweise linear in Abhängigkeit von der Zeit von einem unteren Wert bis zu einem oberen Wert zunimmt. Das Rampensignal Sr kann bevorzugt ein Signal sein, das näherungsweise in Abhängigkeit von der Zeit t von einem unteren bis zu einem oberen Wert größer wird gemäß Sr ∝ 1 – cos(α·t),wobei α·t Werte zwischen 0 und π annimmt.
In einer Ausführungsform kann das Rampensignal nach dem Erreichen des oberen Wertes auf dem oberen Wert für eine einstellbare Dauer bleiben, ehe das Rampensignal auf den unteren Wert zurückgeschaltet wird. In einer Ausführungsform bleibt das Rampensignal auf dem unteren Wert, bis ein Impuls dem Mittel zum Bereitstellen des Rampensignals zugeführt wird, so dass der lineare Anstieg des Rampensignals ausgelöst wird.
In einer Weiterbildung umfasst die Signalverarbeitungseinheit einen Leistungsverstärker, an den eine Antenne koppelbar ist und der das analoge Ausgangssignal zur Zuführung an die Antenne bereitstellt.
In einer Ausführungsform dieser Weiterbildung weist der Leistungsverstärker einen Detektor auf, an dem ausgangsseitig ein analoges Detektorsignal abgreifbar ist. Ein Ausgang des Detektors ist mit einem Detektorsignaleingang der Regelungseinheit verbunden. Es ist ein Vorteil dieser Ausführungsform, dass mittels des Detektors eine Erfassung der Sendeleistung ermöglicht ist.
Der Detektor kann als Spitzenwertgleichrichter oder Hüllkurvendetektor ausgeführt sein und aus dem eingangsseitig an dem Leistungsverstärker vorhandenen analogen Signal oder bevorzugt aus dem ausgangsseitig an dem Leistungsverstärker vor handenen analogen Ausgangssignal einen Pegel ermitteln. Dieser Pegel ist ein Maß für die Sendeleistung. Die Sendeleistung kann näherungsweise proportional zu dem Quadrat dieses Pegels sein. Alternativ kann der Leistungsverstärker einen Richtkoppler als Detektor aufweisen, an dem ein analoges Detektorsignal abgreifbar ist.
In einer Weiterbildung weist die Schaltungsanordnung einen Analog-Digital-Wandler auf, der eingangsseitig über den Detektorsignaleingang mit dem Ausgang des Detektors verbunden ist und der zur Digitalisierung des analogen Detektorsignals in ein digitales Detektorsignal vorgesehen ist.
In einer Ausführungsform weist die Regelungseinheit ein Vergleichsmittel auf. Das Vergleichsmittel umfasst einen ersten und einen zweiten Eingang sowie einen Ausgang. Der erste Eingang des Vergleichsmittels ist mit dem Mittel zum Bereitstellen eines Rampensignals und der zweite Eingang ist mit dem Detektor gekoppelt. Das Rampensignal oder ein von dem Rampensignal abgeleitetes Signal wird dem ersten Eingang des Vergleichsmittels und das digitale Detektorsignal oder ein von dem digitalen Detektorsignal abgeleitetes Signal dem zweiten Eingang des Vergleichsmittels zugeleitet.
In einer Weiterbildung umfasst die Signalverarbeitungseinheit ein Multipliziermittel, einen weiteren Digital-Analog-Wandler, einen Modulator und einen Verstärker. Das Multipliziermittel ist ausgangsseitig mit dem weiteren Digital-Analog-Wandler gekoppelt. Der weitere Digital-Analog-Wandler ist ausgangsseitig mit dem Modulator gekoppelt, welcher wiederum mit einem Eingang des Verstärkers gekoppelt ist. Ein Ausgang des Verstärkers ist mit dem Leistungsverstärker verbunden.
In einer Ausführungsform kann das Mittel zum Bereitstellen eines Rampensignals ausgangsseitig über das Vergleichsmittel mit einem weiteren Eingang des Multipliziermittels gekoppelt sein. Der weitere Eingang des Multipliziermittels wird auch als ein Steuereingang des Multipliziermittels bezeichnet. Dem Multipliziermittel werden das Eingangssignal oder ein davon abgeleitetes Signal sowie das digitale Regelungssignal zugeführt. Ausgangsseitig ist an dem Multipliziermittel ein multipliziertes Signal abgreifbar, das mittels des weiteren Digital-Analog-Wandlers in ein analoges Signal konvertiert wird. Das analoge Signal wird mittels des Modulators moduliert, mittels des Verstärkers und des Leistungsverstärkers verstärkt sowie von dem Leistungsverstärker als das analoge Ausgangssignal bereitgestellt. Es ist ein Vorteil dieser Ausführungsform, dass mittels des Multipliziermittels eine genaue Einstellung der Leistung des analogen Ausgangssignals ermöglicht ist, ohne dass es eines Verstärkers oder eines Leistungsverstärkers mit einer linearen Verstärkungsfaktor-Steuerung bedarf. Mit Vorteil kann mittels des Multipliziermittels eine fein aufgelöste Einstellung der Sendeleistung erreicht werden.
Ist die Sendeleistung eingestellt, das heißt ist das digitale Regelungssignal näherungsweise auf einen Wert eingeschwungen, so wird mit Vorteil während einer Übertragung von Daten das digitale Regelungssignal konstant gehalten, sodass nicht aufgrund einer Rückkopplung der anfallenden Sendeleistung zum digitalen Regelungssignal eine Amplitudeninformation in dem analogen Ausgangssignal bei der Konversion des Eingangssignals in das analoge Ausgangssignal reduziert oder ausgelöscht wird.
In einer alternativen Ausführungsform sind das Mittel zum Bereitstellen eines Rampensignals über das Vergleichsmittel mit dem Digital-Analog-Wandler und der Digital-Analog-Wandler mit einem Steuereingang des Leistungsverstärkers verbunden. Das digitale Regelungssignal oder ein davon abgeleitetes Signal wird somit dem Digital-Analog-Wandler zugeleitet, an dem ausgangsseitig das analoge Regelungssignal abgreifbar ist. Das analoge Regelungssignal oder ein davon abgeleitetes Signal wird einem Steuereingang des Leistungsverstärkers zugeleitet. Gemäß der alternativen Ausführungsform erfolgt die Regelung nicht über das Zuführen des digitalen Regelungssignals an das Multipliziermittel, sondern über ein Einstellen des Leistungsverstärkers. Das Einstellen des Leistungsverstärkers kann durch eine Änderung der Bias-Spannung des Leistungsverstärkers erfolgen.
In einer Weiterbildung umfasst die Regelungseinheit ein Umschaltmittel, das an einem Eingang mit dem Vergleichsmittel, an einem ersten Ausgang mit dem Steuereingang des Multipliziermittels und an einem zweiten Ausgang mit dem Digital-Analog-Wandler gekoppelt ist. Somit kann das digitale Regelungssignal wahlweise dem Steuereingang des Multipliziermittels oder über den Digital-Analog-Wandler dem Steuereingang des Leistungsverstärkers zugeleitet werden. Wird in einer ersten Schalterstellung das digitale Regelungssignal dem Steuereingang des Multipliziermittels zugeführt, so wird ein einstellbarer Wert dem Steuereingang des Leistungsverstärkers zugeleitet. Wird hingegen in einer zweiten Schalterstellung das digitale Regelungssignal über den Digital-Analog-Wandler dem Steuereingang des Leistungsverstärkers zugeleitet, so wird ein weiterer einstellbarer Wert dem Steuereingang des Multipliziermittels zugeleitet, beispielsweise der Wert 1.
In einer Ausführungsform nach dem vorgeschlagenen Prinzip umfasst eine Schaltungsanordnung eine Signalverarbeitungseinheit und eine Regelungseinheit, die mit der Signalverarbeitungseinheit gekoppelt ist und ein Mittel zum Bereitstellen eines Rampensignals aufweist. Die Signalverarbeitungseinheit ist zum Verarbeiten eines Eingangssignals in ein analoges Ausgangssignal vorgesehen. Die Regelungseinheit stellt ein digitales Regelungssignal in Abhängigkeit des Rampensignals für eine Steuerung des analogen Ausgangssignals bereit. Gemäß dieser Ausführungsform ist eine Steuerung und keine Regelung der Leistung des analogen Ausgangssignals vorgesehen.
In einer Weiterbildung der Ausführungsform ist das Mittel zum Bereitstellen eines Rampensignals mit dem Steuereingang des Multipliziermittels verbunden. In einer alternativen Weiterbildung ist das Mittel zum Bereitstellen eines Rampensignals über den Digital-Analog-Wandler mit dem Steuereingang des Leistungsverstärkers gekoppelt. In einer anderen Weiterbildung ist ein Umschaltmittel vorgesehen, so dass das Mittel zum Bereitstellen eines Rampensignals wahlweise mit dem Steuereingang des Multipliziermittels oder über den Digital-Analog-Wandler mit dem Steuereingang des Leistungsverstärkers gekoppelt ist.
Die Signalverarbeitungseinheit kann zum Senden eines Signals, das in Amplituden- und Phaseninformation zerlegt vorliegt, eingerichtet sein. In einer alternativen Ausführungsform kann die Signalverarbeitungseinheit zur Verarbeitung eines In-Phase-Signals und eines Quadratur-Signals ausgelegt sein.
In einer Ausführungsform umfasst die Schaltungsanordnung einzelne Digitalschaltungen zur Realisierung von verschiedenen Teilen der Signalverarbeitungseinheit und der Regelungsein heit. Insbesondere kann das Mittel zum Bereitstellen eines Rampensignals, das Vergleichsmittel und das Multipliziermittel mittels jeweils einer Digitalschaltung ausgeführt sein. Derartige Digitalschaltungen können auch als digitale Gatter oder dedizierte Logik bezeichnet sein und Logik-Gatter, insbesondere NAND-Gatter oder NOR-Gatter, und Flip-Flops umfassen.
In einer alternativen Ausführungsform kann die Schaltungsanordnung einen Mikrocontroller umfassen, mit dem unter Verwendung eines Computerprogramms das Mittel zum Bereitstellen eines Rampensignals, das Vergleichsmittel und weitere digitaltechnische Teile der Schaltungsanordnung, insbesondere der Regelungseinheit, realisiert werden. In einer weiteren Ausführungsform kann die Schaltungsanordnung eine Ablaufsteuerung, englisch state machine, umfassen, mit der das Mittel zum Bereitstellen eines Rampensignals, das Vergleichsmittel und weitere digitaltechnische Teile der Schaltungsanordnung, insbesondere der Regelungseinheit, realisiert werden.
In einer Ausführungsform kann die Schaltungsanordnung einen digitalen Signalprozessor, abgekürzt DSP, umfassen, mit dem unter Verwendung eines weiteren Computerprogramms digitaltechnische Teile der Signalverarbeitungseinheit realisiert werden.
In einer Ausführungsform umfasst ein Halbleiterkörper die Schaltungseinheit mit der Signalverarbeitungseinheit, der Regelungseinheit und dem Leistungsverstärker. In einer Weiterbildung ist der Halbleiterkörper mittels einer Halbleiter-Integrationstechnik realisiert. Die Halbleiter-Integrationstechnik kann eine Bipolar-Integrationstechnik sein. Bevorzugt ist die Halbleiter-Integrationstechnik eine CMOS- Integrationstechnik. Besonders bevorzugt ist die Halbleiter-Integrationstechnik eine Bipolar Complementary Metal-Oxide-Semiconductor Integrationstechnik, abgekürzt BiCMOS-Integrationstechnik.
In einer anderen Ausführungsform ist die Schaltungsanordnung mittels eines ersten und eines zweiten Halbleiterkörpers realisiert. Der erste Halbleiterkörper umfasst dabei die Regelungseinheit und Teile der Signalverarbeitungseinheit, insbesondere den weiteren Digital-Analog-Wandler, den Modulator und den Verstärker. Der erste Halbleiterkörper ist mittels einer Halbleiter-Integrationstechnik ausgeführt. Die Halbleiter-Integrationstechnik kann eine BiCMOS-Integrationstechnik sein. Die Halbleiter-Integrationstechnik ist bevorzugt eine CMOS-Integrationstechnik. Der zweite Halbleiterkörper umfasst den Leistungsverstärker. Der zweite Halbleiterkörper ist mittels einer Halbleitertechnik realisiert. Bevorzugt ist der zweite Halbleiterkörper mittels einer Leistungstransistortechnik realisiert. Ein Verfahren zum Herstellen einer Schaltungsanordnung umfasst somit das Bearbeiten des ersten Halbleiterkörpers mittels der Halbleiter-Integrationstechnik, welche bevorzugt die CMOS-Integrationstechnik ist, das Bearbeiten des zweiten Halbleiterkörpers und das Verbinden des ersten und des zweiten Halbleiterkörpers.
Die Schaltungsanordnung kann in einem mobilen oder einem stationären System der Funkkommunikation verwendet werden. Die Schaltungsanordnung kann insbesondere bei dem Datenmodulationsverfahren Gaussian-Filtered Minimum-Shift Keying Communication, abgekürzt GMSK, das für den GSM Standard eingesetzt wird, sowie bei dem Datenmodulationsverfahren 8-Level Phase-Shift Keying, abgekürzt 8-PSK, das für den EDGE Standard eingesetzt wird, verwendet werden.
Erfindungsgemäß sieht ein Verfahren zum Einstellen eines analogen Ausgangssignals folgende Schritte vor: Ein digitales Regelungssignal wird abgegeben, das in Abhängigkeit von einem analogen Ausgangssignal erzeugt wird. Ein Eingangssignal wird in das analoge Ausgangssignal konvertiert. Das Konvertieren wird in Abhängigkeit von dem digitalen Regelungssignal durchgeführt. Mit Vorteil werden somit über eine zum Teil in Digitaltechnik ausgeführte Regelungseinheit ein Pegel des analogen Ausgangssignals und damit eine Sendeleistung genau eingestellt.
Bevorzugt ist das Eingangssignal ein digitales Eingangssignal.
In einer Ausführungsform wird das Eingangssignal derart in das analoge Ausgangssignal konvertiert, dass zuerst das digitale Regelungssignal in ein analoges Regelungssignal umgewandelt wird und das Eingangssignal in das analoge Ausgangssignal in Abhängigkeit von dem analogen Regelungssignal konvertiert wird.
In einer Weiterbildung der Ausführungsform kann das Eingangssignal derart in das analoge Ausgangssignal konvertiert werden, dass zuerst das Eingangssignal oder ein davon abgeleitetes Signal in ein analoges Signal konvertiert wird und das analoge Signal gefiltert und moduliert wird, sodass ein moduliertes Signal bereitgestellt wird. Das modulierte Signal kann in Abhängigkeit des analogen Regelungssignals derart verstärkt werden, dass das analoge Ausgangssignal abgegeben werden kann.
In einer alternativen Ausführungsform wird ein Eingangssignal dadurch in das analoge Ausgangssignal transformiert, dass das Eingangssignal oder ein davon abgeleitetes Signal mit dem digitalen Regelungssignal multipliziert wird. Das daraus entstandene multiplizierte Signal wird in ein analoges Signal konvertiert, das analoge Signal wird gefiltert und moduliert, so dass ein moduliertes Signal abgebbar ist. Das modulierte Signal wird derart verstärkt, dass das analoge Ausgangssignal bereitgestellt wird.
Das digitale Regelungssignal kann in Abhängigkeit eines Rampensignals bereitgestellt werden. In einer Weiterbildung wird die Sendeleistung zu Beginn eines Zeitschlitzes der Übertragung mittels des Rampensignals erhöht. Die Erhöhung erfolgt solange, bis die Sendeleistung ausreichend für die Kommunikation ist. Danach wird bis zum Ende eines Zeitschlitzes der Kommunikation das digitale Regelungssignal konstant gehalten.
Gemäß einer Weiterbildung ist ein Umschalten zwischen einer ersten und einer weiteren Betriebsart vorgesehen. In der ersten Betriebsart wird das digitale Eingangssignal mit dem digitalen Regelungssignal multipliziert. In der zweiten Betriebsart wird ein von dem Eingangssignal abgeleitetes, analog vorliegendes Signal in Abhängigkeit von dem analogen Regelungssignal verstärkt.
In einer Ausführungsform ist ein Computerprogramm für die Durchführung des Verfahrens mittels eines Mikrocontrollers vorgesehen.
Zusammenfassend hat das vorgeschlagene Prinzip folgende Vorteile:

– Eine fein aufgelöste Einstellung eines Pegels am Ausgang einer Signalverarbeitungseinheit ist mittels eines digitalen Regelungssignals ermöglicht.
– Die Signalverarbeitungseinheit kann einen Verstärker mit diskreten Werten für einen einstellbaren Verstärkungsfaktor aufweisen, mit Hilfe dessen die Sendeleistung in mehreren Schritten erhöht werden kann. Ein Verstärker mit kontinuierlich einstellbarem Verstärkungsfaktor ist verwendbar, aber nicht notwendig.
– Mittels eines Vergleichs eines digitalen Detektorsignals, das mit Hilfe eines Detektors zur Leistungsmessung generiert wird, und eines Rampensignals kann das digitale Regelungssignal sehr genau eingestellt werden.
– Ein Einfluss von Schaltungsteilen oder Bauteilen wie dem Verstärker und dem Leistungsverstärker auf die Sendeleistung kann gering gehalten werden, da die Sendeleistung detektiert und in Abhängigkeit von dem Detektionsergebnis nachgeregelt werden kann. Daher können für eine technologische Realisierung der Sendeanordnung Integrationstechniken, insbesondere CMOS-Integrationstechniken, eingesetzt werden, die für schnelle Digitalschaltungen, nicht aber für genau arbeitende Analogschaltungen ausgelegt sind.
– Mit Vorteil kann ein Modulator in der Signalverarbeitungseinheit bei näherungsweise konstantem Ausgangspegel betrieben werden, da die grobe Einstellung der Sendeleistung in dem Verstärker erfolgen kann, welcher dem Modulator nachgeschaltet ist. Eine feine Einstellung kann bevorzugt durch das Multipliziermittel oder durch den Leistungsverstärker realisiert sein. Der Pegel des Modulators kann sich beispielsweise in einer Bandbreite von +/–2 dB um einen konstanten Wert befinden.

Die Erfindung wird nachfolgend an mehreren Ausführungsbeispielen anhand der Figuren näher erläutert. Funktions- beziehungsweise wirkungsgleiche Bauelemente tragen gleiche Bezugszeichen. Insoweit sich Schaltungsteile oder Bauelemente in ihrer Funktion entsprechen, wird deren Beschreibung nicht wiederholt.
1 zeigt eine beispielhafte Ausführungsform einer Schaltungsanordnung nach dem vorgeschlagenen Prinzip,
2 zeigt eine weitere beispielhafte Ausführungsform einer Schaltungsanordnung nach dem vorgeschlagenen Prinzip mit einem Multipliziermittel in einer Signalverarbeitungseinheit,
3A und 3B zeigen weitere beispielhafte Ausführungsformen einer Schaltungsanordnung nach dem vorgeschlagenen Prinzip, die Umschalter zum Umschalten zwischen verschiedenen Betriebsarten aufweisen, und
4A und 4B zeigen beispielhafte Ausführungsformen eines beziehungsweise zweier Halbleiterkörper, welche die Schaltungsanordnung und den Leistungsverstärker umfassen, nach dem vorgeschlagenen Prinzip.
1 zeigt eine beispielhafte Ausführungsform einer Schaltungsanordnung 1 nach dem vorgeschlagenen Prinzip, welche eine Signalverarbeitungseinheit 5 und eine Regelungseinheit 50 umfasst. Die Signalverarbeitungseinheit 5 umfasst einen Sig naleingang 6, einen weiteren Digital-Analog-Wandler 12, der dem Signaleingang 6 nachgeschaltet ist, ein erstes Filter 13, das dem weiteren Digital-Analog-Wandler 12 nachgeschaltet ist, einen Modulator 15, der dem ersten Filter 13 nachgeschaltet ist, einen Verstärker 16, der dem Modulator 15 nachgeschaltet ist und einen Leistungsverstärker 23, der dem Verstärker 16 nachgeschaltet ist. Der Leistungsverstärker 23 ist ausgangsseitig mit einer Antenne 24 verbunden. Der Leistungsverstärker 23 ist mit einem Detektor 25 gekoppelt. Der Detektor 25 ist über ein zweites Filter 51 mit einem Detektorsignaleingang 52 der Schaltungsanordnung 1 verbunden.
Die Regelungseinheit 50 weist einen Analog-Digital-Wandler 53, ein weiteres Umschaltmittel 54, ein Vergleichsmittel 65, ein Abtast-/Halteglied 55, einen Vorgabewerteingang 56, ein weiteres Vergleichsmittel 57, ein Mittel zum Bereitstellen eines Rampensignals 59, ein weiteres Multipliziermittel 58, ein Addiermittel 63, einen Abtastraten-Hochsetzer 64, ein Mittel zum Einstellen einer Regelschleife 66, ein Mittel zum Bereitstellen eines Abwärtsrampensignals 68, einen Digital-Analog-Wandler 69 und ein drittes Filter 70 auf. Der Detektor 25 ist über den Detektorsignaleingang 52 mit dem Analog-Digital-Wandler 53 verbunden. An einem Ausgang des Analog-Digital-Wandlers 53 ist ein Eingang des weiteren Umschaltmittels 54 angeschlossen. Ein erster Ausgang des weiteren Umschaltmittels 54 ist über das Abtast-/Halteglied 55 mit einem invertierenden Eingang des weiteren Vergleichsmittels 57 verbunden. Ein zweiter Ausgang des weiteren Umschaltmittels 54 ist mit dem Vergleichsmittel 65 verbunden. Ein nicht-invertierender Eingang des weiteren Vergleichsmittels 57 ist mit dem Vorgabewerteingang 56 verbunden. Das Mittel zum Einstellen einer Regelschleife 66 umfasst einen integrierenden Verstärker.
Das Mittel zum Bereitstellen eines Rampensignals 59 umfasst einen Speicher 61 und eine Signalausgabeeinheit 60. Der Speicher 61 ist über die Signalausgebeeinheit 60 mit einem Ausgang des Mittels zum Bereitstellen eines Rampensignals 59 gekoppelt. Der Ausgang des Mittels zum Bereitstellen eines Rampensignals 59 und ein Ausgang des weiteren Vergleichsmittels 57 sind mit zwei Eingängen eines weiteren Multipliziermittels 58 verbunden. Das weitere Multipliziermittel 58 ist ausgangsseitig mit einem Eingang des Addiermittels 63 verbunden. Ein weiterer Eingang des Addiermittels 63 ist mit dem Ausgang des Abtast-/Halteglieds 55 verbunden. An einem Ausgang des Addiermittels 63 ist der Abtastraten-Hochsetzer 64 angeschlossen. Ausgangsseitig ist der Abtastraten-Hochsetzer 64 mit einem nicht-invertierenden Eingang des Vergleichsmittels 65 verbunden. Ein invertierender Eingang des Vergleichsmittels 65 ist an einen zweiten Ausgang des weiteren Umschaltmittels 54 angeschlossen. Ein Ausgang des Vergleichsmittels 65 ist über das Mittel zum Einstellen einer Regelschleife 66 mit dem zusätzlichen Multipliziermittel 67 verbunden. Das Mittel zum Bereitstellen eines Abwärtsrampensignals 68 ist mit einem weiteren Eingang des zusätzlichen Multipliziermittels 67 verbunden. Ein Ausgang des zusätzlichen Multipliziermittels 67 ist mit einem Eingang des Digital-Analog-Wandlers 69 verknüpft. Der Ausgang des Digital-Analog-Wandlers 69 ist über das dritte Filter 70 und den Ausgang 71 mit einem Steuereingang des Leistungsverstärkers 23 verbunden.
Ein Eingangssignal Sin wird dem Signaleingang 6 der Signalverarbeitungseinheit 5 zugeführt und mittels des weiteren Digital-Analog-Wandlers 12 in ein analoges Signal S2 transformiert. Das analoges Signal S2 wird über ein erstes Filter 13 gefiltert und mittels des Modulators 15, der als Amplituden modulator ausgeführt ist, in ein moduliertes Signal S3, das als Hochfrequenzsignal vorliegt, transformiert. Das analoge Signal S3 wird dem Verstärker 16 zugeleitet. Der Verstärker 16 ist als Hochfrequenzverstärker mit programmierbarem Verstärkungsfaktor realisiert. Das derart verstärkte Signal wird über einen Anschluss 22 der Schaltungsanordnung 1 dem Leistungsverstärker 23 zugeführt, welcher ausgangsseitig das analoge Ausgangssignal Sout bereitstellt, welches der Antenne 24 zum Senden zugeleitet wird.
Der Detektor 25 hält in Abhängigkeit von dem analogen Ausgangssignal Sout ein Signal bereit, das nach Filterung mittels des zweiten Filters 51 in Form eines analogen Detektorsignals Sad dem Detektorsignaleingang 52 der Schaltungsanordnung 1 beziehungsweise dem Analog-Digital-Wandler 53 zugeführt wird. Der Analog-Digital-Wandler 53 konvertiert das analoge Detektorsignal Sad in ein digitales Detektorsignal Sdd. Der Analog-Digital-Wandler 53 ist als schneller Analog-Digital-Wandler ausgelegt. Über das weitere Umschaltmittel 54 wird das digitale Detektorsignal Sdd in einem ersten Betriebszustand dem Abtast-/Halteglied 55 und in einem zweiten Betriebszustand dem invertierenden Eingang des Vergleichsmittels 65 zugeleitet. Das an einem Ausgang des Abtast-/Haltegliedes 55 anliegende Signal wird mittels des weiteren Vergleichsmittels 57 mit einem Vorgabewert verglichen, der an dem Vorgabewerteingang 56 bereitgestellt ist.
Das Mittel zum Bereitstellen eines Rampensignals 59 gibt ausgangsseitig ein Rampensignal Sr ab, das mittels des weiteren Multipliziermittels 58 mit dem Signal an dem Ausgang des weiteren Vergleichsmittels 57 multipliziert wird. Das Rampensignal Sr umfasst Werte zwischen 0 und 1. Zu dem Signal an dem Ausgang des weiteren Multipliziermittels wird unter Verwen dung des Addiermittels 63 das Signal an dem Ausgang des Abtust-/Haltegliedes 55 dazu addiert. Das so von dem Addiermittel 63 bereitgestellte Signal wird über den Abtastraten-Hochsetzer 64 als Sollwert Srsoll dem nicht-invertierenden Eingang des Vergleichsmittels 65 zugeführt und von dem Vergleichsmittel 65 in dem zweiten Betriebszustand mit dem digitalem Detektorsignal Sdd als IST-Wert verglichen. Ein Vergleichsergebnis wird über das Mittel zum Einstellen einer Regelschleife 66 einem Eingang des zusätzlichen Multipliziermittels 67 zugeleitet. An einem weiteren Eingang des zusätzlichen Multipliziermittels 67 wird ein Signal des Mittels zum Bereitstellen einer Abwärtsrampe 68 zugeleitet. Bei dem Hochrampen liegt der Wert 1 am Ausgang des Mittels zum Bereitstellen eines Abwärtsrampensignals 68 an. Das Mittel zum Bereitstellen eines Abwärtsrampensignals 68 gibt am Ende eines Zeitschlitzes zum Absenken der Sendeleistung ein Signal mit Werten zwischen 0 und 1 ab, wobei die Werte in fallender Reihenfolge ausgegeben werden. Ein mittels des zusätzlichen Multipliziermittels 67 gewonnenes digitales Regelungssignal Sdr wird über den Digital-Analog-Wandler 69 und das dritte Filter 70 einem Ausgang 71 der Regelungseinheit 50 zugeleitet.
Der Leistungsverstärker 23 umfasst einen Steuereingang, dem das an dem Ausgang 71 der Regelungseinheit 50 vorliegende analoge Regelungssignal Sar zugeleitet wird. Der Steuereingang kann als Bias-Eingang ausgebildet sein.
Mit Vorteil führt die Regelungseinheit 50 folgende Funktionen aus: Das mittels des Detektors 25 und des zweiten Filters 51 bereitgestellte analoge Detektorsignal Sad wird digitalisiert und mit einem Sollwert Srsoll verglichen, wobei der Sollwert Srsoll in Abhängigkeit von dem Rampensignal Sr ermittelt wird. Aus dem Vergleichsergebnis wird ein digitales Rege lungssignal Sdr ermittelt, das über den Digital-Analog-Wandler 69 dem Leistungsverstärker 23 zugeführt wird.
Da das analoge Detektorsignal Sad bereits einen Offsetwert aufweisen kann, auch wenn der Leistungsverstärker 23 eine Leistung von 0 Watt bereitstellt, so wird zu Beginn eines Zeitschlitzes ein erster Wert des analogen Detektorsignals Sad beziehungsweise des digitalen Detektorsignals Sdd in dem Abtast-/Halteglied 55 gespeichert. Im Betrieb wird das weitere Umschaltmittel 54 daher so betrieben, dass zuerst das weitere Umschaltmittel 54 das digitale Detektorsignal Sdd dem Abtast-/Halteglied 55 zuleitet, ehe anschließend das weitere Umschaltmittel 54 die folgenden Werte des digitalen Detektorsignals Sdd dem Vergleichsmittel 65 zuführt. Das Sollsignal Srsoll wird somit in Abhängigkeit von einem Offsetwert und von dem Rampensignal Sr gebildet.
Das dritte Filter 70 ist in einer Ausführungsform als Filter erster Ordnung mit einer Grenzfrequenz von 1,2 Megahertz ausgelegt.
Eine Schaltungsanordnung gemäß 1 kann in einem Leistungsregler, englisch automatic power control, abgekürzt APC, insbesondere für das Datenmodulationsverfahren GMSK, das für den GSM Standard eingesetzt wird, verwendet werden.
In einer alternativen Ausführungsform kann das Mittel zum Einstellen einer Regelschleife 66 einen proportional Regler, einen proportional, integrierenden Regler oder einen proportional, integrierenden, differenzierenden Regler, abgekürzt P-Regler, PI-Regler, PID-Regler, umfassen.
2 zeigt eine weitere beispielhafte Ausführungsform einer Schaltungsanordnung 1 nach dem vorgeschlagenen Prinzip, die eine Weiterbildung der Schaltungsanordnung 1 gemäß 1 ist. Die Signalverarbeitungseinheit 5 gemäß 2 umfasst den Signaleingang 6, ein Koordinaten-Transformations-Mittel 7, ein Pegelmultipliziermittel 8, einen weiteren Abtastraten-Hochsetzer 9, ein Verzögerungsmittel 10, ein Multipliziermittel 11, den Digital-Analog-Wandler 12, das erste Filter 13, einen Basisbandverstärker 14, den Modulator 15 und den Verstärker 16, die jeweils hintereinander geschaltet sind. Der Verstärker 16 ist über den Anschluss 22 mit dem Leistungsverstärker 23 verbunden.
Die Regelungseinheit 50 gemäß 2 ist in weiten Teilen wie die Regelungseinheit 50 gemäß 1 aufgebaut. Im Unterschied zur Regelungseinheit 50 gemäß 1 ist in der Regelungseinheit 50 gemäß 2 der Ausgang des Vergleichsmittels 65 über das Mittel zum Einstellen einer Regelschleife 66 mit einem Steuereingang des Multipliziermittels 11 verbunden. Darüber hinaus sieht die Regelungseinheit 50 eine Verstärkersteuereinheit 17 vor, die mit dem Basisbandverstärker 14, dem Modulator 15 und dem Verstärker 16 gekoppelt ist. Weiter umfasst die Regelungseinheit 50 einen Sollwertgeber 72, der ausgangsseitig über den Digital-Analog-Wandler 69 und das dritte Filter 70 mit dem Steuereingang des Leistungsverstärkers 23 gekoppelt ist.
Das ausgangsseitig an dem Mittel zum Einstellen einer Regelschleife 66 bereitliegende digitale Regelsignal Sdr wird gemäß der Schaltungsanordnung 1' in 2 dem Steuereingang des Multipliziermittels 11 in der Signalverarbeitungseinheit 5 zugeleitet. Die Beeinflussung der Signalverarbeitungseinheit 5 erfolgt somit auf der Digitalseite und nicht wie in der Signalverarbeitungseinheit 5 gemäß 1 auf der Analogseite.
Der Basisbandverstärker 14 ist als Basisbandverstärker mit programmierbarem Verstärkungsfaktor realisiert. Der Verstärkungsfaktor ist zwischen 0 und minus 3 dB in 1 dB-Schritten einstellbar. Der Verstärker 16 ist als Hochfrequenzverstärker mit einstellbarem Verstärkungsfaktor entworfen, der je nach Betriebszustand einen Verstärkungsfaktor zwischen 0 und minus 19 dB beziehungsweise zwischen 0 und minus 22 dB in Schritten von 2 dB aufweist. Dem Sollwertgeber 72 wird ein 2 Bit-Signal zugeleitet, so dass an dem Ausgang des dritten Filters 70 ein Bias-Signal Vbias bereitgestellt wird, das ein Wert aus vier einstellbaren Werten ist. An den Analog-Digital-Wandler 53, der als schneller Analog-Digital-Wandler ausgebildet ist, werden drei Steuersignale angelegt. Dem Vorgabewerteingang 56 wird ein 8 Bit-Signal zugeleitet.
Gemäß 2 erfolgt die Regelung des analogen Ausgangssignals Sout über ein Zuführen des digitalen Regelungssignals Sdr an das Multipliziermittel 11, der auf der Digitalseite der Signalverarbeitungseinheit 5 eingesetzt ist.
Eine Schaltungsanordnung gemäß 2 kann in einem Leistungsregler insbesondere für das Datenmodulationsverfahren 8-PSK, das für den EDGE Standard eingesetzt wird, verwendet werden.
3A zeigt eine beispielhafte Ausführungsform einer Schaltungsanordnung 1'' nach dem vorgeschlagenen Prinzip, welche eine Signalverarbeitungseinheit 5 und eine Regelungseinheit 50 aufweist. Die Signalverarbeitungseinheit 5 umfasst einen Signaleingang 6, dem ein Koordinaten-Transformations- Mittel 7, englisch Cordic, nachgeschaltet ist. Das Koordinaten-Transformations-Mittel 7 ist über ein Multipliziermittel 11 mit einem weiteren Digital-Analog-Wandler 12 verbunden. Ausgangsseitig ist der weitere Digital-Analog-Wandler 12 mittels eines ersten Filters 13 mit einem Eingang des Modulators 15 gekoppelt. Das erste Filter 13 ist als Tiefpass ausgebildet. Das Koordinaten-Transformations-Mittel 7 ist an einem weiteren Ausgang mit einem Eingang eines Phasenregelkreises 18 verbunden. Ausgangsseitig ist der Phasenregelkreis 18 mit einem weiteren Eingang des Modulators 15 verbunden. Der Modulator 15 ist ausgangsseitig mit einem Verstärker 16 verbunden, an dessen Ausgang ein Anschluss 22 der Signalverarbeitungseinheit 5'' angeschlossen ist. Ein Leistungsverstärker 23 ist eingangsseitig an den Anschluss 22 angeschlossen und ausgangsseitig mit einer Antenne 24 gekoppelt.
Die Regelungseinheit 50 weist ein Mittel zum Bereitstellen eines Rampensignals 59 auf, das an einem Ausgang mit einem ersten Eingang eines weiteren Umschalters 77 verbunden ist.
Der Ausgang des Mittels zum Bereitstellen eines Rampensignals 59 ist ebenfalls mit einem nicht-invertierenden Eingang eines Vergleichmittels 65 verbunden. Ein Detektor 25 ist mit dem Leistungsverstärker 23 gekoppelt. Der Detektor 25 kann als Spitzenwertgleichrichter ausgebildet sein. Der Detektor 25 ist ausgangsseitig über einen Detektorsignaleingang 52 der Regelungseinheit 50 mit einem Analog-Digital-Wandler 53 der Regelungseinheit 50 verbunden. Der Analog-Digital-Wandler 53 ist über ein viertes Filter 73 mit einem invertierenden Eingang des Vergleichmittels 65 gekoppelt. Das vierte Filter 73 ist als Tiefpassfilter ausgebildet. Ausgangsseitig ist das Vergleichsmittel 65 über ein Mittel zum Einstellen einer Regelschleife 66, eine Abtast-Halte-Schaltung 75 und ein zu sätzliches Multipliziermittel 67 mit einem zweiten Eingang des weiteren Umschalters 77 gekoppelt.
Der weitere Umschalter 77 ist an einem Ausgang mit einem Eingang des Umschalters 81 verbunden.
Ein erster Ausgang des Umschalters 81 ist mit einem Steuereingang des Multipliziermittels 11 verbunden. Ein zweiter Ausgang des Umschalters 81 ist über ein Interpolationsmittel 78 und einen Digital-Analog-Wandler 69 mit einem Ausgang 71 der Regelungseinheit 50 verbunden. Das Interpolationsmittel 78 weist einen Speicher 79 auf, der als Tabellenspeicher realisiert ist. An dem Ausgang 71 der Regelungseinheit 50 ist ein Steuereingang des Leistungsverstärkers 23 angeschlossen.
Das Mittel zum Bereitstellen eines Rampensignals 59 weist einen Speicher 61 und ein Signalausgabemittel 60 auf. Das Signalausgabemittel 60 ist eingangsseitig mit dem Speicher 61 und ausgangsseitig mit dem Ausgang des Mittels zum Bereitstellen eines Rampensignals 59 verbunden. Der Ausgang des Mittels zum Bereitstellen eines Rampensignals 59 ist über einen Schalter 82 mit einem weiteren Eingang des zusätzlichen Multipliziermittels 67 verbunden.
Die Regelungseinheit 50 weist darüber hinaus ein Register 80 auf, das ausgangsseitig mit einem Steuereingang des Verstärkers 16 verbunden ist. Eine Steuereinheit 62 ist ausgangsseitig mit dem Mittel zum Bereitstellen eines Rampensignals 59, dem Register 80, dem weiteren Umschalter 77, dem Umschalter 81 und dem Schalter 82 verbunden.
Der Signalverarbeitungseinheit 5 wird an dem Signaleingang 6 ein Eingangssignal Sin zugeleitet, das in ein In-Phase-Signal I und ein Quadratur-Signal Q zerlegt ist. Das Eingangssignal Sin wird mittels des Koordinaten-Transformations-Mittels 7 in ein Amplitudensignal und ein Phasensignal umgewandelt. Ein Trägersignal wird von dem Phasenregelkreis 18 bereitgestellt. Das Trägersignal wird in Abhängigkeit von dem Phasensignal, das dem Phasenregelkreis 18 zugeführt wird, generiert. Das Amplitudensignal wird mit einem an dem weiteren Eingang des Multipliziermittels 11 bereitgestellten Signal multipliziert und anschließend von dem weiteren Digital-Analog-Wandler 12 in ein analoges Signal S2 überführt. Der weitere Eingang des Multipliziermittels 11 wird auch als Steuereingang bezeichnet. Das analoge Signal S2 wird mittels des ersten Filters 13 gefiltert und dem Modulator 15 zugeführt. Ein ausgangsseitig an dem Modulator 15 anliegendes moduliertes Signal S3 wird von dem Verstärker 16 in Abhängigkeit von einem an dem Steuereingang des Verstärkers 16 anliegenden Steuersignal S4 verstärkt und an den Anschluss 22 der Signalverarbeitungseinheit 5 abgegeben. Der Verstärker 16 kann beispielsweise Verstärkungsfaktoren von 0 dB bis 42 dB aufweisen, die in Stufen von 1 dB einstellbar sind. Der Leistungsverstärker 23 verstärkt das an dem Anschluss 22 der Signalverarbeitungseinheit 5 anliegende Signal und führt das verstärkte analoge Ausgangssignal Sout der Antenne 24 zu.
Ein Rampensignal Sr, welches ausgangsseitig an dem Mittel zum Bereitstellen eines Rampensignals 59 anliegt, kann in einer ersten Betriebsart über den weiteren Umschalter 77 und den Umschalter 81 dem weiteren Eingang des Multipliziermittels 11 zugeleitet werden. Dem Steuereingang des Leistungsverstärkers 23 wird während eines Zeitschlitzes, englisch slot, ein konstanter Wert zugeführt. In der ersten Betriebsart ist somit das digitale Regelungssignals Sdr gleich dem Rampensignal Sr. In der ersten Betriebsart wird die Schaltungsanordnung somit ohne Regelung, englisch open loop, betrieben und die Einflussnahme auf die Signalverarbeitungseinheit 5 erfolgt über das Multipliziermittel 11. Dies kann beispielsweise bei dem Datenmodulationsverfahren 8-PSK, das für den EDGE Standard eingesetzt wird, verwendet werden.
In einer zweiten Betriebsart wird das Rampensignal Sr dem nicht-invertierenden Eingang des Vergleichsmittels 65 zugeleitet. Ein von dem Detektor 25 bereitgestelltes analoges Detektorsignal Sad wird über den Detektorsignaleingang 52 dem Analog-Digital-Wandler 53 zugeleitet. Das vom Analog-Digital-Wandler 53 bereitgestellte digitale Detektorsignal Sdd wird mittels des vierten Filters 73 gefiltert und dem invertierenden Eingang des Vergleichsmittels 65 zugeleitet. Ein an einem Ausgang des Vergleichsmittels 65 anliegendes und das Vergleichsergebnis repräsentierende Signal wird mittels des Mittels zum Einstellen einer Regelschleife 66 verstärkt, in einem ersten Modus der zweiten Betriebsart von dem Abtast-/Halteglied 75 und dem zusätzlichen Multipliziermittel 67 durchgelassen und über den weiteren Umschalter 77 und den Umschalter 81 als digitales Regelungssignals Sdr dem weiteren Eingang des Multipliziermittels 11 zugeleitet. In einem zweiten Modus der zweiten Betriebsart wird das verstärkte Signal von dem Abtast-/Halteglied 75 nicht durchgelassen, sondern es wird ein zu einem vorangegangenen Zeitpunkt vorliegendes verstärktes Signal ausgangsseitig von dem Abtast-/Halteglied 75 bereitgestellt. In dem zweiten Modus weist somit das digitale Regelungssignal Sdr einen konstanten Wert auf. Der erste Modus kann zu Beginn eines Zeitschlitzes, der zweite Modus für den größten Zeitanteil des Zeitschlitzes, nämlich für die Dauer der Nutzsignalübertragung, verwendet werden. Dem Steuereingang des Leistungsverstärkers 23 wird während des Zeitschlitzes ein konstanter Wert zugeführt. In der zweiten Be triebsart wird die Schaltungsanordnung 1'' somit mit einer Regelung, englisch closed loop, betrieben und die Einflussnahme auf die Signalverarbeitungseinheit 5 erfolgt ebenfalls über das Multipliziermittel 11. Dies kann beispielsweise ebenfalls bei dem Datenmodulationsverfahren 8-PSK für den EDGE Standard eingesetzt werden.
In einer dritten Betriebsart kann das Rampensignal Sr als digitales Regelungssignal Sdr über den weiteren Umschalter 77, den Umschalter 81, das Interpolationsmittel 78 und den Digital-Analog-Wandler 69 dem Leistungsverstärker 23 zugeführt werden. Dabei wird in Abhängigkeit von dem am Eingang des Interpolationsmittels 78 anliegenden digitalen Regelungssignal Sdr aus dem Speicher 79 ein Wert ausgelesen. Der Speicher 79 ist als Tabellenspeicher, englisch look-up-table, realisiert. Da das digitale Regelungssignal Sdr eine Vielzahl von Werten annehmen kann und nicht zu jedem Wert ein korrespondierender Ausgangswert von dem Speicher 79 bereitstellbar ist, kann in einer Ausführungsform mittels des Interpolationsmittels 78 durch Verwendung benachbarter Ausgangswerte ein durch Interpolation erzeugtes Signal Sdr' an dem Ausgang des Interpolationsmittels 78 bereitgestellt werden. Dieses Signal Sdr' wird von dem Digital-Analog-Wandler 69 in ein analoges Regelungssignal Sar umgewandelt, das dem Steuereingang des Leistungsverstärkers 25 zugeleitet wird. In dieser Ausführungsform weist der Leistungsverstärker 25 einen einstellbaren Verstärkungsfaktor auf. Der Leistungsverstärker 25 wird dann in einem "compressed mode" betrieben. Dem weiteren Eingang des Multipliziermittels 11 wird ein konstanter Wert zugeführt. Der Wert kann beispielsweise 1 sein. In der dritten Betriebsart wird die Schaltungsanordnung somit ohne Regelung, also open loop, betrieben und die Steuerung erfolgt über den Steuereingang des Leistungsverstärkers 23. Dies kann bei spielsweise bei dem Datenmodulationsverfahren GMSK für den GSM-Standard eingesetzt werden.
In einer vierten Betriebsart wird das Rampensignal Sr dem nicht-invertierenden Eingang des Vergleichmittels 65 zugeführt und das Vergleichsergebnis über das Mittel zum Einstellen einer Regelungsschleife 66, dem Abtast-/Halteglied 75 und dem zusätzlichen Multipliziermittel 67 dem zweiten Eingang des weiteren Umschalters 77 zugeleitet. An dem Ausgang des weiteren Umschalters 77 liegt somit das digitale Regelungssignal Sdr an, das über den Umschalter 81, das Interpolationsmittel 78 und den Digital-Analog-Wandler 69 dem Leistungsverstärker 23 zugeführt wird. Dem weiteren Eingang des Multipliziermittels 11 wird ein konstanter Wert zugeführt. Der Wert kann beispielsweise 1 sein. In der vierten Betriebsart wird die Schaltungsanordnung somit mit Regelung, also closed loop, betrieben und die Regelung erfolgt über den Steuereingang des Leistungsverstärkers 23. Dies kann beispielsweise ebenfalls bei dem Datenmodulationsverfahren GMSK für den GSM-Standard eingesetzt werden.
Von dem Register 80 wird ausgangsseitig ein Steuersignal 54 bereitgestellt, das dem Steuereingang des Verstärkers 16 zugeleitet wird. Der Verstärker 16 weist eine Menge von diskreten Werten für einen Verstärkungsfaktor auf. Entsprechend dem Steuersignal S4 wird in dem Verstärker 16 ein Wert des Verstärkungsfaktors eingestellt. Das Steuersignal S4 wird so bereitgestellt, dass der Verstärkungsfaktor des Verstärkers 16 während des Zeitschlitzes konstant ist. Der insgesamte Verstärkungsfaktor der Signalverarbeitungseinheit 5 wird somit grob mittels des Verstärkers 16 eingestellt; eine feine Einstellung erfolgt mittels des Multipliziermittels 11 in der ersten und der zweiten Betriebsart und mittels des Leistungsverstärkers 23 in der dritten und der vierten Betriebsart.
Es ist ein Vorteil der Ausführungsform der Schaltungsanordnung 1'', dass mittels des Umschalters 81 ein Umschalten des Eingriffes zur Einstellung der Sendeleistung erfolgen kann. In einer Stellung des Umschalters 81 wird das digitale Regelungssignal dem Multipliziermittel 11 und in einer anderen Stellung des Umschalters 81 dem Steuereingang des Leistungsverstärkers 23 zugeleitet. Somit ist die Schaltungsanordnung 1'' für verschiedene Übertragungsarten und Standards einsetzbar. Es ist ein weiterer Vorteil der Ausführungsform der Schaltungsanordnung 1'', dass mittels des weiteren Umschalters 77 ein Umschalten von einem geregelten zu einem ungeregelten Betrieb erfolgen kann.
Die Schaltungsanordnung gemäß 3A kann mit Vorteil zur Leistungsregelung bei dem Datenmodulationsverfahren GMSK, das für den GSM Standard eingesetzt wird, sowie bei dem Datenmodulationsverfahren 8-PSK, das für den EDGE Standard eingesetzt wird, verwendet werden.
In einer alternativen, nicht gezeigten Ausführungsform ist ein Signalgeber und ein Schalter vorgesehen, der mit dem weiteren Eingang des Multipliziermittels 11 gekoppelt ist und dem weiteren Eingang einen konstanten Wert zuführt, wenn in einer Stellung des Umschalters 77 das digitale Regelungssignal Sdr nicht dem weiteren Eingang des Multipliziermittels zugeleitet wird. Der konstante Wert kann 1 sein. Ebenso ist ein weiterer Signalgeber und ein weiterer Schalter vorgesehen, der mit dem Interpolationsmittel 78 gekoppelt ist und diesem einen einstellbaren Wert zuführt, wenn in einer anderen Stellung des Umschalters 77 das digitale Regelungssignal Sdr nicht dem Interpolationsmittel 78 zugeleitet wird. Der einstellbare Wert kann vor einem Zeitschlitz einen ersten Wert, so dass die Sendeleistung 0 Watt beträgt, und während eines Zeitschlitzes einen zweiten Wert, der konstant ist, aufweisen.
In einer alternativen, nicht gezeigten Ausführungsform entfällt das Interpolationsmittel 78, so dass das digitale Regelungssignals Sdr direkt dem Digital-Analog-Wandler 69 zugeleitet wird.
In einer alternativen Ausführungsform kann das Mittel zum Einstellen einer Regelschleife 66 einen Verstärker, einen Integrator und einen Differentiator in Digitaltechnik zum Realisieren eines PID-Reglers umfassen.
In einer alternativen, nicht gezeigten Ausführungsform ist das vierte Filter 73 nicht dem Analog-Digital-Wandler 53. nachgeschaltet, sondern vorgeschaltet.
In einer alternativen, nicht gezeigten Ausführungsform ist ein drittes Filter 70 dem Digital-Analog-Wandler 69 nachgeschaltet, um Störeinflüsse auf das analoge Ausgangssignal Sout zu verringern.
3B zeigt eine weitere beispielhafte Ausführungsform der Schaltungsanordnung 1''' nach dem vorgeschlagenen Prinzip, die eine Weiterbildung der Schaltungsanordnung 1'' gemäß 3A ist.
Die Signalverarbeitungseinheit 5 weist einen Pfad zur Verarbeitung eines In-Phase-Signals I und einen weiteren Pfad zur Verarbeitung eines Quadratur-Signals Q auf. An dem Signalein gang 6 der Signalverarbeitungseinheit 5 sind das Multipliziermittel 11 und ein weiteres Multipliziermittel 11' angeschlossen. Das weitere Multipliziermittel 11' ist an einem weiteren Eingang mit dem weiteren Eingang des Multipliziermittel 11 verbunden. Ausgangsseitig ist das weitere Multipliziermittel 11' an einen weiteren Digital-Analog-Wandler 12' angeschlossen. Dieser ist wiederum über ein weiteres Filter 13' mit einem weiteren Modulator 15' verbunden. Das weitere Filter 13' ist als Tiefpassfilter ausgebildet. Der weitere Modulator 15' ist direkt und der Modulator 15 ist über einen 90 Grad Phasenschieber 20 an einen Ausgang eines Trägerfrequenzgenerators 19 angeschlossen. Ausgangsseitig sind der Modulator 15 und der weitere Modulator 15' mit einer Summationsschaltung 21 verbunden, welcher wiederum ausgangsseitig an den Verstärker 16 angeschlossen ist. Der Verstärker 16 wiederum ist mit dem Leistungsverstärker 23 verbunden.
Die Regelungseinheit 50 entspricht der Regelungseinheit 50 in 3A. Zusätzlich ist der erste Ausgang des Umschalters 81, welcher mit dem weiteren Eingang des Multipliziermittels 11 verbunden ist, auch mit dem weiteren Eingang des weiteren Multipliziermittels 11' zur Zuführung des digitalen Regelungssignals Sdr verbunden.
Die Signalverarbeitungseinheit 5 ist dazu vorgesehen, das an dem Signaleingang 6 der Signalverarbeitungseinheit 5 bereitgestellte In-Phase-Signal I und das Quadratur-Signal Q getrennt zu verarbeiten.
In der ersten und der zweiten Betriebsart werden die beiden Signale I, Q mit demselben digitalen Regelungssignal Sdr multipliziert, anschließend in je ein analoges Signal gewandelt und mittels des ersten Filters beziehungsweise des weiteren Filters 13, 13' gefiltert. Ein Trägersignal, das von dem Trägerfrequenzgenerator 36 bereitgestellt wird, wird dem Modulator 15 mit einer 90 Grad Phasenschiebung und dem weiteren Modulator 15' zugeführt. Ein Signal an dem Ausgang des Modulators 15 und ein Signal an dem Ausgang des weiteren Modulators 15 werden mittels der Summationsschaltung 21 zusammengeführt und dem Eingang des Verstärkers 16 zugeleitet.
In der dritten und der vierten Betriebsart wird die Leistung des analogen Ausgangssignals Sout über den Steuereingang des Leistungsverstärkers 23 eingestellt.
Mit Vorteil kann auch bei einer Verarbeitung des In-Phase-Signals und des Quadratur-Signals I, Q eine genaue Einstellung der Sendeleistung vorgenommen werden, dadurch, dass die beiden Signale I, Q getrennt mit dem gleichen digitalen Regelungssignal Sdr multipliziert werden oder die genaue Einstellung der Sendeleistung im Leistungsverstärker 23 erfolgt.
Die Schaltungsanordnung 1''' gemäß 3B kann zur Leistungsregelung bei dem Datenmodulationsverfahren GMSK, das für den GSM Standard eingesetzt wird, sowie bei dem Datenmodulationsverfahren 8-PSK, das für den EDGE Standard eingesetzt wird, verwendet werden.
4A und 4B zeigen beispielhafte Ausführungsformen eines beziehungsweise zweier Halbleiterkörper, welche die Schaltungsanordnung 1 und den Leistungsverstärker 23 umfassen, nach dem vorgeschlagenen Prinzip.
4A zeigt eine beispielhafte Ausführungsform eines ersten Halbleiterkörpers 100, der die Schaltungsanordnung 1 zusammen mit dem Leistungsverstärker 23 und dem Detektor 25 um fasst. Die Schaltungsanordnung 1 weist digitale Gatter und analoge Schaltungen auf. Die Schaltungsanordnung 1 ist mit dem Leistungsverstärker 23 und dem Detektor 25 gekoppelt. Der Leistungsverstärker 23 weist ausgangsseitig einen Anschluss 105 auf, an den die nicht gezeigte Antenne 24 koppelbar ist. Die Schaltungsanordnung 1, der Leistungsverstärker 23 und der Detektor sind mittels einer Halbleiter-Integrationstechnik hergestellt. Der Halbleiterkörper 100 umfasst ein Silizium-Substrat.
Es ist ein Vorteil der Integration auf dem Halbleiterkörper 100, dass die Verbindungswege kurz gehalten sind, die externen Anschlüsse reduziert sind und die benötigte Fläche gering gehalten ist.
In einer alternativen Ausführungsform weist die Schaltungsanordnung 1 einen Mikrocontroller 104 auf, der in 4A punktiert angedeutet ist.
Alternativ weist der Halbleiterkörper 100 ein Substrat aus Gallium-Arsenid, abgekürzt GaAs, oder Silizium-Germanium, Abgekürzt SiGe, auf.
In einer alternativen, nicht gezeigten Ausführungsform ist der Detektor 25 mit der Antenne 24 gekoppelt und nicht auf dem Halbleiterkörper 100 realisiert.
4B zeigt eine weitere beispielhafte Ausführungsform mit einem ersten und einem zweiten Halbleiterkörper 101, 102. Der erste Halbleiterkörper 101 weist die Schaltungsanordnung 1, welche analoge Schaltungen und digitale Gatter umfasst, sowie Anschlüsse 109, 110 auf. Der zweite Halbleiterkörper 102 weist den Leistungsverstärker 23 sowie den Detektor 25 sowie Anschlüsse 105, 106, 107 auf. Der Leistungsverstärker 23 ist eingangsseitig über die Anschlüsse 106, welche sich auf dem zweiten Halbleiterkörper 102 befinden, mit den Anschlüssen 109, welche sich auf dem ersten Halbleiterkörper 101 befinden und zur Kontaktierung der Schaltungsanordnung 1 dienen, verbunden. Zur Verbindung sind Bonddrähte vorgesehen. Ausgangsseitig ist der Leistungsverstärker 23 über den Anschluss 105 mit der nicht gezeigten Antenne 24 koppelbar. Der Detektor 25 ist über einen Anschluss 107 auf dem zweiten Halbleiterkörper 102 mit einem Anschluss 110 auf dem ersten Halbleiterkörper 101 verbunden. Die Verbindung zwischen den Anschlüssen 107 und 110 ist mittels zweier Bonddrähte 111 und einer Leiterbahn 108 realisiert. Der erste und der zweite Halbleiterkörper 101, 102 sind auf einem Träger 112 aufgebaut.
Die Schaltungsanordnung 1 mit dem Mikrocontroller 104 wird auf dem ersten Halbleiterkörper 101 mit einer CMOS-Integrationstechnik realisiert. Der Leistungsverstärker 23 und der Detektor 25 werden auf dem zweiten Halbleiterkörper 102 mit einer Leistungstransistor-Technik hergestellt.
Mit Vorteil kann mittels der Auftrennung in einen ersten und einen zweiten Halbleiterkörper 101, 102 eine jeweils für den Schaltungsteil spezialisierte Herstellungstechnik eingesetzt werden.
In einer alternativen Ausführungsform weist die Schaltungsanordnung 1 einen Mikrocontroller 104 auf, der in 4B punktiert angedeutet ist.
In einer alternativen, nicht gezeigten Ausführungsform ist der Detektor 25 mit der Antenne 24 gekoppelt und nicht auf dem zweiten Halbleiterkörper 102 realisiert.
In einer alternativen, nicht gezeigten Ausführungsform kann eine flip-chip Technik als Aufbau- und Verbindungstechnik für die beiden Halbleiterkörper 101, 102 verwendet werden.

1, 1', 1'', 1''': Schaltungsanordnung
5: Signalverarbeitungseinheit
6: Signaleingang
7: Koordinaten-Transformations-Mittel
8: Pegelmultipliziermittel
9: Abtastraten-Hochsetzer
10: Verzögerungsmittel
11, 11': Multipliziermittel
12, 12': weiterer Digital-Analog-Wandler
13, 13': erstes Filter
14: Basisbandverstärker
15, 15': Modulator
16: Verstärker
17: Verstärkungsfaktorsteuereinheit
18: Phasenregelkreis
19: Trägerfrequenzgenerator
20: Phasenschieber
21: Summationsschaltung
22: Anschluss
23: Leistungsverstärker
24: Antenne
25: Detektor
50: Regelungseinheit
51: zweites Filter
52: Detektorsignaleingang
53: Analog-Digital-Wandler
54: weiteres Umschaltmittel
55: Abtast-/Halteglied
56: Vorgabewerteingang
57: weiteres Vergleichsmittel
58: weiteres Multipliziermittel
59: Mittel zum Bereitstellen eines Rampensignals
60: Signalausgabemittel
61: Speicher
62: Steuerungseinheit
63: Addiermittel
64: Abtastraten-Hochsetzer
65: Vergleichsmittel
66: Mittel zum Einstellen einer Regelschleife
67: zusätzliches Multipliziermittel
68: Mittel zum Bereitstellen eines Abwärtsrampensignals
69: Digital-Analog-Wandler
70: drittes Filter
71: Ausgang
72: Sollwertgeber
73: viertes Filter
75: Abtast-/Halteglied
77: weiterer Umschalter
78: Interpolationsmittel
79: Speicher
80: Register
81: Umschalter
82: Schalter
100: Halbleiterkörper
101: erster Halbleiterkörper
102: zweiter Halbleiterkörper
104: Mikrocontroller
105-107: Anschluss
108: Leiterbahn
109, 110: Anschluss
111: Bonddraht
112: Träger
I: In-Phase-Signal
Q: Quadratur-Signal
Sad: analoges Detektorsignal
Sar, Sar': analoges Regelungssignal
Sdd: digitales Detektorsignal
Sdr: digitales Regelungssignal
Sin: Eingangssignal
Sout: analoges Ausgangssignal
Sr: Rampensignal
Srsoll: Sollwert
S1: multipliziertes Signal
S2: analoges Signal
S3: moduliertes Signal
S4: Steuersignal
Vbias: Bias-Spannung

Claims

Schaltungsanordnung, umfassend: – eine Signalverarbeitungseinheit (5) zum Verarbeiten eines Eingangssignals (Sin) in ein analoges Ausgangssignal (Sout) und – eine Regelungseinheit (50), die mit der Signalverarbeitungseinheit (5) gekoppelt ist, um ein digitales Regelungssignal (Sdr) in Abhängigkeit von dem analogen Ausgangssignal (Sout) für eine Regelung des analogen Ausgangssignals (Sout) bereitzustellen.
Schaltungsanordnung nach Anspruch 1, umfassend einen Digital-Analog-Wandler (69), der mit der Regelungseinheit (50) zur Konvertierung des digitalen Regelungssignals (Sdr) in ein analoges Regelungssignal (Sar) gekoppelt ist.
Schaltungsanordnung nach Anspruch 1 oder 2, wobei die Signalverarbeitungseinheit (5) mit der Regelungseinheit (50) gekoppelt ist, um das analoge Ausgangssignal (Sout) in Abhängigkeit von dem Eingangssignal (Sin) und dem digitalen Regelungssignal (Sdr) bereitzustellen.
Schaltungsanordnung nach einem der Ansprüche 1 bis 3, wobei die Regelungseinheit (50) ein Mittel (59) zum Bereitstellen eines Rampensignals (Sr) umfasst und die Regelungseinheit (50) das digitale Regelungssignal (Sdr) in Abhängigkeit von dem Rampensignal (Sr) bereitstellt.
Schaltungsanordnung nach Anspruch 4, wobei das Mittel zum Bereitstellen eines Rampensignals (59) einen Speicher (61) umfasst, in dem Werte (Sm) gespeichert sind, durch die das Rampensignal (Sr) rampenförmig einstellbar ist.
Schaltungsanordnung nach Anspruch 4 oder 5, wobei die Regelungseinheit (50) ein Vergleichsmittel (65) mit einem Eingang umfasst, der mit dem Mittel zum Bereitstellen eines Rampensignals (59) gekoppelt ist.
Schaltungsanordnung nach einem der Ansprüche 1 bis 6, wobei die Signalverarbeitungseinheit (5) umfasst: – einen Signaleingang (6) zum Zuführen des Eingangssignals (Sin), – einen weiteren Digital-Analog-Wandler (12), der eingangsseitig mit dem Signaleingang (6) gekoppelt ist, – ein erstes Filter (13), das dem weiteren Digital-Analog-Wandler (12) nachgeschaltet ist, – einen Modulator (15), der eingangsseitig mit dem ersten Filter (13) gekoppelt ist, und – einen Leistungsverstärker (23), der eingangsseitig mit dem Modulator (16) gekoppelt ist, an dem ausgangsseitig das analoge Ausgangssignal (Sout) bereitgestellt ist und der ausgangsseitig mit einer Antenne (24) koppelbar ist.
Schaltungsanordnung nach Anspruch 7, wobei die Signalverarbeitungseinheit (5) einen Verstärker (16) umfasst, der zwischen den Modulator (15) und den Leistungsverstärker (23) geschaltet ist.
Schaltungsanordnung nach Anspruch 7 oder 8, falls rückbezogen nach Anspruch 6, wobei der Leistungsverstärker (23) einen Detektor (25) umfasst und die Regelungseinheit (50) einen Analog-Digital-Wandler (53) umfasst, wobei der Detektor (25) ausgangsseitig mit dem Analog-Digital-Wandler (53) zur Zuführung eines analogen Detektorsignals (Sad) an den Analog-Digital-Wandler (53) gekoppelt ist und der Analog-Digital-Wandler (53) ausgangsseitig mit einem weiteren Eingang des Vergleichsmittels (65) gekoppelt ist.
Schaltungsanordnung nach Anspruch 9, wobei die Signalverarbeitungseinheit (5) ein Multipliziermittel (11) umfasst, das zwischen dem Eingang (6) und dem weiteren Digital-Analog-Wandler (12) angeordnet ist, und das Vergleichsmittel (65) mit einem Steuereingang des Multipliziermittels (11) zur Zuführung des digitalen Regelungssignals (Sdr) an das Multipliziermittel (11) gekoppelt ist.
Schaltungsanordnung nach Anspruch 9 oder 10, falls rückbezogen nach Anspruch 2, wobei das Vergleichsmittel (65) mit dem Digital-Analog-Wandler (69) zur Zuführung des digitalen Regelungssignals (Sdr, Sdr') an den Digital-Analog-Wandler (69) gekoppelt ist und der Digital-Analog-Wandler (69) mit dem Leistungsverstärker (23) zur Zuführung des analogen Regelungssignals (Sar, Sar') an den Leistungsverstärker (23) gekoppelt ist.
Schaltungsanordnung nach Anspruch 10 und 11, wobei die Regelungseinheit (50) ein Umschaltmittel (81) umfasst, das – an einem Eingang mit dem Vergleichsmittel (65), – an einem ersten Ausgang mit dem Steuereingang des Multipliziermittels (11) und – an einem zweiten Ausgang mit dem Digital-Analog-Wandler (69) zur wahlweisen Zuführung des digitalen Regelungssignals (Sdr, Sdr') an den Steuereingang des Multipliziermittels (11) oder an den Digital-Analog-Wandler (69) gekoppelt ist.
Schaltungsanordnung, umfassend: – eine Signalverarbeitungseinheit (5) zum Verarbeiten eines Eingangssignals (Sin) in ein analoges Ausgangssignal (Sout) und – eine Regelungseinheit (50), die mit der Signalverarbeitungseinheit (5) gekoppelt ist, die ein Mittel (59) zum Bereitstellen eines Rampensignals (Sr) umfasst, um ein digitales Regelungssignal (Sdr) in Abhängigkeit des Rampensignals (Sr) für eine Steuerung des analogen Ausgangssignals (Sout) bereitzustellen.
Schaltungsanordnung nach Anspruch 13, wobei das Mittel zum Bereitstellen eines Rampensignals (59) einen Speicher (61) umfasst, in dem Werte (Sm) gespeichert sind, durch die das Rampensignal (Sr) rampenförmig einstellbar ist.
Schaltungsanordnung nach Anspruch 13 oder 14, wobei die Schaltungsanordnung (1) umfasst: – einen Signaleingang (6) zum Zuführen des Eingangssignals (Sin), – einen Digital-Analog-Wandler (69), der eingangsseitig mit dem Mittel (59) zum Bereitstellen eines Rampensignals (Sr) gekoppelt ist, und – einen Leistungsverstärker (25), der an einem Eingang mit dem Signaleingang (6) gekoppelt ist, der an einem weiteren Eingang mit dem Digital-Analog-Wandler (69) gekoppelt ist und der ausgangsseitig das analoge Ausgangssignal (Sout) bereitstellt.
Schaltungsanordnung nach Anspruch 13 oder 14, wobei die Signalverarbeitungseinheit (5) umfasst: – einen Signaleingang (6) zum Zuführen des Eingangssignals (Sin), – ein Multipliziermittel (11), das an einem Steuereingang mit dem Mittel zum Bereitstellen eines Rampensignals (59) und an einem weiteren Eingang mit dem Signaleingang (6) gekoppelt ist, – einen weiteren Digital-Analog-Wandler (12), der eingangsseitig mit dem Multipliziermittel (11) gekoppelt ist, und – einen Leistungsverstärker (23), der an einem Eingang mit dem weiteren Digital-Analog-Wandler (12) gekoppelt ist und ausgangsseitig das analoge Ausgangssignal (Sout) bereitstellt.
Verfahren zum Herstellen einer Schaltungsanordnung nach einem der Ansprüche 1 bis 16, umfassend den Schritt: Bearbeiten eines Halbleiterkörpers (100) mittels einer Halbleiter-Integrationstechnik derart, dass der Halbleiterkörper (100) die Schaltungsanordnung (1) mit dem Leistungsverstärker (23) umfasst.
Verfahren zum Herstellen einer Schaltungsanordnung nach einem der Ansprüche 1 bis 16, umfassend die Schritte: – Bearbeiten eines ersten Halbleiterkörpers (101) mittels einer Halbleiter-Integrationstechnik, – Bearbeiten mindestens eines weiteren Halbleiterkörpers (102) mittels einer Halbleitertechnik derart, dass die Schaltungsteile der Schaltungsanordnung (1) und des Leistungsverstärkers (23) auf den ersten und den mindestens einen weiteren Halbleiterkörper (102) verteilt sind, und – Verbinden des ersten und des mindestens einen weiteren Halbleiterkörpers (101, 102).
Verwendung der Schaltungsanordnung (1) nach einem der Ansprüche 1 bis 16 in einem Gerät der Mobiltelefonie.
Verfahren zum Einstellen eines analogen Ausgangssignals, umfassend folgende Schritte: – Bereitstellen eines digitalen Regelungssignals (Sdr) in Abhängigkeit eines analogen Ausgangssignals (Sout) und – Verarbeiten eines Eingangssignals (Sin) in das analoge Ausgangssignal (Sout) in Abhängigkeit des digitalen Regelungssignals (Sdr).
Verfahren nach Anspruch 20, wobei der Schritt Verarbeiten eines Eingangssignals (Sin) in das analoge Ausgangssignal (Sout) die Teilschritte umfasst: – Konvertieren des digitalen Regelungssignals (Sdr) in ein analoges Regelungssignals (Sar) und – Verarbeiten des Eingangssignals (Sin) in das analoge Ausgangssignal (Sout) in Abhängigkeit des analogen Regelungssignals (Sar).
Verfahren nach Anspruch 21, wobei der Schritt Verarbeiten eines Eingangssignals (Sin) in das analoge Ausgangssignal (Sout) die Teilschritte umfasst: – Konvertieren des Eingangssignals (Sin) oder eines davon abgeleiteten Signals in ein analoges Signal (S2), – Filtern und Modulieren des analogen Signals (S2) derart, dass ein moduliertes Signal (S3) bereitgestellt wird, und – Verstärken des modulierten Signals (S3) in Abhängigkeit des analogen Regelungssignals (Sar) derart, dass das analoge Ausgangssignal (Sout) bereitgestellt wird.
Verfahren nach Anspruch 20, wobei der Schritt Verarbeiten eines Eingangssignals (Sin) in das analoge Ausgangssignal (Sout) die Teilschritte umfasst: – Multiplizieren des Eingangssignals (Sin) oder eines davon abgeleiteten Signals mit dem digitalen Regelungssignal (Sdr) derart, dass ein multipliziertes Signal (S1) bereitgestellt wird, – Konvertieren des multiplizierten Signals (S1) in ein analoges Signal (S2), – Filtern und Modulieren des analogen Signals (S2) derart, dass ein moduliertes Signal (S3) bereitgestellt wird, und – Verstärken des modulierten Signals (S3) derart, dass das analoge Ausgangssignal (Sout) bereitgestellt wird.
Verfahren nach Anspruch 20, wobei das Verfahren ein wahlweises Einstellen einer ersten oder einer weiteren Betriebsart umfasst, wobei – in der ersten Betriebsart das Eingangssignal (Sin) oder ein davon abgeleiteten digitales Signal mit dem digitalen Regelungssignal (Sdr) multipliziert wird und – in der zweiten Betriebsart ein von dem Eingangssignal (Sin) abgeleitetes analoges Signal in Abhängigkeit eines analogen Regelungssignals (Sar), in das das digitale Regelungssignal (Sdr) konvertiert wird, verstärkt wird.
Verfahren nach einem der Ansprüche 20 bis 24, wobei der Schritt Bereitstellen eines digitalen Regelungssignals (Sdr) in Abhängigkeit eines analogen Ausgangssignals (Sout) die Teilschritte umfasst: – Bereitstellen eines analogen Detektorsignals (Sad) in Abhängigkeit des analogen Ausgangssignals (Sout), – Konvertieren des analogen Detektorsignals (Sad) in ein digitalisiertes Detektorsignal (Sdd), – Bereitstellen eines Sollsignals (Srsoll), – Vergleichen des digitalisierten Detektorsignals (Sdd) oder eines davon abgeleiteten Signals (Sdd') mit dem Sollsignal (Srsoll) und – Bereitstellen des digitalen Regelungssignals (Sdr) in Abhängigkeit des Vergleichsergebnisses.
Verfahren nach Anspruch 25, wobei der Schritt Bereitstellen eines Sollsignals (Srsoll) das Bereitstellen eines Rampensignals (Sr) umfasst.
Verfahren nach Anspruch 26, wobei der Schritt Bereitstellen eines Rampensignals (Sr) das Auslesen von gespeicherten Werten (Sm) umfasst.
Anordnung, eingerichtet zum Durchführen eines Verfahrens nach den Ansprüchen 20 bis 27, umfassend einen integrierten Schaltkreis, der einen Halbleiterkörper (100) aufweist.
Anordnung nach Anspruch 28, wobei der Halbleiterkörper (100) eine Schaltungsanordnung (1), umfassend analoge Schaltungen und digitale Gatter, und einen Leistungsverstärker (23) umfasst.
Anordnung nach Anspruch 29, wobei die Schaltungsanordnung (1) einen Mikrocontroller (104) umfasst.
Anordnung, eingerichtet zum Durchführen eines Verfahrens nach den Ansprüchen 20 bis 27, umfassend – einen integrierten Schaltkreis, der einen ersten Halbleiterkörper (101) umfasst, und – einen weiteren Schaltkreis, der einen zweiten Halbleiterkörper (102) umfasst, wobei der Schritt des Bereitstellens eines Rampensignals (Sr) im ersten Halbleiterkörper (101) und der Schritt des Verstärkens zum Bereitstellen des analogen Ausgangssignals (Sout) im zweiten Halbleiterkörper (102) durchgeführt wird.
Anordnung nach Anspruch 31, wobei der erste Halbleiterkörper (101) mindestens eine analoge Schaltung oder ein digitales Gatter einer Schaltungsanordnung (1) und der zweite Halbleiterkörper (102) einen Leistungsverstärker (23) umfasst.
Anordnung nach Anspruch 32, wobei der erste Halbleiterkörper (101) einen Mikrocontroller (104) umfasst.
Computerprogrammprodukt, aufweisend ein Computerprogramm zur Steuerung eines Mikrocontrollers (104) zum Durchführen eines Verfahrens nach den Ansprüchen 20 bis 27.