JP3862517B2 - 半導体集積回路装置及びこれを用いた通信装置 - Google Patents
半導体集積回路装置及びこれを用いた通信装置 Download PDFInfo
- Publication number
- JP3862517B2 JP3862517B2 JP2001147762A JP2001147762A JP3862517B2 JP 3862517 B2 JP3862517 B2 JP 3862517B2 JP 2001147762 A JP2001147762 A JP 2001147762A JP 2001147762 A JP2001147762 A JP 2001147762A JP 3862517 B2 JP3862517 B2 JP 3862517B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- transmission
- circuits
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Transceivers (AREA)
Description
【発明の属する技術分野】
本発明は、無線通信機能を有する半導体集積回路装置に関するものである。特に、周波数ホッピング方式スペクトラム拡散通信機能を有する半導体集積回路装置に関するものである。
【0002】
【従来の技術】
ディジタル通信装置において通信品質を向上させるためには、干渉波による誤り率の劣化を少なくする必要がある。
【0003】
信号の伝送帯域内に伝送を妨害するような干渉波が存在していてもその影響を著しく小さく抑える通信方式に、スペクトラム拡散通信がある。スペクトラム拡散通信とは、データ信号に依存しない拡散符号を用いることにより、データ伝送に必要な周波数帯域幅より広い周波数帯域に信号を拡散して、送信対象のデータ伝送を行うものである。
【0004】
一般にスペクトラム拡散通信においては、送信側にて音声などの送信ベースバンド信号が変調され、さらに拡散符号を使用してスペクトラム拡散されたのち、送信高周波信号として通信相手側に送信される。また受信側では、送信高周波信号が受信され、送信側と同一の拡散符号を使用して逆スペクトラム拡散されたのち、復調される。尚、送信側と同一の拡散符号を使用しなければ受信側で逆スペクトラム拡散ができないため、スペクトラム拡散通信は干渉波耐性のみならず秘話性や秘匿性も優れている。
【0005】
かかるスペクトラム拡散通信には、直接拡散方式と周波数ホッピング方式とがある。直接拡散方式は、狭帯域変調波に拡散符号を乗算しながら拡散を行い、ある連続した周波数帯域を均一に使用するものである。一方、周波数ホッピング方式は、拡散符号に基づいて通信相手との通信を行う際の搬送波の周波数をランダムに切り替えることで、所定の周波数帯域内に信号を拡散するものである。
【0006】
周波数ホッピング方式は送信高周波信号の周波数を時系列で変化させるので、マルチパス対策として有効であり、移動体通信装置に用いられることが多い。ここで、特開平7−123015号公報に開示されている従来の周波数ホッピング方式スペクトラム拡散通信装置の構成を図3に示す。
【0007】
アンテナ41が接続されたスイッチ回路42の受信側接点42aは、バンドパスフィルタ回路43の入力側に接続される。そして、バンドパスフィルタ回路43の出力側はアンプ回路44を介してミキサ回路45に接続される。一方、スイッチ回路42の送信側接点42bは、送信回路47の出力側に接続される。そして、送信回路47の入力側は変調回路46の出力側に接続される。さらに、PLL周波数シンセサイザ回路48がミキサ回路45および変調回路46に接続されており、CPU49がPLL周波数シンセサイザ回路48に接続される。
【0008】
このような構成の従来の通信装置は次のように動作する。スイッチ回路42はは受信時に受信側接点42aに切り替わり、アンテナ41とバンドパスフィルタ回路43とを接続する。
【0009】
通信相手側から送信されるスペクトラム拡散された送信高周波信号は、アンテナ41からスイッチ回路42の受信側接点42aを経由してバンドパスフィルタ回路43に入力され、バンドパスフィルタ回路43によって使用周波数帯域以外の周波数成分が除去される。そして、バンドパスフィルタ回路43を通過した使用周波数帯域の信号がアンプ回路44によって増幅され、さらにミキサ回路45によって後述するPLL周波数シンセサイザ回路48から送出される局部発振信号と混合されて周波数変換されたのち、復調回路(図示せず)にて受信ベースバンド信号に復調される。
【0010】
一方、スイッチ回路42は送信時に送信側接点42bに切り替わり、アンテナ41と送信回路47とを接続する。送信ベースバンド信号は、変調回路46によって変調され尚かつ後述するPLL周波数シンセサイザ回路48から送出される局部発振信号と混合されてスペクトラム拡散された高周波信号となる。この高周波信号が送信回路47によって増幅され、スイッチ回路42の送信側接点42bを経由してアンテナ41から送信高周波信号として通信相手側に送信される。
【0011】
CPU49は、PLL周波数シンセサイザ回路48によってミキサ回路45及び変調回路46に送出される局部発振信号の周波数を、プログラムに基づいてホッピングさせる。これにより、スペクトラム拡散通信が可能となる。尚、受信高周波信号及び送信高周波信号の周波数スペクトラムは、図4に示すように使用周波数帯域の全域にわたって均等に拡散している。
【0012】
【発明が解決しようとする課題】
ところで、通信装置の小型化を図るために通信装置を構成する部分の集積回路化が行われている。しかしながら、集積回路化すると、半導体集積回路装置内部の異なる信号の相互干渉(以下、内部干渉ともいう)が起こりやすくなるといった問題が生じていた。特に、送信高周波信号及び受信高周波信号がマイクロ波、ミリ波領域になると内部干渉が著しくなる。そして、図3の通信装置を集積回路化した従来の半導体集積回路装置では内部干渉を低減するような回路配置が施されていなかったため、内部干渉によって通信データが欠落したり誤り率が劣化してしまっていた。また、スペクトラム拡散通信を行わない通信装置の場合でも集積回路化をすることで内部干渉が生じるので、スペクトラム拡散通信装置の場合よりも干渉波による影響が大きくなり、通信データの欠落や誤り率の劣化も多くなってしまっていた。
【0013】
本発明は、上記の問題点に鑑み、内部干渉を軽減し、通信データの欠落や誤り率の劣化を防止した無線通信機能を有する半導体集積回路装置及びこれを用いた通信装置を提供することを目的とする。
【0014】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る半導体集積回路装置においては、少なくとも隣り合う二辺それぞれに外部に突出する複数の外部端子を有する略矩形の一つのパッケージ内に複数の回路を搭載し、前記複数の回路の一部が送信ベースバンド信号を送信高周波信号に変調する送信回路及び受信高周波信号を受信ベースバンド信号に復調する受信回路であり、前記複数の回路のうち他の回路と比べて前記外部端子に接続される端子数を回路面積で除した値が大きい回路を、前記隣り合う二辺が構成する前記パッケージの隅部に配置するようにする。
【0015】
また、前記複数の回路の一つが前記送信回路の変調及び前記受信回路の復調に用いられる局部発振信号の周波数を制御するPLL周波数シンセサイザ回路であって、該PLL周波数シンセサイザ回路が、前記複数の回路のうち他の回路と比べて前記外部端子に接続される端子数を回路面積で除した値が大きい回路であるようにする。
【0016】
また、前記複数の回路の一つが前記局部発振信号を発振する電圧制御発振回路であって、前記PLL周波数シンセサイザ回路が配置される第一の隅部に隣り合う第二の隅部に前記受信高周波信号を入力する外部端子と前記送信高周波信号を出力する外部端子とを設置し、前記第二の隅部の対角に位置する第三の隅部に前記受信ベースバンド信号を出力する外部端子と前記送信ベースバンド信号を入力する外部端子とを設置し、前記パッケージの四辺の対向する辺の中点同士を結ぶことによって形成される四つの領域のうち、前記第一の隅部が属する領域及び/又は前記第二の隅部が属する領域に、前記電圧制御発振回路を配置する。
【0017】
さらに、前記送信回路及び前記受信回路が周波数ホッピング方式スペクトラム拡散通信を行うようにしてもよい。
【0018】
また、上記目的を達成するために、本発明に係る通信装置においては、上記いずれかの半導体集積回路装置と、該半導体集積回路装置に受信高周波信号を送出し前記半導体集積回路装置から送信高周波信号が供給されるアンテナと、を備えるようにする。
【0019】
【発明の実施の形態】
本発明の一実施形態について図面を参照して説明する。本発明に係る通信装置の回路ブロック図を図2に示す。尚、詳細は後述するが、アンテナ1、スイッチ回路2、及びループフィルタ17以外の部分は、集積回路化され一つのパッケージに搭載されている。
【0020】
アンテナ1が接続されたスイッチ回路2の受信側接点2aは、受信回路18のの入力側に接続される。そして、受信回路18は、入力側からローノイズアンプ回路3、ミキサ回路4、バンドパスフィルタ回路5、電圧利得制御アンプ回路6、FM復調回路7、アナログディジタルコンバータ回路8、データスライサ回路9の順で接続された回路構成となっている。
【0021】
一方、スイッチ回路2の送信側接点2bは、送信回路19のの出力側に接続される。そして、送信回路19は、入力側からフィルタ回路10、ディジタルアナログコンバータ回路11、送信ミキサ回路12、パワーアンプ回路13の順で接続された構成となっている。
【0022】
そして、1/2分周回路15の出力側は、受信回路18内のミキサ回路4と送信回路19内の送信ミキサ回路12とPLL周波数シンセサイザ回路16の入力側とに接続される。また、PLL周波数シンセサイザ回路16の出力側は、ループフィルタ17を介して電圧制御発振器14に接続される。さらに、電圧制御発振器14の出力側が1/2分周回路15の入力側に接続される。
【0023】
尚、スイッチ回路2、受信回路18内の各回路、及び送信回路19内の各回路は制御回路(図示せず)に接続されている。
【0024】
このような構成の本発明に係る通信装置は次のように動作する。制御回路(図示せず)は、送信時にスイッチ回路2が送信側接点2bに切り替わるようにスイッチ回路2を制御し、送信回路19内の各回路をON状態にし、受信回路18内の各回路をOFF状態にする。一方、制御回路(図示せず)は、受信時にスイッチ回路2が受信側接点2aに切り替わるようにスイッチ回路2を制御し、受信回路18内の各回路をON状態にし、送信回路19内の各回路をOFF状態にする。
【0025】
受信時には、通信相手側から送信されるスペクトラム拡散された受信高周波信号(例えば2.4GHz帯)がアンテナ1からスイッチ回路2を経由して受信回路18に入力される。受信回路18に入力された受信高周波信号は、ローノイズアンプ回路3により増幅され、ミキサ回路4によって後述する1/2分周回路15から送出される信号と混合され逆スペクトラム拡散されてIF信号(例えば2MHz)に変換され、バンドパスフィルタ回路5によってIF信号以外の周波数成分は除去される。そして、バンドパスフィルタ回路5から出力されるIF信号は、電圧利得制御アンプ回路6によって適切なレベルに増幅され、FM復調回路7によって復調される。その復調された信号は、アナログディジタルコンバータ回路8によってディジタル化され、データスライサ回路9によってディジタル信号に変換され受信ベースバンド信号として出力される。
【0026】
一方、送信時には、ディジタル信号である送信ベースバンド信号がフィルタ回路10に入力され、フィルタ回路10によってフィルタリング処理がされ、ディジタルアナログコンバータ回路11によってアナログ信号に変換される。そして、ミキサ回路12はディジタルアナログコンバータ回路11から送出される信号と1/2分周回路から送出される信号とを混合し、ディジタルアナログコンバータ回路11から送出される信号をFM変調且つスペクトラム拡散された信号に変換して、パワーアンプ回路13に送出する。パワーアンプ回路13に入力された信号はパワーアンプ回路13によって送信するのに必要なレベルまで増幅されたのち、スイッチ回路2を経由してアンテナ1から送信高周波信号として相手側に送信される。
【0027】
また、PLL周波数シンセサイザ回路16は、1/2分周回路15から送出される信号を入力し、その信号を1/N分周し、外部から入力する所定の周波数信号(OSC IN 信号)とのずれを検出し、そのずれを補正するための制御電圧信号をループフィルタ17を経由して電圧制御発振器14に印加する。これにより、電圧制御発振器14が発振する局部発振信号の周波数はずれなくなる。そして、電圧制御発振器14から発振される局部発振信号(例えば4.8GHz帯)は1/2分周回路15によって半分の周波数(2.4GHz帯)の信号に変換され、ミキサ回路4及び送信ミキサ回路12に送出される。したがって、1/2分周回路15から送出される信号の周波数もずれなくなる。
【0028】
そして、PLLシンセサイザ回路16は所定の周波数信号(OSC OUT 信号)を外部に出力する。この出力を他の回路の周波数信号として入力することもできる。また、PLLシンセサイザ回路16の入力のOSC INと出力のOSC OUTとの間に水晶振動子を接続することによって、周波数信号を作成することもできる。
【0029】
さらに、PLL周波数シンセサイザ回路16はPLLデータ(データ信号、クロック信号、及びイネーブル信号)を入力し、そのPLLデータに基づいて上述した1/N分周のNの値を変化させる。これにより、1/2分周回路15からミキサ回路4及び送信ミキサ回路12に送出される信号の周波数がホッピングする。従って、送信高周波信号は図3に示した従来の通信装置と同様に使用周波数帯域の全域に渡って均等に拡散する信号(図4参照)となる。また、スペクトラム拡散された受信高周波信号を逆スペクトラム拡散してIF信号に変換することができる。
【0030】
次に、図1を用いて本発明に係る半導体集積回路装置の回路配置と外部端子配置を説明する。尚、図1において図2と同一の部分には同一の符号を付しその説明を省略する。
【0031】
図1の半導体集積回路装置は、図2に示した通信装置のうちアンテナ1、スイッチ回路2、及びループフィルタ回路17以外の部分を1つのパッケージに搭載しており、アンテナ1、スイッチ回路2、及びループフィルタ回路17が半導体集積回路装置パッケージの外部に外付けされている。また、半導体集積回路装置パッケージの外形は略矩形であり、その四辺ともに外部に突出する外部端子を複数有している。
【0032】
そして、このパッケージの四隅うちの一つの隅部AにPLL周波数シンセサイザ回路16を配置する。PLL周波数シンセサイザ回路16に接続される外部端子24〜31のうち、外部端子24〜28は隅部Aを構成する一方の辺に設置され、外部端子29〜31は隅部Aを構成する他方の辺に設置される。PLL周波数シンセサイザ回路16は、外部端子24を介して外部に所定の周波数信号(OSC OUT 信号)を出力し、外部端子25を介して外部から送られてくる所定の周波数信号(OSC IN 信号)を入力し、外部端子26を介して外部からイネーブル信号を入力し、外部端子27を介して外部から送られてくるクロック信号を入力し、外部端子28を介して外部から送られてくるデータ信号を入力する。さらに、PLL周波数シンセサイザ回路16は、外部端子29を介して外部のグランドラインに接続され、外部端子30を介して外部から送られてくる駆動用電圧Vccを入力し、外部端子31を介してループフィルタ回路17に制御電圧信号を出力する。
【0033】
また、スイッチ回路2を介してアンテナ1に接続される外部端子20及び外部端子21はPLL周波数シンセサイザ回路16が配置される隅部Aに隣り合う隅部Bに設置される。そして、外部端子20はアンプ回路3の入力側に、外部端子21はパワーアンプ回路13の出力側に、それぞれ接続されている。
【0034】
また、外部端子20及び外部端子21が設置される隅部Bの対角に位置する隅部Dに受信ベースバンド信号が出力される外部端子22及び送信ベースバンド信号が入力される外部端子23が設置される。そして、外部端子22はデータスライサ回路9の出力側に、外部端子23はフィルタ回路10の入力側に、それぞれ接続されている。
【0035】
半導体集積回路装置は、パッケージ内に搭載される複数の回路を基板チップ上及び/又は内部に形成しており、その基板チップのサイズをできるだけ小さくすることで小型化・低コスト化を図っている。そして、基板チップのサイズを小さくするために、基板チップの1辺に設置されるパッドの数は必要最低限に抑えられてる。このため、基板チップに形成されている複数の回路とパットとを接続する配線の引き回しが多くなる傾向があった。特に、外部端子に接続される端子数を回路面積で除した値が大きい回路ブロックとパットとを接続する配線において、この傾向が顕著であった。尚、一般に外部端子とパットとは金線によってワイヤーボンディングされる。
【0036】
本実施形態では、外部端子に接続される端子数を回路面積で除した値が大きい回路ブロックであるPLL周波数シンセサイザ回路16をパッケージの隅部Aに配置しているので、PLL周波数シンセサイザ回路16が基板チップの2辺に設置されているパッドを用いることができる。これにより、PLL周波数シンセサイザ回路16とパッドとを接続する配線の引き回しが少なくなり、他の回路ブロックとの間に生じる干渉を少なくすることができる。従って、通信データの欠落や誤り率の劣化を少なくすることができる。
【0037】
また、半導体集積回路装置パッケージの四辺の対向する辺同士の中点を結ぶと、半導体集積回路装置パッケージは四つの領域に分けられる。電圧制御発振回路14は隅部Aを含む領域RI及び隅部Bを含む領域RIIに属するように配置される。これにより、電圧制御発振回路14は、受信ベースバンド信号を外部に出力する外部端子22および送信ベースバンド信号を外部から入力する外部端子23から離れた位置に配置されることになる。これにより、ディジタル信号である受信ベースバンド信号および送信ベースバンド信号による干渉が低減され、電圧制御発振回路14が発振する局部発振信号に含まれるノイズが低減する。従って、通信データの欠落や誤り率の劣化を少なくすることができる。
【0038】
さらに、電圧制御発振回路14は、外部端子32を介して外部のグランドラインに接続され、外部端子34を介して外部から送られてくる駆動用電圧Vccを入力し、外部端子33を介してループフィルタ17の出力側に接続される。
【0039】
尚、図1の半導体集積回路装置の外部端子と内部回路との接続は本発明の一実施形態であり、本発明はこれに限定されるものではない。
【0040】
【発明の効果】
本発明の半導体集積回路装置によると、少なくとも隣り合う二辺それぞれに外部に突出する複数の外部端子を有する略矩形の一つのパッケージ内に複数の回路が搭載され、その複数の回路の一部が受信回路及び送信回路であるとともに、前記複数の回路のうち、他の回路に比べて外部端子に接続される端子数を回路面積で除した値が大きい回路を前記隣り合う二辺が構成するパッケージの隅部に配置するので、他の回路に比べて外部端子に接続される端子数を回路面積で除した値が大きい回路が基板チップの2辺に設置されているパッドを用いることができる。これにより、他の回路に比べて外部端子に接続される端子数を回路面積で除した値が大きい回路とパッドとを接続する配線の引き回しが少なくなり、他の回路ブロックとの間に生じる干渉を少なくすることができる。従って、通信データの欠落や誤り率の劣化を少なくすることができる。
【0041】
そして、PLL周波数シンセサイザ回路が、他の回路に比べて外部端子に接続される端子数を回路面積で除した値が大きい回路に該当するので、PLL周波数シンセサイザ回路を前記隣り合う二辺が構成するパッケージの隅部に配置するとよい。
【0042】
また、本発明の半導体集積回路装置によると、PLL周波数シンセサイザ回路が配置される第一の隅部に隣り合う第二の隅部に受信高周波信号を入力する外部端子と送信高周波信号を出力する外部端子とを設置し、第二の隅部の対角に位置する第三の隅部に受信ベースバンド信号を出力する外部端子と送信ベースバンド信号を入力する外部端子とを設置し、パッケージの四辺の対向する辺の中点同士を結ぶことによって形成される四つの領域のうち、前記第一の隅部が属する領域及び/又は前記第二の隅部が属する領域に、前記電圧制御発振回路を配置するので、電圧制御発振回路が受信ベースバンド信号を外部に出力する外部端子および送信ベースバンド信号を外部から入力する外部端子から離れた位置に配置されることになる。これにより、ディジタル信号である受信ベースバンド信号および送信ベースバンド信号による干渉が低減され、電圧制御発振回路が発振する局部発振信号に含まれるノイズが低減する。従って、通信データの欠落や誤り率の劣化を少なくすることができる。
【0043】
また、本発明の半導体集積回路装置によると、送信回路及び受信回路が周波数ホッピング方式スペクトラム拡散通信を行うので、干渉波耐性に優れた半導体集積回路装置となる。従って、より一層通信データの欠落や誤り率の劣化を少なくすることができる。
【0044】
また、本発明の通信装置によると、上記いずれかの半導体集積回路装置を備えるので、通信データの欠落や誤り率の劣化を少なくすることができる。
【図面の簡単な説明】
【図1】 本発明に係る半導体集積回路装置の回路配置及び外部端子配置を示す図である。
【図2】 本発明に係る通信装置の回路ブロック図である。
【図3】 従来の通信装置の回路ブロック図である。
【図4】 図3の通信装置の送受信信号の周波数スペクトラムを示す図である。
【符号の説明】
1 アンテナ
14 電圧制御発振回路
16 PLL周波数シンセサイザ回路
18 受信回路
19 送信回路
20〜23 外部端子
Claims (3)
- 少なくとも隣り合う二辺それぞれに外部に突出する複数の外部端子を有する略矩形の一つのパッケージ内に複数の回路を搭載する半導体集積回路装置であって、
前記複数の回路の一部が送信ベースバンド信号を送信高周波信号に変調する送信回路及び受信高周波信号を受信ベースバンド信号に復調する受信回路であり、
前記複数の回路のうち他の回路と比べて前記外部端子に接続される端子数を回路面積で除した値が大きい回路を、前記隣り合う二辺が構成する前記パッケージの隅部に配置し、
前記複数の回路の一つが前記送信回路の変調及び前記受信回路の復調に用いられる局部発振信号の周波数を制御するPLL周波数シンセサイザ回路であって、該PLL周波数シンセサイザ回路が、前記複数の回路のうち他の回路と比べて前記外部端子に接続される端子数を回路面積で除した値が大きい回路であり、
前記複数の回路の一つが前記局部発振信号を発振する電圧制御発振回路であって、前記PLL周波数シンセサイザ回路が配置される第一の隅部に隣り合う第二の隅部に前記受信高周波信号を入力する外部端子と前記送信高周波信号を出力する外部端子とを設置し、前記第二の隅部の対角に位置する第三の隅部に前記受信ベースバンド信号を出力する外部端子と前記送信ベースバンド信号を入力する外部端子とを設置し、前記パッケージの四辺の対向する辺の中点同士を結ぶことによって形成される四つの領域のうち、前記第一の隅部が属する領域及び/又は前記第二の隅部が属する領域に、前記電圧制御発振回路を配置することを特徴とする半導体集積回路装置。 - 前記送信回路及び前記受信回路が周波数ホッピング方式スペクトラム拡散通信を行う請求項1に記載の半導体集積回路装置。
- 請求項1又は請求項2に記載の半導体集積回路装置と、該半導体集積回路装置に受信高周波信号を送出し前記半導体集積回路装置から送信高周波信号が供給されるアンテナと、を備えることを特徴とする通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001147762A JP3862517B2 (ja) | 2001-05-17 | 2001-05-17 | 半導体集積回路装置及びこれを用いた通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001147762A JP3862517B2 (ja) | 2001-05-17 | 2001-05-17 | 半導体集積回路装置及びこれを用いた通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002344348A JP2002344348A (ja) | 2002-11-29 |
JP3862517B2 true JP3862517B2 (ja) | 2006-12-27 |
Family
ID=18993191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001147762A Expired - Fee Related JP3862517B2 (ja) | 2001-05-17 | 2001-05-17 | 半導体集積回路装置及びこれを用いた通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3862517B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050226345A1 (en) * | 2004-03-31 | 2005-10-13 | Interdigital Technology Corporation | Apparatus for reducing channel interference between proximate wireless communication units |
US7620095B2 (en) * | 2006-06-14 | 2009-11-17 | Vishay Intertechnology Inc | RF modem utilizing saw device with pulse shaping and programmable frequency synthesizer |
DE102006035663B4 (de) * | 2006-07-31 | 2013-08-08 | Intel Mobile Communications GmbH | Schaltungsanordnung |
JP7115723B2 (ja) | 2018-01-04 | 2022-08-09 | ラピスセミコンダクタ株式会社 | 半導体装置および半導体モジュール |
-
2001
- 2001-05-17 JP JP2001147762A patent/JP3862517B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002344348A (ja) | 2002-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0920729B1 (en) | Apparatus and method for receiving a modulated radio frequency signal | |
JP3848445B2 (ja) | 複数通信方式対応の無線機 | |
US7280811B2 (en) | Multimode wireless terminal and wireless transmitter-receiver unit | |
JPH04240924A (ja) | 時分割複信無線送受信装置 | |
EP1524777A2 (en) | Radio transceiver on a chip | |
EP1014592A2 (en) | Mobile radio terminal and surface acoustic wave antenna duplexer | |
WO1998008300A9 (en) | Apparatus and method for receiving a modulated radio frequency signal | |
JP3754709B2 (ja) | Uhf領域で動作する無線送受信機たとえばコードレステレフォンの周波数を処理する集積可能な回路 | |
JPH0738271A (ja) | 送受信回路モジュール | |
JPH06216802A (ja) | 送受信装置 | |
JP3672189B2 (ja) | 無線信号受信装置及び復調処理回路 | |
JP3862517B2 (ja) | 半導体集積回路装置及びこれを用いた通信装置 | |
JP3309904B2 (ja) | 無線用送受信機 | |
JPH118577A (ja) | 無線機 | |
US6721551B2 (en) | Transmitting and receiving apparatus | |
JP3828077B2 (ja) | 周波数変換回路および通信装置 | |
JP3664869B2 (ja) | 送受信回路モジュール | |
JP4130384B2 (ja) | 無線機 | |
JP3056172B2 (ja) | 携帯電話装置 | |
JP2001186048A (ja) | 半導体集積回路装置 | |
JP3530504B2 (ja) | 無線送受信装置およびそれを用いた携帯電話機 | |
JP2001237735A (ja) | 無線送受信モジュール及びそれを用いた無線通信装置 | |
JP3385917B2 (ja) | 送受信装置 | |
JP3801493B2 (ja) | 局部発振器を用いた送受信装置 | |
JP4385521B2 (ja) | 送受信機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060926 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060926 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |