DE102008021660A1

DE102008021660A1 - Vorrichtung und Verfahren zur Erzeugung eines Ausgangssignals

Info

Publication number: DE102008021660A1
Application number: DE102008021660A
Authority: DE
Inventors: Johann Ulrich Traub
Original assignee: Infineon Technologies AG
Current assignee: Intel Deutschland GmbH
Priority date: 2008-04-30
Filing date: 2008-04-30
Publication date: 2009-11-05
Also published as: US8098096B2; US20090273400A1

Abstract

Gemäß einem Ausführungsbeispiel wird eine Vorrichtung zum Erzeugen eines Ausgangssignals (b) in Abhängigkeit von einem Eingangssignal (a) bereitgestellt, wobei eine Mehrzahl von Schaltungsabschnitten Teilsignale erzeugen und das Ausgangssignal (b) aus den Teilsignalen zusammengesetzt wird.

Description

Die vorliegende Erfindung betrifft Vorrichtungen und Verfahren zur Erzeugung eines Ausgangssignals in Abhängigkeit von einem Eingangssignal sowie Verstärker- und Multiplikationsanordnungen unter Einbeziehung einer derartigen Vorrichtung.
Vorrichtungen, welche in definierter Weise ein Ausgangssignal in Abhängigkeit von einem Eingangssignal erzeugen, können beispielsweise zur Ansteuerung weiterer Vorrichtungen eingesetzt werden. Beispielsweise kann das Ausgangssignal gemäß einer vorgegebenen Kennlinie von dem Eingangssignal abhängen und dazu verwendet werden, die Verstärkung eines Verstärkers einzustellen. Somit kann in einem derartigen Fall durch entsprechende Festlegung der Kennlinie eine angestrebte Abhängigkeit der Verstärkung von dem Eingangssignal erreicht werden.
Daher besteht ein generelles Bedürfnis nach derartigen Vorrichtungen zur Erzeugung eines Ausgangssignals in Abhängigkeit von einem Eingangssignal und entsprechenden Verfahren.
Gemäß jeweiligen Ausführungsbeispielen der Erfindung wird eine Vorrichtung nach Anspruch 1, eine Signalerzeugungsvorrichtung nach Anspruch 12 oder 16, eine Verstärkeranordnung nach Anspruch 17, ein Verfahren nach Anspruch 23 sowie eine Verwendung nach Anspruch 26 bereitgestellt. Die abhängigen Ansprüche definieren weitere Ausführungsbeispiele.
Eine Vorrichtung zur Erzeugung eines Ausgangssignals in Abhängigkeit von einem Eingangssignal umfasst einen Eingang, mindestens zwei Schaltungsabschnitte, wobei jeder Schaltungsabschnitt zum Erzeugen eines Teilausgangssignals ausgestaltet ist, wobei die mindestens zwei Schaltungsabschnitte derart mit dem Eingang gekoppelt sind, dass der mindestens zwei Schaltungsabschnitte mit einem an den Eingang angelegten Eingangssignal zuzüglich eines jedem Schaltungsabschnitt zuge ordneten Offsets beaufschlagt wird, wobei mindestens zweien der Schaltungsabschnitte ein unterschiedlicher Offset zugeordnet ist, und einen weiteren Schaltungsabschnitt zum Kombinieren der Ausgangsteilsignale zu einem Ausgangssignal.
Der einem Schaltungsabschnitt der mindestens zwei Schaltungsabschnitte zugeordnete Offset kann dabei positiv, negativ oder auch null sein.
Andere Ausführungsbeispiele der Erfindung können andere und/oder zusätzliche Merkmale und Eigenschaften aufweisen.
Die Erfindung wird nachfolgend anhand verschiedener Ausführungsbeispiele, welche lediglich als beispielhaft und nicht als einschränkend zu verstehen sind, unter Bezugnahme auf die beigefügte Zeichnung näher erläutert. Es zeigen:
1 ein Diagramm einer abschnittsweise angenäherten rampenförmige Kennlinie zur Veranschaulichung eines Ausführungsbeispiels der vorliegenden Erfindung,
2 ein Schaltdiagramm einer Vorrichtung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung,
3 ein drei rampenförmige Kennlinien zeigendes Diagramm zur Veranschaulichung eines Ausführungsbeispiels der vorliegenden Erfindung,
4 ein Diagramm, welches die Rampen aus 3 abschnittsweise genähert zeigt,
5 ein Schaltdiagramm einer Vorrichtung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung,
6 ein Schaltdiagramm einer Vorrichtung gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung,
7 ein Schaltdiagramm einer Vorrichtung gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung,
8 ein Schaltdiagramm einer Verstärkeranordnung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung,
9 ein Schaltdiagramm einer Verstärkeranordnung gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung,
10 ein Diagramm mit drei versetzten rampenförmigen Kennlinien gemäß einem anderen Ausführungsbeispiel der Erfindung,
11 eine Multiplikationsvorrichtung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung, und
12 eine Multiplikationsvorrichtung gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung.
In der folgenden Beschreibung werden zunächst Ausführungsbeispiele von Vorrichtungen zur Erzeugung eines Ausgangssignals oder mehrerer Ausgangssignale in Abhängigkeit von einem Eingangssignal diskutiert.
Die im Folgenden zunächst diskutierten Ausführungsbeispiele weisen dabei eine rampenförmige Kennlinie auf, d. h. mit steigendem Wert des Eingangssignals steigt oder fällt das Ausgangssignal von einem ersten Wert auf einen zweiten Wert.
Eine derartige rampenförmige Kennlinie ist beispielhaft in 1 dargestellt und mit dem Bezugszeichen 13 gekennzeichnet. Auf der Abszisse ist dabei ein Eingangssignal a und auf der Ordinate ein zugehöriges Ausgangssignal b beispielhaft dargestellt. Steigt das Eingangssignal a von einem Wert a1 auf einen Wert a4 an, so steigt das Ausgangssignal b entsprechend der rampenförmigen Kennlinie 13 von einem Wert b1 auf einen Wert b4 an. Die Form der rampenförmigen Kennlinie aus 1 ist dabei als beispielhaft zu verstehen, und andere Ausführungsbeispiele können andere rampenförmige Kennlinien aufweisen.
Bei einem Ausführungsbeispiel wird das Ausgangssignal b durch Überlagerung von zwei oder mehr Teilausgangssignalen zusammengesetzt, wobei jedes Teilausgangssignal im Wesentlichen einen Abschnitt der rampenförmigen Kennlinie bestimmt. Beispielsweise kann die Kennlinie 13 aus 1 in drei Abschnitte unterteilt werden, wobei ein erster Abschnitt von Werten des Eingangssignals a1 bis a2, ein zweiter Abschnitt für Werte a2 bis a3 und ein dritter Abschnitt für Werte von a3 bis a4 reicht. In jedem dieser Abschnitte weist die Kennlinie 13 eine mittlere Steigung auf, wie in 1 durch Strecken 10, 11 und 12 illustriert. Bei dem in 1 dargestellten Beispiel weisen die Strecken 10 und 12 näherungsweise dieselbe Steigung auf, während die Strecke 11 eine größere Steigung aufweist. Bei anderen Beispielen können alle Abschnitte verschiedene mittlere Steigungen aufweisen, und/oder es können nur zwei oder mehr als drei Abschnitte vorgesehen sein.
Bei einem Ausführungsbeispiel entsprechen der Kennlinie von 1 kann das Ausgangssignal b dann aus einem ersten Teilausgangssignal, welches von a1 bis a2 von einem Wert b1 zu einem Wert b2 ansteigt und dann konstant bleibt, einem zweiten Teilausgangssignal, welches von a2 bis a3 von dem Wert 0 zu einem Wert b3 bis b2 ansteigt und dann konstant bleibt, und einem dritten Ausgangssignal, welches von a3 bis a4 von einem Wert 0 bis zu einem Wert b4 bis b3 ansteigt, zusammengesetzt werden. Bei einem Ausführungsbeispiel kann das Eingangssignal a ein Spannungssignal und das Ausgangssignal b ein Stromsignal sein. Bei anderen Ausführungsbeispielen kann auch das Ausgangssignal b ein Spannungssignal und/oder das Eingangssignal a ein Stromsignal sein.
Bei einem Ausführungsbeispiel werden die Ausgangsteilsignale durch verschiedene Schaltungsabschnitte einer entsprechenden Vorrichtung erzeugt.
Ein Schaltdiagramm einer derartigen Vorrichtung 35 gemäß einem Ausführungsbeispiel der Erfindung ist in 2 dargestellt.
Bei dem Ausführungsbeispiel von 2 wird das Ausgangssignal b an einem Ausgang 32 in Abhängigkeit von dem an einem Eingang 15 anliegenden Eingangssignal a erzeugt. Bei dem Ausführungsbeispiel von 2 sind das Eingangssignal a und das Ausgangssignal b Spannungssignale.
Die Vorrichtung 35 von 2 umfasst drei Schaltungsabschnitte zum Erzeugen von Teilausgangssignalen, wobei ein erster Schaltungsabschnitt einen ersten Differenzverstärker 18 mit NMOS-Transistoren 19, 20 und eine Stromquelle 27 umfasst, ein zweiter Schaltungsabschnitt einen zweiten Differenzverstärker 21 mit NMOS-Transistoren 22 und 23 und eine zweite Stromquelle 28 umfasst und ein dritter Schaltungsabschnitt einen dritten Differenzverstärker 24 mit NMOS-Transistoren 25 und 26 und eine dritte Stromquelle 29 umfasst. Die Vorrichtung von 2, insbesondere die NMOS-Transistoren 19, 20, 22, 23, 25 und 26, können in CMOS-Technologie gefertigt sein. Bei einem Ausführungsbeispiel sind die NMOS-Transistoren 19, 20, 22, 23, 25 und 26 gleich dimensioniert, wobei bei einem anderen Ausführungsbeispiel auch unterschiedliche Dimensionierungen möglich sind.
Gateanschlüsse der NMOS-Transistoren 20, 23 und 26 werden bei dem Ausführungsbeispiel von 2 mit einer durch eine Spannungsquelle 33 festgelegten Spannung beaufschlagt. Die Spannungsquelle 33 kann dabei beispielsweise ein von einem konstanten Strom durchflossener Widerstand sein.
Ein Gateanschluss des NMOS-Transistors 19 ist mit dem Eingang 15 gekoppelt und wird so mit dem Eingangssignal a beaufschlagt. Ein Gateanschluss des NMOS-Transistors 22 ist über eine Spannungsquelle 16 mit dem Eingang 15 gekoppelt und wird so mit dem Eingangssignal a zuzüglich einer durch die Spannungsquelle 16 bestimmten Offset-Spannung beaufschlagt. Ein Gateanschluss des NMOS-Transistors 25 ist über die Spannungsquelle 16 und eine Spannungsquelle 17 mit dem Eingang 15 gekoppelt und wird so mit dem Eingangssignal a zuzüglich eines Offsets bestimmt durch die Spannungen der Spannungsquellen 16 und 17 beaufschlagt. Somit werden Eingänge der Differenzverstärker 18, 21 und 24 mit dem Signal a zuzüglich einer dem jeweiligen Differenzverstärker zugeordneten Offset-Spannung beaufschlagt, wobei die Offset-Spannung bei dem Ausführungsbeispiel von 2 für den Differenzverstärker 18 im Wesentlichen gleich Null ist.
Bei dem Ausführungsbeispiel von 2 ist durch die Offset-Spannungen das Ansprechen der Differenzverstärker 18, 21 und 24 bezüglich des Eingangssignals a versetzt. Auf diese Weise können beispielsweise zum Erzeugen einer Rampenform wie in 1 beispielhaft dargestellt die Werte a2 und a3 festgelegt werden. Beispielsweise kann durch die Spannungsquelle 16 der Wert a2 relativ zu dem Wert a1 und durch die Spannungsquelle 17 der Wert a3 relativ zu dem Wert a2 festgelegt werden.
Durch die Stromquellen 27, 28 und 29 erzeugte Ströme I1, I2 bzw. I3 sind ein die Verstärkung der Differenzverstärker 18, 21 bzw. 24 bestimmender Parameter. Durch Wahl der Ströme I1, I2 und I3 kann beispielsweise die Steilheit der von dem jeweiligen Schaltungsabschnitt ausgegebenen Teilausgangssignale in Abhängigkeit von dem Eingangssignal festgelegt werden. Um beispielsweise eine rampenförmige Kennlinie wie in 1 dargestellt zu erhalten, bei welcher die Steigung der Strecke 10 näherungsweise gleich der Steigung der Strecke 12 ist, während die Steigung der Strecke 11 beispielsweise doppelt so hoch ist, kann I1 = I3 und I2 = 2·I1 gewählt werden. Durch andere Wahl der Ströme kann eine andere Kurvenform mit anderen Steigungen erzeugt werden.
Die von den Transistoren 19, 22 und 25 in Abhängigkeit von dem Eingangssignal a fließenden Ströme werden an einem Knoten 34 addiert, während die durch die Transistoren 20, 23 und 26 in Abhängigkeit von dem Ausgangssignal a fließenden Ströme an einem Knoten 36 addiert werden. Über Widerstände 30, 31, welche zwischen die Knoten 34 bzw. 36 und eine positive Versorgungsspannung VDD geschaltet sind, werden die so zusammengefassten Teilausgangssignale in zwei Spannungssignale umgewandelt, welche an dem Ausgang 32 als Ausgangssignal b abgreifbar sind.
Entsprechend der Unterteilung in drei Abschnitte der 1 sind bei dem Ausführungsbeispiel von 2 drei Schaltungsabschnitte zum Erzeugen der Teilausgangssignale bereitgestellt. Diese Anzahl von Schaltungsabschnitten ist jedoch nur als beispielhaft zu verstehen, und bei anderen Ausführungsbeispielen kann eine andere Anzahl von Schaltungsabschnitten, beispielsweise zwei Schaltungsabschnitte oder mehr als drei Schaltungsabschnitte, vorgesehen sein. Dementsprechend kann auch die Anzahl von Spannungsquellen 16, 17 variiert werden.
Bei manchen Anwendungen kann es wünschenswert sein, mehr als ein Ausgangssignal zu erzeugen, wobei jedes Ausgangssignal entsprechend einer jeweiligen Kennlinie von dem Eingangssignal abhängt. Als Beispiel sind in 3 drei zueinander versetzte rampenförmige Kennlinien 36, 37, 38 dargestellt. Bei dem Beispiel von 3 „überlappen” sich die Kennlinien 36, 37, 38, d. h. beispielsweise die Kennlinie 37 beginnt, von b1 auf b4 anzusteigen, bevor die Kennlinie 36 den Wert b4 in Abhängigkeit von dem Eingangssignal a erreicht hat. Bei anderen Anwendungen kann es wünschenswert sein, nicht überlappende Kennlinien für eine Mehrzahl von Ausgangssignalen bereitzustellen. Zu bemerken ist, dass die Darstellung von drei Kenn linien 36, 37 und 38 wiederum als Beispiel zu verstehen ist, und mehr oder weniger Kennlinien als die dargestellten verwendet werden können. Zudem weisen bei dem Beispiel von 3 die Kennlinien 36, 37 und 38 näherungsweise die gleiche Kurvenform auf. Bei anderen Ausführungsbeispielen können mehrere Kennlinien vorgesehen sein, welche unterschiedliche Kurvenformen, z. B. unterschiedliche Steigungen und/oder unterschiedliche Start- bzw. Endwerte b1, b4, aufweisen.
Bei einem Ausführungsbeispiel der Erfindung werden die einzelnen Kennlinien 36, 37 und 38 in Teilabschnitte untergliedert, und das jeweilige Ausgangssignal wird aus Teilausgangssignalen zusammengesetzt, wobei jedes Teilausgangssignal den Teilabschnitt der jeweiligen Kennlinie bestimmt. Diese Unterteilung, welche ähnlich der Unterteilung aus 1 ist, ist schematisch in beispielhafter Weise in 4 dargestellt. Bei der Unterteilung von 4 wird die erste Kennlinie 36 aus 3 in drei Abschnitte 40, 41 und 42, die zweite Kennlinie 37 aus 3 in drei Abschnitte 43, 44 und 45 und die dritte Kennlinie 38 aus 3 in drei Abschnitte 46, 47 und 48 unterteilt. Jeder der Teilabschnitte ist in 4 als Strecke mit einer Steigung dargestellt, welche beispielsweise der mittleren Steigung der entsprechenden Kennlinie in diesem Abschnitt entsprechen kann. Zu bemerken ist diesbezüglich, dass dies nicht impliziert, dass die einzelnen Teilsignale jeweils lineare Signale und die Form der resultierenden Kennlinie tatsächlich aus Strecken zusammengesetzt ist, vielmehr dient die Darstellung von 4 der Veranschaulichung.
Signalwerte a1 bis a8 des Eingangssignals a kennzeichnen in 4 die Grenzen zwischen den Abschnitten. Jeweils ein dritter Abschnitt einer Kennlinie überlappt sich mit einem ersten Abschnitt einer folgenden Kennlinie. Bei einem anderen Ausführungsbeispiel müssen die Grenzen des letzten Abschnitts einer Kennlinie nicht mit den Grenzen des ersten Abschnitts der folgenden Kennlinie identisch sein, sondern es können im Wesentlichen beliebige Grenzen und Überlappungsbereiche gewählt werden.
Eine Vorrichtung 100 gemäß einem Ausführungsbeispiel der Erfindung zur Erzeugung von drei Ausgangssignalen gemäß dreier zueinander versetzter rampenförmiger Kennlinien, beispielsweise den unter Bezugnahme auf 3 und 4 diskutierten, ist in 5 schematisch dargestellt. Bei der Vorrichtung 100 wird in Abhängigkeit von einem an einem Eingang 101 angelegten Eingangssignal a ein an einem Ausgang 70 abgreifbares Ausgangssignal c, ein an einem Ausgang 80 abgreifbares Ausgangssignal d und ein an einem Ausgang 90 abgreifbares Ausgangssignal e erzeugt. Ein Schaltungsteil 50 erzeugt dabei das Ausgangssignal c, ein Schaltungsteil 51 erzeugt das Ausgangssignal d und ein Schaltungsteil 52 erzeugt das Ausgangssignal e. Die Schaltungsteile 50, 51, 52 sind bei dem Ausführungsbeispiel von 5 einander entsprechend aufgebaut und entsprechen jeweils im Wesentlichen der Vorrichtung 35 des Ausführungsbeispiels der 2.
Beispielsweise weist jeder der Schaltungsteile 50, 51 und 52 drei Schaltungsabschnitte mit jeweils einem Differenzverstärker und einer Stromquelle auf. Der Schaltungsabschnitt 50 weist dabei einen ersten Schaltungsabschnitt mit einem ersten Differenzverstärker 61 und einer ersten Stromquelle 62, einen zweiten Schaltungsabschnitt mit einem zweiten Differenzverstärker 63 und einer zweiten Stromquelle 64 und einen dritten Schaltungsabschnitt mit einem dritten Differenzverstärker 65 und einer dritten Stromquelle 66 auf, wobei jeder Differenzverstärker 61, 63, 65 zwei NMOS-Transistoren aufweist. Die Gateeingänge der in 5 jeweils rechts dargestellten NMOS-Transistoren der Differenzverstärker 61, 63 und 65 sind über eine Spannungsquelle 60 mit einer festen Spannung beaufschlagt. Ausgangsströme dieser jeweils rechten NMOS-Transistoren werden bei dem Ausführungsbeispiel von 5 über einen Knoten 67 nach VDD abgeleitet, während Ausgangsströme der jeweils links dargestellten NMOS-Transistoren der Differenzverstärker 61, 63 und 65 an Knoten 68 und 69 summiert werden und als Ausgangsstromsignal c am Ausgang abgreifbar sind.
Der Schaltungsteil 51 und der Schaltungsteil 52 sind jeweils entsprechend dem Schaltungsteil 50 ausgebaut, wobei in 5 die Bezugszeichen der soeben für den Schaltungsteil 50 erläuterten Elemente bei dem Schaltungsteil 51 um 10 und bei dem Schaltungsteil 52 um 20 erhöht sind. Beispielsweise trägt der erste Differenzverstärker bei dem Schaltungsteil 51 das Bezugszeichen 71 und bei dem Schaltungsteil 52 das Bezugszeichen 81.
Die in 5 jeweils links dargestellten NMOS-Transistoren der Differenzverstärker 61, 63, 65, 71, 73, 75, 81, 83 und 85 werden mit dem Eingangssignal a zuzüglich eines dem jeweiligen Differenzverstärker zugeordneten Offsets beaufschlagt. Der jeweilige Offset wird dabei bei dem Ausführungsbeispiel von 5 durch eine Serienschaltung von Widerständen 53 bis 58 bestimmt, welche von einem durch eine Stromquelle 59 erzeugten Konstantstrom umflossen werden. Die Widerstände 53 bis 58 zusammen mit der Stromquelle 59 entsprechen den Spannungsquellen 16 und 17 der Vorrichtung 35 von 2 und stellen ein mögliches Beispiel für deren Realisierung dar. Der dem Differenzverstärker 61 zugeordnete Offset ist bei dem Ausführungsbeispiel von 5 dabei im Wesentlichen gleich null.
Wie bereits erwähnt, entsprechen die Schaltungsteile 50, 51 und 52 im Wesentlichen der Vorrichtung 35 aus 2, dass deren Funktionsweisen nicht nochmals detailliert erläutert werden. Die Kennlinie jedes Schaltungsteils 50, 51 und 52 ist bei dem Ausführungsbeispiel von 5 eine aus drei Abschnitten zusammengesetzte Rampe, wobei die Steilheit der einzelnen Abschnitte durch die Ströme I4, I5, I6; I7, I8, I9 bzw. I10, I11, I12 bestimmt wird. Der durch die Widerstände 53 bis 58 bestimmte jeweilige Offset bestimmt dabei zum einen den Versatz zwischen den Abschnitten der Kennlinien und zum anderen den Versatz der Kennlinien untereinander. Bezogen auf das Beispiel der 5 bestimmen die Widerstände 53 bis 58 die Lage der Werte a2 bis a8 relativ zu dem Wert a1. Bei einem Ausführungsbeispiel weisen die Widerstände 53 bis 58 den gleichen Widerstandswert auf, was einer äquidistanten Anordnung der Signalwerte a1 bis a8 aus 4 entspricht. Bei einem anderen Ausführungsbeispiel können für die Widerstände 53 bis 58 unterschiedliche Widerstandswerte verwendet werden.
Bei der Vorrichtung 100 des Ausführungsbeispiels von 5 entspricht der dem Differenzverstärker 65 zugeordnete Offset dem dem Differenzverstärker 71 zugeordneten Offset, und der dem Differenzverstärker 75 zugeordnete Offset entspricht dem dem Differenzverstärker 81 zugeordneten Offset. Dies entspricht der in 4 beispielhaft dargestellten Überlappung der Kennlinien. Bei einem anderen Ausführungsbeispiel kann – beispielsweise durch jeweils einen zusätzlichen Widerstand – den Differenzverstärkern 65 und 71 bzw. den Differenzverstärkern 75 und 81 ein unterschiedlicher Offset zugeordnet sein, was die Überlappung zwischen den Kennlinien der einzelnen Schaltungsteile 50, 51 und 52 entsprechend verändert.
Bei einem Ausführungsbeispiel ist die Vorrichtung 100 in CMOS-Technologie implementiert. Bei anderen Ausführungsbeispielen können andere Techniken zur Implementierung verwendet werden.
Während bei der Vorrichtung 35 und der Vorrichtung 100 gemäß den dargestellten Ausführungsbeispielen die Differenzverstärker mit NMOS-Transistoren aufgebaut sind, können bei einem anderen Ausführungsbeispiel andere Arten von Transistoren, beispielsweise PMOS-Transistoren oder andere Arten von Feldeffekttransistoren, vorgesehen sein. Auch können statt der Differenzverstärker andere Arten von Verstärkern, beispielsweise Operationsverstärker, vorgesehen sein.
Bei der Vorrichtung 100 des Ausführungsbeispiels von 5 sind die Schaltungsteile 50, 51 und 52 einander entsprechend aufgebaut und umfassen beispielsweise jeweils drei Schaltungsabschnitte. Bei einem anderen Ausführungsbeispiel können verschiedene Schaltungsteile eine unterschiedliche Anzahl von Schaltungsabschnitten aufweisen, so dass die entsprechenden Kennlinien der Schaltungsteile in eine unterschiedliche Anzahl von Abschnitten unterteilt ist. Zu bemerken ist auch, dass je nach gewünschter Anzahl von Ausgangssignalen mehr oder weniger als drei Schaltungsteile zur Erzeugung von Ausgangssignalen vorgesehen sein können.
Die hinsichtlich der Vorrichtung 35 von 2 diskutierten möglichen Abwandlungen und Modifikationen gemäß Ausführungsbeispielen der Erfindung können auch auf die Schaltungsteile 50, 51 und 52 der Vorrichtung von 5 angewendet werden, wobei nicht notwendigerweise die gleichen Modifikationen in allen Schaltungsteilen angewendet werden müssen.
Bei der Vorrichtung 100 des Ausführungsbeispiels von 5 werden die Differenzverstärker der Schaltungsteile 50, 51 und 52 unsymmetrisch mit einem einpoligen Eingangssignal a angesteuert, und es werden einpolige Ausgangssignale c, d und e erzeugt. Bei einem anderen Ausführungsbeispiel können die Differenzverstärker symmetrisch angesteuert werden, und/oder es können differenzielle Ausgangssignale erzeugt werden. Ein Schaltdiagramm einer Vorrichtung 200 entsprechend einem derartigen Ausführungsbeispiel ist in 6 dargestellt.
Die Vorrichtung 200 aus 6 ist eine Abwandlung der Vorrichtung 100 aus 5, und einander entsprechende Elemente tragen die gleichen Bezugszeichen. Insbesondere entsprechen Schaltungsteile 250, 251, 252 in 6 sowie der übrige Aufbau der Vorrichtung 200 von 6 bis auf die nachfolgend erläuterten Unterschiede den entsprechenden Schaltungsteilen 50, 51 und 52 aus 5.
Bei der Vorrichtung 200 aus 6 sind zwei Eingänge 201, 202 bereitgestellt, an welchen im Betrieb der Schaltung zwei Teilsignale a1, a2 eines differenziellen Steuersignals anlegbar sind. Das Teilsignal a2 kann beispielsweise dem Teilsignal a1 in invertierter Form entsprechen.
Während bei der Vorrichtung 100 aus 5 die Gateeingänge der jeweils rechts dargestellten NMOS-Transistoren der Differenzverstärker über die Spannungsquelle 60 mit einer konstanten Spannung beaufschlagt werden, ist in der Vorrichtung 200 eine Stromquelle 206 sowie eine Reihenschaltung von Widerständen 207–212 für den Eingang 202 ähnlich der Stromquelle 59 und den Widerständen 53–58 für den Eingang 201 vorgesehen. Somit werden die Gateanschlüsse der jeweils rechts dargestellten Transistoren mit dem Teilsignal a2 zuzüglich eines jeweiligen Offsets beaufschlagt, wobei der Offset durch die Widerstände 207–212 sowie den Strom der Stromquelle 206 festgelegt wird und wobei der Offset für den Differenzverstärker 85 im Wesentlichen null beträgt. Die Funktionsweise der Stromquelle 206 und der Widerstände 207–212 entspricht der bereits unter Bezugnahme auf 5 erläuterten Funktionsweise der Stromquelle 59 und der Widerstände 53–58.
Bei einem Ausführungsbeispiel können die Widerstandswerte der Widerstände 207–212 gleich sein und/oder denen der Widerstände 53–58 entsprechen. Bei anderen Ausführungsbeispielen können verschiedene Widerstandswerte verwendet werden.
Wie bei der Vorrichtung 100 aus 5 werden die Ausgangsströme der jeweils linken NMOS-Transistoren der Differenzverstärker in jedem Schaltungsabschnitt an Knoten 68, 69; 78, 79 bzw. 88, 89 summiert und bilden so Teilausgangssignale c2, d2 bzw. e2, welche an Ausgängen 203, 204 bzw. 205 abgreifbar sind. Zusätzlich werden die Ausgangsströme der jeweils rechten NMOS-Transistoren der Differenzverstärker an Knoten 213, 214 für den Schaltungsteil 250, an Knoten 223, 224 für den Schaltungsteil 251 und an Knoten 233, 234 für den Schaltungs teil 252 summiert, um Teilausgangssignale c1, d1 bzw. e1 zu bilden, welche ebenfalls an den Ausgängen 203, 204 bzw. 205 abgreifbar sind. Somit stellt die Vorrichtung 200 des Ausführungsbeispiels von 6 differenzielle Ausgangssignale (c1, c2), (d1, d2) und (e1, e2) bereit.
Im Übrigen entspricht die Funktionsweise der Vorrichtung 200 des Ausführungsbeispiels von 6 der Funktionsweise der Vorrichtung 100 des Ausführungsbeispiels von 5 und wird daher nicht nochmals erläutert. Zu bemerken ist, dass die bezüglich des Ausführungsbeispiels von 5 diskutierten Variationen auch auf die Vorrichtung 200 des Ausführungsbeispiels von 6 anwendbar sind.
Bei den Ausführungsbeispielen der 5 und 6 werden jeweils drei rampenförmige Kennlinien durch in Analogtechnik arbeitende Schaltungsteile erzeugt. Bei einem anderen Ausführungsbeispiel können derartige rampenförmige Kennlinien zumindest teilweise digital erzeugt werden. Eine Vorrichtung 300 gemäß einem Ausführungsbeispiel der Erfindung zur Erzeugung von drei Ausgangssignalen in Abhängigkeit von einem Eingangssignal ist schematisch in 7 dargestellt.
Die Vorrichtung 300 aus 7 weist einen Eingang 301 zum Anlegen eines digitalen Eingangssignals a' auf. Der Eingang 301 ist mit einer digitalen Logik 302 gekoppelt, welche in Abhängigkeit von dem digitalen Eingangssignal a' drei digitale Ausgangssignale c', d', e' gemäß jeweiliger rampenförmiger Kennlinien, beispielsweise entsprechend den in 3 dargestellten Kennlinien, erzeugt. Diese Kennlinien sind bei dem Ausführungsbeispiel von 7 in einem Speicher 303 abgelegt, auf welchen die Logikschaltung 302 zugreift. Bei einem anderen Ausführungsbeispiel können die Kennlinien auch gemäß vorgegebener Parameter von der Logikschaltung 302 berechnet und entsprechende digitale Ausgangssignale c', d', e' ausgegeben werden. Eine Bitbreite des Eingangssignals a' und der Ausgangssignale c', d', e' kann jeweils entsprechend einer gewünschten Auflösung gewählt werden.
Die digitalen Ausgangssignale c', d' und e' werden bei der Vorrichtung 300 des Ausführungsbeispiels von 7 jeweils einem zugeordneten Digital-Analog-Wandler 304, 305 bzw. 306 zugeführt und in analoge Ausgangsstromsignale c, d und e umgewandelt. Bei einem anderen Ausführungsbeispiel können statt Stromsignalen Spannungssignale ausgegeben werden.
Wie bei den Ausführungsbeispielen von 5 und 6 ist die Zahl von drei Ausgangssignalen lediglich als beispielhaft zu verstehen, und eine entsprechende Vorrichtung gemäß einem Ausführungsbeispiel kann zur Ausgabe von weniger als drei oder mehr als drei Ausgangssignalen ausgestaltet sein. Auch kann bei einem anderen Ausführungsbeispiel eine entsprechende Vorrichtung zur Erzeugung von differenziellen Ausgangssignalen ausgestaltet sein.
Im Folgenden werden unter Bezugnahme auf 8 und 9 Verstärkeranordnungen gemäß Ausführungsbeispielen der vorliegenden Erfindung beschrieben, welche eine Vorrichtung gemäß einem Ausführungsbeispiel wie unter Bezugnahme auf 5 diskutiert zur Einstellung einer Verstärkung aufweisen. Derartige Verstärkeranordnungen mit einstellbarer Verstärkung werden auch als Variable Gain Amplifier (VGA) oder Variable Gain Control (VGC) bezeichnet.
In 8 ist ein erstes Ausführungsbeispiel einer derartigen Verstärkeranordnung dargestellt. Bei der Verstärkeranordnung des Ausführungsbeispiels von 8 wird an einem differentiellen Eingang 105 ein differentielles Eingangssignal g angelegt und an einem differentiellen Ausgang 115 ein durch die Verstärkeranordnung verstärktes differentielles Ausgangssignal h abgegriffen. Bei einem anderen Ausführungsbeispiel können statt differentiellen Signalen einpolige Signale verwendet werden.
Die Verstärkerschaltung umfasst einen ersten Differenzverstärker 106 mit zwei NMOS-Transistoren 107, 108, einen zweiten Differenzverstärker mit zwei NMOS-Transistoren 110, 111 und einen dritten Differenzverstärker mit zwei NMOS-Transistoren 113, 114. Die NMOS-Transistoren 107, 108, 110, 111, 113 und 114 können beispielsweise in CMOS-Technologie gefertigt sein. Das differentielle Eingangssignal wird parallel an jedem der Differenzverstärker 106, 109, 112 wie in 8 dargestellt angelegt.
Die Ausgänge der Differenzverstärker 106, 109 und 112 werden an Knoten 118 bzw. 119 summiert, welche über Widerstände 116 bzw. 117 mit einer positiven Versorgungsspannung VDD verbunden sind. Zwischen den Knoten 118, 119 und den Widerständen 116, 117 wird das Ausgangssignal h wie in 8 dargestellt abgegriffen.
Bei einem Ausführungsbeispiel sind die NMOS-Transistoren der Differenzverstärker 106, 109 und 111 unterschiedlich dimensioniert. Beispielsweise können die NMOS-Transistoren 110, 111 verglichen mit den NMOS-Transistoren 107, 108 die doppelte Gatebreite aufweisen, und die NMOS-Transistoren 113, 114 können verglichen mit den NMOS-Transistoren 110, 111 die doppelte Gatebreite aufweisen. Bei einem anderen Ausführungsbeispiel kann die Dimensionierung anders wie oben beschrieben sein, beispielsweise können alle NMOS-Transistoren gleich dimensioniert sein, oder die Verhältnisse können anders sein als oben angegeben.
Zur Einstellung der Verstärkung ist bei dem Ausführungsbeispiel von 8 eine Vorrichtung 100 entsprechend 5 bereitgestellt, wobei ein Eingangssignal a für die Vorrichtung 100 zur Einstellung der Verstärkung dient. Das erste Ausgangssignal c dient als Stromversorgung für den ersten Differenzverstärker 106, das zweite Ausgangssignal d dient als Stromversorgung für den zweiten Differenzverstärker 109, und das dritte Ausgangssignal e der Vorrichtung 100 dient als Stromversorgung für den dritten Differenzverstärker 112. Entsprechend der versetzten rampenförmigen Kennlinien der Ausgangssignale c, d, e der Vorrichtung 100, welche in beispielhafter Weise unter Bezugnahme auf 3 und 4 erläutert wurden, werden die Differenzverstärker 106, 109 und 112 versetzt angesteuert.
Wie bereits unter Bezugnahme auf 2 und 5 erläutert, können die rampenförmigen Kennlinien der Vorrichtung 100 durch entsprechende Wahl der Ströme und der Offsets im Wesentlichen beliebig eingestellt werden. Durch geeignete Wahl der Kennlinie kann somit eine gewünschte Kennlinie für die Verstärkungsregelung der Verstärkeranordnung von 8 erreicht werden, d. h. eine gewünschte Abhängigkeit der Verstärkung in Abhängigkeit von dem Eingangssignal a. Beispielsweise kann eine dB-lineare Verstärkungskennlinie erreicht werden, bei welcher die Verstärkung in dB linear von dem Eingangssignal a abhängt. Durch die versetzten Kennlinien für die Ausgangssignale c, d und e zusammen mit der Ausgestaltung der Differenzverstärker 106, 109 und 112 kann zudem eine hohe Linearität der Verstärkerschaltung selbst, d. h. eine lineare Abhängigkeit des Ausgangssignals h von dem Eingangssignal g, aber auch eine andere gewünschte Abhängigkeit erreicht werden.
Die Anzahl von drei Differenzverstärkern 106, 109 und 113 ist dabei als beispielhaft zu verstehen, und je nach gewünschten Eigenschaften der Verstärkeranordnung und dem gewünschten Arbeitsbereich der Verstärkeranordnung kann eine geringere oder höhere Anzahl von Differenzverstärkern vorgesehen sein. Entsprechend der Anzahl der Differenzverstärker kann dann die Anzahl von Schaltungsteilen der Vorrichtung 100 gewählt sein. Auch können andere Verstärker als Differenzverstärker benutzt werden.
Wie bereits erwähnt kann die Verstärkeranordnung in 8, insbesondere deren Transistoren, in CMOS-Technologie gefer tigt sein. Bei anderen Ausführungsbeispielen können auch andere Fertigungstechnologien zum Einsatz kommen und es können andere Transistoren als NMOS-Transistoren, beispielsweise PMOS-Transistoren, andere Arten von Feldeffekttransistoren und dergleichen verwendet werden.
Ein Schaltungsdiagramm einer Verstärkeranordnung gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung ist schematisch in 9 dargestellt. Bei der in 9 dargestellten Verstärkeranordnung wird ein Eingangssignal k, welches an einem Eingang 146 anlegbar ist, verstärkt und als ein von einem Ausgang 147 abgreifbares Ausgangssignal l ausgegeben. Das Eingangssignal k und das Ausgangssignal l können jeweils Radiofrequenz(RF)-Signale sein. Das Eingangssignal k wird über einen Kondensator 148, welcher einen Gleichanteil des Signals herausfiltert, gefiltert und über einen Widerstand 149, welcher mit einer Bias-Spannung VB verbunden ist, mit einer Spannung beaufschlagt und dann parallel an Gateanschlüsse von drei Verstärkertransistoren 143, 144 und 145 angelegt. Die Bias-Spannung VB kann bei einem Ausführungsbeispiel gleich der positiven Versorgungsspannung VDD sein. Die drei Verstärkertransistoren 143, 144 und 145 sind bei dem dargestellten Ausführungsbeispiel NMOS-Transistoren und können verschiedene Dimensionen aufweisen. Beispielsweise kann der Verstärkertransistor 144 verglichen mit dem Verstärkertransistor 143 die doppelte Gatebreite aufweisen, und der Verstärkertransistor 145 kann verglichen mit dem Verstärkertransistor 144 die doppelte Gatebreite aufweisen. Es sind jedoch auch andere Größenverhältnisse möglich. Durch den parallelen Einsatz mehrerer Verstärkertransistoren mit verschiedenen Dimensionierungen, in dem Ausführungsbeispiel von 3 drei Verstärkertransistoren, kann ein Verstärkungsbereich der Verstärkeranordnung festgelegt werden.
Jeder der Verstärkertransistoren 143, 144, 145 ist mit einem weiteren Transistor 140, 141 bzw. 142 zu einer Kaskodeschaltung verschaltet. Die weiteren Transistoren 140, 141 und 142 dienen zur Einstellung eines gewünschten Verstärkungsfaktors und werden wie im Folgenden erläutert unter anderem über eine Vorrichtung 100 wie unter Bezugnahme auf 5 erläutert angesteuert. Ein Eingangssignal a der Vorrichtung 100 dient als Steuersignal zur Einstellung der Verstärkung der in 9 dargestellten Verstärkeranordnung. Ausgangssignale c, d und e der Vorrichtung 100 werden einer Replica-Bias-Anordnung 130 zugeführt, welche für jedes der Signale c, d, e zwei NMOS-Transistoren 131, 132 bzw. 133, 134 bzw. 135, 136 aufweist, welche wie in 9 dargestellt verschaltet sind. Die Ausgangsströme der Replica-Bias-Anordnung 130 werden an Strom-/Spannungswandler 137, 138 bzw. 139 angelegt, welche Ausgangsspannungen zur Ansteuerung der Gateanschlüsse der Transistoren 140, 141 bzw. 142 ausgeben. Durch die an den Gateanschlüssen der Transistoren 140, 141 bzw. 142 gemäß den rampenförmigen Kennlinien der Vorrichtung 100 angelegten Steuerspannungen werden die Transistoren 140, 141 bzw. 52 mehr oder weniger stark geöffnet oder geschlossen und somit die Verstärkung der Gesamtvorrichtung eingestellt.
Durch die Replica-Bias-Anordnung 130 zusammen mit der Vorrichtung 100 im Ausführungsbeispiel von 9 kann insbesondere eine Nichtlinearität des Schaltungsabschnitts umfassend die NMOS-Transistoren 140–142 ausgeglichen werden, so dass die Replica-Bias-Anordnung 130 bei dem Ausführungsbeispiel von 9 gleichsam eine Anti-Nichtlinearität darstellt. In anderen Worten wird durch die Replica-Bias-Anordnung 130 eine Vorverzerrung vorgenommen, welche die Verzerrung des nachfolgenden Schaltungsteils kompensiert. Hierzu können bei einem Ausführungsbeispiel die Transistoren 132, 134 und 136 im Wesentlichen baugleich zu den Transistoren 140, 141 und 142 ausgestaltet sein, so dass durch den Ausgleich der Nichtlinearitäten ein Verhalten der Verstärkerschaltung einem durch die Ausgangssignale c, d und e entsprechenden Verhalten aufweist.
Bei dem Ausführungsbeispiel der 9 können also durch die Verwendung der Replica-Bias-Anordnung 130 zusammen mit den Strom-/Spannungswandlern 137, 138, 139 Nichtlinearitäten der Verstärkeranordnung eliminiert werden, so dass sich bei einem Ausführungsbeispiel eine durchgängige Proportionalität des Ausgangsstroms zu den rampenförmigen Kennlinien der Vorrichtung 100 ergibt. Durch geeignete Wahl der Kennlinien kann dabei eine gewünschte Abhängigkeit der Verstärkung von dem Eingangssignal a, beispielsweise eine dB-lineare Abhängigkeit, erreicht werden, auch wenn die Eigenschaften der Transistoren 140 bis 145 nichtlinear sind.
Bei einem Ausführungsbeispiel ist die Verstärkeranordnung des Ausführungsbeispiels der 9 in CMOS-Technologie gefertigt. Bei anderen Ausführungsbeispielen können auch andere Technologien zum Einsatz kommen. Wie bei der Verstärkervorrichtung aus 8 ist die Anzahl von drei parallelen Verstärkerstufen jeweils umfassend zwei NMOS-Transistoren als beispielhaft zu verstehen, und je nach gewünschter Verstärkung und gewünschtem Verstärkungsbereich kann eine beliebige Anzahl derartiger Stufen vorgesehen sein. Je nach Anzahl der Verstärkerstufen kann dann bei einem Ausführungsbeispiel die Anzahl von Ausgangssignalen der Vorrichtung 100 und der jeweils aus Replica-Bias und Stromspannungswandler umfassenden Ansteuerschaltungsteile für die Transistoren 140, 141, 142, ... gewählt werden.
Bei den Verstärkeranordnungen der 8 und 9 wird beispielhaft eine Vorrichtung 100 zur Erzeugung von Ausgangssignalen c, d, e in Abhängigkeit von einem Eingangssignal a verwendet. Bei anderen Ausführungsbeispielen können hierfür andere Vorrichtungen, beispielsweise entsprechend der Vorrichtung 200 aus 6 oder der Vorrichtung 300 aus 7, verwendet werden.
Bei den Verstärkeranordnungen der 8 und 9 können die rampenförmigen Kennlinien der Vorrichtungen 100 oder auch ei ner Vorrichtung 200 oder 300 wie bereits erläutert je nach Wunsch gewählt werden, um eine gewünschte Abhängigkeit der Verstärkung von dem Eingangssignal a zu erhalten. Beispielsweise können die unter Bezugnahme auf 3 und 4 erläuterten Rampenformen verwendet werden. Bei anderen Ausführungsbeispielen können andere Rampenformen verwendet werden. Ein Beispiel für andere mögliche rampenförmige Kennlinien wird nunmehr unter Bezugnahme auf 10 erläutert.
Bei dem Ausführungsbeispiel von 10 werden wiederum drei Ausgangssignale entsprechend dreier versetzter rampenförmiger Kennlinien erzeugt, wobei die Anzahl drei wiederum nur als Beispiel zu verstehen ist. Bei dem Ausführungsbeispiel der 10 sind die ersten beiden rampenförmigen Kennlinien, d. h. die rampenförmigen Kennlinien, welche bei geringeren Werten des Eingangssignals a ansteigen, entsprechen den unter Bezugnahme auf 4 erläuterten geformt, und die entsprechenden Abschnitte 40 bis 45 tragen die gleichen Bezugszeichen wie in 4. Die „letzte” Rampe, d. h. diejenige rampenförmige Kennlinie, welche im Vergleich zu den übrigen rampenförmigen Kennlinien erst bei einem größeren Wert des Eingangssignals a, bei dem dargestellten Beispiel von 10 bei einem Wert a5, anzusteigen beginnt, ist hingegen verglichen mit dem Ausführungsbeispiel der 4 modifiziert. Diese „letzte” rampenförmige Kennlinie beginnt mit einem Abschnitt 46 relativ geringer Steigung zwischen Werten a5 und a6 des Eingangssignals a, entsprechend dem Abschnitt 46 aus 4, und steigt dann linear bis zu dem Endwert b4 des Ausgangssignals b in Abschnitten 190, 191 an. Nach dem Erreichen des Wertes b4 hält wie durch Bezugszeichen 195 gekennzeichnet die Kennlinie diesen Wert b1. Bei einem Ausführungsbeispiel wird hierzu ein Abschnitt mit mittlerer Steigung wie durch Bezugszeichen 190 gekennzeichnet von einem Schaltungsabschnitt erzeugt, und der Kurvenverlauf 191, 195 wird durch zwei Schaltungsabschnitte erzeugt, wobei das Ausgangssignal eines Schaltungsabschnitts von dem Ausgangssignal des anderen Schaltungsabschnitts subtrahiert wird. Beispielsweise kann ein Schaltungsabschnitt ein erstes Teilausgangssignal wie durch Bezugszeichen 191 und 192 gekennzeichnet erzeugen, und ein anderer Schaltungsabschnitt kann ein zweites Teilausgangssignal wie durch Bezugszeichen 193 gekennzeichnet erzeugen. Das zweite Teilausgangssignal, welches bei einem Wert a9 anzusteigen beginnt, welcher dem Erreichen des Sättigungswerts b4 entspricht, wird wie durch Kurve 194 angedeutet invertiert und in invertierter Form zu dem ersten Teilausgangssignal entsprechend dem Kurvenabschnitt 192 addiert, d. h. das zweite Teilausgangssignal wird von dem ersten Teilausgangssignal subtrahiert, um somit den Abschnitt 195 zu bilden.
Derartige rampenförmige Kennlinien wie unter Bezugnahme auf 10 erläutert können beispielsweise bei Radiofrequenz(RF)-Transceivern eingesetzt werden, beispielsweise in einer Verstärkeranordnung entsprechend 8 oder 9. Allgemein können Verstärkeranordnungen wie beispielsweise unter Bezugnahme auf 8 und 9 erläutert in Kommunikationseinrichtungen, z. B. Transceivern oder Sender für drahtlose oder drahtgebundene Übertragung eingesetzt werden.
Die Anwendung von Vorrichtungen wie unter Bezugnahme auf 2 und 5 erläutert ist nicht auf die Verstärkungsregelung in Verstärkeranordnungen beschränkt. Im Folgenden werden Multiplikationsvorrichtungen gemäß Ausführungsbeispielen der Erfindung erläutert, welche auf der Vorrichtung 35 des Ausführungsbeispiels von 2 basieren.
Ein erstes Ausführungsbeispiel einer erfindungsgemäßen Multiplikationsvorrichtung ist in 11 dargestellt. Die Multiplikationsvorrichtung des Ausführungsbeispiels von 11 umfasst einen ersten Schaltungsabschnitt mit einem ersten Differenzverstärker 157 und einer ersten Stromquelle 161, einen zweiten Schaltungsabschnitt mit einem zweiten Differenzverstärker 158 und einer zweiten Stromquelle 162 und einen dritten Schaltungsabschnitt mit einem dritten Differenzverstärker 159 und einer dritten Stromquelle 163. Die ersten bis dritten Schaltungsabschnitte sind wie die ersten bis dritten Schaltungsabschnitte von 2 über Widerstände 152 und 153 mit einer positiven Versorgungsspannung VDD verschaltet, wobei ein Ausgangssignal o an einem Ausgang 160 an den Widerständen 152 und 153 abgegriffen wird.
Bei der Schaltung ist ein erster Eingang 150 mit einem ersten Eingang des Differenzverstärkers 157, über einen Widerstand 154 mit einem ersten Eingang des Differenzverstärkers 158 und über den Widerstand 154 und einen Widerstand 155 mit einem ersten Eingang des Differenzverstärkers 159 verschaltet, wobei die Widerstände 154 und 155 zusammen mit einer Stromquelle 156 zur Erzeugung eines Offsets dienen, entsprechend der Funktion der Spannungsquellen 16 und 17 der Vorrichtung 35 aus 2. Bei dem Ausführungsbeispiel von 11 entsprechen die jeweiligen ersten Eingänge den Gateanschlüssen von jeweils in der 11 links gezeichneten NMOS-Transistoren. Demnach werden die Differenzverstärker 157, 158, 159 mit einem an dem ersten Eingang 150 anliegenden Signal m zuzüglich eines jeweiligen Offsets beaufschlagt. Ein zweiter Eingang 151 der Vorrichtung von 11 ist mit den jeweiligen zweiten Eingängen der Differenzverstärker 157, 158, 159, bei der Darstellung der 11 mit den Gateanschlüssen der jeweils rechts gezeichneten NMOS-Transistoren, verschaltet.
Bei dem Ausführungsbeispiel der 11 sind die Stromquellen 161, 162 und 163 auf einen Strom I0 einstellbar. Ein Wert des Ausgangssignals o bestimmt sich dann zu o = α·(m – n)·I0,wobei α eine Konstante ist, so dass die Vorrichtung aus 11 als Multiplizierer dient, wobei ein erster Faktor durch die Eingangssignale m, n und ein zweiter Faktor durch den Strom I0 bestimmt wird.
Die Anzahl von drei Schaltungsabschnitten in der Vorrichtung von 11 ist dabei wiederum als beispielhaft zu verstehen, und die Anzahl der Schaltungsabschnitte kann beispielsweise in Abhängigkeit von einem gewünschten Bereich der Eingangssignale m, n gewählt sein.
Ein weiteres Ausführungsbeispiel einer Multiplikationsvorrichtung ist in 12 dargestellt. Der grundsätzliche Aufbau des Ausführungsbeispiels von 12 entspricht demjenigen von 11, und einander entsprechende Elemente tragen um 20 erhöhte Bezugszeichen. Beispielsweise tragen in 12 ein erster Differenzverstärker, ein zweiter Differenzverstärker und ein dritter Differenzverstärker die Bezugszeichen 177, 178 und 179, während sie bei dem Ausführungsbeispiel von 11 die Bezugszeichen 157, 158 und 159 tragen. Aufgrund der Ähnlichkeit der Ausführungsbeispiele von 12 und 11 wird das Ausführungsbeispiel von 12 nicht nochmals vollständig beschrieben, sondern es werden lediglich die Unterschiede zu dem Ausführungsbeispiel von 11 erläutert. Bei dem Ausführungsbeispiel von 12 erzeugen die Stromquellen 181, 182 und 183 jeweils den gleichen festen Ausgangsstrom. Die Stromquelle 176 ist bei dem Ausführungsbeispiel von 12 eine einstellbare Stromquelle und erzeugt einen Strom I0'. Bei dem Ausführungsbeispiel von 12 dient damit die Stromquelle 176 als weiterer Eingang zum Festlegen eines Multiplikationsfaktors. Ein Ausgangssignal r berechnet sich aus den Eingangssignalen p und q an den Eingängen 170, 171 gemäß r = β·(p – q)·I0',wobei β eine Konstante ist.
Wie bei dem Ausführungsbeispiel von 11 können auch bei dem Ausführungsbeispiel von 12 mehr oder weniger als drei Schaltungsabschnitte vorhanden sein. Auch können bei den Ausführungsbeispielen von 11 und 12 die bereits für die Vorrichtung 35 aus 2 diskutierten Modifikationen vorgenommen werden. Insbesondere können die Widerstände 152, 153 bzw. 172, 173 weggelassen werden, und die Ausgangssignale als Stromsignale abgegriffen werden.
Die oben dargestellten Ausführungsbeispiele sind nicht als einschränkend, sondern lediglich als beispielhaft zu betrachten. Auch sind die dargestellten Ausführungsbeispiele nicht dahingehend auszulegen, dass sämtliche dargestellten Elemente notwendig sind. Vielmehr können bei anderen Ausführungsbeispielen weniger als die dargestellten Elemente vorhanden sein.

10–12: Abschnitte
13: Rampenförmige Kennlinie
15: Eingang
16: Spannungsquelle
17: Spannungsquelle
18: Differenzverstärker
19: Transistor
20: Transistor
21: Differenzverstärker
22: Transistor
23: Transistor
24: Differenzverstärker
25: Transistor
26: Transistor
27, 28, 29: Stromquelle
30, 31: Widerstand
32: Ausgang
33: Spannungsquelle
35: Vorrichtung
36, 37, 38: Rampenförmige Kennlinien
40–48: Abschnitte
50, 51, 52: Schaltungsteile
53–58: Widerstände
59: Stromquelle
60: Stromquelle
61: Differenzverstärker
62: Stromquelle
63: Differenzverstärker
64: Stromquelle
65: Differenzverstärker
66: Stromquelle
67–69: Knoten
70: Ausgang
71: Differenzverstärker
72: Stromquelle
73: Differenzverstärker
74: Stromquelle
75: Differenzverstärker
76: Stromquelle
77–79: Knoten
80: Ausgang
81: Differenzverstärker
82: Stromquelle
83: Differenzverstärker
84: Stromquelle
85: Differenzverstärker
86: Stromquelle
87–89: Knoten
90: Ausgang
100: Vorrichtung
101: Eingang
105: Eingang
106: Differenzverstärker
107: Transistor
108: Transistor
109: Differenzverstärker
110: Transistor
111: Transistor
112: Differenzverstärker
113: Transistor
114: Transistor
115: Ausgang
116: Widerstand
117: Widerstand
118: Knoten
119: Knoten
130: Replica-Bias-Anordnung
131–136: Transistor
137–139: Strom-/Spannungswandler
140–145: Transistor
146: Eingang
147: Ausgang
148: Kondensator
149: Widerstand
150, 151: Eingang
152–155: Widerstand
156: Stromquelle
157–159: Differenzverstärker
160: Ausgang
161–163: Stromquelle
170, 171: Eingang
172–175: Widerstand
176: Stromquelle
177–179: Differenzverstärker
180: Ausgang
181–183: Stromquelle
190–195: Kennlinienabschnitte

Claims

Vorrichtung (35) zur Erzeugung eines Ausgangssignals (b) in Abhängigkeit von einem Eingangssignal (a), umfassend: einen Eingang (15), mindestens zwei Schaltungsabschnitte (18–29), wobei jeder Schaltungsabschnitt der mindestens zwei Schaltungsabschnitte zum Erzeugen eines Teilausgangssignals ausgestaltet ist, wobei die mindestens zwei Schaltungsabschnitte derart mit dem Eingang gekoppelt sind, dass jeder der mindestens zwei Schaltungsabschnitte (18–29) mit einem an dem Eingang (15) angelegten Eingangssignal (a) zuzüglich eines jedem Schaltungsabschnitt zugeordneten Offsets beaufschlagt wird, wobei mindestens zweien der mindestens zwei Schaltungsabschnitte ein unterschiedlicher Offset zugeordnet ist und einen weiteren Schaltungsabschnitt (34, 36) zum Kombinieren der Teilausgangssignale der mindestens zwei Schaltungsabschnitte (18–29) zu einem Ausgangssignal (b).
Vorrichtung nach Anspruch 1, wobei einem der mindestens zwei Schaltungsabschnitte (18–29) ein Offset von Null zugeordnet ist.
Vorrichtung nach Anspruch 1 oder 2, wobei jeder der mindestens zwei Schaltungsabschnitte (18–29) einen Verstärker (18, 21, 24) umfasst.
Vorrichtung nach Anspruch 3, wobei der Verstärker einen Differenzverstärker (18, 21, 24) umfasst, und wobei jedem Differenzverstärker (18, 21, 24) eine Stromquelle (27, 28, 29) zugeordnet ist.
Vorrichtung nach Anspruch 4, wobei die Stromquellen (27, 28, 29) einstellbar sind.
Vorrichtung nach Anspruch 4 oder 5, wobei jeder Differenzverstärker (18, 21, 24) einen ersten Transistor (19, 22, 25) und einen zweiten Transistor (20, 23, 26) umfasst, wobei ein Steuereingang der ersten Transistoren (19, 22, 25) derart mit dem Eingang (15) gekoppelt sind, dass sie mit dem an dem Eingang (15) angelegten Eingangssignal (a) zuzüglich des jeweiligen Offsets beaufschlagt werden und wobei Steuereingänge der jeweiligen zweiten Transistoren (20, 23, 26) mit einer Spannungsquelle (33) gekoppelt sind.
Vorrichtung nach Anspruch 4 oder 5, wobei jeder Differenzverstärker (18, 21, 24) einen ersten Transistor (19, 22, 25) und einen zweiten Transistor (20, 23, 26) umfasst, wobei ein Steuereingang der ersten Transistoren (19, 22, 25) derart mit dem Eingang (15) gekoppelt sind, dass sie mit dem an dem Eingang (15) angelegten Eingangssignal (a) zuzüglich des jeweiligen Offsets beaufschlagt werden, und wobei Steuereingänge der jeweiligen zweiten Transistoren mit einem weiteren Eingang (160, 171) gekoppelt sind.
Vorrichtung nach einem der vorhergehenden Ansprüche, wobei ein Schaltungsabschnitt zum Erzeugen der jeweiligen Offsets eine Stromquelle und mindestens einen Widerstand umfasst.
Vorrichtung nach einem der vorhergehenden Ansprüche, wobei die Vorrichtung in CMOS-Technologie gefertigt ist.
Vorrichtung nach einem der vorhergehenden Ansprüche, umfassend einen Schaltungsabschnitt zur Erzeugung eines weiteren Teilausgangssignals, wobei die Vorrichtung derart ausgestaltet ist, dass das weitere Teilausgangssignal von mindestens einem der Teilausgangssignale subtrahiert wird.
Vorrichtung nach einem der vorhergehenden Ansprüche, wobei jeder der Schaltungsabschnitte einen Teil einer rampenförmigen Kennlinie der Vorrichtung bestimmt.
Signalerzeugungsvorrichtung (100; 200) zur Erzeugung einer Mehrzahl von Ausgangssignalen (c, d, e; c1, c2, d1, d2, e1, e2), umfassend: eine Mehrzahl von Vorrichtungen (50, 51, 52; 250, 251, 252) nach einem der Ansprüche 1–9, wobei jede der Vorrichtungen (50, 51, 52; 250, 251, 252) zur Erzeugung eines Ausgangssignals bereitgestellt ist, wobei die Vorrichtungen mindestens einen gemeinsamen Eingang (101; 201, 202) aufweisen.
Signalerzeugungsvorrichtung (100; 200) nach Anspruch 12, wobei sich die den Schaltungsabschnitten der Vorrichtungen (50, 51, 52; 250, 251, 252) zugeordneten Offsets zumindest teilweise von Vorrichtung zu Vorrichtung unterscheiden.
Signalerzeugungsvorrichtung (100; 200) nach Anspruch 12 oder 13, wobei jede der Vorrichtungen (50, 51, 52; 250, 251, 252) einen Schaltungsabschnitt aufweist, welchem ein Offset zugeordnet ist, der einem einem Schaltungsabschnitt einer anderen Vorrichtung zugeordneten Offset entspricht.
Signalerzeugungsvorrichtung (100; 200) nach einem der Ansprüche 12–14, wobei jede der Vorrichtungen (50, 51, 52; 250, 251, 252) eine rampenförmige Kennlinie aufweist.
Signalerzeugungsvorrichtung (300) zur Erzeugung einer Mehrzahl von Ausgangssignalen (c, d, e), umfassend: einen digitalen Eingang (301), eine mit dem digitalen Eingang (301) gekoppelte Schaltung (302) zur Erzeugung einer Mehrzahl von digitalen Ausgangssignalen (c', d', e') in Abhängigkeit von einem an dem digitalen Eingang (301) angelegten digitalen Eingangssignal (a') gemäß vorgegebener Kennlinien, und eine Mehrzahl von Digital-Analog-Wandlern (304, 305, 306) zur Umwandlung der digitalen Ausgangssignale (c', d', e') in analoge Ausgangssignale (c, d, e).
Verstärkeranordnung, umfassend: einen Verstärkereingang (105; 146), einen Verstärkerausgang (115; 147), eine Mehrzahl von parallelen Verstärkerstufen (106, 109, 112; 143, 144, 145), wobei jede der Verstärkerstufen (106, 109, 112; 143, 144, 145) mit dem Verstärkereingang gekoppelt ist und ein Ausgang jeder der Verstärkerstufen (106, 109, 112; 143, 144, 145) mit dem Verstärkerausgang (115; 147) gekoppelt ist, und eine Signalerzeugungsvorrichtung (100; 200; 300) nach einem der Ansprüche 12–16, wobei die Signalerzeugungsvorrichtung (100; 200; 300) zum Erzeugen einer Anzahl von Ausgangssignalen (c, d, e; c1, c2, d1, d2, e1, e2) entsprechend einer Anzahl von Verstärkerstufen (106, 109, 112; 143, 144, 145) ausgestaltet ist, und wobei jeweils ein Ausgang (70, 80, 90; 203, 204, 205; 307, 308, 309) der Signalerzeugungsvorrichtung (100; 200; 300) mit einer jeweils zugeordneten Verstärkerstufe der Verstärkerstufen (106, 109, 112; 143, 144, 145) derart gekoppelt ist, dass eine Verstärkung der jeweiligen Verstärkerstufe über das jeweilige Ausgangssignal der Signalerzeugungsvorrichtung (100; 200; 300) einstellbar ist.
Verstärkeranordnung nach Anspruch 17, wobei die Signalerzeugungsvorrichtung nach einem der Ansprüche 12–15 ausgestaltet ist, wobei jede der Verstärkerstufen einen Differenzverstärker (106, 109, 112) umfasst, wobei der Ausgang der der jeweiligen Verstärkerstufe zugeordneten Vorrichtung (50, 51, 52) mit einem Stromeingang des Differenzverstärkers (106, 109, 112) der Verstärkerstufe gekoppelt ist.
Verstärkeranordnung nach Anspruch 18, wobei jeder der Differenzverstärker (106, 109, 112) einen ersten Transistor (107, 110, 113) und einen zweiten Transistor (108, 111, 114) umfasst, wobei in jedem Differenzverstärker (106, 109, 112) eine Dimensionierung des ersten Transistors (107, 110, 113) gleich einer Dimensionierung des zweiten Transistors (108, 111, 114) ist, und wobei die Transistoren eines ersten Differenzverstärkers der Differenzverstärker (106, 109, 112) unterschiedlich zu den Transistoren eines zweiten Differenzverstärkers der Differenzverstärker (106, 109, 112) dimensioniert sind.
Verstärkervorrichtung nach Anspruch 19, wobei die unterschiedliche Dimensionierung unterschiedliche Gatebreiten umfasst.
Verstärkervorrichtung nach Anspruch 17, wobei jede Verstärkerstufe eine Kaskodeschaltung mit einem ersten Transistor (143, 144, 145) und einem zweiten Transistor (140, 141, 142) umfasst, wobei ein Steuereingang jedes ersten Transistors (143, 144, 145) mit dem Verstärkereingang (146) gekoppelt ist, und wobei ein Steuereingang jedes zweiten Transistors (140, 141, 142) mit dem jeweils zugeordneten Ausgang der Signalerzeugungsvorrichtung (100; 200; 300) gekoppelt ist.
Vorrichtung nach Anspruch 21, wobei jeder der zweiten Transistoren (140, 141, 142) mit der jeweiligen Vorrichtung (50, 51, 52) über zumindest ein Element ausgewählt aus der Gruppe umfassend eine Replica-Bias-Anordnung (130) und einen Strom-/Spannungswandler (137, 138, 139) gekoppelt ist.
Verfahren zum Verstärken eines Signals, umfassend: Erzeugen einer Mehrzahl von Steuersignalen (c, d, e) gemäß einer Mehrzahl versetzter rampenförmiger Kennlinien in Abhängigkeit von einem Steuereingangssignal (a), Zuführen jedes Steuersignals der Mehrzahl von Steuersignalen (c, d, e) einer jeweils zugeordneten Verstärkerstufe (106, 109, 112; 143, 144, 145) zum Einstellen einer Verstärkung der jeweiligen Verstärkerstufe (106, 109, 112; 143, 144, 145), und Verstärken eines Eingangssignals (g; k) mit der Mehrzahl von Verstärkerstufen (106, 109, 112; 143, 144, 145).
Verfahren nach Anspruch 23, wobei der Schritt des Erzeugens einer Mehrzahl von Steuersignalen (c, d, e) umfasst: Erzeugen einer Mehrzahl von Teilsteuersignalen für jedes Steuersignal (c, d, e), wobei jedes Teilsteuersignal einen Teil der jeweiligen rampenförmigen Kennlinie bestimmt, und Zusammensetzen der Mehrzahl von Steuersignalen (c, d, e) aus den Teilsteuersignalen.
Verfahren nach Anspruch 24, umfassend: Erzeugen eines weiteren Teilsteuersignals, und Subtrahieren des weiteren Teilsteuersignals von zumindest einem der Teilsteuersignale.
Verwendung einer Vorrichtung nach einem der Ansprüche 1–11 zum Multiplizieren eines Eingangssignals mit einem Strom.