DE19524476C1 - Vorrichtungen zur Umwandlung von Single-Ended-Signalen zu volldifferentiellen Signalen und umgekehrt - Google Patents

Description

Bei analogen Schaltungen kann eine Signalbearbeitung auf der Basis von sogenannten Single-Ended-Signalen oder auf der Ba­ sis von volldifferentiellen Signalen erfolgen, wobei die Single-Ended-Signale aus einzelnen Knotenspannungen oder -strömen und die volldifferentiellen Signale aus Differenzen von zwei Spannungen oder Strömen gebildet werden. Bei voll­ differentiellen geregelten Signalen (Balanced Fully Differen­ tial Signals) sollte dazu der Mittelwert dieser beiden voll­ differentiellen Signale noch konstant sein. Die Vorteile der volldifferentiellen Signalverarbeitung gegenüber der Verar­ beitung von Single-Ended-Signalen bestehen in einer verbes­ serten Störunempfindlichkeit und in einer kleineren harmoni­ schen Verzerrung durch die Elimination der ungeraden harmoni­ schen Oberwellen. Sehr viele analoge integrierte Schaltungen zum Beispiel A/D-Wandler und Filter arbeiten intern (on chip) mit volldifferentiellen geregelten Signalen, brauchen aber ein Single-Ended-Interface zur Außenwelt. Hierzu sind Schal­ tungen notwendig, die Single-Ended-Signale in volldifferenti­ elle geregelte Signale bzw. volldifferentielle Signale in Single-Ended-Signale umwandeln. Je nach Frequenzbereich ist die Umwandlung mehr oder weniger problematisch.

Bisher wurden zur Umwandlung von Single-Ended-Signalen in volldifferentielle Signale und umgekehrt beispielsweise Transformatoren verwendet, die jedoch den Nachteil haben, daß sie nicht integrierbar sind und keine Gleichspannungspegel übertragen können. Ferner sind Wandler auf der Basis von ge­ wöhnlichen Operationsverstärkern bekannt, die jedoch den Nachteil aufweisen, daß diese Schaltungen nicht symmetrisch sind und somit bei höheren Frequenzen unterschiedliche Lauf­ zeiten für die beiden Differenzsignale entstehen.

Aus der Veröffentlichung von M. Banu, Y. Tsividis, "Fully In­ tegrated Active RC Filters in MOS Technology", IEEE Journal of Solid State Circuits, Vol. SC-18, No. 6, pp. 644-651, Dec. 1983, ist ein Wandler auf der Basis eines volldifferentiellen Operationsverstärkers bekannt. Diese Art von Wandler weist jedoch den Nachteil auf, daß der in jedem volldifferentiellen Operationsverstärker enthaltene Gleichtaktregler (Common- Mode-Regler) wegen der sonst auftretenden Stabilitätsprobleme der Reglerschleifen, schaltungstechnisch relativ aufwendig ist.

Die der Erfindung zugrundeliegende Aufgabenstellung besteht nun darin, Vorrichtungen zur Umwandlung von Single-Ended- Signalen in volldifferentielle Signale und umgekehrt anzuge­ ben, die möglichst gute Wandlereigenschaften, insbesondere eine gute Gleichtaktregelung, bei einem minimalen Schaltungs­ aufwand aufweisen.

Diese Aufgabe wird erfindungsgemäß durch die Merkmale der beiden unabhängigen Patentansprüche 1 und 3 gelöst. Die Vor­ teile der Erfindung liegen in der leichten Integrierbarkeit, in der großen Bandbreite zwischen Gleichspannungssignalen und Videofrequenzen im MHz-Bereich in der Tatsache, daß kein ex­ terner Abgleich erforderlich ist, daß nur geringe harmonische Verzerrungen auftreten und vor allem in einer sehr geringen erforderlichen Chipfläche.

Die Erfindung wird nachfolgend anhand der Zeichnung näher er­ läutert. Dabei zeigt

Fig. 1 eine erfindungsgemäße Vorrichtung zur Umwandlung von Single-Ended-Signalen in volldifferentielle Signale und

Fig. 2 eine erfindungsgemäße Vorrichtung zur Umwandlung von volldifferentiellen Signalen in Single-Ended-Signale.

Die erfindungsgemäße Vorrichtung zur Umwandlung von Single- Ended-Signalen in volldifferentielle Signale ist in Fig. 1 gezeigt und besteht aus drei Teilschaltungen MASTER, SLAVE und BIASREG, wobei die Teilschaltung SLAVE die eigentliche Wandlerschaltung darstellt. Die Teilschaltung MASTER ist identisch zur Teilschaltung SLAVE und wird ebenso wie die Teilschaltung SLAVE an ein Ausgangssignal BIASPR in der Re­ gelschaltung BIASREG geregelt. Ferner erhält die Teilschal­ tung MASTER nicht wie die Teilschaltung SLAVE ein Single- Ended-Eingangssignal IN sondern nur eine Gleichspannung VCM.

Ein Eingang für das Single-Ended-Eingangssignal IN ist dabei mit dem Basisanschluß eines Darlington-Transistorpaars QINV, dessen Kollektorknoten OUTN über einen Kollektorwiderstand RC mit der Versorgungsspannung VDD und dessen Emitterknoten OUTP über einen Emitterwiderstand RE mit Bezugspotential VSS ver­ bunden sind. Der Basisanschluß des Darlington-Transistorpaares QINV ist zum einen durch einen Widerstand RIN1 mit der Ver­ sorgungsspannung VDD und zum anderen über einen Widerstand RIN2 mit Bezugspotential verbunden, wobei die Widerstände RIN1 und RIN2 bei unbeschaltetem Single-Ended-Eingang IN an der Basis des Darlington-Transistorpaares QINV etwa die halbe Versorgungsspannung VDD/2 einstellen. Der Anschlußknoten OUTN ist mit der Basis eines weiteren Darlington-Transistorpaares QEF verbunden, dessen Kollektoranschluß mit der Versorgungs­ spannung VDD und dessen Emitteranschluß über einen n-Kanal- MOS-Transistor NBIASN mit Bezugspotential VSS verbunden ist wobei das Gate des MOS-Transistors NBIASN mit einer Gleich­ spannung VCM versorgt ist. Am Emitterausgang des Darlington- Transistorpaares QEF liegt ein erstes volldifferentielles Ausgangssignal NEG, das ein zum Singled-Ended-Eingangssignal IN inverses Signal darstellt. Der Emitterknoten OUTP des Transistorpaares QINV ist mit dem Gate eines p-Kanal-MOS- Transistors POUTP verbunden, dessen erster Anschluß mit Be­ zugspotential und dessen zweiter Anschluß über einen weiteren p-Kanal-MOS-Transistor PBIASP mit der Versorgungsspannung VDD verbunden ist, wobei das Gate des Transistors PBIASP mit der Regelspannung BIASPR aus der Regelschaltung BIASREG beauf­ schlagt ist. Am Verbindungsknoten der beiden Transistoren PBIASP und POUTP liegt ein weiteres volldifferentielles Aus­ gangssignal POS an, wobei das Signal POS gegenüber dem Sing­ le-Ended-Eingangssignal IN nicht invertiert ist.

Wie bereits oben erwähnt ist die Teilschaltung MASTER zumin­ dest von der Struktur her gleich aufgebaut als die Teilschal­ tung SLAVE, wobei die Teilwiderstände RIN1 und RIN2 lediglich mit RCM1 und RCM2 bezeichnet sind und die Widerstände RE und RC mit RCE und RCC bezeichnet sind und hier beispielsweise anstelle von 3 kOhm den Wert 4 kOhm aufweisen. Die Darling­ ton-Transistorpaare QINV und QEF sind entsprechend mit QCINV und QCEF bezeichnet. Der n-Kanal-Transistor NBIASN ist mit NCBIASN und die beiden p-Kanal-Transistoren PBIASP und POUTP sind mit PCBIASP und PCOUTP bezeichnet. Der Knoten der in der Teilschaltung SLAVE das volldifferentielle Signal NEG lie­ fert, liefert in der Teilschaltung MASTER das Signal CNEG und der Knoten, der in der Teilschaltung SLAVE das volldifferen­ tielle Signal POS liefert, liefert in der Teilschaltung MASTER ein Signal CPOS.

Der Regler BIASREG besteht aus einer Brückenschaltung die von einer Stromquelle gespeist wird, wobei in einem linken Brüc­ kenzweig ein p-Kanal-Transistor PL und ein n-Kanal-Transistor NBIAL und in einem rechten Brückenzweig ein p-Kanal- Transistor PR und ein n-Kanal-Transistor NBIAR in Reihe ge­ schaltet sind. Die beiden Brückenzweige liegen zwischen der Versorgungsspannung VDD und einem Fußpunkt NFOOT, der seiner­ seits in einen n-Kanal-Transistor NBIA1 mit Bezugspotential VSS verbunden ist und dessen Gate mit der Gleichspannung VCM der Teilschaltung MASTER beschaltet ist, wodurch der Transi­ stor NBIA1 eine Stromquelle bildet. Der Gateanschluß des Transistors NBIAL ist mit dem Signal CPOS und der Gatean­ schluß des Transistors NBIAR mit dem Signal CNEG der Teil­ schaltung MASTER beschaltet. Die Gateanschlüsse der beiden Transistoren PL und PR sind mit dem Spannungspegel BIASPL des Verbindungsknotens zwischen den beiden Transistoren PL und NBIAL beschaltet und der Verbindungsknoten zwischen den Tran­ sistoren PR und NBIAR führt die Regelspannung BIASPR für die Teilschaltungen SLAVE und MASTER.

Durch das Darlington-Transistorpaar QINV wird die Spannung des Eingangssignal IN um zwei Diodenspannungen, also etwa um ca. 1,3 Volt, in Richtung Bezugspotential verschoben und es entsteht am Knoten OUTP ein Signal in Phase zu dem Eingangs­ signal IN und mit gleicher Amplitude wie das Eingangssignal. Da der Basisstrom der Bipolartransistoren vernachlässigbar ist und die Widerstände RE und RC gleich sind gilt die Bezie­ hung daß die Spannungen am Kollektorwiderstand RC und am Emitterwiderstand RE dem Betrag nach gleich sind. Damit ent­ steht am Knoten OUTN ein Signal in Gegenphase zu dem Ein­ gangssignal und mit gleicher Amplitude wie das Eingangssignal aber um zwei Diodenspannungen erhöht. Das gegenphasige Signal OUTN wird durch das Darlington-Transistorpaar QIF wieder um zwei Diodenspannungen abgesenkt, so daß das Signal NEG das zum Eingangssignal EN inverse Signal NEG bildet. Das Signal am Knoten OUTP wird durch den MOS-Transistor POUTP, der als Sourcefolger geschaltet ist, um einen Gleichspannungspegel angehoben, so daß das Signal POS wieder dem Eingangssignal IN entspricht, wobei dieser Sourcefolger automatisch durch die Schaltungsteile MASTER und BIASREG über das Signal BIASPR und den dadurch angesteuerten Transistor BPIASP automatisch abge­ glichen wird.

Die Teilschaltung MASTER ist identisch zur Teilschaltung SLAVE erhält aber als Eingangsspannung lediglich die Gleich­ spannung VCM die aus der Versorgungsspannung VDD und den bei­ den gleich großen Verteilerwiderständen RCM1 und RCM2 gebil­ det wird und folglich ungefähr gleich VDD/2 beträgt. Der Transistor TCBIASP dient als geregelte Stromquelle, die durch die Teilschaltung BIASREG so geregelt wird, daß die Ausgangs­ spannung CPOS gleich der Ausgangsspannung CNEG ist. Diese Re­ gelspannung BIASPR liegt auch an der Teilschaltung SLAVE an, so daß der Gleichspannungsanteil der beiden Signale POS und NEG gleich groß ist.

Die Bandbreite ist hierbei deutlich größer als 30 MHz, für einen 1,2 Vpp Ausgangssignal und einer Frequenz von 1 MHz be­ trägt die Spannung der ersten harmonischen Oberwelle ledig­ lich 0,16% und die Spannung der zweiten harmonischen Ober­ welle lediglich 0,24%. Die erforderliche Chipfläche beträgt lediglich 400 µm × 300 µm.

In Fig. 2 ist eine erfindungsgemäße Vorrichtung zur Umwand­ lung von volldifferentiellen Signalen in Single-Ended-Signale dargestellt und weist ein stark degeneriertes, differentiel­ les Bipolartransistorpaar QP und QN sowie Schaltungselemente zur Vorspannungs- und Gleichspannungseinstellung dieses dif­ ferentiellen Paares auf, wobei der Begriff die Bedeutung des Begriffes "degeneriert" beispielsweise in der Veröffentli­ chung von P.R. Gray und R.G. Meyer mit dem Titel "A Ratio- Independent Algorithmic Analog-to- Digital Conversion Technique", IEEE Journal of Solid-State Circuit, Vol. SC-19, No. 6, pp. 198-203, Dec. 1984 näher erläutert.

Der Transistor QP ist aus einem Basisanschluß mit einem nicht invertierten differentiellen Eingangssignal INP beschaltet, sein Kollektoranschluß ist über einen Widerstand ROUTL mit der Versorgungsspannung VDD und sein Emitteranschluß EN durch einen n-Kanal-MOS-Transistor N1 Bezugspotential VSS verbun­ den. Der andere Transistor QN des differentiellen Bipolar­ transistors ist an seinem Basisanschluß mit dem invertierten Differenzsignal INN beschaltet, sein Kollektoranschluß über einen Widerstand ROUT mit der Versorgungsspannung VDD und sein Emitteranschluß ET über einen n-Kanal-MOS-Transistors N2 mit Bezugspotential verbunden. Die beiden Emitteranschlüsse EN und EP sind darüber hinaus über einen Widerstand RDEG verbun­ den und am Kollektoranschluß des Transistors QN liegt das Single-Ended-Ausgangssignal OUT. Die beiden Gateanschlüsse der MOS-Transistoren N1 und N2 sind mit einer Regelspannung REG versorgt, die in einer Regelschaltung R erzeugt wird. Die beiden Transistoren N1 und N2 arbeiten dabei als spannungsge­ steuerte Stromquellen.

Der Regler R weist dabei zwischen einem Fußpunkt REGFOOT ei­ nen linken Brückenzweig aus einem p-Kanal-MOS-Transistor PREG1 und einem n-Kanal-MOS-Transistor N4 und einen rechten Brückenzweig aus einem p-Kanal-Transistor PREG2 und einen n- Kanal-Transistor N5 an dem Bezugspotential VSS auf, wobei die beiden p-Kanal-Transistoren mit dem Fußpunkt verbunden sind. Der Fußpunkt REGFOOT ist über den p-Kanal-MOS-Transistor PREG3 mit der Versorgungsspannung VDD verbunden. Der als spannungsgesteuerte Stromquelle wirkt, wobei dessen Gate durch eine Gleichspannung VCM angesteuert wird. Diese Gleich­ spannung VCM beträgt ungefähr VDD/2, da diese durch einen zwischen der Versorgungsspannung VDD und Bezugspotential VSS liegenden Spannungsteiler gebildet wird und der Spannungstei­ ler als zwei gleich großen Widerständen R1 und R2 besteht. Die Gleichspannung VCM wird zusätzlich dem Gateanschluß des Transistors TRG2 und einem Basisanschluß eines Bipolartransi­ stors QCOP zugeführt. Die Gateanschlüsse der beiden Transi­ storen N4 und N5 sind mit dem Signal REGDIO des Verbindungs­ punktes zwischen dem Transistor PREG1 und dem Transistor N4 beschaltet. Die Regelspannung REG ist am Verbindungspunkt zwischen den Transistoren PREG2 und N5 aufgegriffen und ist einem Gateanschluß eines n-Kanal-MOS-Transistors N3 zuge­ führt, dessen Sourceanschluß mit Bezugspotential verbunden ist und dessen Drainanschluß mit dem Emitteranschluß ECOP des Bipolartransistors QCOP verbunden ist. Der Kollektoranschluß CCOP des Transistors QCOP ist über einen Widerstand ROUTC mit der Versorgungsspannung VDD und direkt mit dem Gateanschluß des Transistors PREG1 verbunden.

Der Transistor QCOP ist identisch mit den beiden npn- Transistoren QN und QP und dient dazu die Anpassung zwischen den aus den Transistoren N2, QN und dem Widerstand ROUT oder den Transistoren N1, QP und dem Widerstand ROUTL und dem aus den Transistoren N3 und QCOP und dem Widerstand ROUTC gebil­ deten Zweig zu verbessern.

Der Transistor QCOP kann in einer weiteren Ausführungsform weggelassen werden, falls eine minimale Chipfläche vorrangig ist. Hierbei wird der Anschlußpunkt CCOP mit dem Anschluß­ punkt ECOP verbunden und die Basisleitung mit der Spannung VCM entfällt.

Der Wechselstromanteil des Ausgangsstromes des Transistor­ paars QP und QN beträgt

da die Bipolartransistoren QT und QN eine hohe Transkonduk­ tanz Gm aufweisen. Der Wechselstromanteil des Ausgangsstromes fließt in den Widerstand ROUT, der genauso groß ist wie der Strom durch den Widerstand RDEG, und so entsteht am Knoten für das Ausgangssignal OUT die gewünschte Differenzfunktion

Die drei n-Kanal-Transistoren N1 bis N3 sind identisch und funktionieren jeweils als Stromquelle, wodurch der Strom durch die Widerstände ROUTN, ROUT und ROUTC gleich groß ist. Ein einfacher Differenzverstärker der aus den Transistoren TREG1 bis TREG3, N4 und N5 gebildet ist, regelt die Spannung am Kollektoranschluß CCOP auf die halbe Versorgungsspannung VCM). Der Gleichspannungsanteil des Signals OUT wird damit auch festgelegt, nämlich auf VDD - (VDD/2) _* ROUT/ROUTC. Dies bedeutet bei einer Versorgungsspannung von 5 Volt und den in Fig. 2 angegebenen Widerstandswerten einen Gleichspannungs­ anteil des Ausgangssignals OUT von 3,3 Volt. Der Gleichspan­ nungspegel des Ausgangssignals konstant gehalten, sofern Störgrößen in gleicherweise auf die Feldeffekttransistoren N1, N2 des Wandlers und auf die Feldeffekttransitoren N3 . . N5 der Regelschaltung einwirken.

Die Bandbreite ist deutlich größer als 40 MHz und bei 1 MHz beträgt die erste harmonische Oberwelle lediglich - 61 db und die zweite harmonische Oberwelle lediglich - 70 db. Für das Layout dieser Vorrichtung wird lediglich eine Chipfläche von 200 µm × 220 µm benötigt.

Diese Vorrichtungen lassen sich beispielsweise im Zusammen­ hang mit volldifferentiellen Videofiltern oder volldifferen­ tiellen A/D-Videowandlern verwenden.

Claims (10)

1. Vorrichtung zur Umwandlung eines Single-Ended- Eingangssignales (IN) in volldifferentielle Ausgangssignale (NEG, POS),
bei der eine erste Wandlerschaltung (SLAVE), eine zweite Wandlerschaltung (MASTER) und eine Regelschaltung (BIASREG) vorgesehen sind, wobei die zweite Wandlerschaltung hinsicht­ lich seiner Anschlüsse im wesentlichen dasselbe Gleichstrom­ verhalten wie die erste Wandlerschaltung zeigt,
bei der sowohl bei der ersten als auch bei der zweiten Wand­ lerschaltung jeweils ein differentielles Ausgangssignal (POS, CPOS) in seinem Gleichspannungspegel durch eine Regelspannung (BIASPR) verschiebbar ist und
bei der die Regelschaltung die Regelspannung derart erzeugt, daß die Differenz der beiden differentiellen Ausgangssignale (CNEG, CPOS) der zweiten Wandlerschaltung, die eingangsseitig nur mit Gleichspannung beaufschlagt ist, gleich Null ist.

2. Vorrichtung nach Anspruch 1,
bei der die erste Wandlerschaltung (SLAVE) eine erste Ver­ stärkereinheit (RIN1, RIN2, QINV, RE, RC) zur Erzeugung eines zum Single-Ended-Eingangssignal (IN) gleichphasigen Signals und einem zum Single-Ended-Eingangssignal gegenphasigen Si­ gnals, eine zweite Verstärkereinheit (NBIASN, QEF) zur Ver­ stärkung des gegenphasigen Signals zu einem gegenphasigen differentiellen Ausgangssignal (NEG) und eine dritte Verstär­ kereinheit (POUTP, PBIASP) zur Verstärkung des gleichphasigen Signals zu einem gleichphasigen differentiellen Ausgangs­ signal (POS) vorgesehen sind, wobei die dritte Verstärkerein­ heit eine Reihenschaltung aus einem ersten Transistor (POUTP) und zweiten Transistor (PBIASP) aufweist und der zweite Tran­ sistor durch das Reglerausgangssignal (BIASPR) der Regel­ schaltung angesteuert ist, und
bei der die zweite Wandlerschaltung (MASTER) eine weitere er­ ste Verstärkereinheit (RCIN1, RCIN2, QCINV, RCE, RCC) mit im wesentlichen gleichen Gleichspannungspegeln wie die erste Verstärkereinheit, eine weitere zweite Verstärkereinheit (NCBIASN, QCEF) mit im wesentlichen gleichen Gleichspannungs­ pegeln wie die zweite Verstärkereinheit zur Erzeugung eines ersten Reglereingangssignals (CNEG) und eine weitere dritte Verstärkereinheit (PCOUTP, PCBIASP) mit im wesentlichen glei­ chen Gleichspannungspegeln wie die dritte Verstärkereinheit zur Erzeugung eines zweiten Reglereingangssignals (CPOS) vor­ gesehen ist, wobei die weitere dritte Verstärkereinheit eine Reihenschaltung aus einem weiteren ersten Transistor (PCOUTP) und weiteren zweiten Transistor (PCBIASP) aufweist und der weitere zweite Transistor durch das Reglerausgangssignal (BIASPR) der Regelschaltung angesteuert ist.

3. Vorrichtung nach Anspruch 1 oder 2,
bei der die Regelschaltung (BIASREG) aus einem Differenzver­ stärker gebildet ist, der einen ersten und einen zweiten Schaltungszweig mit einem gemeinsamen Fußpunkt (NFOOT) und einer gemeinsamen Versorgungsspannung (VSS) aufweist, wobei der Fußpunkt über eine Konstantstromquelle (NBIA1, VCM) mit Bezugspotential verbunden ist,
bei der der erste Schaltungszweig eine Reihenschaltung aus einem ersten Reglertransistor (NBIAL) und einem zweiten Reglertransistors (PL) aufweist, wobei ein Gateanschluß des ersten Reglertransistors mit dem zweiten Reglereingangssignal (CPOS) und der Gateanschluß des zweiten Reglertransistors mit dem Signal (BIASPL) des Verbindungsknotens zwischen dem er­ sten und zweiten Reglertransistors beschaltet ist, und
bei der der zweite Schaltungszweig eine Reihenschaltung aus einem dritten Reglertransistor (NBIAR) und einem vierten Reglertransistor (PR) aufweist, wobei ein Gateanschluß des dritten Reglertransistors mit dem ersten Reglereingangssignal (CNEG) und der Gateanschluß des vierten Reglertransistors mit dem Signal (BIASPL) des Verbindungsknotens zwischen dem er­ sten und zweiten Reglertransistor beschaltet ist und wobei am Verbindungsknoten zwischen dem dritten und vierten Regler­ transistor das Reglerausgangssignal (BIASPR) anliegt.

4. Vorrichtung nach einem der Ansprüche 1 bis 3, bei der die erste und die weitere erste Verstärkereinheit je­ weils in Darlingtonschaltung geschaltete Transistoren (QINV, QCINV), einen Emitterwiderstand (RE, RCE) und einen Kol­ lektorwiderstand (RCC) aufweist.

5. Vorrichtung nach einem der Ansprüche 1 bis 4, bei der die zweite und die weitere zweite Verstärkereinheit jeweils in Darlingtonschaltung geschaltete Transistoren (QEV, QCEV) und jeweils einen als Konstantstromquelle geschal­ teten Transistor (NBIASN, NCBIASN) aufweist.

6. Vorrichtung zur Umwandlung von volldifferentiellen Ein­ gangssignalen (INP, INN) in ein Single-Ended-Ausgangssignal (OUT), bei der eine Wandlerschaltung und eine Teilerschaltung (R) vorgesehen sind, wobei die Teilerschaltung eine fest vor­ gebbare Einstellspannung (REG) zur Einstellung des Gleich­ spannungsanteils des Single-Ended-Ausgangssignals der Wand­ lerschaltung liefert,
bei der die Wandlerschaltung einen ersten und einen zweiten Schaltungszweig aufweist, wobei der erste Schaltungszweig ei­ ne mit einer mit einer Versorgungsspannung (VDD) und Bezugs­ potential (VSS) verbundenen Reihenschaltung aus einem ersten Kollektorwiderstand (ROUTL), einem ersten Bipolartransistor (QP) und einem ersten Feldeffekttransistor (N1) aufweist, wo­ bei der zweite Schaltungszweig eine mit einer Versorgungs- Spannung (VDD) und Bezugspotential (VSS) verbundenen Reihen­ schaltung aus einem zweiten Kollektorwiderstand (ROUT), einem zweiten Bipolartransistor (QN) und einem ersten Feldeffekt­ transistor (N2) aufweist, wobei die beiden Bipolartransisto­ ren ein Differenzverstärker-Transistorpaar (QP, QN) sind,
bei der die Emitteranschlüsse (EN, EP) der beiden Bipolartran­ sistoren über einen Widerstand (RDEG) verbunden sind,
bei der ein zum Single-Ended-Ausgangssignal gleichphasiges Eingangssignal (INP) der Basis des ersten Bipolartransistors, ein zum Single-Ended-Ausgangssignal gegenphasiges Eingangs­ signal (INN) der Basis des zweiten Bipolartransistors zuge­ führt ist und am Kollektoranschluß des zweiten Bipolartransi­ stors das Single-Ended-Ausgangssignal (OUT) anliegt und
bei der die Gate-Anschlüsse der beiden Feldeffekttransistoren mit der Einstellspannung (REG) beaufschlagt sind.

7. Vorrichtung nach Anspruch 6, bei der die Teilerschaltung (R) einen ersten und einen zwei­ ten Schaltungszweig mit einem gemeinsamen Fußpunkt (REGFOOT) und mit jeweils einer Verbindung mit Bezugspotential (VSS) sowie eine mit dem Fußpunkt verbundene Stromquelle (PREG3, VCM) aufweist,
bei der der erste Schaltungszweig einen ersten Feldeffekt­ transistor (PREG1) und einen dritten Feldeffekttransistor (N4) aufweist, wobei der Gate-Anschluß des ersten Feldeffekt­ transistors mit einer Steuerspannung (CCOP) und der Gate- Anschluß des dritten Feldeffekttransistors mit dem Verbin­ dungspunkt (REGDIO) des ersten Feldeffekttransistors und des dritten Feldeffekttransistors verbunden sind,
bei der der zweite Schaltungszweig einen zweiten Feldef­ fekttransistor (PREG2) und einen vierten Feldeffekttransi­ stor (N5) aufweist, wobei der Gate-Anschluß des zweiten Fel­ deffekttransistors mit einer von der Versorgungsspannung ver­ schiedenen Gleichspannung (VCM), die dem Gleichspannungsan­ teil des Single-Ended Ausgangssignals (OUT) entspricht, und der Gate-Anschluß des vierten Feldeffekttransistors mit dem Verbindungspunkt des ersten Feldeffekttransistors und des dritten Feldeffekttransistors verbunden sind,
bei der am Verbindungspunkt des zweiten Feldeffekttransistors und des vierten Feldeffekttransistors die Regelspannung (REG) anliegt,
bei der die Einstellspannung das Gate eines fünften Feldef­ fekttransistors (N3) ansteuert, dessen erster Anschluß mit Bezugspotential und dessen zweiter Anschluß über einen bipo­ laren Transistor (QCOP) und einen Kollektorwiderstand (ROUTC) mit der Versorgungsspannung verbunden sind, wobei am Kollek­ toranschluß des bipolaren Transistors die Steuerspannung (CCOP) anliegt und die Basis des bipolaren Transistors mit der von der Versorgungsspannung verschiedenen Gleichspannung (VCM) beschaltet ist.

8. Vorrichtung nach Anspruch 7, bei der der zweite Anschluß des fünften Feldeffekttransi­ stors (N3) anstelle über einen bipolaren Transistor (QCOP) und einen Kollektorwiderstand (ROUTC) nur über einen Wider­ stand (ROUTC) mit der Versorgungsspannung verbunden ist, wo­ bei am zweiten Anschluß des fünften Feldeffekttransistors (N3) die Steuerspannung (CCOP) anliegt.

9. Vorrichtung nach Anspruch 7 oder 8, bei der die Stromquelle der Teilerschaltung aus einem sech­ sten Feldeffekttransistor (PREG3) besteht, an dessen Gate die von der Versorgungsspannung verschiedene Gleichspannung (VCM) anliegt.

10. Vorrichtung nach einem der vorhergehenden Ansprüche, bei der die von der Versorgungsspannung verschiedene Gleich­ spannung (VCM) durch einen ohmschen Spannungsteiler (R1, R2) gebildet.