DE102006021369B4

DE102006021369B4 - Dünnschicht-Transistor-Arrayanordnung mit Hilfselektroden

Info

Publication number: DE102006021369B4
Application number: DE102006021369A
Authority: DE
Inventors: Ming-Zen Wu; Yuan-Hao Chang
Original assignee: Chunghwa Picture Tubes Ltd
Current assignee: Chunghwa Picture Tubes Ltd
Priority date: 2005-05-11
Filing date: 2006-05-08
Publication date: 2011-12-15
Anticipated expiration: 2026-05-09
Also published as: TW200639547A; GB0608951D0; TWI287684B; US7557872B2; GB2426113A; US20060256246A1; GB2426113B; DE102006021369A1; FR2885732A1; FR2885732B1

Abstract

Dünnschicht-Transistor-Arrayanordnung (400, 600, 700), die folgendes aufweist:
ein Substrat (402), welches eine Vielzahl von Pixel-Shots (408) aufweist;
eine Vielzahl von Dünnschicht-Transistoren (410), die jeweils in jedem Pixel-Shot (408) angeordnet sind, wobei jeder Dünnschicht-Transistor (410) einen Gate-Anschluss (412), eine Kanalschicht (414), einen Source-Anschluss (416) und einen Drain-Anschluss (418) aufweist, wobei die Kanalschicht (414) zwischen dem Source-Anschluss (416), dem Drain-Anschluss (418) und dem Gate-Anschluss (412) angeordnet ist, und wobei ein erster überlappender Bereich (A1) zwischen dem Drain-Anschluss (418) und dem Gate-Anschluss (412) gebildet wird, wodurch eine parasitäre Kapazität (C_gd) zwischen dem Drain-Anschluss (418) und dem Gate-Anschluss (412) gebildet wird;
eine Vielzahl von Pixel-Elektroden (420, 720), die jeweils in jedem Pixel-Shot (408) angeordnet sind, und wobei sich jeder Drain-Anschluss (418) über seine entsprechende Kanalschicht (414) entlang einer Richtung erstreckt, um unterhalb seiner entsprechenden Pixel-Elektrode (420, 720) angeordnet zu sein, und wobei jeder Drain-Anschluss (418) elektrisch mit der Pixel-Elektrode (420,...

Description

HINTERGRUND DER ERFINDUNG
Fachgebiet der Erfindung
Die vorliegende Erfindung betrifft allgemein eine Dünnschicht-Transistor-Arrayanordung (TFT-Arrayanordnung), und im Einzelnen eine Dünnschicht-Transistor-Arrayanordung, die ausgelegt ist, eine Helligkeitsgleichmäßigkeit zu verbessern.
Ein großer Anteil des Fortschritts einer Multimediagesellschaft zieht Nutzen aus einer beachtlichen Entwicklung von Halbleiter- und Displayeinrichtungen. Darüber hinaus wurden in dem Fachgebiet der Displayeinrichtungen die Dünnschicht-Transistor-Arrayanordnungen mit Vorteilen hinsichtlich einer hohen Bildqualität, einer großen Kompaktheit, einem niedrigen Leistungsverbrauch und hinsichtlich fehlender Abstrahlung von Störstrahlungen zu einem Hauptvermarktungsgebiet.
Stand der Technik
Ein Dünnschicht-Transistor-Flüssigkristalldisplay weist eine Dünnschicht-Transistor-Arrayanordung (engl. ”thin film transistor array”), Farbfilter und eine Flüssigkristallschicht auf. 1 zeigt eine Draufsicht auf eine herkömmliche Dünnschicht-Transistor-Arrayanordung. Es wird auf 1 Bezug genommen, wo die Dünnschicht-Transistor-Arrayanordung 100 eine in einer Arrayanordnung bzw. Matrixanordnung angeordnete Vielzahl von Pixeln 110 aufweist, wobei jeden Pixelstruktur 110 aus einer Abtastzeile bzw. Scanzeile 112, einer Datenzeile 114, einem Dünnschicht-Transistor 116 und einer entsprechend dem Dünnschicht-Transistor 116 angeordneten Pixelelektrode 118 besteht.
Unter Bezugnahme auf 1 wird der Dünnschicht-Transistor 116 als ein Schaltelement für jede Pixelstruktur 110 verwendet, während die Abtastzeile 112 und die Datenzeile 114 verwendet werden, um die ausgewählt Pixelstruktur 110 mit geeigneten Betriebsspannungen zum entsprechenden Ansteuern der ausgewählten Pixelstruktur 110 für das Anzeigen eines Bildes zu versorgen.
2 zeigt schematisch ein äquivalentes Schaltungsdiagramm von einem Pixel eines herkömmlichen Dünnschicht-Transistor-Flüssigkristalldisplays. Es wird auf 2 Bezug genommen, wo das Pixel eines herkömmlichen Dünnschicht-Transistor-Flüssigkristalldisplays im Allgemeinen einen Dünnschicht-Transistor, eine Flüssigkristall-Kapazität C_LC sowie einen Speicherkondensator C_ST aufweist.
Unter gleichzeitiger Bezugnahme auf 1 und 2 ist der Flüssigkristall-Kondensator C_LC mit einer Kopplung zwischen der Pixelelektrode 118 in der Dünnschicht-Transistor-Arrayanordnung 100 und einer (nicht dargestellten) auf dem Farbfilter angeordneten gemeinsamen Elektrode aufgebaut. Zusätzlich ist der Speicherkondensator C. auf der Dünnschicht-Transistor-Arrayanordnung 100 angeordnet und elektrisch mit dem Flüssigkristall-Kondensator C_LC und der Abtastzeile 112 verbunden. Zusätzlich sind der Gate-Anschluss G, der Source-Anschluss S und der Drain-Anschluss D des Dünnschicht-Transistors 116 jeweils elektrisch mit der Abtastzeile 112, der Datenzeile 114 und dem Flüssigkristall-Kondensator C_LC der Pixel-Elektrode 118 verbunden. Da es ferner einen überlappenden Bereich zwischen dem Gate-Anschluss G und dem Drain-Anschluss D gibt, liegt eine parasitäre Kapazität C_gd zwischen dem Gate-Anschluss G und dem Drain-Anschluss D vor.
Es wird erneut gleichzeitig auf 1 und 2 Bezug genommen, wo ein vorgegebenes Bild angezeigt werden kann, indem die an den Flüssigkristall-Kondensator C_LC angelegte Spannung in Übereinstimmung mit dem gewünschten vorgegebenen Bild gesteuert wird, da eine bestimmte Beziehung zwischen einer an den Flüssigkristall-Kondensator C_LC angelegten Spannung (d. h. einer an der Pixelelektrode 118 und der gemeinsamen Elektrode angelegten Spannung) und einem Licht-Transmissionsfaktor von Flüssigkristall-Molekülen vorliegt. Wenn zusätzlich der Dünnschicht-Transistor 116 ausgeschaltet ist bzw. sich im Aus-Zustand befindet, wird die Spannung des Flüssigkristall-Kondensators C_LC auf einem konstanten Wert gehalten (d. h. bei einem Haltezustand). Da allerdings die parasitäre Kapazität C_gd zwischen dem Gate-Anschluss G und dem Drain-Anschluss D vorliegt, variiert die Haltespannung des Flüssigkristall-Kondensators C_LC in Übereinstimmung mit Signaländerungen der Datenzeile 114 (d. h. es tritt ein sogenannter Kopplungseffekt auf), wodurch bewirkt wird, dass die Haltespannung des Flüssigkristall-Kondensators C_LC von seinem vorgegebenen Wert abweicht. Diese Spannungsänderung wird als Durchführungsspannung ΔV_P bezeichnet, welche wie folgt ausgedrückt werden kann:
wobei ΔV_g die Amplitude einer an der Abtastzeile 112 angelegten Pulsspannung ist.
Die meisten der gegenwärtigen Exposition- bzw. Belichtungsprozesse zum Herstellen der auf ein Substrat angeordneten Dünnschicht-Transistor-Arrayanordnung verwenden eine Steppereinrichtung, um in dem Anzeigeelement Bereiche bzw. Shots auszubilden. Anders ausgedrückt bedeutet dies, dass das Muster der Dünnschicht-Transistor-Arrayanordnung mit den Bereichen bzw. Shots aufgebaut ist, die mit der Steppereinrichtung gebildet werden. Von daher bewirkt eine von ihrer Bewegung herrührende Abweichung der Position der Steppereinrichtung, dass während jeder Exposition- bzw. Belichtungsperiode die Positionen der mit jedem Belichtungsbereich bzw. Belichtungs-Shot gebildeten Muster abweichen. Wenn im einzelnen ein (in 1 gezeigter) überlappender Bereich zwischen dem Gate-Anschluss G und dem Source-Anschluss S des Dünnschicht-Transistors 116 für alle benachbarten Bereiche bzw. Shots verschieden ist, wird bewirkt, dass die parasitäre Kapazität C_gd (die Kapazität zwischen dem Gate-Anschluss G und dem Source-Anschluss S) bei jedem Belichtungs-Shot verschieden ist.
Um das zuvor angesprochene Problem zu lösen, wird eine herkömmliche Dünnschicht-Transistor-Arrayanordnung angegeben, die in 3 gezeigt ist. Es wird auf 3 Bezug genommen, wo die Drain-Anschlüsse der herkömmlichen Dünnschicht-Transistor-Arrayanordnung derart ausgeführt sind, dass sie eine T-Formgebung aufweisen, um derart den möglicherweise erzeugten überlappenden Bereich R1 zwischen dem Drain-Anschluss und dem Gate-Anschluss zu reduzieren, so dass er W X X beträgt, wobei ferner bei jedem Belichtungsbereich bzw. Belichtungs-Shot die Abweichungen hinsichtlich der parasitären Kapazität reduziert werden.
Zusätzlich liegt für das zuvor erwähnte Problem darin, ein undurchsichtig gemachtes bzw. verdunkeltes Muster zu verwenden, welches zwischen unterschiedlichen Expositionspulsen bzw. Belichtungspulsen hinzugefügt wird, um eine Belichtungspuls-Mura (bezogen auf eine Abweichung von mit einer ungleichmäßigen Helligkeit bewirkten Spur-Phänomenen) zu reduzieren, die beim Übergang der Expositionspulsen bzw. Belichtungspulsen auftritt. Wenn allerdings die Abweichung der Belichtungsgenauigkeit zu groß ist, können die zuvor genannten beiden Lösungen nach wie vor nicht in effektiver Weise das Problem hinsichtlich der ungleichmäßigen Helligkeit verbessern, welches durch Verschiebefehler bei der Maskierung bewirkt wird.
DE 102 28 519 A1 offenbart Flüssigkristalldisplay(LDC)-Vorrichtung mit Gateleitungen, die auf einem ersten Substrat ausgebildet sind und eines oder mehrere erste Kompensationsmuster aufweisen; Datenleitungen, die so ausgebildet sind, dass sie die Gateleitungen schneiden und so einen Pixelbereich definieren; einer Kondensatorelektrode, die in einem vorbestimmten Teil der Gateleitung ausgebildet ist, wobei ein Isolierfilm zwischen ihr und den Gateleitungen ausgebildet ist, und die eine oder mehrere zweite Kompensationsmuster aufweist; einem Dünnschichttransistor mit einer Gateelektrode und Source/Drainelektroden, der im Schnittabschnitt der Gate- und der Datenleitungen ausgebildet ist; einer im Pixelbereich ausgebildeten Pixelelektrode; und einer zwischen dem ersten und dem zweiten Substrat, die einander zugewandt sind, ausgebildeten Flüssigkristallschicht.
US 6 628 368 B2 offenbart eine Flüssigkristallanzeige (LCD), die in der Lage ist, bezüglich Defekten in Datenleitungen repariert zu werden. Die LCD umfasst mehrere Scanleitungen, mehrere Datenleitungen mehrere transparente Pixelelektroden, mehrere Schaltvorrichtungen, mehrere erste Speicherkondensatoren, mehrere zweite Speicherkondensatoren, mehrere erste Ringleiter und mehrere zweite Ringleiter.
ZUSAMMENFASSUNG DER ERFINDUNG
Erfindungsgemäß wird die Aufgabe gelöst durch eine Dünnschicht-Transistor-Arrayanordnung gemäß Anspruch 1. Demgemäß ist die vorliegende Erfindung auf eine Dünnschicht-Transistor-Arrayanordnung gerichtet, in welcher jeder Genauigkeitsfehler der Pixel die Durchführungsspannung nicht negativ beeinflusst, so dass ein Display, welches mit der Dünnschicht-Transistor-Arrayanordnung aufgebaut ist, eine verbesserte Displayqualität aufweist.
Die vorliegende Erfindung ist ferner auf eine Dünnschicht-Transistor-Arrayanordnung gerichtet, welche ein Display mit gleichzeitig einer größeren Apertur und einer gleichförmigen Helligkeit begründet.
Eine Dünnschicht-Transistor-Arrayanordnung der vorliegenden Erfindung weist folgendes auf Ein Substrat, eine Vielzahl von Transistoren, eine Vielzahl von Pixel-Elektroden, eine Vielzahl von gemeinsam genutzten verzweigten Zuleitungen und eine Vielzahl von Hilfselektroden. Zusätzlich ist das Substrat in eine Vielzahl von Pixelbereiche bzw. Pixel-Shots aufgeteilt, in welchen die Vielzahl der Transistoren entsprechend angeordnet sind, und wobei die Transistoren Gate-Anschlüsse, eine Kanalschicht, Source-Anschlüsse und Drain-Anschlüsse aufweisen. In jedem Dünnschicht-Transistor existiert ein erster überlappender Bereich zwischen dem Drain-Anschluss und dem Gate-Anschluss, um derart eine parasitäre Kapazität zwischen dem Source-Anschluss und dem Gate-Anschluss zu bilden. Ebenso ist in jedem Pixelbereich bzw. Pixel-Shot die Vielzahl der Pixel-Elektroden angeordnet. Darüber hinaus sind die gemeinsam genutzten verzweigten Zuleitungen auf dem Substrat angeordnet und ein Bereich von diesen ist unter den Pixelelektroden positioniert.
Ferner sind die Hilfselektroden jeweils in jedem Pixel-Shot und unterhalb der Pixel-Elektroden angeordnet, wobei sich diese über die gemeinsam genutzten verzweigten Zuleitungen zu ihrem einen Ende in eine Richtung parallel zu der Ausdehnungsrichtung des Drain-Anschlusses erstrecken. Darüber hinaus besteht ein zweiter überlappender Bereich zwischen den Hilfselektroden und den gemeinsam genutzten verzweigten Zuleitungen. Die Hilfselektroden sind jeweils elektrisch an ihren entsprechenden Pixel-Elektroden angeschlossen, wodurch zwischen den Hilfselektroden und den gemeinsam genutzten verzweigten Zuleitungen eine Speicherkapazität gebildet wird.
In einer Ausführungsform der vorliegenden Erfindung weisen die gemeinsam genutzten verzweigten Zuleitungen in jedem Pixel-Shot ein erstes Streifenmuster und ein zweites Streifenmuster auf, wobei die Ausdehnungsrichtung des ersten Streifenmusters verschieden von der des zweiten Streifenmusters ist. Beispielsweise ist die Ausdehnungsrichtung des ersten Streifenmusters senkrecht zu der Ausdehnungsrichtung des zweiten Streifenmusters.
In einer Ausführungsform der vorliegenden Erfindung sind beispielsweise die Hilfselektroden in jedem Pixel-Shot partiell bzw. teilweise zwischen den Pixel-Elektroden und dem ersten Streifenmuster und/oder dem zweiten Streifenmuster angeordnet.
In einer Ausführungsform der vorliegenden Erfindung weist beispielsweise die Dünnschicht-Transistor-Arrayanordnung ferner eine Passivierungsschicht auf, die auf den Pixel-Elektroden und den Hilfselektroden, den Source-Anschlüssen sowie den Drain-Anschlüssen geschichtet ist. In dieser Ausführungsform weist beispielsweise die Passivierungsschicht ferner eine Vielzahl von ersten Kontaktlöchern auf. Zusätzlich sind die Pixel-Elektroden jeweils in die Vielzahl der ersten Kontaktlöcher gefüllt und mit den Source-Anschlüssen sowie mit den Hilfselektroden elektrisch verbunden.
Die Dünnschicht-Transistor-Arrayanordnung einer anderen Ausführungsform der vorliegenden Erfindung weist folgendes auf: Ein Substrat, eine Vielzahl von Transistoren, eine Vielzahl von Pixel-Elektroden, eine Vielzahl von gemeinsam genutzten verzweigten Zuleitungen, eine Vielzahl von leitfähigen Blöcken und eine Vielzahl von Hilfselektroden. Zusätzlich ist das Substrat in eine Vielzahl von Pixel-Shots aufgeteilt, in welchen jeweils die Vielzahl der Transistoren angeordnet ist, und wobei die Transistoren Gate-Anschlüsse, eine Kanalschicht, Source-Anschlüsse und Drain-Anschlüsse aufweisen. In jedem Dünnschicht-Transistor existiert zwischen dem Drain-Anschluss und dem Gate-Anschluss ein erster überlappender Bereich, um derart zwischen dem Source-Anschluss und dem Gate-Anschluss eine parasitäre Kapazität zu bilden. Die Vielzahl der Pixel-Elektroden ist ebenso in jedem Pixel-Shot angeordnet. Darüber hinaus erstreckt sich der Source-Anschluss von jedem Dünnschicht-Transistor über die Kanalschicht, um unterhalb derjenigen Pixel-Elektrode vorzuliegen, die zu jedem Dünnschicht-Transistor gehört, und der Source-Anschluss ist elektrisch mit der Pixel-Elektrode verbunden. Ferner sind die gemeinsam genutzten verzweigten Zuleitungen auf dem Substrat angeordnet, und ein Abschnitt hiervon ist unterhalb der Pixel-Elektroden angeordnet.
Ferner sind die leitfähigen Verbindungsschichten jeweils in jedem Pixel-Shot und über den gemeinsam genutzten verzweigten Zuleitungen angeordnet und elektrisch mit diesen verbunden. Die Hilfselektroden sind jeweils in jedem Pixel-Shot und unterhalb der Pixel-Elektroden und den leitfähigen Verbindungsschichten angeordnet, wobei sich die Hilfselektroden über die gemeinsam genutzten verzweigten Zuleitungen entlang der Längsrichtung des Drain-Anschlusses zu ihrem einen Ende erstrecken. Darüber hinaus besteht ein zweiter überlappender Bereich zwischen den Hilfselektroden und den gemeinsam genutzten verzweigten Zuleitungen. Die Hilfselektroden sind jeweils elektrisch mit ihren entsprechenden Pixel-Elektroden verbunden, wodurch eine Speicher-Kapazität zwischen den Hilfselektroden und den gemeinsam genutzten verzweigten Zuleitungen gebildet wird. Zusätzlich sind zwischen den leitfähigen Blöcken und jeder Hilfselektrode dazwischen angeordnete Kapazitäten gebildet.
In einer anderen Ausführungsform der vorliegenden Erfindung weisen die gemeinsam genutzten verzweigten Zuleitungen in jedem Pixel-Shot ein erstes Streifenmuster und ein zweites Streifenmuster auf, wobei die Ausdehnungsrichtung des ersten Streifenmusters verschieden von der Ausdehnungsrichtung des zweiten Streifenmusters ist. Beispielsweise ist die Ausdehnungsrichtung des ersten Streifenmusters senkrecht zu der Ausdehnungsrichtung des zweiten Streifenmusters.
In einer Ausführungsform der vorliegenden Erfindung sind die Hilfselektroden in jedem Pixel-Shot beispielsweise partiell bzw. teilweise zwischen den Pixel-Elektroden und dem ersten Streifenmuster und/oder dem zweiten Streifenmuster angeordnet.
In einer Ausführungsform der vorliegenden Erfindung weist beispielsweise die Dünnschicht-Transistor-Arrayanordnung ferner eine Passivierungsschicht auf, die auf den Pixel-Elektroden und den Hilfselektroden, den Source-Anschlüssen sowie den Drain-Anschlüssen geschichtet ist. In dieser Ausführungsform weist beispielsweise die Passivierungsschicht ferner eine Vielzahl von ersten Kontaktlöchern auf. Zusätzlich sind die Pixel-Elektroden jeweils in der Vielzahl der ersten Kontaktlöcher gefüllt und mit den Source-Anschlüssen sowie den Hilfselektroden elektrisch verbunden.
In einer Ausführungsform der vorliegenden Erfindung weist die Dünnschicht-Transistor-Arrayanordnung beispielsweise ferner eine hinsichtlich des Gate-Anschlusses isolierte Schicht auf, die zwischen dem Source-Anschluss, dem Drain-Anschluss und dem Gate-Anschluss angeordnet ist, und die ferner zwischen den Hilfselektroden und den gemeinsam genutzten verzweigten Zuleitungen angeordnet ist. In dieser Ausführungsform weist ferner beispielsweise die Passivierungsschicht eine Vielzahl von zweiten Kontaktlöchern auf, die beispielsweise durch die Passivierungsschicht und die hinsichtlich des Gate-Anschlusses isolierte Schicht hindurchlaufen. Zusätzlich sind die Verbindungs-Blöcke jeweils in die Vielzahl der zweiten Kontaktlöcher gefüllt und mit den gemeinsam genutzten verzweigten Zuleitungen elektrisch verbunden.
Die vorliegende Erfindung kann das im Zusammenhang mit der infolge von Ausrichtungsfehlern während des Belichtungsprozesses der Dünnschicht-Transistoren in dem herkömmlichen Display-Anzeigeelement bewirkten geringen Displayqualität stehende Problem lösen, und beeinflusst nicht negativ die Größe der Apertur des Anzeigeelements.
Die Aufgaben, andere Merkmale und Vorteile der Erfindung werden anhand der nachfolgend angegebenen detaillierten Beschreibung der Erfindung besser ersichtlich und leichter verstanden, wenn die Beschreibung in Verbindung mit den beigefügten Zeichnungen gelesen wird.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die nachfolgenden Zeichnungen dienen dazu, ein besseres Verständnis der Erfindung zu geben, und sie sind in dieser Spezifikation enthalten und bilden einen Teil hiervon. Die Zeichnungen stellen Ausführungsformen der Erfindung dar und dienen zusammen mit der Beschreibung dazu, die Prinzipien der Erfindung zu erläutern.
Ausführungsbeispiel
1 zeigt schematisch eine Draufsicht auf eine herkömmliche Dünnschicht-Transistor-Arrayanordnung.
2 zeigt schematisch ein äquivalentes Schaltdiagramm eines Pixels einer herkömmlichen Dünnschicht-Transistor-Arrayanordnung.
3 zeigt schematisch eine Draufsicht auf eine andere herkömmliche Dünnschicht-Transistor-Arrayanordnung.
4 zeigt schematisch eine Draufsicht auf eine Dünnschicht-Transistor-Arrayanordnung der ersten Ausführungsform der vorliegenden Erfindung.
5 zeigt schematisch eine entlang der Linie I-I' der in 4 gezeigten Dünnschicht-Transistor-Arrayanordnung genommene Querschnittsansicht.
6 zeigt schematisch eine Draufsicht auf eine Dünnschicht-Transistor-Arrayanordnung der zweiten Ausführungsform der vorliegenden Erfindung.
7 zeigt schematisch eine Draufsicht auf eine Dünnschicht-Transistor-Arrayanordnung der dritten Ausführungsform der vorliegenden Erfindung.
8 zeigt schematisch eine entlang der Linie II-II' der in 7 gezeigten Dünnschicht-Transistor-Arrayanordnung genommenen Querschnittsansicht.
9 zeigt schematisch eine Draufsicht auf eine Dünnschicht-Transistor-Arrayanordnung der vierten Ausführungsform der vorliegenden Erfindung.
BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
Im Nachfolgenden wird im Detail Bezug auf eine Dekodiereinrichtung für eine Produktcode-Dekodierung und auf die vorliegende bevorzugte Ausführungsform der Erfindung genommen, wobei Beispiele hiervon in den beigefügten Zeichnungen dargestellt sind. Wenn möglich werden in den Zeichnungen die gleichen Bezugsziffern verwendet, und die Beschreibungen beziehen sich auf die gleichen Teile.
Hilfselektroden sind ausgelegt, dass sie in der Dünnschicht-Transistor-Arrayanordnung gemäß der vorliegenden Erfindung derart angeordnet werden, um ein bestimmtes Verhältnis zwischen C_gd (die Kapazität zwischen dem Gate-Anschluss G und dem Drain-Anschluss D) und der Speicherkapazität C_ST in jedem Belichtungs-Shot (engl. ”exposure shot”) zu erzielen. Von daher nähert sich die Durchführungsspannung (engl. ”feedthrough voltage”) in jedem Belichtungs-Shot dem gleichen Wert an. Im nachfolgenden werden unterschiedliche Ausführungsformen angenommen, um die vorliegende Erfindung zu beschreiben, die Erfindung ist allerdings nicht hierauf beschränkt.
4 zeigt schematisch eine Draufsicht auf eine Dünnschicht-Transistor-Arrayanordnung der ersten Ausführungsform der vorliegenden Erfindung, und 5 zeigt schematisch eine entlang der Linie I-I' der in 4 gezeigten Dünnschicht-Transistor-Arrayanordnung genommene Querschnittsansicht. Es wird auf 4 Bezug genommen, wo eine Dünnschicht-Transistor-Arrayanordnung 400 ein Substrat 402, eine Vielzahl von Transistoren 410, eine Vielzahl von Pixel-Elektroden 420, eine Vielzahl von gemeinsam genutzten verzweigten Zuleitungen 430 und eine Vielzahl von Hilfselektroden 440 aufweist. Zusätzlich ist das Substrat 402, auf welchem die Abtastzeilen 404 und die Datenzeilen 406 angeordnet sind, in eine Vielzahl von Pixel-Shots 408 eingeteilt. Ferner ist die Vielzahl der Pixel-Elektroden 420 jeweils in jedem Pixel-Shot 408 angeordnet.
Ferner ist jeder Transistor 410 in jedem Pixel-Shot 408 angeordnet und weist einen Gate-Anschluss 412, eine Kanalschicht 414, einen Source-Anschluss 416 und einen Drain-Anschluss 418 auf. Zusätzlich ist der Gate-Anschluss 412 elektrisch mit der Abtastzeile 404 verbunden, und weil der Gate-Anschluss 412 und die Abtastzeilen 404 in einem Prozess gebildet werden, kann ein Abschnitt der Abtastzeilen 404 als Gate-Anschluss 412 des Dünnschicht-Transistors 410 verwendet werden, wie es in 4 gezeigt ist. Der Source-Anschluss 416 ist elektrisch mit den Datenzeilen 406 verbunden, und der Drain-Anschluss 418 erstreckt sich in eine Richtung p über die Kanalschicht 414, so dass er unterhalb der Pixel-Elektrode 420 liegt, und der Drain-Anschluss 418 ist gleichwohl mit der Pixel-Elektrode 420 elektrisch verbunden. Es sei darauf hingewiesen, dass ein erster überlappender Bereich A1 zwischen dem Gate-Anschluss 412 und dem Drain-Anschluss 418 vorliegt, welcher wiederum eine (in 5 gezeigte) parasitäre Kapazität C_gd zwischen dem Gate-Anschluss 412 und dem Drain-Anschluss 418 bildet.
Es wird erneut auf 4 Bezug genommen, wo die Vielzahl der gemeinsam genutzten verzweigten Zuleitungen 430 auf dem Substrat 402 angeordnet ist, und wo ferner einige Bereiche hiervon unter den Pixel-Elektroden 420 liegen. Des weiteren ist jede gemeinsam genutzte verzweigte Zuleitung 430 zwischen zwei benachbarten Abtastzeilen 404 positioniert. Zusätzlich weist die gemeinsam genutzte verzweigte Zuleitung in jedem Pixel-Shot beispielsweise ein erstes Streifenmuster 432 und ein zweites Streifenmuster 434 auf, wobei die Ausdehnungsrichtung des ersten Streifenmusters 432 beispielsweise verschieden von der des zweiten Streifenmusters 434 ist. In dieser Ausführungsform ist die Ausdehnungsrichtung des ersten Streifenmusters 432 senkrecht zu der des zweiten Streifenmusters 434. Alternativ hierzu ist beispielsweise das erste Streifenmuster 432 parallel zu der verzweigten Datenzeile 406 angeordnet, während beispielsweise das zweite Streifenmuster 434 parallel zu der verzweigten Abtastzeile 414 angeordnet ist. Für den Fachmann ist es ersichtlich, dass die gemeinsam genutzte verzweigte Zuleitung 430 in anderen Muster dargestellt werden kann, und die vorliegende Erfindung ist nicht auf diese Muster beschränkt.
Im Einzelnen sind die Hilfselektroden 440 in jedem Pixel-Shot 408 und unterhalb der Pixel-Elektroden 420 angeordnet, wobei sich die Hilfselektroden 440 über die gemeinsam genutzte verzweigte Zuleitung 430 entlang der Richtung p zu ihrem einen Ende erstrecken. Zusätzlich ist die Richtung p beispielsweise orthogonal zu der Ausdehnungsrichtung des zweiten Streifenmusters 434 der gemeinsam genutzten verzweigten Zuleitungen 430. Die Hilfselektrode 440 erstreckt sich über das zweite Streifenmuster 434 der gemeinsam genutzten verzweigten Zuleitung 430 entlang der Richtung p zu ihrem einen Ende. Als ein Ergebnis hiervon besteht ein zweiter überlappender Bereich A2 zwischen der Hilfselektrode 440 und der gemeinsam genutzten verzweigten Zuleitung 430.
Es wird auf 5 Bezug genommen, wo es aus dem Stand der Technik wohlbekannt ist, dass vor dem Ausgeben des Gate-Anschlusses 412 und der gemeinsam genutzten verzweigten Zuleitung 430 eine Gate-Isolierschicht bzw. eine im Hinblick auf den Gate-Anschluss isolierte Schicht 422 auf dem Substrat 402 gebildet wird, und dass dann die Kanalschicht 414 auf der im Hinblick auf den Gate-Anschluss isolierten Schicht 422 gebildet wird. Der Gate-Anschluss 412, der Drain-Anschluss 418 und die im Hinblick auf den Gate-Anschluss isolierte Schicht 422 bilden die parasitäre Kapazität C_gd zwischen dem Gate-Anschluss und dem Drain-Anschluss.
Nachdem der Source-Anschluss 416 und der Drain-Anschluss 418 gebildet wurden, wird zusätzlich zunächst zum Abdecken des Dünnschicht-Transistors 410 eine Passivierungsschicht 426 auf dem Substrat 402, auf der gemeinsam genutzten verzweigten Zuleitung 430 und der Hilfselektrode 440 ausgebildet, und dann wird die Pixel-Elektrode 420 auf der Passivierungsschicht 426 gebildet. Darüber hinaus weist die Schutzschicht 426 eine Vielzahl von ersten Kontaktlöchern 424 zum Freilegen des Drain-Anschlusses 418 des Dünnschicht-Transistors 410 auf, und die Pixel-Elektrode 420 ist in die ersten Kontaktlöcher 424 eingefüllt, um elektrisch mit den Drain-Anschluss 418 verbunden zu sein.
Es sei darauf hingewiesen, dass ein Bereich der ersten Kontaktlöcher 424 ebenso die Hilfselektrode 440 freilegt. Anders ausgedrückt bedeutet dies, dass die Pixel-Elektrode 420, die in das erste Kontaktloch 424 eingefüllt ist, ebenso elektrisch mit der Hilfselektrode 440 verbunden ist. Von daher weist die Hilfselektrode 440 der vorliegenden Erfindung das gleiche elektrische Potential wie die Hilfselektrode 440 auf, und eine Speicherkapazität C_ST wird zwischen dem zweiten überlappenden Bereich A2 der Hilfselektrode 440 und der gemeinsam genutzten verzweigten Zuleitung 430 gebildet.
Da ein photolithographischer Prozess des Drain-Anschlusses 418 und der Hilfselektrode 440 mit einer gleichen Maske fertiggestellt wird, ist unter Bezugnahme auf 4 der erste überlappende Bereich A1 kleiner als ein vorgegebener Wert bzw. Sollwert, wenn die Maske während der Belichtungsperiode einen Versatzfehler aufweist, wie es ebenso bei dem zweiten überlappenden Bereich A2 der Fall ist. In gleicher Weise ist der erste überlappende Bereich A1 größer als ein vorgegebener Wert bzw. Sollwert, wenn die Maske einen Versatzfehler aufweist, wie es auch bei dem zweiten überlappenden Bereich A2 der Fall ist. Das heisst, die parasitäre Kapazität C_gd zwischen dem Gate-Anschluss und dem Drain-Anschluss und die Speicherkapazität C_ST werden infolge des Prozessfehlers bzw. Fertigungsprozessfehlers zeitgleich erhöht oder verringert.
Darüber hinaus folgt aus der Gleichung (siehe Gleichung 1) hinsichtlich der Durchführungsspannung ΔV_P in einem Fall, wenn ΔV_g und die Flüssigkristall-Kapazität C_LC konstante Werte sind, und wenn die parasitäre Kapazität C_gd zwischen dem Gate-Anschluss und dem Drain-Anschluss und die Speicherkapazität C_ST in einer geeigneten Proportionalität zeitgleich erhöht oder verringert werden, dass die Durchführungsspannung ΔV_P bei einem konstanten Wert gehalten werden kann. Unter Bezugnahme auf die 4 wird bei der vorliegenden Erfindung die Formgebung und die Flache der Hilfselektrode 440 in Übereinstimmung mit den zuvor genannten Prinzipien ausgelegt, um derart zu erreichen, dass die durch einen Herstellungsprozessfehler bewirkte Abweichung einer Speicherkapazität C_ST und die Abweichung der parasitären Kapazität C_gd zwischen dem Gate-Anschluss und dem Drain-Anschluss eine geeignete Proportionalität aufweisen. Selbst wenn die Flächen des ersten überlappenden Bereiches A1 und des zweiten überlappenden Bereiches A2 infolge des Herstellungsprozessfehlers verschieden sind, wird als ein Ergebnis hiervon die Durchführungsspannung ΔV_P in jedem Pixel-Shot 408 auf dem gleichen Wert gehalten.
6 zeigt schematisch eine Draufsicht auf eine Dünnschicht-Transistor-Arrayanordnung der zweiten Ausführungsform der vorliegenden Erfindung. Im allgemeinen ist ein Dünnschicht-Transistor-Arrayanordnung 600 der zweiten Ausführungsform ähnlich zu der Anordnung der ersten Ausführungsform, und im nachfolgenden werden ihre unterschiede beschrieben.
Es wird auf 6 Bezug genommen, wo sich der Drain-Anschluss 412 des Dünnschicht-Transistors 410 über die Kanalschicht 414 entlang einer Richtung Q erstreckt, um unterhalb der Pixel-Elektrode 420 zu liegen und der Drain-Anschluss 412 ist elektrisch mit der Pixel-Elektrode 420 über die Öffnung 424 des ersten Kontaktloches verbunden. Zusätzlich erstreckt sich die Hilfselektrode 440 über die gemeinsam genutzte verzweigte Zuleitung 430 entlang einer Richtung Q zu deren einen Ende. Des weiteren ist die Richtung Q beispielsweise orthogonal zu der Ausdehnungsrichtung des ersten Streifenmusters 432 der gemeinsam genutzten verzweigten Zuleitung 430, während sich die Hilfselektrode 440 über das erste Streifenmuster 432 der gemeinsam genutzten verzweigten Zuleitung 430 entlang einer Richtung Q zu deren Seite erstreckt. Wenn von daher ein Versatzfehler des Drain-Anschlusses 418 in der Richtung Q auftritt, wird ebenso ein Versatzfehler der Hilfselektrode 440 in der Richtung Q vorhanden sein. Als ein Ergebnis hiervon nehmen der erste überlappende Bereich A1 zwischen dem Drain-Anschluss 418 und dem Gate-Anschluss 412 und der zweite überlappende Bereich A2 zwischen der Hilfselektrode 440 und der gemeinsam genutzten verzweigten Zuleitung 430 zeitgleich in einer geeigneten Proportionalität zu oder ab, während in jedem Pixel-Shot 408 die Durchführungsspannung bei einem konstanten Wert gehalten wird.
Es sei darauf hingewiesen, dass sich die Hilfselektrode 440 teilweise über dem zweiten Streifenmuster 434 der gemeinsam genutzten verzweigten Zuleitung 430 erstreckt, um die Speicher-Kapazität C_ST in jedem Pixel-Shot 408 zu erhöhen, obwohl die Abweichung der Speicher-Kapazität C_ST dieser Ausführungsform durch die Abweichung des überlappenden Bereiches zwischen der Hilfselektrode 440 und der gemeinsam genutzten verzweigten Zuleitung 430 bestimmt wird. In ähnlicher Weise ist in der ersten Ausführungsform der vorliegenden Erfindung die Hilfselektrode 440 teilweise über dem ersten Streifenmuster 432 der gemeinsam genutzten verzweigten Zuleitung 430 überlappend angeordnet, und ein Fachmann ist in der Lage die Details zu erkennen, ohne dass eine weitere Beschreibung von anderen schematischen Darstellungen erforderlich ist.
Zusätzlich liefert eine andere Ausführungsform der vorliegenden Erfindung ferner eine Dünnschicht-Transistor-Arrayanordnung, welche zusätzlich zum Erzielen der zuvor beschriebenen Funktionalitäten, ohne den Wert der Speicherkapazität negativ zu beeinflussen, die Fläche der Hilfselektrode verringert und zwar mit einer Abstandsreduzierung zwischen zwei Elektrodenplatten der Speicherkapazität. Von daher ist die Größe der Apertur der Dünnschicht-Transistor-Arrayanordnung vergrößert. Im nachfolgenden wird eine Ausführungsform angenommen, um dieses zu beschreiben.
7 zeigt schematisch eine Draufsicht auf eine Dünnschicht-Transistor-Arrayanordnung der dritten Ausführungsform der vorliegenden Erfindung, und 8 zeigt schematisch eine entlang der Linie II-II' dieser in 7 gezeigten Dünnschicht-Transistor-Arrayanordnung genommene Querschnittsansicht. Im Allgemeinen ist die Dünnschicht-Transistor-Arrayanordnung 700 der dritten Ausführungsform ähnlich zu der Anordnung der ersten Ausführungsform, und im nachfolgenden werden die Unterschiede beschrieben.
Unter gleichzeitiger Bezugnahme auf 7 und 8 weist zusätzlich zu den in 7 gezeigten Bauteilen jeder Pixel-Shot 408 in einer Dünnschicht-Transistor-Arrayanordnung 700 ferner eine Vielzahl von leitfähigen Blöcken 450 auf, die auf den Hilfselektroden 440 und den gemeinsam genutzten verzweigten Zuleitungen 430 angeordnet sind, und die elektrisch mit den gemeinsam genutzten verzweigten Zuleitungen 430 verbunden sind. In dieser Ausführungsform weist die Passivierungsschicht 426 beispielsweise eine Vielzahl von zweiten Kontaktlöchern 425 auf, die durch die Passivierungsschicht 426 und die Gate-Isolierschicht bzw. die im Hinblick auf den Gate-Anschluss isolierte Schicht 422 hindurchlaufen, um in jedem Pixel-Shot 408 einen Abschnitt der gemeinsam genutzten verzweigten Zuleitung 430 freizulegen. Von daher ist die Vielzahl der leitfähigen Blöcke 450, die auf der Passivierungsschicht 426 angeordnet sind, mit den gemeinsam genutzten verzweigten Zuleitungen 430 elektrisch verbunden, und zwar indem die Vielzahl der leitfähigen Blöcke 450 in die zweiten Kontaktlöcher 425 eingefüllt ist.
Zusätzlich werden die Vielzahl der leitfähigen Blöcke 450 und eine Pixel-Elektrode 720 unter Verwendung einer gleichen Maske hergestellt. Das heisst, die Vielzahl der leitfähigen Blöcke 450 ist, wie die Pixel-Elektrode 720, beispielsweise mit einem transparenten leitfähigen Oxid gebildet. Selbstverständlich können die Vielzahl der leitfähigen Blöcke 450 und die Pixel-Elektrode 720 unter Verwendung verschiedener Masken ausgeführt werden, und die vorliegende Erfindung ist nicht auf den Ausführungsprozess beschränkt.
Unter Bezugnahme auf 8 folgt von der zuvor angegebenen Beschreibung, dass die Vielzahl der leitfähigen Blöcke 450 das gleiche elektrische Potential wie die gemeinsam genutzten verzweigten Zuleitungen 430 aufweisen, und dass Speicher-Kapazitäten C1 zwischen der Vielzahl der leitfähigen Blöcke 450 und den Hilfselektroden 440 gebildet werden. Wie bereits bei der ersten Ausführungsform erwähnt, ist zusätzlich die Pixel-Elektrode 720 in die ersten Kontaktlöcher 424 der Passivierungsschicht 426 eingefüllt, um elektrisch mit der Hilfselektrode 440 verbunden zu sein, und Speicher-Kapazitäten C2 werden zwischen den Hilfselektroden 440 und den gemeinsam genutzten verzweigten Zuleitungen 430 gebildet. Von daher ist die Speicherkapazität C_ST dieser Ausführungsform eine äquivalente Kapazität der Speicherkapazität C1, die parallel zu der Speicherkapazität C2 geschaltet ist.
Es ist bekannt, dass eine Kapazität eines Kondensators proportional zu den Flächen der beiden Elektrodenplatten (Kondensatorplatten) und umgekehrt proportional zu einem Abstand zwischen diesen beiden Elektrodenplatten ist. Gemäß diesem Prinzip kann in dieser Ausführungsform, da der Abstand zwischen der Vielzahl der leitfähigen Blöcke 450 und der Hilfselektrode 440 und der Abstand zwischen der Hilfselektrode 440 und der gemeinsam genutzten verzweigten Zuleitung 430 im Vergleich zu der Dünnschicht-Transistor-Arrayanordnung mit der gleichen Speicher-Kapazität C_ST kurz ist, die Dünnschicht-Transistor-Arrayanordnung 700 dieser Ausführungsform weiter die Fläche der Hilfselektrode 440 reduzieren, um die Größe der Apertur der Dünnschicht-Transistor-Arrayanordnung 700 zu erhöhen.
9 zeigt schematisch eine Draufsicht auf eine Dünnschicht-Transistor-Arrayanordnung der vierten Ausführungsform der vorliegenden Erfindung. Unter Bezugnahme auf 9 ist es erkennbar, dass, obwohl die in 7 gezeigte Hilfselektrode 440 und die leitfähige Schicht 450 auf dem zweiten Streifenmuster 434 der gemeinsam genutzten verzweigten Zuleitung 430 angeordnet sind, wie es in der vorangehenden Beschreibung erwähnt ist, die Hilfselektrode 440 und die Vielzahl der leitfähigen Blöcke 450 dieser Ausführungsform auf dem ersten Streifenmuster 432 der gemeinsam genutzten verzweigten Zuleitung 430 angeordnet sein kennen. Selbstverständlich können die Hilfselektrode 440 und die Vielzahl der leitfähigen Blöcke 450 ferner auf dem ersten Streifenmuster 432 und dem (nicht dargestellten) zweiten Streifenmuster 434 angeordnet sein, und die vorliegende Erfindung ist nicht auf deren angeordnete Positionen beschränkt.
Bei der Dünnschicht-Transistor-Arrayanordnung der vorliegenden Erfindung ist eine Hilfselektrode in jedem Pixel-Shot angeordnet, und es wird eine Speicher-Kapazität gebildet, die durch die Hilfselektrode und eine gemeinsam genutzte verzweigte Zuleitung begründet wird. Wenn die parasitären Kapazitäten mit durch den Versatzfehler der Maske während der Belichtungsperiode bewirkten unterschiedlichen Kapazitätswerten in jedem Belichtungs-Shot gebildet werden, werden ebenso zeitgleich in jedem Belichtungs-Shot unterschiedliche Speicher-Kapazitäten ausgebildet. Wenn zusätzlich die parasitäre Kapazität zwischen dem Gate-Anschluss und dem Drain-Anschluss bei einem bestimmten Belichtungs-Shot größer/kleiner als die in einem früheren Belichtungs-Shot ist, ist die Speicher-Kapazität in einem bestimmten Belichtungs-Shot größer/kleiner als die in dem früheren Belichtungs-Shot und das Verhältnis zwischen der Abweichung der Speicher-Kapazität und der Abweichung der parasitären Kapazität zwischen dem Gate-Anschluss und dem Drain-Anschluss wird auf einem konstanten Wert gehalten. Von daher wird die Durchführungsspannung in jedem Belichtungs-Shot bei einem konstanten Wert gehalten, wodurch die Displayqualität des Anzeigeelements, bei dem die Dünnschicht-Transistor-Arrayanordnung der vorliegenden Erfindung eingesetzt wird, verbessert wird.
Zusätzlich ist die Vielzahl der leitfähigen Blöcke der vorliegenden Erfindung in der Dünnschicht-Transistor-Arrayanordnung angeordnet und sie bildet die Speicher-Kapazitäten zwischen den Hilfselektroden und den gemeinsam genutzten verzweigten Zuleitungen sowie zwischen der Vielzahl der leitfähigen Blöcke und der Hilfselektroden. Das heisst, der Abstand zwischen zwei Elektrodenplatten bzw. Kondensatorplatten des Speicher-Kondensators ist reduziert, wie es mit der Hilfselektrode ohne eine Änderung der elektrischen Eigenschaften der Speicher-Kapazitäten geschieht. Von daher ist die Aperturgröße der Dünnschicht-Transistor-Arrayanordnung erhöht.
Zusammengefasst kann die vorliegenden Erfindung das Problem hinsichtlich der verschlechterten Displayqualität lösen, die infolge von Ausrichtungsfehlern während einer Periode des Belichtungsprozesses des Dünnschicht-Transistors bei dem herkömmlichen Display-Anzeigeelement bewirkt wird, und die vorliegenden Erfindung beeinflusst nicht die Aperturgröße des Anzeigeelements in einer negativen Weise.

Claims

Dünnschicht-Transistor-Arrayanordnung (400, 600, 700), die folgendes aufweist: ein Substrat (402), welches eine Vielzahl von Pixel-Shots (408) aufweist; eine Vielzahl von Dünnschicht-Transistoren (410), die jeweils in jedem Pixel-Shot (408) angeordnet sind, wobei jeder Dünnschicht-Transistor (410) einen Gate-Anschluss (412), eine Kanalschicht (414), einen Source-Anschluss (416) und einen Drain-Anschluss (418) aufweist, wobei die Kanalschicht (414) zwischen dem Source-Anschluss (416), dem Drain-Anschluss (418) und dem Gate-Anschluss (412) angeordnet ist, und wobei ein erster überlappender Bereich (A1) zwischen dem Drain-Anschluss (418) und dem Gate-Anschluss (412) gebildet wird, wodurch eine parasitäre Kapazität (C_gd) zwischen dem Drain-Anschluss (418) und dem Gate-Anschluss (412) gebildet wird; eine Vielzahl von Pixel-Elektroden (420, 720), die jeweils in jedem Pixel-Shot (408) angeordnet sind, und wobei sich jeder Drain-Anschluss (418) über seine entsprechende Kanalschicht (414) entlang einer Richtung erstreckt, um unterhalb seiner entsprechenden Pixel-Elektrode (420, 720) angeordnet zu sein, und wobei jeder Drain-Anschluss (418) elektrisch mit der Pixel-Elektrode (420, 720) verbunden ist; eine Vielzahl von gemeinsam genutzten verzweigten Zuleitungen (430), die auf dem Substrat (402) angeordnet sind, und wobei ein Abschnitt der gemeinsam genutzten verzweigten Zuleitungen (430) unterhalb der Pixel-Elektrode (420, 720) liegt; wobei die gemeinsam genutzte verzweigte Zuleitung (430) in jedem Belichtungs-Shot (408) ein erstes Streifenmuster (432) und ein zweites Streifenmuster (434) aufweist, und wobei das erste Streifenmuster (432) entlang zweier gegenüberliegender Ränder jeder Pixel-Elektrode (420, 720) angeordnet ist und wobei eine Ausdehnungsrichtung des ersten Streifenmusters (432) verschieden von der des zweiten Streifenmusters (434) ist; und eine Vielzahl von Hilfselektroden (440), die jeweils unterhalb der Pixel-Elektrode (420, 720) in jedem Belichtungs-Shot (408) angeordnet sind, und wobei sich jede Hilfselektrode (440) über seine entsprechende gemeinsam genutzte verzweigte Zuleitung (430) entlang der Richtung zu der einen Seite der entsprechenden gemeinsam genutzten verzweigten Zuleitung (430) erstreckt, wobei ein zweiter überlappender Bereich (A2) zwischen jeder Hilfselektrode (440) und seiner entsprechenden gemeinsam genutzten verzweigten Zuleitung (430) gebildet wird, und wobei die Hilfselektroden (440) jeweils elektrisch mit ihren entsprechenden Pixel-Elektroden (420, 720) verbunden sind, um eine Vielzahl von Speicher-Kapazitäten (C1, C2, C_ST) zwischen den Hilfselektroden (440) und deren entsprechenden gemeinsam genutzten verzweigten Zuleitungen (430) zu bilden; eine Vielzahl von leitfähigen Blöcken (450), die jeweils in jedem Pixel-Shot (408) und oberhalb der gemeinsam genutzten verzweigten Zuleitung (430) angeordnet sind, wobei die Vielzahl der leitfähigen Blöcke (450) jeweils elektrisch mit den gemeinsam genutzten verzweigten Zuleitungen (430) verbunden sind; und wobei die Hilfselektroden (440) jeweils unterhalb des leitfähigen Blocks (450) in jedem Belichtungs-Shot (408) angeordnet sind; und eine Vielzahl von zweiten Speicher-Kapazitäten (C1, C2, C_ST) zwischen den Hilfselektroden (440) und ihren entsprechenden gemeinsam genutzten verzweigten Zuleitungen (430) gebildet sind.
Dünnschicht-Transistor-Arrayanordnung (400, 600, 700) nach Anspruch 1, wobei in jedem Belichtungs-Shot (408) das erste Streifenmuster (432) der gemeinsam genutzten verzweigten Zuleitung (430) orthogonal zu dem zweiten Streifenmuster (434) der gemeinsam genutzten verzweigten Zuleitung (430) ist.
Dünnschicht-Transistor-Arrayanordnung (400, 600, 700) nach Anspruch 1 oder 3, wobei in jedem Belichtungs-Shot (408) die Hilfselektroden (440) teilweise auf dem ersten Streifenmuster (432) und/oder dem zweiten Streifenmuster (434) angeordnet sind.
Dünnschicht-Transistor-Arrayanordnung (400, 600, 700) nach einem der vorhergehenden Ansprüche, welche ferner eine Passivierungsschicht (426) aufweist, die zwischen den Pixel-Elektroden (420, 720) und den Hilfselektroden (440), den Source-Anschlüssen (416) sowie den Drain-Anschlüssen (418) angeordnet ist.
Dünnschicht-Transistor-Arrayanordnung (400, 600, 700) nach Anspruch 4, wobei die Passivierungsschicht (426) eine Vielzahl von ersten Kontaktlöchern (424) aufweist, und wobei die Pixel-Elektroden (420, 720) in den ersten Kontaktlöchern (424) eingefüllt sind, um elektrisch mit den Source-Anschlüssen (416) und den Hilfselektroden (440) verbunden zu sein.
Dünnschicht-Transistor-Arrayanordnung (400, 600, 700) nach Anspruch 1, wobei in jedem Belichtungs-Shot (408) der leitfähige Block über dem ersten Streifenmuster (432) und/oder dem zweiten Streifenmuster (434) angeordnet ist.
Dünnschicht-Transistor-Arrayanordnung (400, 600, 700) nach Anspruch 6, welche ferner eine Gate-Isolierschicht (422) aufweist, die zwischen den Source-Anschlüssen (416), den Drain-Anschlüssen (418) und den Gate-Anschlüssen (412), sowie zwischen den Hilfselektroden (440) und den gemeinsam genutzten verzweigten Zuleitungen (430) angeordnet ist.
Dünnschicht-Transistor-Arrayanordnung (400, 600, 700) nach Anspruch 7, wobei die Passivierungsschicht (426) ferner eine Vielzahl von zweiten Kontaktlöchern (425) aufweist, die durch die Passivierungsschicht (426) und durch die Gate-Isolierschicht (422) hindurchlaufen, und wobei die Vielzahl der leitfähigen Blöcke (450) jeweils in die zweiten Kontaktlöcher (425) eingefüllt sind, um elektrisch mit den gemeinsam genutzten verzweigten Zuleitungen (430) verbunden zu sein.