DE102006011366B4 - Verfahren zum Zeit sparenden Testen von Bauteilpositionen auf einem Wafer, Tester und Prober - Google Patents

Verfahren zum Zeit sparenden Testen von Bauteilpositionen auf einem Wafer, Tester und Prober Download PDF

Info

Publication number
DE102006011366B4
DE102006011366B4 DE102006011366.7A DE102006011366A DE102006011366B4 DE 102006011366 B4 DE102006011366 B4 DE 102006011366B4 DE 102006011366 A DE102006011366 A DE 102006011366A DE 102006011366 B4 DE102006011366 B4 DE 102006011366B4
Authority
DE
Germany
Prior art keywords
interface
prober
data
tester
positions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102006011366.7A
Other languages
English (en)
Other versions
DE102006011366B8 (de
DE102006011366A1 (de
Inventor
Dipl.-Ing. Werner (FH) Müller
Dipl.-Ing. Josef (FH) Wimbauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006011366.7A priority Critical patent/DE102006011366B8/de
Publication of DE102006011366A1 publication Critical patent/DE102006011366A1/de
Publication of DE102006011366B4 publication Critical patent/DE102006011366B4/de
Application granted granted Critical
Publication of DE102006011366B8 publication Critical patent/DE102006011366B8/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2894Aspects of quality control [QC]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Verfahren zum Testen eines Wafers unter Verwendung einer Testvorrichtung (1), die einen Tester (3), eine Nadelkarte (6) und einen Prober (2) mit einem Chuck (4) aufweist, wobei – der Wafer (5) auf dem beweglich angebrachten Chuck (4) aufliegt und auf einer aktiven Oberseite eine Vielzahl von in Zeilen x und Spalten y angeordneten Bauteilpositionen enthält, wobei die Bauteilpositionen jeweils Kontaktflächen auf der aktiven Oberseite aufweisen, – der Prober (2) die Bewegung des Chucks (4) steuert und eine Speicher Wafermap enthält, in die eingetragen wird, welche Bauteilpositionen fehlerhaft und welche fehlerfrei sind, – die Nadelkarte (6) oberhalb der aktiven Oberseite des Wafers (5) angebracht ist, wobei die Nadelkarte (6) eine Vielzahl von Positionen enthält, wobei jede Position eine Vielzahl von Nadeln (7) zum Verbinden mit Kontaktflächen einer der Bauteilpositionen aufweist, – der Tester (3) einerseits mit den Nadeln (7) der Nadelkarte (6) verbunden ist und andererseits über eine erste Schnittstelle Daten und über eine zweite Schnittstelle IO mit dem Prober (2) verbunden ist, wobei bei der Schnittstelle Daten ein Empfänger dem Sender die Bereitschaft zum Empfang von Daten oder den Empfang von Daten mitteilt und bei der Schnittstelle IO ein Empfänger Daten ohne Meldung der Empfangsbereitschaft und ohne Empfangsbestätigung empfängt, und mit folgenden Verfahrensschritten: a) der Prober (2) veranlasst den Chuck (4), sich so zu bewegen, dass die Nadeln (7) der Nadelkarte (6) sich in elektrischem Kontakt mit den Kontaktflächen der Bauteilpositionen befinden, b) der Prober (2) speichert in einem Vektor SiteCode ab, welche Positionen der Nadelkarte (6) mit zu testenden Bauteilpositionen verbunden sind, c) der Prober (2) gibt ein Signal SoT und den SiteCode an den Tester (3) über die Schnittstelle IO aus, d) nach Erhalt der in Schritt c) empfangenen Daten berechnet der Tester (3), welche Bauteilpositionen zu testen sind und startet den Test der zu testenden Bauteilpositionen durch Senden von Signalen an die zu testenden Bauteilpositionen und durch Empfangen von Daten von den zu testenden Bauteilpositionen, e) nach Erhalt der in Schritt d) erhaltenen Daten empfängt der Tester vom Prober den SiteCode über die Schnittstelle Daten und vergleicht diese mit dem in Schritt c) empfangenen SiteCode.

Description

  • Die Erfindung betrifft ein Verfahren zum Zeit sparenden Testen von Bauteilpositionen auf einem Wafer, ein Verfahren zum Betrieb eines Testers und ein Verfahren zum Betrieb eines Probers. Bei der Produktion von Halbleiterchips werden zunächst auf einem Halbleiterwafer, der im folgenden Wafer genannt wird, eine Vielzahl von Bauteilpositionen hergestellt. Diese Bauteilpositionen werden anschließend durch Sägen voneinander getrennt, mit einem Gehäuse versehen und getestet.
  • Nach dem Herstellen der Bauteilpositionen auf dem Wafer werden noch vor dem Sägen die Bauteilpositionen in einem so genannten ”Wafertest” zum ersten Mal getestet. Wie in der Druckschrift US 6 505 138 B1 beschrieben, wird dazu der Wafer auf eine Haltevorrichtung, einen so genannten Chuck, gelegt, der üblicherweise beheizt wird, um eine bestimmte Temperatur des Wafers einzustellen. Oberhalb des Chucks befindet sich eine Nadelkarte mit mehreren Nadeln. Wenn der Chuck angehoben wird, werden die Nadeln der Nadelkarte elektrisch mit Kontaktflächen, die sich auf den Bauteilpositionen befinden, kraftschlüssig und elektrisch verbunden.
  • Die Nadeln der Nadelkarte sind auch elektrisch über eine Messleitung mit einem Tester verbunden. Über diese Messleitung sendet der Tester Signale an die Bauteilpositionen und empfängt von den Bauteilpositionen Daten. Um gleichzeitig mehrere Bauteilpositionen zu testen, enthält die Nadelkarte eine Vielzahl von Positionen, die jeweils eine Vielzahl von Nadeln enthalten und die jeweils eine Bauteilposition auf dem Wafer kontaktieren. So werden gleichzeitig mehrere Bauteilpositionen kontaktiert und getestet. Enthält die Nadelkarte bspw. 16 Positionen und auf dem Wafer sind 500 Bauteilpositionen angebracht, muss mehr als 31-mal getestet werden.
  • Damit die Nadelkarte andere Bauteilpositionen als bei dem vorherigen Testlauf kontaktiert, wird der Chuck erst nach unten und dann seitlich bewegt. Das erneute Testen mit unterschiedlichen Positionen wird mehrfach durchgeführt, bis alle Bauteilpositionen getestet sind. Wenn Bauteilpositionen am Rand getestet werden, kommt es vor, dass die Nadelkarte soweit übersteht, dass einigen Positionen der Nadelkarte keine Bauteilpositionen gegenüberstehen und dass einigen Positionen der Nadelkarte Bauteilpositionen gegenüberstehen, die aufgrund ihrer Randlage keine funktionierenden Chips ergeben sollen. Beim Test müssen diese Positionen ausgeblendet werden. Dies gilt auch für nicht gültige Chips auf dem Wafer (wie z. B. Teststrukturen).
  • Die Bewegung des Chucks wird von einem Prober berechnet und gesteuert. Der Prober teilt auch dem Tester mit, welche Positionen der Nadelkarte getestet und welche ausgeblendet werden sollen. Nach dem Test erhält der Prober vom Tester die Information, bei welchen Positionen der Nadelkarte fehlerhafte und bei welchen Positionen der Nadelkarte fehlerfreie Bauteilpositionen aufgefunden wurden. Diese Informationen werden als Binning bezeichnet. Der Prober benutzt das Binning, um in einer so genannten Wafermap abzuspeichern, welche Bauteilpositionen auf dem Wafer fehlerhaft und welche fehlerfrei sind. Nachdem alle Bauteilpositionen eines Wafers getestet wurden, enthält die Wafermap eine Übersicht über die Fehlerverteilung für alle Bauteilpositionen.
  • Nachteilig ist, dass die Kommunikation zwischen Tester und Prober üblicherweise über eine IEEE-488 Schnittstelle erfolgt, was viel Zeit benötigt. Diese Zeit begrenzt die Anzahl von Wafern, die pro Zeiteinheit von einer Testvorrichtung getestet werden können.
  • Die Druckschrift US 2004/0 162 682 A1 zeigt ein verbessertes Verfahren fur das gleichzeitige Testen mehrerer Bauteile. Ein verbesserter DMA-(Direktspeicherzugriff)Controller wird automatisch bestimmte Gruppen von Pins auswählen, die mit einem gemeinsamen Datenbus verbunden sind, um Daten von einem gemeinsamen Datenbus zu erhalten. Dabei werden mehrere Gruppen gleichzeitig ausgewählt.
  • Es ist Aufgabe der Erfindung, ein Verfahren zum Testen von Bauteilpositionen auf einem Wafer anzugeben, mit dem der Durchsatz an getesteten Wafern erhöht wird.
  • Diese Aufgabe wird durch den Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den jeweiligen Unteransprüchen.
  • Gemäß der Erfindung wird ein Verfahren zum Testen eines Wafers mittels einer Testvorrichtung mit einem Prober, einer Nadelkarte und einem Tester angegeben. Der Wafer liegt dabei auf einem Chuck auf und enthält eine Vielzahl von Bauteilpositionen. Diese Bauteilpositionen sind in Zeilen x und Spalten y angeordnet und befinden sich auf der aktiven Oberseite des Wafers. Auf dieser aktiven Oberseite befinden sich auch die Kontaktflächen der Bauteilpositionen, über die die internen Schaltungen der Bauteilpositionen elektrisch angeschlossen werden.
  • Der Chuck ist beweglich und wird in seiner Bewegung von einem Prober gesteuert. Dieser Prober enthält auch einen Speicher Wafermap, in den gespeichert wird, welche Bauteilpositionen auf dem Wafer fehlerhaft und welche Bauteilpositionen auf dem Wafer fehlerfrei sind.
  • Oberhalb der aktiven Oberseite des Wafers ist eine Nadelkarte angebracht, wobei die Nadelkarte eine Vielzahl N von Positionen enthält. Jede Position enthält eine Vielzahl von Nadeln und dient zum Verbinden mit den Kontaktflächen genau einer Bauteilposition. Übliche Werte für N sind 2, 4, 8, 16, 32, und 64 Positionen pro Nadelkarte.
  • Es wird im Folgenden beschrieben, dass der Chuck sich bewegt, während die Nadelkarte an ihrer Position bleibt. Dies entspricht dem heute üblichen Aufbau, das Verfahren kann aber auch mit einer beweglichen Nadelkarte und einem festangebrachten Chuck durchgeführt werden.
  • Der Tester ist einerseits über Messleitungen mit den Nadeln der Nadelkarte verbunden. Andererseits ist er mit dem Prober über eine erste Schnittstelle, die Daten heißt, und über eine zweiten Schnittstelle, die IO heißt, verbunden. Bei der Schnittstelle Daten wird ein Protokoll verwendet, bei dem ein Empfänger die Bereitschaft zum Empfang von Daten an den Sender ausgibt oder den Empfang von Daten dem Sender mitteilt. Im Gegensatz dazu erfolgt bei der Schnittstelle IO die Kommunikation ohne eine solch oben angegebene Rückmeldung. Der Empfänger empfängt Daten, ohne dass er vorher die Empfangsbereitschaft dem Sender mitgeteilt hat und ohne dass der Empfang von Daten bestätigt wird.
  • Das Verfahren hat folgende Verfahrensschritte. Der Prober veranlasst den Chuck, sich so zu bewegen, dass Nadeln der Nadelkarte in elektrischen Kontakt mit Kontaktflächen der Bauteilpositionen gebracht werden. Dies erfolgt normalerweise durch das Anheben des Chucks. Der Prober speichert in einem Vektor, der SiteCode genannt wird, welche Positionen der Nadelkarte mit zu testenden Bauteilen verbunden sind. Dadurch ergibt sich auch, welche Positionen der Nadelkarte nicht mit zu testenden Bauteilpositionen verbunden sind, weil bspw. die Nadelkarte auf einer Seite Über den Waferrand übersteht bzw. auf Teststrukturen steht.
  • Der Prober gibt über die Schnittstelle IO das Kommando SoT (Start of test) und den SiteCode an den Tester aus. Die Berechnung des SiteCodes kann natürlich auch vor dem Anheben des Chucks erfolgen.
  • Nachdem der Tester über die Schnittstelle IO das Kommando SoT und den SiteCode empfangen hat, berechnet er, welche Bauteilpositionen zu testen sind und startet den Test der zu testenden Bauteilposition. Dies erfolgt durch Senden von Signalen an die zu testenden Bauteilpositionen und durch Empfangen von Daten von den zu testenden Bauteilpositionen. Dies erfolgt über die Messleitungen zu der Nadelkarte. Dabei werden nur die Messleitungen zu solchen Positionen der Nadelkarte, die zu testenden Bauteilpositionen gegenüberliegen, verwendet. Der Tester ignoriert alle Messleitungen, die mit nicht zu testenden Bauteilpositionen verbunden sind.
  • Die Übertragung des SiteCodes und des Kommandos SoT ermöglicht es, dass der Tester bereits ein bis zwei Millisekunden nach dem Anheben des Chuck mit den ersten Tests anfangen kann. Bei einer Übertragung des Kommandos und des SiteCodes über die Schnittstelle Daten würde dies 20 bis 25 ms dauern. Nachdem der Tester das Kommando SoT und die SiteCodeMatrix über die IO-Schnittstelle erhalten hat, empfängt er erneut vom Prober den SiteCode, allerdings über die Schnittstelle Daten. Der Nachteil der Schnittstelle IO ist, dass Übertragungsfehler nicht detektiert werden können. Fällt bspw. eine Leitung der Schnittstelle IO aus, wird nicht erkannt, dass falsche Daten übermittelt wurden. Durch das zusätzliche Senden des SiteCodes, diesmal über die Schnittstelle Daten, wird gewährleistet, dass die richtigen Daten ankommen. Bei der Schnittstelle Daten gibt es Sicherungssysteme, bspw. Handshake-Verfahren, mit denen die sichere Übertragung gewährleistet wird.
  • In einer Ausführungsform der Erfindung sendet der Tester ein Signal EoM (Ende der Messung) über die Schnittstelle IO an den Prober, nachdem er die Daten von den zu testenden Bauteilpositionen empfangen hat. Der Prober veranlasst nach Erhalt dieses Signals EoM den Chuck, sich so zu bewegen, dass die Kontaktflächen der Bauteilpositionen von den Nadeln getrennt werden. Dies erfolgt gewöhnlicherweise durch das Absenken des Chucks. Anschließend veranlasst der Prober den Chuck sich so zu bewegen, dass den Positionen der Nadelkarte anderen Bauteilpositionen als bei dem letzten Test gegenüberstehen. Dies erfolgt gewöhnlicherweise über eine Seitwärtsbewegung des Chucks. Der Tester wertet während der Seitwärtsbewegung des Chucks die von den Bauteilpositionen erhaltenen Daten aus und erstellt daraus ein Binning. Das Binning gibt an, welche der getesteten Bauteilpositionen fehlerhaft und welche der getesteten Bauteilpositionen fehlerfrei sind.
  • Der Tester sendet nach der Berechnung des Binnings über die Schnittstelle IO ein Signal EoT (Ende des Tests) und anschließend das berechnete Binning an den Prober. Der Prober empfängt, nachdem er das Signal EoT erhalten hat, das Binning.
  • Vorteilhaft ist hier, dass sofort nach Erhalt der Daten von den Bauteilpositionen ein Signal an den Prober gegeben wird, damit er sich weiter bewegen kann. Dabei wird nicht abgewartet, ob die von den getesteten Bauteilpositionen gesandten Daten bereits ausgewertet sind. Zudem wird mit der Bewegung des Chucks nicht gewartet, bis das Binning zu dem Prober übertragen ist. Das Übertragen des Binnings dauert etwa 50 bis 60 ms und die Bewegung des Chucks etwa 200 ms. Bei dem erfindungsgemäßen Verfahren erfolgt die Übertragung des Binnings parallel zur Bewegung des Chucks. Da für das Bewegen des Chucks auch nicht das Ende der Auswertung der Tests abgewartet wird, wird somit mehr als 50 bis 60 ms an Zeit eingespart.
  • Dadurch, dass das Signal EoM über die IO-Schnittstelle übertragen wird, ergibt sich auch ein zusätzlicher Zeitgewinn gegenüber herkömmlichen Verfahren. Das Signal EoT wird ebenfalls über die IO-Schnittstelle übertragen. Dies verkürzt auch die Testzeit, falls die Übertragung dieses Signals im kritischen Pfad liegt. Andernfalls könnte das Signal EoT auch über die Schnittstelle Daten übertragen werden, um sicher zu stellen, dass hier kein Übertragungsfehler auftritt.
  • Vorzugsweise werden die oben beschriebenen Verfahrensschritte mehrfach wiederholt. Damit kann ein Wafer vollständig durchgetestet werden.
  • Beim zweiten Übertragen des SiteCodes wird in einer Ausführungsform zusätzlich das Kommando Teststart und die Information, welche Spalten x und Zeilen y der Bauteilpositionen der Nadelkarte gegenwärtig gegenüberliegen, vom Prober an den Tester gesendet. Damit wird auch das Signal Teststart erneut vom Prober an den Tester übertragen, um zu überprüfen, ob die Übertragung des Signals SoT über die Schnittstelle IO ohne Störung verlief. Die Information über die Zeilen und Spalten können nun zusätzlich übertragen werden. Bei dem Übertragen über die Schnittstelle IO wird diese Information noch nicht benötigt. Zunächst reicht dem Tester zu wissen, welche Positionen auf der Nadelkarte gegenüber von zu testenden Bauteilpositionen liegen. Über die Schnittstelle IO wird somit nur die minimal erforderliche Information übertragen und die Information über die Zeilen und Spalten später über die Schnittstelle Daten nachgeliefert.
  • Die Schnittstelle Daten ist in einer bevorzugten Ausführungsform eine IEEE-488 oder eine TCP/IP-Schnittstelle. Diese Schnittstellen sind für Testvorrichtungen bewährt und weisen eine Sicherungsschicht gemäß dem OSI-Schichtenmodell auf.
  • Die Schnittstelle IO ist dagegen vorzugsweise eine TTL-Schnittstelle, bei der auf einfache Weise die Pegel am Eingangssignal des Empfängers detektiert werden.
  • Falls der Prober beim Senden von den Signalen SoT und SiteCode diese gleichzeitig sendet, wird zusätzlich Zeit eingespart. Alternativ könnte die SiteCodeMatrix auch später gesendet werden, dies wurde allerdings den kritischen Pfad verlängern.
  • Die Signale SoT und die SiteCodeMatrix werden vorzugsweise in Form von Pulsen, deren Länge einstellbar ist, gesendet. Dadurch kann bei wiederholten Übertragungsfehlern die Länge des Pulses eingestellt werden, um die Übertragung zu verbessern.
  • In einer bevorzugten Ausführungsform der Erfindung liegen die N Positionen der Nadelkarte in einer Reihe. Diejenigen Positionen, die kontaktiert werden, liegen nebeneinander und zumindestens eine der kontaktierenden Positionen liegt im Rand. Die Codierung erfolgt mit ceil(log2N) Bits, wobei die Funktion ceil(x) = x ist, falls x ganzzahlig ist. Ansonsten ist ceil(x) gleich der nächstgrößeren ganzen Zahl größer x. Dadurch wird eine minimale Anzahl von Bits benötigt, um alle möglichen Kombinationen von zu kontaktierenden und nicht zu kontaktierenden Positionen der Nadelkarte zu kodieren. Durch diese minimale Kodierung bedarf es auch nur weniger Leitungen für die Schnittstelle IO.
  • Falls das Binning über die Schnittstelle IO vom Tester an den Prober übertragen wird, wird hierbei auch Zeit gespart. Allerdings ist dies nicht notwendig, falls die Übertragung des Binnings nicht im kritischen Pfad liegt.
  • Die Erfindung betrifft auch ein Verfahren zum Betrieb eines Probers. Dabei ist der Prober mit einer ersten Schnittstelle Daten und einer zweiten Schnittstelle IO verbunden. Bei der Schnittstelle Daten sendet ein Empfänger die Bereitschaft zum Empfang von Daten oder den erfolgten Empfang von Daten an den Sender. Bei der Schnittstelle IO empfängt ein Empfänger die Daten ohne eine Meldung der Empfangsbereitschaft und ohne eine Empfangsbestätigung. Die Schnittstelle Daten ist somit eine sicherere Schnittstelle, bei der Übertragungsfehler erkannt werden können. Die Übertragung über die Schnittstelle IO ist dagegen schnell.
  • Der Prober enthält Anschlüsse zur Steuerung der Bewegung des Chucks und enthält außerdem einen Speicher Wafermap. In diesen wird eingetragen, welche Bauteilpositionen auf einem Wafer fehlerhaft und welche fehlerfrei sind. Oberhalb des Chucks ist eine Nadelkarte angebracht, wobei die Nadelkarte eine Vielzahl N von Positionen enthält und jede Position eine Vielzahl von Nadeln, die zum Verbinden mit Kontaktflächen einer der Bauteilpositionen dienen, aufweist. Das Verfahren weist einen ersten Schritt auf, bei dem der Prober den Chuck veranlasst, sich so zu bewegen, dass die Kontaktflächen von Bauteilpositionen eines sich auf dem Chuck befindlichen Wafers mit Nadeln einer sich über dem Chuck befindlichen Nadelkarte in elektrischen Kontakt gebracht werden. Der Prober speichert in einem Vektor SiteCode ab, welche Positionen der Nadelkarte mit zu testenden Bauteilpositionen verbunden sind und gibt das Kommando SoT zum Start des Tests und den SiteCode an der IO-Schnittstelle aus. zusätzlich gibt der Prober an der Schnittstelle Daten den SiteCode aus. Die Ausgabe der Signale SoT und des SiteCodes über die Schnittstelle IO ermöglicht einen schnellen Start des Tests. Das erneute Senden über die Schnittstelle Daten gewährleistet einen sicheren Betrieb, bei dem Übertragungsfehler erkannt werden.
  • In einer weiteren Ausführungsform der Erfindung empfängt der Prober das Signal EoM, woraufhin er den Chuck veranlasst, sich so zu bewegen, dass die Kontaktflächen der Bauteilpositionen von den Nadeln der Nadelkarte getrennt werden. Dies erfolgt üblicherweise durch ein Absenken des Chucks. Anschließend veranlasst der Prober den Chuck sich so zu bewegen, dass die Positionen der Nadelkarte anderen Bauteilpositionen als in den vorherigen Schritten gegenüberliegen. Nachdem der Prober ein Signal EoT empfangen hat, empfängt der Prober ein Binning, das angibt, welche Bauteilpositionen fehlerfrei und welche Bauteilpositionen fehlerhaft sind. Der Prober beginnt somit mit der Seitwärtsbewegung des Chucks, bevor er das Binning empfangen hat und bevor auch die Auswertung der Testergebnisse auf einem Tester erfolgt ist. Damit wird Zeit für das Gesamtverfahren zum Betrieb des Probers eingespart. Der Durchsatz an getesteten Wafern, die mittels des Probers getestet werden, wird somit erhöht.
  • Gemäß der Erfindung wird auch ein Verfahren zum Betrieb eines Testers bereitgestellt, bei dem der Tester einerseits mit Nadeln einer Nadelkarte und andererseits mit einer ersten Schnittstelle Daten und einer zweiten Schnittstelle IO verbunden ist. Bei der Schnittstelle Daten teilt ein Empfänger einem Sender mit, ob er bereit zum Empfang von Daten ist oder ob er Daten empfangen hat. Dagegen empfängt bei der Schnittstelle IO der Empfänger Daten, ohne dass vorher eine Meldung über die Empfangsbereitschaft gesendet wurde und ohne dass der Empfang von Daten bestätigt wird.
  • Bei dem Test empfängt der Tester zunächst die Kommandos SoT und den SiteCode über die Schnittstelle IO. Nach Erhalt dieser Daten berechnet der Tester anhand des SiteCodes, welche Bauteilpositionen zu testen sind. Anschließend startet der Test die zu testenden Bauteilpositionen, indem er Signale an diese sendet und Daten von diesen empfängt. Nach dem Start des Tests empfängt der Tester den SiteCode erneut und zwar über die Schnittstelle Daten. Den SiteCode, die er über die Schnittstelle Daten empfangen hat, vergleicht er mit dem zuerst empfangenden SiteCode. Dadurch wird gewährleistet, dass der Tester möglichst schnell die zu testenden Bauteilpositionen testen kann, und, dass Fehler der Übertragung erkannt werden können.
  • Vorzugsweise wird beim Vorliegen von Abweichungen zwischen den beiden SiteCode die Anlage gestoppt. Es ist in diesem Fall davon auszugehen, dass die Übertragung mittels der Schnittstelle IO fehlerhaft ist und deshalb die Schnittstelle IO repariert werden muss.
  • Die Erfindung betrifft auch ein Computerprogramm, das auf einem Tester oder einem Prober abläuft und den Tester bzw. Prober zum Ausführen eines erfindungsgemäßen Verfahrens veranlasst. Dieses Computerprogramm kann auf einem Speichermedium oder in einem Computerspeicher, bspw. einem RAM, abgelegt sein. Die Erfindung betrifft auch ein Verfahren, bei dem ein solches erfindungsgemäßes Computerprogramm aus einem elektronischen Datennetz, wie bspw. aus dem Internet, auf einen an dieses Datennetz angeschlossenen Tester oder Prober heruntergeladen wird. Außerdem betrifft die Erfindung einen Tester, der ein oben beschriebenes erfindungsgemäßes Verfahren ausführt, sowie einen Prober, der ein solches erfindungsgemäßes Verfahren ausführt.
  • Die Erfindung ist in den Zeichnungen anhand von Ausführungsbeispielen näher veranschaulicht.
  • 1 zeigt eine Testvorrichtung mit einem Tester und Prober, auf dem ein erfindungsgemäßes Verfahren durchgeführt ist.
  • 2 ist ein Diagramm, in dem die Kommunikation zwischen Prober und Tester dargestellt ist.
  • 3 zeigt in einem Diagramm die Zeit, die für die einzelnen Schritte nach 2 benötigt wird.
  • 4 zeigt die Kommunikation zwischen Prober und Tester aus 2 mit mehr Einzelheiten.
  • 5 zeigt die Signalverläufe von zwischen Prober und Tester ausgetauschten Kommandos.
  • 6 zeigt in einer tabellarischen Übersicht die an die Schnittstelle IO angeschlossenen Pins.
  • 7 zeigt tabellarisch die Codierung aller möglichen Positionen einer 8-fachen Nadelkarte.
  • 1 zeigt eine Testvorrichtung 1 mit einem Tester 3 und einem Prober 2, die über eine erste Schnittstelle Daten und eine zweite Schnittstelle IO miteinander verbunden sind. Die Schnittstelle Daten ist eine IEEE-Schnittstelle, wie sie bei Messgeräten üblich ist. Die Schnittstelle IO enthält Messleitungen, die unidirektional entweder vom Tester oder vom Prober verwendet werden. Der entsprechende Empfänger detektiert die Wechsel auf den Pegel. Die Schnittstelle ist hier eine TTL-Schnittstelle.
  • Der Prober verfügt über einen Chuck 4, der sowohl nach oben und unten als auch seitlich in x- und y-Richtung beweglich ist. Die Kommandos zum Bewegen des Chucks 4 werden von dem Prober 2 gegeben. Auf dem Chuck liegt ein Wafer 5, der schon fertig prozessiert ist und somit an seiner Oberseite, die hier die aktive Oberseite ist, eine Vielzahl von Bauteilpositionen aufweist. Diese Bauteilpositionen sind in Reihen x und Spalten y angebracht.
  • Oberhalb des Wafers befindet sich eine Nadelkarte 6, die üblicherweise von einer hier nicht gezeigten Mechanik gehalten wird. An der Nadelkarte befinden sich Nadeln 7 auf der Unterseite. Diese Nadeln 7 sind mit Messleitungen 8, die von der Nadelkarte 6 zu dem Tester 3 verlaufen, verbunden.
  • Soll ein Test durchgeführt werden, wird der Chuck angehoben, sodass die Bauteilpositionen auf der Oberseite des Wafers 5 gegen die Nadeln 7 gedrückt werden. Damit besteht eine formschlüssige und elektrische Verbindung zwischen den Nadeln 7 und Kontaktflächen auf der Oberseite des Wafers 5. Die Nadeln 7 enthalten mehrere Positionen, wobei jede der Positionen genau einer Bauteilposition auf dem Wafer gegenüberliegt und bei angehobenen Chuck mit diesem verbunden ist.
  • Der Tester 3 gibt über die Messleitung 8, die Nadelkarte 6 und die Nadeln 7 Signale an Bauteilpositionen. Dabei werden nicht immer alle Positionen der Nadelkarte 6 verwendet. Steht die Nadelkarte bspw. am Rand des Chips teilweise über den Wafer 5 über, werden die Positionen, die überstehen, bzw. Testrukturen nicht getestet. Diese müssen vielmehr ausgeblendet werden, indem bspw. keine Signale an diese Nadeln gesendet werden. Vor allem müssen Daten, die von diesen Nadeln, denen keine Kontaktflächen gegenüberstehen, ignoriert werden, da diese zu falschen Testergebnissen führen würden.
  • Ein SiteCode gibt an, welche Positionen der Nadelkarte 6 getestet werden, d. h., an welche Signale geschickt und von welchen Daten empfangen wird. Die anderen Positionen werden ausgeblendet. Die Information, welche Positionen der Nadelkarte Bauteilpositionen gegenüberstehen, wird von dem Prober, der auch die Bewegung des Chucks steuert, berechnet und an den Tester ausgegeben. Außerdem teilt der Prober 2 dem Tester 3 mit, wann der Test beginnen kann. Dies ist der Fall, wenn der Chuck 4 angehoben ist.
  • 2 veranschaulicht den zeitlichen Verlauf der Kommunikation zwischen Prober 2 und Tester 3. Zunächst gibt der Prober 2 ein Kommando ZUP (chuck up) an den Chuck 4, damit dieser angehoben wird. Wenn ZUP erfolgt ist, wird das Signal SoT sowie der SiteCode der aktuellen Konfiguration n über die Schnittstelle IO gesendet. Die aktuelle Konfiguration n ergibt sich daraus, welche Bauteilpositionen der Nadelkarte aktuell gegenüber liegen. Die Konfiguration ist durch die Lage des Chucks bezüglich der x-Richtung und der y-Richtung gegeben. Die Konfiguration kann auch als ”test-site” bezeichnet werden.
  • Der Tester empfängt das Signal SoT sowie den SiteCode. Nach dem Decodieren dieser Informationen beginnt er sofort mit dem Test der zu testenden Bauteilpositionen, wobei er je nach SiteCode einige Positionen der Nadelkarte ausblendet.
  • Anschließend sendet der Prober 2 erneut den SiteCode über die Schnittstelle Daten, die hier mit DATA bezeichnet ist. Dabei sendet er nicht nur den aktuellen Sitecode der aktuellen Konfiguration n, sondern auch die Koordinaten x und y der aktuellen Konfiguration n. Diese Koordinaten x und y geben an, welchen Zeilen x und Spalten y sich die Nadelkarte aktuell gegenübersieht.
  • Beim Test werden Signale an die Bauteilpositionen ausgegeben und von den Bauteilpositionen Daten empfangen. Der Vorteil, dass der SiteCode erneut gesandt wird, ist, dass eventuelle Übertragungsfehler beim Senden der SiteCodeMatrix über die Schnittstelle IO erkannt werden. Die Schnittstelle IO enthält keine Sicherungsschicht, mittels der erkannt würde, dass eine Übertragung fehlerhaft ist. Eine solche fehlerhafte Übertragung würde zu fehlerhaften Testergebnissen führen. Deshalb wird der SiteCode erneut gesendet und die Überprüfung, ob die anfänglich gesendete SiteCode richtig war, kann während des Testes und somit außerhalb des kritischen Pfades getestet werden.
  • Andererseits wäre ein Senden der SiteCodeMatrix allein über die Schnittstelle Daten sehr zeitaufwendig, was den Durchsatz an Wafern verringern würde.
  • Über die Schnittstelle Daten werden zusätzlich die Koordinaten x und y angegeben, damit der Tester 3 auch diese Information hat. Mittels des Sitecodes der Konfiguration n weiß er nur, welche Positionen ausgeblendet und welche getestet werden.
  • Nachdem der Tester von allen zu testenden Bauteilpositionen die Daten empfangen hat, sendet er das Signal EoM über die Schnittstelle IO an den Prober 2. Dieser reagiert mit dem Kommando ZDN (Chuck down) zum Absenken des Chucks 4. Anschließend wird der Chuck 4 seitlich zu der nächsten Konfiguration n + 1.
  • Hat der Tester die empfangenen Daten ausgewertet, erstellt er ein Binning, das angibt, welche der getesteten Bauteilpositionen fehlerhaft und welche fehlerfrei sind. Dieses Binning bzgl. der aktuellen Konfiguration n sendet er an den Prober 2, der seinerseits das Binning verwendet, um die Wafermap zu aktualisieren. Nachdem der Prober 2 den Chuck 4 zur nächsten Konfiguration n + 1 bewegt hat und das Binning empfangen hat, gibt er wieder ein Kommando ZUP an den Chuck 4 und beginnt erneut mit dem Senden des SiteCodes, diesmal für die Konfiguration n + 1, sowie des Kommandos SoT an den Tester.
  • Diese Verfahrensschritte werden wiederholt durchgeführt, vorzugsweise bis sämtliche Bauteilpositionen auf dem Wafer getestet sind.
  • 3 zeigt die erforderliche Zeit für das in 2 beschriebene Verfahren. Von dem Kommando ZUP bis zum Start der Bauteilpositionen vergehen 1 bis 2 ms. Bei herkömmlichen Verfahren, bei denen der SiteCode über die Schnittstelle Daten übertragen wird, bedarf es einer Zeit von 10 bis 25 ms. Nach Ablauf des Testens wird eine Stepzeit, die proberabhängig ist und beispielsweise 200 ms beträgt, für die Bewegung des Chucks 4 benötigt. Im Vergleich wird bei herkömmlichen Verfahren, bei denen erst das Binning zum Prober 2 gesendet wird, zusätzlich 50 bis 60 ms benötigt. Somit ergibt sich eine Einsparung von 60 bis 85 ms pro Konfiguration.
  • In 4 ist das verfahren nach 2 mit mehr Einzelheiten dargestellt. Dabei wird in dem oberen Diagramm gezeigt, welche Verfahrensschritte den Prober, in der Mitte, welche Verfahrensschritte die Schnittstellen und unten, welche Verfahrensschritte den Tester betreffen.
  • Für die gezeigte Optimierung der Kommunikation zwischen Tester und Prober durch Parallelisierung zeitintensiver Funktionen (Datenaustausch) ist ein z. T. völlig neues Konzept für die Kommunikation (Schnittstellen bzw. Interfaces, Zeitverläufe bzw. Timing und Datenfluss) erforderlich. Kurz gefasst könnte die Kommunikation folgendermaßen beschrieben werden. Der Prober gibt die Messung mit SoT (IO) frei. Parallel wird der SiteCode, in Form der SiteCodeMatrix, an den Tester übermittelt, welcher nach Übernahme des SiteCodes umgehend die Messung startet. Während des Messvorgangs holt sich das Tester-OS (Testerbetriebssystem) die erforderlichen Daten (TS für Teststart; Koordinaten x und y; SiteCode (n), welcher angibt, ob eine Position der Nadelkarte kontaktiert ist) vom Prober über das DATA-Interface bzw. die Schnittstelle Daten. Der SiteCode (IO) wird mit dem SiteCode (DATA) verglichen. Bei fehlerhaftem Vergleich wird die Anlage gestoppt.
  • Hat der Tester alle physikalischen Tests abgeschlossen, wird das Signal EoM (IO) gesetzt. Der Prober kann nun den Chuck bereits zum nächsten Die, beziehungsweise Konfiguration, bewegen. Sind am Tester auch alle Ergebnisbewertungen durchgeführt, generiert dieser das EoT (IO) bzw. TC (DATA) Signal und sendet das Binning zum Prober (DATA).
  • Hat der Chuck 4 die nächste Konfiguration erreicht und hat der Prober das Binning des vorigen Dies vom Tester erhalten, startet das Verfahren mit einem neuerlichen SoT (= Start of Test) vom Probers 2. Zusätzlich kann auch das Signal TS über die Datenschnittstelle gesendet werden, damit diese vom Tester auch mit dem Signal SoT verglichen werden kann.
  • Gleichfalls ist es möglich, dass das Signal TC (= TestComplete) über die Schnittstelle Daten gesendet wird. Dies kann entweder zum Vergleich mit dem Signal EoT oder anstelle des Signals EoT erfolgen, da dieses Kommando in den meisten Fällen nicht im zeitkritischen Pfad liegt.
  • 5 zeigt den Zeitverlauf der zwischen Tester 3, Prober 2 und Chuck 4 ausgetauschten Signale über der Zeit. Vor dem Absetzen des Kommandos SoT muss der Pegel für das Kommando ”Prober MOV”, das die seitliche Bewegung des Chucks kontrolliert, gleich Null sein. Das Verfahren beginnt mit der steigenden Flanke des Signals SoT, das über die Schnittstelle IO übertragen wird. Gleichzeitig wird der SiteCode über die Schnittstelle IO übertragen. Der Tester 3 reagiert auf diese Kommandos mit dem Ausgeben eines Nullpegels auf der Leitung des Signals EoM.
  • Nach dem Ende der Messung sendet der Tester 3 eine steigende Flanke auf dem Signal EoM. Daraufhin wird das Signal Prober MOV auf Eins gesetzt, damit der Chuck sich seitlich bewegt. Nachdem der Tester seine Auswertungen durchgeführt hat, setzt er das Signal EoT auf Eins und überträgt das Binning, das in der 5 als BinArray bezeichnet wird. Zum Schluss wird das Signal Prober MOV wieder auf Null gesenkt, wonach die Verfahrensschritte erneut durchgeführt werden.
  • 6 zeigt die Definitionen der physikalischen Leitungsverbindungen für die Schnittstelle IO zwischen dem Tester 3 und dem Prober 2. Diese sind getrennt auf der linken Seite für den Tester und auf der rechten Seite für den Prober angegeben. In der linken Spalte der linken Tabelle Tester sind die Nummern der Pins angegeben. In der mittleren Spalte findet sich die Bezeichnung der Pins und in der rechten Spalte sind die Definitionen angegeben. Die Pins sind entweder Spannungsversorgungen oder unidirektional getriebene Signalleitungen. Dabei gibt der Großbuchstabe O an, dass es sich um einen Ausgang und der Großbuchstabe I an, dass es sich um einen Eingang handelt. Die ersten sieben Pins können für die Ausgabe des Binnings verwendet werden. Im Fall, dass das Binning über die Schnittstelle Daten übertragen wird, werden diese Pins allerdings nicht gebraucht.
  • Über den Pin 23 wird das Signal EoT (End of Test) und über den Pin 26 das Signal EoM (End of Messurement) von dem Tester gesendet. Die Pins 29 bis 23 dienen zum Empfang des SiteCodes.
  • Die Pins 35 bis 40 dienen zum Anschluss an externe Spannungsversorgungen. Der Pin 67 dient zum Empfang des Signals SoT und der Pin 68 wird nicht verwendet.
  • In der rechten Tabelle ist die Pinbelegung für die Schnittstelle IO am Prober angegeben. Die Pins 2, 21, 20, 1 und 3 können zum Empfang des Binnings verwendet werden. Der Pin 23 für das Signal EoT (End of Test) wird verwendet, falls dieses Signal nicht über die Schnittstelle Daten übertragen wird. Der Pin 22 dient zum Empfang des Signals EoM (End of Messurement), die Pins 9, 27, 8, 26 für den SiteCode. Der Pin 7 wird nicht verwendet. Die Pins 12, 13, 5 und 24 werden zum Anschluss an Spannungsversorgungen verwendet. Der Pin 10 wird nicht benutzt. Pin 25 dient zum Senden des Signals SoT und der Pin 4 zum Empfang eines Interlocks.
  • 7 zeigt den SiteCode für alle möglichen Positionen einer 8-fach Nadelkarte. Die Codierung ist so optimiert, dass eine minimale Anzahl von Signalen ausgegeben werden muss.
  • Die Positionen der Nadelkarte sind unter der Tabelle veranschaulicht. Die Positionen, auch Sites genannt, liegen in einer Reihe und sind von Null bis Sieben durchnummeriert. Die Codierung geht davon aus, dass zumindestens die Position Null oder die Position Sieben gemessen wird. Die zulässigen Kombinationen sind in der Tabelle gezeigt. Dabei werden in den möglichen Kombinationen A bis P angegeben, welche Positionen zu messen sind.
  • Die zu messenden Positionen liegen stets nebeneinander, wobei keine Lücke zwischen zu messenden Positionen steht bzw. wobei keine Unstetigkeit auftritt. Ist in der Tabelle ein x angekreuzt, bedeutet es, dass diese Position gemessen wird, ist ein o eingetragen, wird diese Position nicht gemessen und beim Test ausgeblendet. Das x wird auch als SiteOn und das o als SiteOff bezeichnet.
  • In der rechten Seite ist die SiteCode angegeben. Dabei gibt es vier Ausgangssignale Out1, Out2, Out3 und Out4, die über TTL-Signale ausgegeben werden. Null bezeichnet hier einen niedrigen Pegel und Eins den hohen Pegel des TTL-Signals. In der Konfiguration A ist keine der Positionen Null bis Acht kontaktiert. Diese Kombination wird mit 0000 codiert. Wenn nur die Bauteilpositionen 0 und 1 gemessen werden, wird dies mit 0010 kodiert. Handelt es sich um die Bauteilpositionen 0, 1 und 2, ergibt sich der SiteCode 0011. Das Messen der Bauteilpositionen 6 und 7 ist mit 1110 kodiert.
  • Nicht gültige Kombinationen wären z. B., dass die Position Null, die Position Zwei und die Position Drei kontaktiert und die anderen nicht kontaktiert werden. Eine solche Unstetigkeit wäre nicht gültig.
  • Bei acht Positionen gibt es 15 mögliche Kombinationen. Zur Codierung dieser Positionen werden ceil(log2 15) = 4 benötigt. ceil ist dabei eine Funktion, die gleich ihrem Argument ist, falls ihr Argument ganzzahlig und ansonsten die nächstgrößere ganze Zahl größer als ihr Argument ist.
  • Die Nadelkarte liegt also immer auf einer Spalte bzw. auf dem Teil einer Spalte des Wafers auf.
  • Zusammenfassend lässt sich sagen, dass der Testablauf und der interne Datentransfer für Testzellen optimiert wurde. Anstelle eines seriellen Ablaufs vom physikalischen Testen, Steppen und Datentransfer zwischen Tester und Prober, bei dem es zu einem Zeitverlust durch unnötige Nebenzeiten kommt, wurde der Testablauf parallelisiert. Zusätzlich wurde der Datentransfer zwischen Tester und Prober optimiert. Ein EoM-Signal wurde eingeführt, eine besondere Matrix für die Konfiguration der SiteCodes für die Multidiemessung (Parallelmessung) wurde bereitgestellt. Der Transfer des SiteCodes erfolgt über die Schnittstelle IO. Dadurch werden die Nebenzeiten eliminiert bzw. auf ein Minimum reduziert. Das physikalische Testen, das Steppen und der Datentransfer wird optimiert und läuft teilweise zeitgleich ab.
  • Bezugszeichenliste
  • 1
    Testvorrichtung
    2
    Prober
    3
    Tester
    4
    Chuck
    5
    Wafer
    6
    Nadelkarte
    7
    Nadeln
    8
    Messleitung

Claims (22)

  1. Verfahren zum Testen eines Wafers unter Verwendung einer Testvorrichtung (1), die einen Tester (3), eine Nadelkarte (6) und einen Prober (2) mit einem Chuck (4) aufweist, wobei – der Wafer (5) auf dem beweglich angebrachten Chuck (4) aufliegt und auf einer aktiven Oberseite eine Vielzahl von in Zeilen x und Spalten y angeordneten Bauteilpositionen enthält, wobei die Bauteilpositionen jeweils Kontaktflächen auf der aktiven Oberseite aufweisen, – der Prober (2) die Bewegung des Chucks (4) steuert und eine Speicher Wafermap enthält, in die eingetragen wird, welche Bauteilpositionen fehlerhaft und welche fehlerfrei sind, – die Nadelkarte (6) oberhalb der aktiven Oberseite des Wafers (5) angebracht ist, wobei die Nadelkarte (6) eine Vielzahl von Positionen enthält, wobei jede Position eine Vielzahl von Nadeln (7) zum Verbinden mit Kontaktflächen einer der Bauteilpositionen aufweist, – der Tester (3) einerseits mit den Nadeln (7) der Nadelkarte (6) verbunden ist und andererseits über eine erste Schnittstelle Daten und über eine zweite Schnittstelle IO mit dem Prober (2) verbunden ist, wobei bei der Schnittstelle Daten ein Empfänger dem Sender die Bereitschaft zum Empfang von Daten oder den Empfang von Daten mitteilt und bei der Schnittstelle IO ein Empfänger Daten ohne Meldung der Empfangsbereitschaft und ohne Empfangsbestätigung empfängt, und mit folgenden Verfahrensschritten: a) der Prober (2) veranlasst den Chuck (4), sich so zu bewegen, dass die Nadeln (7) der Nadelkarte (6) sich in elektrischem Kontakt mit den Kontaktflächen der Bauteilpositionen befinden, b) der Prober (2) speichert in einem Vektor SiteCode ab, welche Positionen der Nadelkarte (6) mit zu testenden Bauteilpositionen verbunden sind, c) der Prober (2) gibt ein Signal SoT und den SiteCode an den Tester (3) über die Schnittstelle IO aus, d) nach Erhalt der in Schritt c) empfangenen Daten berechnet der Tester (3), welche Bauteilpositionen zu testen sind und startet den Test der zu testenden Bauteilpositionen durch Senden von Signalen an die zu testenden Bauteilpositionen und durch Empfangen von Daten von den zu testenden Bauteilpositionen, e) nach Erhalt der in Schritt d) erhaltenen Daten empfängt der Tester vom Prober den SiteCode über die Schnittstelle Daten und vergleicht diese mit dem in Schritt c) empfangenen SiteCode.
  2. Verfahren zum Testen eines Wafers nach Anspruch 1 mit folgenden Verfahrensschritten: f) nachdem der Tester (3) Daten von den zu testenden Bauteilpositionen empfangen hat, sendet er ein Signal EoM über die Schnittstelle IO an den Prober, g) der Prober (2) veranlasst nach Erhalt des EoM-Signals den Chuck (4), sich so zu bewegen, dass die Kontaktflächen von den Nadeln (7) getrennt werden, h) der Prober (2) veranlasst den Chuck (4) sich so zu bewegen, dass die Nadeln (7) der Nadelkarte (6) anderen Bauteilpositionen gegenüberliegen als in Schritt b), i) der Tester (3) wertet die empfangenen Daten aus und erstellt ein Binning, das angibt, welche getesteten Bauteilpositionen fehlerfrei und welche fehlerhaft sind, j) nach Schritt i) sendet der Tester (3) ein Signal EoT und anschließend das berechnete Binning an den Prober (2), k) nachdem der Prober (2) das Signal EoT empfangen hat, empfängt der Prober (2) das Binning.
  3. Verfahren nach Anspruch 2, bei dem nach Schritt k) die Schritte a) bis k) mehrfach wiederholt ausgeführt werden.
  4. Verfahren nach einem der Ansprüche 2 bis 3, bei dem in Schritt j) das Signal EoT über die Schnittstelle IO gesendet wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem während des Schritts e) vom Prober (2) an den Tester (3) das Kommando Teststart und die Information über die Spalten x und Zeilen y, die der Nadelkarte (6) gegenüberliegen, über die Schnittstelle Daten gesendet werden.
  6. Verfahren nach einem der Ansprüche 1 bis 5, bei dem die Schnittstelle Daten eine IEEE-488 oder TCP/IP Schnittstelle ist.
  7. Verfahren nach einem der Ansprüche 1 bis 6, bei dem die Schnittstelle IO eine TTL-Schnittstelle ist.
  8. Verfahren nach einem der Ansprüche 1 bis 7, bei dem in Schritt c) der Prober (2) gleichzeitig die Signale SoT- und Sitecode sendet.
  9. Verfahren nach einem der Ansprüche 1 bis 8, bei dem in Schritt c) die Signale SoT und Sitcode in Form von Pulsen, deren Länge einstellbar ist, gesendet werden.
  10. Verfahren nach einem der Ansprüche 1 bis 9, bei dem die N Positionen der Nadelkarte in einer Reihe liegen und die Positionen, die kontaktiert werden, nebeneinander liegen und zumindest eine der zu kontaktierenden Positionen am Rand liegt, und die Kodierung der kontaktierten Positionen mit ceil(log2 N)Bits erfolgt, wobei die Funktion ceil (x) gleich x ist, falls x ganzzahlig ist, und ansonsten die nächst größere ganze Zahl größer x ist.
  11. Verfahren nach einem der Ansprüche 2 bis 9, bei dem in Schritt j) das Binning über die Schnittstelle I/O übertragen wird.
  12. Verfahren zum Betrieb eines Probers, bei dem der Prober mit einer ersten Schnittstelle Daten und mit einer zweiten Schnittstelle IO verbunden ist, wobei bei der Schnittstelle Daten ein Empfänger die Bereitschaft zum Empfang von Daten oder dem Empfang von Daten dem Sender mitteilt und bei der Schnittstelle IO ein Empfänger Daten ohne Meldung der Empfangsbereitschaft und ohne Empfangsbestätigung empfängt, und der Prober Anschlüsse zur Steuerung der Bewegung des Chucks und einen Speicher Wafermap, in den eingetragen wird, welche Bauteilpositionen fehlerhaft und welche fehlerfrei sind, enthält, wobei oberhalb des Chucks (4) eine Nadelkarte (6) angebracht ist, wobei die Nadelkarte (6) eine Vielzahl N von Positionen enthält und jede Position eine Vielzahl von Nadeln (7) zum Verbinden mit Kontaktflächen einer der Bauteilpositionen, die sich auf einem Chuck (4) befindlichen Wafer (5) befinden, aufweist, und das Verfahren folgende Schritte enthält: a) der Prober veranlasst den Chuck (4), sich so zu bewegen, dass Kontaktflächen von Bauteilpositionen eines sich auf dem Chuck (4) befindlichen Wafers (5) mit Nadeln (7) einer sich über dem Chuck (4) befindlichen Nadelkarte (6) in elektrischen Kontakt gebracht werden, b) der Prober (2) speichert einen SiteCode ab, der angibt, welche Positionen der Nadelkarte (6) mit zu testenden Bauteilpositionen verbunden sind, c) der Prober (2) gibt ein Signal SoT zum Start eines Tests und die SiteCode an der Schnittstelle IO aus, d) der Prober (2) gibt den SiteCode an die Schnittstelle Daten aus.
  13. Verfahren nach Anspruch 12, das folgende Schritte aufweist: e) der Prober (2) empfängt das Signal EoM und veranlasst danach den Chuck (4), sich so zu bewegen, dass die Kontaktflächen von den Nadeln (7) getrennt werden, f) der Prober (2) veranlasst den Chuck (4) sich so zu bewegen, dass die Positionen der Nadelkarte (6) anderen Bauteilpositionen gegenüberliegen als in Schritt b), g) nachdem der Prober (2) das Signal ET empfangen hat, empfängt der Prober (2) das Binning, das angibt, welche getesteten Bauteilpositionen fehlerfrei und welche fehlerhaft sind.
  14. Verfahren nach einem der Ansprüche 12 bis 13, bei dem die Schnittstelle Daten eine IEEE-488 oder TCP/IP-Schnittstelle ist.
  15. Verfahren nach einem der Ansprüche 12 bis 14, bei dem die Schnittstelle IO eine TTL-Schnittstelle ist.
  16. Verfahren zum Betrieb eines Testers, wobei der Tester (3) einerseits mit den Nadeln (7) einer Nadelkarte (6) verbunden ist und andererseits mit einer ersten Schnittstelle Daten und einer zweiten Schnittstelle IO verbunden ist, wobei bei der Schnittstelle Daten ein Empfänger die Bereitschaft zum Empfang von Daten oder den Empfang von Daten dem Sender mitteilt und bei der Schnittstelle IO der Empfänger Daten ohne Meldung der Empfangsbereitschaft und ohne Empfangsbestätigung empfängt, und wobei folgenden Verfahrensschritten durchgeführt werden: a) der Tester (3) empfängt die Kommandos SoT und einen SiteCode über die IO-Schnittstelle, b) nach Erhalt der in Schritt a) empfangenen Daten berechnet der Tester (3) anhand des SiteCodes, welche Bauteilpositionen zu testen sind, und startet den Test der zu testenden Bauteilpositionen durch Senden von Kommandos an die zu testenden Bauteilpositionen und durch Empfang von Daten von den zu testenden Bauteilpositionen, c) nach Start des Tests in Schritt b) empfängt der Tester (3) den SiteCode über die Schnittstelle Daten und vergleicht diesen mit dem in Schritt b) empfangenen SiteCode.
  17. Verfahren nach Anspruch 16, das die folgenden Schritte aufweist: d) nachdem der Tester (3) die Daten von den zu testenden Bauteilpositionen empfangen hat, sendet er ein Signal EoM an den Prober (2), e) der Tester (3) wertet die in Schritt c) erhaltenden Daten aus und erstellt ein Binning, das angibt, welche getesteten Bauteilpositionen fehlerfrei und welche fehlerhaft sind, f) der Tester (3) sendet über die Schnittstelle IO ein Signal EoT und anschließend das Binning über einer der beiden Schnittstellen IO und Daten.
  18. Verfahren nach Anspruch 17, bei dem nach Schritt f) die Schritte a) bis f) mehrfach wiederholt ausgeführt werden.
  19. Verfahren nach einem der Ansprüche 16 bis 18, bei dem die Schnittstelle Daten eine IEEE-488 oder TCP/IP-Schnittstelle ist.
  20. Verfahren nach einem der Ansprüche 16 bis 19, bei dem die Schnittstelle IO eine TTL-Schnittstelle ist.
  21. Tester zum Testen von Bauteilpositionen auf einem Wafer (5), der ein Computerprogramm aufweist, das den Tester zum Ausführen eines Verfahrens nach einem der Ansprüche 16 bis 19 veranlasst.
  22. Prober, der ein Computerprogramm aufweist, das den Prober zum Ausführen eines Verfahrens nach einem der Ansprüche 12 bis 15 veranlasst.
DE102006011366.7A 2006-03-09 2006-03-09 Verfahren zum Zeit sparenden Testen von Bauteilpositionen auf einem Wafer, Tester und Prober Active DE102006011366B8 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102006011366.7A DE102006011366B8 (de) 2006-03-09 2006-03-09 Verfahren zum Zeit sparenden Testen von Bauteilpositionen auf einem Wafer, Tester und Prober

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006011366.7A DE102006011366B8 (de) 2006-03-09 2006-03-09 Verfahren zum Zeit sparenden Testen von Bauteilpositionen auf einem Wafer, Tester und Prober

Publications (3)

Publication Number Publication Date
DE102006011366A1 DE102006011366A1 (de) 2007-09-13
DE102006011366B4 true DE102006011366B4 (de) 2017-06-01
DE102006011366B8 DE102006011366B8 (de) 2017-09-14

Family

ID=38336095

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006011366.7A Active DE102006011366B8 (de) 2006-03-09 2006-03-09 Verfahren zum Zeit sparenden Testen von Bauteilpositionen auf einem Wafer, Tester und Prober

Country Status (1)

Country Link
DE (1) DE102006011366B8 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10649022B2 (en) * 2017-03-03 2020-05-12 Aehr Test Systems Electronics tester

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6505138B1 (en) * 1999-10-28 2003-01-07 Credence Systems Corporation Function-based control interface for integrated circuit tester prober and handler devices
US20040162682A1 (en) * 2003-01-28 2004-08-19 Texas Instruments Incorporated Method and apparatus for performing multi-site integrated circuit device testing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6505138B1 (en) * 1999-10-28 2003-01-07 Credence Systems Corporation Function-based control interface for integrated circuit tester prober and handler devices
US20040162682A1 (en) * 2003-01-28 2004-08-19 Texas Instruments Incorporated Method and apparatus for performing multi-site integrated circuit device testing

Also Published As

Publication number Publication date
DE102006011366B8 (de) 2017-09-14
DE102006011366A1 (de) 2007-09-13

Similar Documents

Publication Publication Date Title
DE4243910C2 (de) Aufgeteiltes Boundary-Scan-Testen zum Vermindern des durch Testen hervorgerufenen Schadens
DE2319011C2 (de) Verfahren zum Prüfen eines Leiternetzes auf einem isolierenden Substrat und Anordnung zur Durchführung des Verfahrens
DE19750173C2 (de) IC-Testvorrichtung
DE102017120447A1 (de) Halbleitervorrichtung, Verfahren zum Betreiben der Halbleitervorrichtung und ein System, das diese beinhaltet
DE3702408C2 (de)
DE1524175A1 (de) Pruefeinrichtung in elektronischen Datenverarbeitungsanlagen
DE2639323A1 (de) System zur fehleranalysierung bei gedruckten schaltungsplatinen
DE102011087272A1 (de) Halbleiterherstellungs- und -prüfverfahren, Prüfvorrichtung und Prüfsystem
DE10339940A1 (de) System und Verfahren zum heterogenen Mehrstellentesten
WO2013186171A1 (de) Teststation für tragbare gasmessgeräte
DE102010012904A1 (de) Systeme zum Testen von Verbindungen zwischen Chips
DE1574598C3 (de) Steuereinrichtung für Fernmelde-, insbesondere Fernsprechvermittlungsanlagen
DE102006011706B4 (de) Halbleiter-Bauelement, sowie Halbleiter-Bauelement-Test-Verfahren
DE102006011366B4 (de) Verfahren zum Zeit sparenden Testen von Bauteilpositionen auf einem Wafer, Tester und Prober
DE102008046397A1 (de) Verifizierung auf Basis von Transaktionen eines Systems auf einem Chip auf Systemebene durch Übersetzen von Transaktionen in Maschinencodierung
DE3219900A1 (de) Rechnerschnittstelle
DE19912417A1 (de) IC-Testgerät
DE2106163A1 (de) Verfahren zum Prüfen von Einheiten eines programmgesteuerten Verarbeitungssystems
DE102004051130A1 (de) Verfahren und Automatisierungssystem zum Bedienen und/oder Beobachten mindestens eines Feldgerätes
EP1099952B1 (de) Schaltungszelle mit eingebauter Selbsttestfunktion und Verfahren zum Testen hierfür
DE102004043050A1 (de) Loop-back-Verfahren zur Vermessung des Interface-Timings von Halbleitervorrichtungen mit Hilfe von Signaturen und/oder Paritätsverfahren
DE10243603B4 (de) Verfahren zur Verwendung beim Trimmen, Halbleiter-Bauelement-Test-Gerät zum Durchführen des Verfahrens und Halbleiter-Bauelement-Test-System
DE102020209171B4 (de) Verfahren und System zum Überwachen eines drahtlosen Kommunikationsnetzwerkes
DE10114291C1 (de) Verfahren zum Überprüfen von lösbaren Kontakten an einer Mehrzahl von integrierten Halbleiterbausteinen auf einem Wafer
EP1394559A1 (de) Verfahren und Anordnung zur Erkennung und Behebung von Leitungsdefekten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R082 Change of representative
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R020 Patent grant now final
R082 Change of representative