DE102006003582A1 - Ätzung für einen eingesenkten Kragen bei der Bildung eines Fensters für einen vergrabenen Anschlussstreifen ohne Poly2 - Google Patents

Ätzung für einen eingesenkten Kragen bei der Bildung eines Fensters für einen vergrabenen Anschlussstreifen ohne Poly2 Download PDF

Info

Publication number
DE102006003582A1
DE102006003582A1 DE102006003582A DE102006003582A DE102006003582A1 DE 102006003582 A1 DE102006003582 A1 DE 102006003582A1 DE 102006003582 A DE102006003582 A DE 102006003582A DE 102006003582 A DE102006003582 A DE 102006003582A DE 102006003582 A1 DE102006003582 A1 DE 102006003582A1
Authority
DE
Germany
Prior art keywords
trench
polysilicon layer
wall
layer
collar material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102006003582A
Other languages
English (en)
Inventor
Debra Arnold
Jonathan Philip Davis
Robert Fuller
Min-Soo Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Richmond LP
Original Assignee
Infineon Technologies Richmond LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Richmond LP filed Critical Infineon Technologies Richmond LP
Publication of DE102006003582A1 publication Critical patent/DE102006003582A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/038Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0385Making a connection between the transistor and the capacitor, e.g. buried strap

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Ein Verfahren zum Herstellen eines Grabenkondensators mit einem reduzierten Widerstand in einem Fenster für einen vergrabenen Anschlussstreifen zur Verwendung in einer Speicherschaltung, wie z. B. einer Schreib-/Lesespeicherschaltung, kann realisiert werden unter Reduzierung der Anzahl von abgeschiedenen Polysiliziumschichten. Das Verfahren enthält die Abscheidung eines Kragenmaterials gefolgt von einer Trockenätzung des Kragenmaterials. Das Kragenmaterial wird weggeätzt aus dem oberen Bereich unter Zurücklassen einer Schicht des Kragenmaterials auf der Wand des Grabens zwischen der Oberfläche der ersten Polysiliziumschicht, welche den Boden des Grabens füllt, und dem oberen Bereich, wo das Kragenmaterial entfernt wurde. die zweite Polysiliziumschicht kann abgeschieden werden, nachdem das Kragenmaterial geätzt worden ist, um einen Kontakt mit weiteren Vorrichtungen zu bilden.

Description

  • Hintergrund
  • 1. Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen von Grabenkondensatoren für Speicherschaltungen in Halbleitersubstraten, und insbesondere die Herstellung von Grabenkondensatoren mit verbesserten Leitfähigkeiten im Fenster des vergrabenen Anschlussstreifens.
  • 2. Hintergrundinformation
  • Dynamische Schreib-/Lesespeichervorrichtungen ("DRAM") sind wichtige Bestandteile in einem Computersystem. Sehr wenige Computersysteme können ohne einen DRAM-Speicher arbeiten, und mit zunehmendem Speicherbedarf ist die Größe der Speicherzellen gesunken, um mehr Speicherzellen in einem vorgegebenen Bereich auf einem Wafer zu platzieren. Eine der Techniken zum Erzielen höherer Dichten ist die Verwendung von Grabenkondensatoren.
  • Grabenkondensatoren wurden entwickelt als Möglichkeit zum Erhöhen der Kapazität ohne Verwendung des wertvollen Oberflächenbereichs, der sonst von Oberflächenkondensatoren belegt werden würde. Grabenkondensatoren ermöglichen eine Vergrößerung des Bereichs eines Kondensators durch Verwendung der Oberfläche der Grabenwände, welche in dem Substrat gebildet werden. Der für einen Grabenkondensator verfügbare Bereich kann von der Tiefe des Grabens und von den verfügbaren Werkzeugen zum Verarbeiten der Materialien, welche in diesen Tiefen verwendet werden können, abhängen.
  • Die folgende Gleichung zeigt die Beziehung zwischen Fläche und Kapazität eines Kondensators: C = ε A/t (1)wobei ε die Dielektrizitätskonstante des Isolators zwischen den Platten des Kondensators ist, t die Dicke des als Dielektrikum dienenden Isolationsmaterials ist und A die Fläche des Kondensators ist. Da der Grabenkondensator im Substrat gebildet werden kann, können die Wände des Grabens zur Bildung einer der Platten des Kondensators verwendet werden. Somit bietet der Graben die benötigte Fläche zum Bilden des Kondensators, um wertvolle Fläche auf der Oberseite des Substrats oder Wafers für zusätzliche Schaltungselemente zu bewahren.
  • Wenn sich die Design-Regel für die Linienbreite 110 nm annähert, ist es wichtig, dass der Prozess nicht die designmäßigen elektrischen Charakteristika der Vorrichtungen beeinflusst. Dies gilt insbesondere für die Materialien, welche die verschiedenen Vorrichtungen bilden. Wenn die Vorrichtungen kleiner werden, kann jeglicher Fehler in dem Material katastrophale Folgen für die Vorrichtung oder die Gesamtschaltung bewirken. Deshalb wird erwartet, dass das Polysilizium, welches den Graben füllt, eine gute Leitfähigkeitscharakteristik aufweist. Beim momentanen Design eines Fensters für einen vergrabenen Anschlussstreifen ("BEST") kann es drei oder mehr Ebenen von Polysilizium geben, wenn der Prozess zum Bilden des Grabenkondensators voranschreitet. Jede Polysiliziumschicht, welche den Graben füllt, kann als Opfermaterial verwendet werden, welches andere Bereiche der Vorrichtung während der Bildung schützt.
  • Eine nachfolgende Polysiliziumschicht, welche gebildet wird, etabliert eine Grenzfläche zur unterliegenden Schicht. Die Grenzfläche zwischen den Schichten kann Defekte aufweisen. In manchen Fällen kann die unterliegende Schicht ein dünnes na türliches Oxid bilden, wenn sie mit Sauerstoff oder mit anderen in der Luft befindlichen Materialien und Chemikalien reagiert. Die Kombination der Defekte und des natürlichen Oxids an der Grenzfläche bewirkt gemeinsam die Erhöhung des elektrischen Widerstands des Materials, wenn eine nachfolgende Schicht abgeschieden wird. Obwohl die Grenzfläche sehr dünn ist, spielt die Grenzfläche eine größere Rolle beim Schaltungswiderstand der Speicherschaltung, wenn die Dimensionen der Vorrichtungen reduziert werden, da der Prozentsatz der Grenzfläche bezüglich der Menge des Gesamtmaterials steigt.
  • Deshalb ist es vorteilhaft, die Anzahl von Grenzflächen zu reduzieren und einen guten Leitungsweg in der Verbindung zum Grabenkondensator zu schaffen. Wenn sich das Oxid auf den Polysiliziumschicht-Grenzflächen in dem Grabenkondensator bildet, zeigt das Material einen erhöhten Widerstand. Das resultierende Oxid kann, obwohl es dünn ist, katastrophale Resultate in den Materialien bewirken, welche von den 110 nm Design-Regeln ausgehalten werden müssen. Solch ein Oxid wird ein Hauptprozentanteil des leitfähigen Materials und kann den Widerstand der Verbindungen zu den Grabenkondensatoren erhöhen, um somit die Zugriffszeit der Gesamtspeicherschaltung zu reduzieren. Deshalb gibt es eine Notwendigkeit zur Modifikation des Prozesses und zur Reduzierung der Anzahl von Polysiliziumschichten, welche Grenzflächen aufweisen, an denen sich Oxide und Defekte bilden können.
  • Kurze Zusammenfassung
  • Die hierin offenbarten Ausführungsformen schaffen ein verbessertes Verfahren zum Bilden eines Grabenkondensators, welches eine Polysilizium-Opferschicht sowie eine Grenzfläche im Grabenkondensator eliminieren kann. Insbesondere findet das Verfahren Anwendung bei Schreib-/Lesespeicherschaltungen (DRAM), welche die Zellarchitektur mit einem vergrabenen Anschlussstreifen (BEST) verwenden. Das Verfahren bietet ein alterna tives Ätzverfahren, welches eine Kragenoxidschicht von der Oberseite des Grabenkondensators entfernt und die Schicht eliminiert, die üblicherweise als Poly2-Schicht bezeichnet wird.
  • Bei einer Ausführungsform enthält das Verfahren zum Bilden des Grabenkondensators das Bilden des Grabens im Substrat. Bei der Bildung des Grabens wird die Wand des Grabens mit einem Arsensilicatglas bedeckt, um die Oberfläche des Grabens während einer Eintreibediffusion stark leitfähig zu machen. Diese stark leitfähige Schicht kann einen Knoten zum Bilden der ersten Platte des Grabenkondensators bilden. Wenn der Knoten einmal gebildet ist, kann das Knotennitrid auf den Wänden des Grabens abgeschieden werden, um das Dielektrikum des Kondensators zu bilden. Ein Füllmaterial, Polysilizium, wird auf dem Wafer abgeschieden, um den Graben mit Polysilizium zu füllen. Das Polysilizium kann dotiert werden, um eine hohe Leitfähigkeit aufzuweisen, so dass das Polysilizium die zweite Platte des Grabenkondensators bildet. Das Polysilizium kann durch einen chemischen Dampfabscheidungsprozess (CVD) abgeschieden werden.
  • Wenn das Polysilizium abgeschieden ist, kann es geätzt werden, so dass eine Einsenkung in der Polysiliziumschicht, welche den Graben füllt, gebildet ist. Das Polysilizium, welches auf der Oberfläche des Wafers abgeschieden worden war, kann während des Ätzprozesses entfernt werden. Die Einsenkung, welche durch Entfernen des Polysiliziums in dem Graben gebildet wird, legt das Nitrid auf der wand des Grabens frei. Das freigelegte Nitrid wird entfernt, und das restliche Polysilizium in dem Graben bildet eine Maske zum Schützen des Nitrids, welches das Dielektrikum für den Kondensator aufgrund des Ätzprozesses werden wird.
  • Wenn das ungewollte Nitrid von der Wand des Grabens entfernt ist, kann ein Kragen oder Kragenmaterial innerhalb der Einsenkung des Grabens und über der Oberfläche des Wafers unter Verwendung eines weiteren CVD-Prozesses abgeschieden werden. Das Kragenmaterial kann aus einem Siliziumoxid gebildet werden, das in dem CVD-Prozess abgeschieden wird. Das Überschussoxid kann unter Verwendung eines reaktiven Ionenätzprozesses oder eines anderen äquivalenten Trockenätzprozesses, der in der Lage ist, das Oxid von der Oberfläche des Wafers zu entfernen, weggeätzt werden. Das Oxid kann von der Grabenwandoberfläche bis zu einer Tiefe von etwa 200 nm von der Oberfläche des Wafers entfernt werden. Unterhalb dieses Pegels bleibt der Kragen an der Wand. Eine weitere Nitridschicht, das Nitrid für den vergrabenen Anschlussstreifen kann auf der Wand des Grabens abgeschieden werden, wo das Überschussoxid entfernt worden ist.
  • Nach dem Entfernen des Überschusskragenmaterials kann die Ausnehmung des Kragens nunmehr mit einer weiteren Schicht aus Polysilizium wiederaufgefüllt werden, wobei das Polysilizium das Kragenoxid überdeckt und Kontakt mit der zweiten Platte des Grabenkondensators bildet. Weiterer Kontakt zu dieser Polysiliziumschicht kann zu einer späteren Zeit gebildet werden, um den Grabenkondensator mit der Vorrichtung oder den Vorrichtungen innerhalb der Speicherzelle zu verbinden. Standardprozesse können verwendet werden zum Bilden der Schaltvorrichtungen und zum Schaffen des elektrischen Kontakts mit dem Grabenkondensator während nachfolgender Prozesse.
  • Kurzbeschreibung der Zeichnungen
  • Die Anmeldung kann besser verstanden werden unter Bezugnahme auf die folgenden Zeichnungen und deren Beschreibung. Die Komponenten in den Figuren sind nicht notwendigerweise skaliert, wobei anstattdessen die Betonung auf der Illustration der Grundlagen der Erfindung liegt. Weiterhin bezeichnen in den Figuren gleiche Bezugszeichen entsprechende Teile in verschiedenen Ansichten.
  • 1 ist ein Diagramm eines Grabenkondensators.
  • 2 ist ein Verfahrensablaufdiagramm zum Bilden eines Grabenkondensators.
  • 3 ist ein Diagramm des Grabens mit dem Knoten.
  • 4 ist ein Diagramm eines Grabens mit dem Knotennitrid.
  • 5 ist ein Diagramm zum Zeigen der Einsenkung, nachdem die erste Polysiliziumschicht geätzt ist.
  • 6 ist ein Diagramm eines Grabenkondensators zum Zeigen des geätzten Kragens.
  • 7 ist ein Diagramm eines Grabenkondensators mit der zweiten Polysiliziumfüllung.
  • Detaillierte Beschreibung der Zeichnungen und der gegenwärtig bevorzugten Ausführungsformen
  • Ein Grabenkondensator 100, welcher eine Grenzfläche mit einem Fenster 101 für einen vergrabenen Anschlussstreifen ("BEST") bildet, ist in 1 gezeigt. 1 ist eine teilweise Querschnittsansicht eines Halbleiterwafers oder Substrats 110 zum Zeigen einer Speicherzelle, welche den Grabenkondensator 100 als Ladungsspeicherelement verwendet. Der Grabenkondensator 100 wird gebildet unter Verwendung eines Verfahrens, bei dem der Kondensator 100 verbesserte RC-Zeitkonstanten aufgrund des reduzierten Widerstands in der Architektur des BEST-Fensters 102 aufweisen kann. Bei dem Stand der Technik wird ein BEST-Fenster 102 unter Verwendung einer Dreifach-Polysilizium-Abscheidungstechnik gebildet. Die zweite Schicht oder die "Poly2-Schicht" dient als Opferschicht in dem Dreischichtprozess. Der neue Prozess eliminiert die "Poly2-Schicht". Stattdessen wird der Grabenkondensator 100 durch einen Prozess gebildet, welcher ein Trockenätzverfahren verwendet, um ein Kragenmaterial abzugrenzen und so den Nassätz prozess und die Notwendigkeit der "Poly2"-Schicht zu ersetzen. Das Kragenmaterial kann ein Isolationsmaterial sein, welches Siliziumdioxid, Siliziumnitrid oder ein Hafniumoxid oder irgendein anderes gebräuchliches Isolationsmaterial, das in einem Halbleiterprozess verwendet wird, enthält. Bei einer bevorzugten Ausführungsform kann Siliziumdioxid verwendet werden und wird üblicherweise als Kragenoxid bezeichnet.
  • Der Trockenätzprozess kann ein bevorzugtes Ätzen der freiliegenden Materialien zeigen. Beispielsweise kann die Ätzwirkung vorzugsweise in einer Richtung fortschreiten und kann vorzugsweise ein Material über einem anderen ätzen. Deshalb kann der Trockenätzprozess die Notwendigkeit der Bildung der Opfer-"Poly2"-Schicht eliminieren, welche eine Schutzmaske bildet, um das Kragenmaterial tief innerhalb des Grabens vor dem Nassätzprozess abzuschirmen. Der Einschluss solch einer Opferschicht resultiert in zusätzlichen Prozessschritten sowie einer zusätzlichen Grenzschicht. Die Grenzschicht ist der Bereich zwischen den zwei Schichten, in dem die Oberfläche der zuvor abgeschiedenen Schicht und der neu abgeschiedenen Schicht sowohl mechanisch als auch elektrisch zusammenstoßen. Die Grenzfläche kann eine natürliche Oxidschicht und/oder Defekte zwischen der Opferpolysilizium-Maskenschicht und der Polysilizium-Kontaktfüllschicht aufweisen. Der Trockenätzprozess eliminiert die Opferpolysiliziumschicht und die zugehörige Grenzschicht.
  • Durch Eliminieren der Grenzschicht können die Defekte und das natürliche dünne Oxid, welche sich an der Grenzfläche befinden, ebenfalls eliminiert werden. Somit kann das abgeschiedene Polysilizium-Kontaktmaterial eine verbesserte Leitfähigkeit mit der Entfernung dieser potenziellen Widerstände aufweisen. Es ist bei dieser Struktur beabsichtigt, dass das Polysilizium ebenfalls eine BEST-Struktur bildet. Die BEST-Struktur ist ein vergrabener Streifen, der einen Kontakt bilden kann zu den Transistoren und Bit- und Wortleitungen. Mit der Verbesserung der Leitfähigkeit des Polysiliziums kann ei ne Verbesserung der RC-Zeitkonstante erzielt werden, was eine höhere Datenrate in der Speicherschaltung ermöglicht.
  • Die RC-Zeitkonstante repräsentiert die Zeitspanne, welche zum Laden oder Entladen eines Kondensators über einen widerstand erforderlich ist. Je größer die Zeitkonstante ist, desto länger ist die Zeitspanne für den Zugriff auf eine Speicherzelle. Die RC-Zeitkonstante ist umgekehrt proportional zu der Geschwindigkeit, mit der die Schaltung arbeitet. Mit der reduzierten Größe der Schaltungsarchitekturen kann jede kleine Erhöhung des Widerstands des Polysiliziums Folgen für die Zugriffszeit der Schaltung haben.
  • Polysilizium ist Silizium, welches keine wirkliche Struktur in seiner Anordnung aufweist. Auf einer mikroskopischen Skala können manche Bereiche des Materials kristalline Qualität zeigen, aber die Gesamtanordnung der Schicht kann mehr amorph als kristallin sein. Polysilizium kann durch eine Epitaxietechnik oder eine chemische Dampfabscheidungstechnik ("CVD") gebildet werden, wobei kleine oder mikroskopische Kristalle gebildet werden, welche in einer ungeordneten Art kombiniert werden.
  • In 1 ist der Grabenkondensator 100 in einem Halbleiterwafer oder -substrat 110 gebildet. Für die meisten Speicherzellen muss ein Siliziumsubstrat 110 verwendet werden, aber ein Grabenkondensator 100 kann in einem Halbleiterwafer aus irgendeinem Material gebildet werden. Das Substrat 110 kann eine, zwei oder mehr Halbleiterschichten aufweisen, die auf der Oberfläche des Substrats angeordnet sind und verschiedene Leitfähigkeiten aufweisen. Beispielshalber wird eine n-Typ-Schicht 140 auf dem Substrat 110 mit einer p-Typ-Schicht 120 und einer n-Typ-Schicht 130 auf der Oberseite der n-Typ-Schicht 140 jeweils in 1 gebildet. Die jeweiligen Schichten werden unter Verwendung geeigneter Dotiermaterialien in herkömmlichen Prozessen n-Typ- oder p-Typ-dotiert.
  • Der Graben 101 wird in dem Wafer 110 gebildet. Die Innenwand 151 des Grabens wird prozessiert, um eine dotierte Schicht 152 zu bilden, welche eine hohe Leitfähigkeit aufweisen kann. Der Bereich 152 hoher Leitfähigkeit erstreckt sich in die Oberfläche der Wand 151, welche als Knoten oder eine der Platten des Kondensators dient. Ein dielektrischen Material 153 wird über der Oberfläche der Wand 151 abgeschieden, welches einen dielektrischen Bereich des Grabenkondensators bildet. Das dielektrische Material 153 kann eine Nitridschicht sein, welche ebenfalls als Knotennitridschicht bekannt ist. Das dielektrische Material 153 kann weitere Materialien enthalten, wie z.B. Oxide von Silizium oder Materialien mit hohen Dielektrizitätskonstanten, welche für Kondensatoren geeignet sind. Eine Schicht 154, bestehend aus Polysilizium und hochleitfähig, wird auf dem dielektrischen Material 153 abgeschieden, welche die zweite Platte des Grabenkondensators 100 bildet. Das Kragenoxid 155 wird abgeschieden und auf den oberen Bereichen der Grabenwand 151 etwas beabstandet unterhalb der Oberfläche des Wafers und oberhalb der eingesenkten Polysiliziumschicht 154, welche den Bodenbereich des Grabens füllt, gebildet. Eine zweite Polysiliziumschicht 156 wird auf dem Wafer 110 abgeschieden und füllt den Rest des Grabens 101, wobei sie einen mechanischen und elektrischen Kontakt mit der ersten Polysiliziumschicht 154 bildet. Die zweite Polysiliziumschicht bildet das Fenster für den vergrabenen Anschlussstreifen, welches eine elektrische Verbindung zwischen der inneren Platte des Grabenkondensators 100 und dem Rest der Vorrichtungen, die die Speicherzelle bilden, schafft.
  • Der Prozess zum Bilden des Grabenkondensators 100 kann durch das Ablaufdiagramm in 2 beschrieben werden. Der Prozess wird beschrieben in Zusammenhang mit 3 bis 7, welche Querschnittsansichten des Grabenkondensators 100 zum Illustrieren der Prozessschritte sind. Ein Siliziumsubstrat 110 wird bei der bevorzugten Ausführungsform verwendet, aber andere Wafer, wie z.B. Saphir-, Siliziumcarbid-, Galliumarsenid- oder andere zusammengesetzte Halbleiterwafer, können hergenommen werden. Obwohl Speicherschaltungen die vorgesehenen Vorrichtungen sind, die mit diesem Prozess zu entwickeln sind, kann eine andere Schaltungsanordnung angeordnet werden, wo die Verwendung eines Grabenkondensators geeignet wäre.
  • Wie vorher erörtert, können Schichten veränderlicher Leitfähigkeiten oder Zusammensetzungen auf der Oberfläche des Substrats 110 gebildet werden. Die Zusammensetzungen der Schichten können die Form von Silizium und/oder Germanium annehmen, wenn ein Siliziumwafer verwendet wird, oder können andere Legierungen der zuvor erwähnten Substratmaterialien enthalten, wenn diese Materialien als das Substrat verwendet werden. Andere Verarbeitungsschichten (nicht gezeigt) können ebenfalls auf der Oberfläche des Wafers gebildet werden. Diese Schichten können Photolack, Siliziumnitrid, Siliziumdioxid oder andere geeignete Schichten enthalten, welche Opferschichten sind und die Oberfläche und weitere auf dem Substrat gebildete Merkmale maskieren, wenn das Substrat prozessiert wird.
  • Bei dem Prozess nach 2 wird der Graben 101 in dem Substrat 110 gemäß Block 201 gebildet. Der resultierende Graben ist in 3 dargestellt. Beispielsweise kann der Graben eindringen in und sich schneiden mit einer n-Typ-Schicht 130, einer p-Typ-Schicht 120 und einer weiteren n-Typ-Schicht 140, welche das Substrat 110 sein können oder nicht. Diese Schichten können einen bipolaren n-p-n-Transistor bilden.
  • Bei weiteren Ausführungsformen (nicht gezeigt) kann der Graben 101 Materialien durchdringen, welche einen p-n-p- oder sogar einen p-n-p-n-Transistor bilden könnten. Die Form des Transistors hängt von dem Leitfähigkeitstyp und der Anordnung der Halbleiterschichten ab, welche sich mit dem Graben schneiden.
  • Eine stark dotierte Halbleiterschicht 152 kann gemäß Block 203 durch Diffusion eines Dotiermaterials aus einer Quelle, wie z.B. Arsensilicatglas ("RSG"), in die Wand 151 des Gra bens gebildet werden. Diese hochleitfähige Schicht 152 ist in 3 illustriert. Das auf der Wand 152 abgeschiedene ASG enthält Arsen und dient während der Eintreibdiffusion als unendliche Quelle von Arsen. Die hohen Temperaturen veranlassen das Arsen zur Diffusion von dem Quellenmaterial in die Wand 151 des Grabens und schaffen einen Bereich von n-Typ-Leitfähigkeit in der Wand 151 des Grabens 101. Wenn anfänglich abgeschieden, bedeckt das ASG den gesamten Wafer. Es wird dann entfernt von allen Bereichen bis auf die Wände des Grabens, wo die Eintreibdiffusion stattfinden soll. Bei anderen Anwendungen kann eine p-Typ-Schicht durch Abscheiden eines unterschiedlichen Quellenmaterials, das hochkonzentriert ist, mit dem geeigneten p-Typ-Atom, welches diffundiert wird, gebildet werden. Unabhängig von dem verwendeten Dotiertyp kann die Bildung dieser stark dotierten Schicht 152 den parasitären Transistor durch Bildung einer hochdotierten Schicht durch alle die Schichten veränderlicher Leitfähigkeit effektiv kurzschließen, um somit die Transistorschichten nahe des Grabenkondensators zu eliminieren und den parasitären Transistor unwirksam zu machen. Der parasitäre Transistor kann Leckströme von dem Grabenkondensator 100 verursachen, was seine Effektivität als Ladungsspeichervorrichtung reduzieren würde.
  • Die hochdotierte Schicht 152 bildet ebenfalls einen Knoten, welcher als die "Außenplatten"-Elektrode des Grabenkondensators 100 verwendet werden kann. Das Dielektrikum für den Grabenkondensator 100 wird über dem Knoten 152 durch ein dielektrisches Material 153 gebildet, welches gemäß Block 205 in einem CVD-Prozess abgeschieden wird, wie in 2 gezeigt. während der Abscheidung der Schicht wird das dielektrische Material 153 über der Oberfläche des Wafers sowie auf der Seitenwand 151 des Grabens 101 abgeschieden. Diese Schicht ist in 4 dargestellt. Vor der Nitridabscheidung gemäß Block 205 können einige Ausführungsformen dieses Prozesses ebenfalls die Abscheidung von weiteren Schutzschichten über der Oberfläche des Wafers enthalten. Der Einschluss von den Schutzschichten in dem Prozess liegt somit innerhalb des Umfangs der vorliegenden Erfindung.
  • Wenn das dielektrische Material des Kondensators das Knotennitrid 153 ist, kann das Knotennitrid 153 Nadellöcher oder mikroskopische Lunker nach Vervollständigung des Abscheidungsschritts 205 aufweisen. Vorzugsweise hat der dielektrische Bereich des Kondensators eine hohe Dielektrizitätskonstante. Deshalb können weitere Verarbeitungsschritte diese Defekte entfernen und die Qualität des Nitrids 153 verbessern, welche das dielektrische Material bildet. Solche Techniken können einen Reoxidationsprozess enthalten. Reoxidation ist ein Dampfprozess, wodurch das nicht befestigte Silizium in dem Nitrid oxidiert werden kann und die Nadellöcher geschlossen werden können. Dieser Prozessschritt wird manchmal als Verdichtung des Nitrids bezeichnet. Weitere Techniken zum Verbessern oder Verdichten der Nitridschicht können eine Temperung oder eine schnelle thermische Temperung (Anneal) enthalten.
  • Beim Bilden des dielektrischen Bereichs des Grabenkondensators 100 wird das Knotennitrid 153 von allen Bereichen des Wafers außer dem unteren Abschnitt der Grabenwand 151 entfernt. Das Knotennitrid 153 kann den aktiven Bereich des Grabenkondensators 100 in Zusammenhang mit dem Knoten 152 definieren. Vorzugsweise bedeckt das Knotennitrid 153, was nach dem Ätzprozess verbleibt, den Bereich des Knotens 152, welcher die äußere Kondensatorplattenelektrode bildet, wie in 5 gezeigt. Jedoch kann der Bereich des Knotennitrids 153, welcher zum Bilden des Kondensatordielektrikums zu erhalten ist, eine Abdeckung oder Maskierung mit einer Schutzschicht, bevor das Knotennitrid 153 geätzt wird, erfordern.
  • Deshalb wird, nachdem das Knotennitrid 153 in dem Graben 101 abgeschieden ist, eine Polysiliziumschicht 154 gemäß Block 207 auf dem Wafer abgeschieden. Die Polysiliziumschicht 154 hat zwei Funktionen. Bei der ersten Funktion schafft die Po lysiliziumschicht 154 die zweite oder "innere" Elektrodenplatte des Grabenkondensators 100. Bei der zweiten Funktion schafft die Polysiliziumschicht 154 das Maskierungsmaterial zum Ätzen des Knotennitrids 153, welches den dielektrischen Bereich des Kondensators bildet. Die Polysiliziumabscheidung bedeckt anfänglich den gesamten Wafer und füllt den Graben 100. Das Polysilizium kann in einem chemischen Niederdruck-Dampfabscheidungsprozess ("LPCVD") abgeschieden werden. Der LPCVD-Prozess ist ein Niederdruckprozess, welcher eine geheizte Aufnahmevorrichtung verwendet, welche das Substrat hält und auf eine bestimmte Prozesstemperatur heizt. Bei dem LPCVD-Prozess liefert die geheizte Aufnahmevorrichtung die Energie, die zum Spalten der Quellmaterialien notwendig ist, um für die Abscheidung der Materialien auf der Waferoberfläche zu sorgen.
  • Der Prozess kann modifiziert werden zur Erhöhung der Abscheiderate unter Verwendung eines plasmaverstärkten chemischen Dampfabscheidungsprozesses ("PECVD"). Das PECVD-Verfahren wird ebenfalls bei Niederdruck durchgeführt, jedoch kann eine elektromagnetische Hochfrequenzwelle, allgemein im Radiofrequenzbereich ("RF"), erzeugt werden, um ein Plasma in dem Quellengas zu erzeugen. Das Plasma erhöht die Energie zum Aufbrechen oder "Spalten" des Quellenmaterials, um die Polysiliziumschicht 154 aufzuwachsen. Die Energie und die Wärme von der Aufnahmevorrichtung können ebenfalls beider Dissoziation der Quellmaterialmoleküle assistieren. Ein Quellmaterial für die Polysiliziumschicht kann Silan, Disilan oder andere Silanverbindungen enthalten. Der CVD-Prozess bedeckt die Oberfläche des Wafers und den Graben mit Polysilizium.
  • Da die Polysiliziumschicht leitfähig sein kann, um einen elektrischen Kontakt als "Innenplatte" des Kondensators zu bilden, kann ein Dotierstoff dem Wachstumsprozess hinzugefügt werden, um die notwendige Leitfähigkeit vorzusehen. Die Polysiliziumschicht 154 kann bei der Abscheidung unter Verwendung einer Quelle dotiert werden, welche Arsen, Phosphor oder an dere äquivalente Dotiertypquellen enthält. Die Dotierquelle kann in die LPCVD-Kammer in Spurenmengenabhängigkeit von dem Grad der Dotierung, der in der Polysiliziumschicht erforderlich ist, eingeführt werden.
  • Wenn die Polysiliziumschicht 154 gemäß Block 207 abgeschieden ist, wird die Schicht gemäß Block 209 geätzt und von der Oberfläche des Wafers entfernt, um eine Einsenkung im Graben zu bilden, wobei die Oberfläche der Polysiliziumschicht 154 im Graben etwas beabstandet unterhalb der Oberfläche des Wafers liegt. Das Ätzen des Polysiliziums kann in einem Hydrochlor-Nassätzprozess durchgeführt werden. Wenn das Ätzen gemäß Block 209 des Polysiliziums 154 vervollständigt ist, ist das Knotennitrid 153, das das dielektrische Material bildet, auf der Wand 151 des Grabens 101 freigelegt. Das freigelegte Knotennitrid 153 kann gemäß Block 211 geätzt werden, und die Polysiliziumschicht 154 bedeckt und schützt das Knotennitrid 153, welches das Dielektrikum des Grabenkondensators 100 bildet. An diesem Prozesspunkt kann die Struktur aussehen wie die beispielhafte Darstellung in 5.
  • In dem Graben 101 kann, wo das dielektrische Material 153 entfernt worden ist, ein Kragenmaterial 155 gemäß Block 213 abgeschieden werden, um eine elektrische Isolation zwischen einer später abgeschiedenen Polysilizium-BEST-Struktur und den umgebenden Elementen auf dem Substrat zu schaffen. Das Kragenmaterial 155 kann gemäß Block 213 auf allen freiliegenden Oberflächen des Wafers abgeschieden werden. Bei der bevorzugten Ausführungsform kann das Kragenmaterial Siliziumdioxid sein. Das Kragenmaterial 155 kann später unter Verwendung einer Trockenätztechnik gemäß Block 215 geätzt werden.
  • Vorzugsweise ist der Trockenätzprozess gemäß Block 215 ein reaktiver Ionenätzprozess ("RIE"), aber andere Trockenätzprozesse, wie z.B. ein induktiv gekoppeltes Plasma, können verwendet werden, um das Ätzen des Kragenoxids 155 durchzuführen. Ein induktiv gekoppeltes Plasma ist ein Ätzprozess, der selektiv einen Typ von Material ätzt, während er das weitere Material relativ unversehrt lässt. Bei einem weiteren Verfahren verwendet ein reaktives Ionenstrahlätzen einen Ionenstrahl zum Entfernen des Materials von dem Wafer. Das Ionenstrahlätzen richtet Ionen auf das Material, welches durch Bombardement des Materials mit den Ionen zu entfernen ist. Bei dem reaktiven Ionenätzprozess ist es beabsichtigt, dass der Prozess das chemische Ätzprozess mit dem Ionenstrahl-Ätzprinzip kombiniert, um das Kragenmaterial 155 von der Oberfläche des Wafers und von dem Oberabschnitt der Wand des Grabens zu entfernen. Das reaktive Ionenätzen ist nicht vornehmlich ein Ionenstrahl-Ätzwerkzeug, sondern zeigt einige dieser Charakteristika.
  • Der Trockenätzprozess gemäß Block 215 ist eine selektive Ätzung, bei der nur der Zielmaterialtyp während des Ätzprozesses entfernt wird. Der reaktive Ionenätzprozess kann vorzugsweise ein Material über einem anderen ätzen. Deshalb ist eine Maskierschicht nicht erforderlich, welche in dem Graben freiliegende Materialien schützt. Wegen der Tendenz in Richtung gerichtetem Ätzen kann das Kragenmaterial 155 oder das Oxid, welches auf der Wand des Grabens 151 abgeschieden ist, es nicht erfordern, geschützt zu werden, insbesondere entfernt von der Oberfläche des Wafers. Lediglich das Kragenmaterial 155, welches an der Oberseite des Grabens freiliegt, kann geätzt werden, da es senkrecht zur Fortsetzung der Ionen liegt, wie in 6 durch die Pfeile 610 gezeigt. In Wirklichkeit kann ein gewisses Ätzen des freiliegenden Kragenmaterials 155 stattfinden. Jedoch kann die Ätzrate viel kleiner sein als die Ätzrate des Materials, welches direkt senkrecht zum Plasma an der Oberfläche des Wafers liegt.
  • Da der reaktive Ionenätzprozess gemäß Block 215 tendenziell selektiv ist, kann der Prozess Siliziumdioxid entfernen und das Polysilizium relativ unversehrt lassen. Deshalb kann bei einer bevorzugten Ausführungsform, bei der das Kragenmaterial 155 Siliziumdioxid ist, das Material 155 bis zu einer be stimmten Tiefe in den Graben entfernt werden, ohne das Polysilizium widrig zu beeinflussen. Bei diesem Prozess ist es beabsichtigt, dass das Kragenmaterial 155 bis zu einer Tiefe von etwa 200 nm entfernt wird. Die exakten Dimensionen der Tiefe können abhängig von dem zu bildenden Grabenkondensator 100 variieren. Eine Darstellung der endgültigen Konfiguration des Kragenoxids ist in 6 gezeigt.
  • Da der reaktive Ionenätzprozess selektiv sein kann, kann eine Schutzschicht oder Opferschicht nicht erforderlich sein, um das Kragenmaterial 155 bei diesem Prozess zu schützen. Bei einem Nassätzprozess würde das Kragenmaterial 155 andererseits der Ätzlösung ausgesetzt werden und würde eine Maskierung erfordern. Der Trockenätzprozess gemäß Block 215 kann die Notwendigkeit einer Opferschicht, wie z.B. der "Poly2"-Schicht, welche bei dem Nassätzprozess verwendet wird, eliminieren. Da die Opferschicht bei der bevorzugten Ausführungsform des Prozesses eliminiert ist, entfernt die folgende Reinigung des Wafers und/oder die ausgesetzte Schicht vor dem nächsten Abscheidungsschritt die Möglichkeit einer Kontamination von Reinigungsmaterialien, insbesondere an jeglicher resultierender Grenzfläche.
  • Der Trockenätzprozess kann gefolgt werden von einer Ätzung mit gepufferter Flusssäure ("BHF") gemäß Block 217. Diese BHF-Ätzung gemäß Block 217 ist der Vorreinigungsschritt vor einem Nitridprozess. Nach dem BHF-Ätzschritt 217 wird die Nitridschicht (nicht gezeigt) gemäß Block 219 abgeschieden. Diese Nitridschicht kann als die Nitridschicht des vergrabenen Anschlussstreifenes bezeichnet werden.
  • Eine zweite Polysiliziumschicht 156 wird gemäß Block 221 abgeschieden, und diese Schicht dient als das Fenster 102 des vergrabenen Anschlussstreifenes. Diese Polysiliziumschicht 156 wird über dem gesamten Wafer abgeschieden. Während der Abscheidung kann das Polysilizium 156 die Einsenkung in dem Graben 101 füllen und das Kragenmaterial 155 bedecken. Wie bei der ersten Polysiliziumschicht 154 kann diese Schicht ebenfalls in einem LPCVD-Prozess abgeschieden werden. Die Abscheidung dieser Schicht ist in 7 dargestellt.
  • Das zweite Polysilizium-Füllmaterial 156, welches gemäß Block 221 in der Einsenkung abgeschieden wird, kann einen Kontakt zur ersten Polysiliziumschicht 154 liefern. Vorzugsweise ist die Schicht 156 stark dotiert, um gute Leitfähigkeit zu bieten. Die Schicht 156 kann während der Abscheidung stark ähnlich der ersten Polysiliziumschicht 154 dotiert werden. Solche Quellenmaterialien können Phosphin oder eines der Phosphin-Organometalle enthalten, um das Giftrisiko von Phosphin zu mindern. Ein Phosphinquellmaterial kann verwendet werden, um die Polysiliziumschicht n-Typ-artig zu gestalten, aber das Quellmaterial ist nicht auf Phosphinquellen beschränkt. Andere Quellen, wie z.B. Arsenquellmaterialien, können verwendet werden. Weiterhin können andere Dotierquellen verwendet werden, um das Polysiliziummaterial p-Typ-artig zu machen, falls dies erwünscht ist.
  • Wenn die Polysiliziumschicht 156 abgeschieden ist, kann die Schicht unter Verwendung eines chemisch-mechanischen Polierprozesses ("CMP") planarisiert werden. Der CMP-Prozess ist ein Polierprozess, der Material von der Oberfläche des Wafers unter Verwendung einer Schlämme mit einer Mischung aus einem abrasiven Material und einer Ätzlösung verwendet. Falls die Schlämme kein abrasives Material enthält, hat das Kissen, welches zum Polieren des Wafers verwendet wird, am ehesten ein abrasives Material.
  • Der CMP-Prozess entfernt eine vorbestimmte Menge des Polysiliziums von der Oberfläche. Wenn das Polysilizium abgeschieden ist, bildet es eine Schicht über den Merkmalen, welche auf dem Wafer gebildet worden sind. Einige der Merkmale haben Einsenkungen, andere Merkmale haben Erhebungen oberhalb der Oberfläche. Das Wachstum in diesen Bereichen variiert zum Bilden nicht-planarer Merkmale. Der CMP-Prozess neigt zur Glättung der Oberfläche, so dass folgende Prozesse ausgeführt werden können, ohne eine nicht-planarisierte Oberfläche vorzufinden.
  • Von diesem Schritt an können weitere Prozessschritte durchgeführt werden, um die aktiven Vorrichtungen für die Speicherschaltung sowie die Metallisierung, welche erforderlich sein kann, zum Verbinden des Kondensators mit den aktiven Vorrichtungen vorzusehen. Viele der Prozessschritte können variieren, da der Grabenkondensator 100 in verschiedene Arten von Schaltungen eingegliedert werden kann.
  • Es ist daher beabsichtigt, dass die vorhergehende detaillierte Beschreibung nur als illustrativ und nicht als beschränkend angesehen wird, und es ist zu verstehen, dass die folgenden Patentansprüche einschließlich aller Äquivalente den Geist und den Schutzumfang der Erfindung definieren.

Claims (20)

  1. Verfahren zum Herstellen eines Grabenkondensators mit den Schritten: Bilden eines Grabens in einem Substrat, wobei der Graben eine dotierte Halbleiterschicht durchdringt und sich in das Substrat erstreckt; Modifizieren der elektrischen Charakteristika einer Wand des Grabens zum Bilden einer Kondensatorplattenelektrode; Abscheiden eines Nitrids auf der Wand des Grabens zum Bilden eines Grabenkondensator-Dielektrikums; Füllen des Grabens mit einer ersten Polysilizium-Füllschicht, welche das Nitrid bedeckt; Ätzen der ersten Polysilizium-Füllschicht zum Bilden einer ersten Einsenkung in dem Graben; Entfernen des Überschussnitrids von der Wand des Grabens oberhalb der ersten Polysiliziumschicht; Anordnen eines Kragenmaterials auf der Wand des Grabens oberhalb der ersten Polysiliziumschicht; Ätzen des Kragenmaterials unter Verwendung eines Trockenätzprozesses zum Entfernen des Kragenmaterials von der Oberfläche des Substrats und zum selektiven Entfernen des Kragenmaterials vom oberen Abschnitt der Wand des Grabens; und Anordnen einer zweiten Polysiliziumschicht auf dem Wafer zum Füllen der Einsenkung mit der zweiten Polysiliziumschicht, welche das restliche Kragenmaterial bedeckt.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die erste Polysiliziumschicht ein leitfähiges Material ist.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Grabenkondensator-Dielektrikum ein Dielektrikum mit einer hohen Dielektrizitätskonstante ist.
  4. Verfahren nach Anspruch 1, welches weiterhin den Schritt des Anordnens des Kragenmaterials unter Verwendung eines chemische Niederdruck-Dampfabscheidungsprozesses (LPCVD) aufweist.
  5. Verfahren nach Anspruch 1, wobei der Trockenätzprozess ein reaktiver Ionenätzprozess ist.
  6. Verfahren nach Anspruch 1, wobei der Trockenätzprozess das Kragenmaterial von der Wand des oberen Abschnitts des Grabens auf eine Tiefe von etwa 200 nm von der Oberseite des Grabens entfernt.
  7. Verfahren nach Anspruch 1, welches weiterhin den Schritt des Beseitigens eines natürlichen Oxids von der ersten Polysiliziumschicht aufweist.
  8. Verfahren nach Anspruch 1, welches weiterhin den Schritt des Anordnens einer Nitridschicht für den vergrabenen Anschlussstreifen auf der Wand des Grabens oberhalb des Kragenmaterials aufweist.
  9. Verfahren nach Anspruch 1, wobei die zweite Polysiliziumschicht ein leitfähiges Material ist.
  10. Verfahren nach Anspruch 1, welches weiterhin den Schritt zur Verwendung eines chemisch-mechanischen Polierprozesses (CMP) auf der angeordneten zweiten Polysiliziumschicht zum Planarisieren der Oberfläche des Substrats aufweist.
  11. Verfahren nach Anspruch 1, welches weiterhin den Schritt des Bildens eines elektrischen Kontakts zur zweiten Polysiliziumschicht aufweist.
  12. Verfahren nach Anspruch 1, welches weiterhin den Schritt des Bildens eines Transistors für eine Speicherzelle aufweist.
  13. Verfahren nach Anspruch 12, welches weiterhin den Schritt des Bildens einer elektrischen Verbindung zwischen dem Transistor und einem Kontakt mit der zweiten Polysiliziumschicht auf dem Grabenkondensator aufweist.
  14. Verfahren nach Anspruch 1, wobei das Kragenmaterial Siliziumdioxid ist.
  15. Verfahren nach Anspruch 1, wobei das Kragenmaterial Siliziumnitrid ist.
  16. Verfahren nach Anspruch 1, wobei das Kragenmaterial Hafniumoxid ist.
  17. Verfahren zum Herstellen von Grabenkondensatoren zur Verbesserung der Leitfähigkeit des Fensters für den vergrabenen Anschlussstreifen mit den Schritten: Bilden eines Grabens in einem Substrat; Dotieren einer Wand oder eines Wandabschnitts des Grabens, so dass eine Kondensatorelektrodenplatte gebildet wird; Anordnen eines dielektrischen Materials über der Kondensatorelektrodenplatte; Füllen des Grabens mit einem Polysiliziummaterial, so dass das dielektrische Material bedeckt ist; Ätzen einer Einsenkung in der ersten Polysiliziumschicht zum Freilegen des dielektrischen Materials in einem oberen Abschnitt des Grabens und zum Belassen eines ungeätzten Abschnitts der ungeätzten Polysiliziumschicht in einem Bodenbereich des Grabens, welcher das dielektrische Material in dem Bodenbereich bedeckt; Entfernen des freigelegten dielektrischen Materials von der Wand des Grabens oberhalb des ungeätzten Bereichs der ersten Polysiliziumschicht; Anordnen eines Kragenmaterials auf der Wand des Grabens oberhalb des ungeätzten Bereichs der ersten Polysiliziumschicht; Ätzen des Kragenmaterials von einer Oberfläche des Wafers und einem Oberseitenabschnitt der Wand und des Grabens unter Verwendung eines Trockenätzprozesses, der die Wand in den oberen Bereichen des Grabens freilegt, wobei eine Menge des Kragenmaterials zwischen der freigelegten Wand des Grabens und der Oberfläche der ersten Polysiliziumschicht verbleibt; und Füllen der Einsenkung in dem Graben oberhalb des ungeätzten Bereichs der ersten Polysiliziumschicht, wobei das restliche Kragenmaterial in dem Graben mit einer zweiten Polysiliziumschicht bedeckt wird.
  18. Verfahren nach Anspruch 17, wobei der Trockenätzprozess das Kragenmaterial von der Wand des oberen Abschnitts des Grabens bis zu einer Tiefe von etwa 200 nm von der Oberseite des Grabens entfernt.
  19. Verfahren zur Herstellung eines Grabenkondensators, wobei die Leitfähigkeit des Fensters für den vergrabenen Streifen in einem Prozess verbessert wird, welcher die Schritte aufweist: Ätzen einer ersten Polysiliziumschicht von einer Oberfläche eines Wafers und Bilden einer Einsenkung in einem Graben, wobei die erste Polysiliziumschicht einen Bodenbereich des Grabens und eine Knotennitridschicht füllt, welche an einer Wand des Grabens oberhalb der ersten Polysiliziumschicht freigelegt ist; Ätzen der freigelegten Knoten der Nitridschicht von der Wand; Anordnen eines Kragenmaterials auf der Wand des Grabens, wo das Knotennitrid entfernt worden ist; Ätzen des Kragenmaterials von der Wand in einem Trockenätzprozess aus einem Bereich unterhalb der Oberfläche des Wafers, wobei das Kragenmaterial auf der Wand von der Oberfläche der ersten Polysiliziumschicht in dem unteren Bereich des Grabens bis zu dem Bereich unterhalb der Oberfläche des Wafers verbleibt; und Füllen der Einsenkung der zweiten Polysiliziumschicht, welche das Kragenmaterial in dem Graben bedeckt.
  20. Verfahren nach Anspruch 19, wobei das Ätzen des Kragenmaterials von einem Bereich unterhalb der Oberfläche etwa 200 nm unterhalb der Oberfläche beträgt.
DE102006003582A 2005-01-26 2006-01-25 Ätzung für einen eingesenkten Kragen bei der Bildung eines Fensters für einen vergrabenen Anschlussstreifen ohne Poly2 Ceased DE102006003582A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/043,756 2005-01-26
US11/043,756 US20060166433A1 (en) 2005-01-26 2005-01-26 Recessed collar etch for buried strap window formation without poly2

Publications (1)

Publication Number Publication Date
DE102006003582A1 true DE102006003582A1 (de) 2006-08-03

Family

ID=36686559

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006003582A Ceased DE102006003582A1 (de) 2005-01-26 2006-01-25 Ätzung für einen eingesenkten Kragen bei der Bildung eines Fensters für einen vergrabenen Anschlussstreifen ohne Poly2

Country Status (3)

Country Link
US (1) US20060166433A1 (de)
CN (1) CN1909212A (de)
DE (1) DE102006003582A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007029780A1 (de) * 2007-06-21 2008-12-24 Qimonda Ag Verfahren zum Füllen einer Vertiefung in einer Halbleiterstruktur

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4830285B2 (ja) * 2004-11-08 2011-12-07 株式会社デンソー 炭化珪素半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5770263A (en) * 1995-11-08 1998-06-23 Micron Technology, Inc. Method for in situ removal of particulate residues resulting from hydrofluoric acid cleaning treatments
US5827765A (en) * 1996-02-22 1998-10-27 Siemens Aktiengesellschaft Buried-strap formation in a dram trench capacitor
US6232233B1 (en) * 1997-09-30 2001-05-15 Siemens Aktiengesellschaft Methods for performing planarization and recess etches and apparatus therefor
US6080618A (en) * 1998-03-31 2000-06-27 Siemens Aktiengesellschaft Controllability of a buried device layer
US6110792A (en) * 1998-08-19 2000-08-29 International Business Machines Corporation Method for making DRAM capacitor strap
US6204128B1 (en) * 1998-10-26 2001-03-20 Matsushita Electronics Corporation Method for fabricating semiconductor device
US6291289B2 (en) * 1999-06-25 2001-09-18 Micron Technology, Inc. Method of forming DRAM trench capacitor with metal layer over hemispherical grain polysilicon
DE10019090A1 (de) * 2000-04-12 2001-10-25 Infineon Technologies Ag Grabenkondensator sowie dazugehöriges Herstellungsverfahren
JP2002094027A (ja) * 2000-09-11 2002-03-29 Toshiba Corp 半導体記憶装置とその製造方法
US6653678B2 (en) * 2001-07-13 2003-11-25 International Business Machines Corporation Reduction of polysilicon stress in trench capacitors
US6656840B2 (en) * 2002-04-29 2003-12-02 Applied Materials Inc. Method for forming silicon containing layers on a substrate
US6835630B2 (en) * 2002-06-19 2004-12-28 Promos Technologies, Inc. Capacitor dielectric structure of a DRAM cell and method for forming thereof
US6642153B1 (en) * 2002-07-31 2003-11-04 Taiwan Semiconductor Manufacturing Co. Ltd Method for avoiding unetched polymer residue in anisotropically etched semiconductor features
US7179754B2 (en) * 2003-05-28 2007-02-20 Applied Materials, Inc. Method and apparatus for plasma nitridation of gate dielectrics using amplitude modulated radio-frequency energy

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007029780A1 (de) * 2007-06-21 2008-12-24 Qimonda Ag Verfahren zum Füllen einer Vertiefung in einer Halbleiterstruktur

Also Published As

Publication number Publication date
CN1909212A (zh) 2007-02-07
US20060166433A1 (en) 2006-07-27

Similar Documents

Publication Publication Date Title
DE69329376T2 (de) Verfahren zur Herstellung einer SOI-Transistor-DRAM
DE112005003123B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements mit mehreren gestapelten Schichten mit Hybridorientierung
DE19929684B4 (de) Verfahren für die Ausbildung eines von einem Schmalkanaleffekt freien Transistors durch Verwendung einer in die Flachgrabenisolation eingebetteten, leitenden Abschirmung
DE10209989B4 (de) Verfahren zur Herstellung von DRAM-Grabenkondensatorstrukturen mit kleinen Durchmessern mittels SOI-Technologie
DE602004003476T2 (de) Kondensator, halbleiterbauelement mit einem kondensator und verfahren zur herstellung derselben
DE102004005506B4 (de) Verfahren zur Erzeugung von aktiven Halbleiterschichten verschiedener Dicke in einem SOI-Wafer
DE19928781C1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE102019126237A1 (de) Dielektrische finnen mit unterschiedlichen dielektrizitätskonstanten und grössen in unterschiedlichen zonen einer halbleitervorrichtung
DE102005030585A1 (de) Halbleiterbauelement mit einem vertikalen Entkopplungskondensator
DE102020008064B4 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE10324434B4 (de) Verfahren zum Einstellen der Ätzselektivität durch Anpassen von Aspektverhältnissen bei einem Mehrebenen-Ätzprozess
DE10228717B4 (de) Verfahren zum Isolieren aktiver Bereiche von Halbleiterspeicherelementen und zum Isolieren von Elementgebieten eines Halbleiterwafers
DE112007000964T5 (de) Verfahren zur Herstellung einer Halbleiterkomponente mit einem Kondensator mit hoher Kapazität pro Flächeneinheit
DE19929859B4 (de) Herstellungsverfahren für Trenchkondensator
DE102005018735A1 (de) Halbleiter-Bauelement und Verfahren zur Herstellung eines Halbleiter-Bauelements
EP1116270A1 (de) Integrierte schaltungsanordnung mit vertikaltransistoren und verfahren zu deren herstellung
DE10352068B4 (de) Ausbilden von Siliziumnitridinseln für eine erhöhte Kapazität
EP1129482B1 (de) Verfahren zur Herstellung von einer DRAM-Zellenanordnung
EP1187191A2 (de) SOI-Substrat sowie darin ausgebildete Halbleiterschaltung und dazugehörige Herstellungsverfahren
WO2000019528A9 (de) Dram-zellenanordnung und verfahren zu deren herstellung
DE10109564A1 (de) Grabenkondensator und Verfahren zu seiner Herstellung
DE102004007242A1 (de) Grabenkondensator mit vergrabener Kontaktbrücke
DE19720193A1 (de) Integrierte Schaltungsanordnung mit mindestens zwei vertikalen MOS-Transistoren und Verfahren zu deren Herstellung
DE10248723A1 (de) Integrierte Schaltungsanordnung mit Kondensatoren und mit vorzugsweise planaren Transistoren und Herstellungsverfahren
DE69809012T2 (de) Reduktion der Erosion von Maskenschichten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection