DE102006002903A1 - Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers und Halbleiterbauelement - Google Patents

Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers und Halbleiterbauelement Download PDF

Info

Publication number
DE102006002903A1
DE102006002903A1 DE102006002903A DE102006002903A DE102006002903A1 DE 102006002903 A1 DE102006002903 A1 DE 102006002903A1 DE 102006002903 A DE102006002903 A DE 102006002903A DE 102006002903 A DE102006002903 A DE 102006002903A DE 102006002903 A1 DE102006002903 A1 DE 102006002903A1
Authority
DE
Germany
Prior art keywords
wafer
semiconductor
zone
temperature process
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102006002903A
Other languages
English (en)
Inventor
Hans-Joachim Dr. Schulze
Helmut Dr. Strack
Anton Dr. Mauder
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102006002903A priority Critical patent/DE102006002903A1/de
Priority to CN200780002552.4A priority patent/CN101405847B/zh
Priority to AT09150636T priority patent/ATE522927T1/de
Priority to AT07702904T priority patent/ATE465510T1/de
Priority to JP2008550693A priority patent/JP5358189B2/ja
Priority to PCT/EP2007/000475 priority patent/WO2007085387A1/de
Priority to US12/161,472 priority patent/US20110042791A1/en
Priority to CN201410026471.XA priority patent/CN103943672B/zh
Priority to EP07702904A priority patent/EP1979934B1/de
Priority to EP09150636A priority patent/EP2058846B1/de
Priority to DE502007003501T priority patent/DE502007003501D1/de
Publication of DE102006002903A1 publication Critical patent/DE102006002903A1/de
Priority to JP2013044811A priority patent/JP2013153183A/ja
Priority to JP2015012799A priority patent/JP2015122521A/ja
Priority to JP2017151530A priority patent/JP2017224837A/ja
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers, der eine erste Seite, eine der ersten Seite gegenüberliegende zweite Seite, einen sich an die erste Seite anschließenden ersten Halbleiterbereich und einen sich an die zweite Seite anschließenden zweiten Halbleiterbereich aufweist, mit folgenden Verfahrensschritten:
- Bestrahlen der zweiten Seite des Wafers mit hochenergetischen Teilchen, wodurch Kristalldefekte in dem zweiten Halbleiterbereich entstehen,
- Durchführen eines ersten Temperaturprozesses, bei dem der Wafer auf Temperaturen zwischen 700°C und 1100°C aufgeheizt wird.
Die Erfindung betrifft außerdem ein auf Basis eines derart behandelten Wafers hergestelltes Bauelement.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers.
  • Bekannte Verfahren zur Herstellung von Halbleiter-Einkristallen, z.B. Silizium-Einkristallen, die für die Realisierung von Halbleiterbauelementen benötigt werden, sind das sogenannte Float-Zone-Verfahren (FZ-Verfahren) oder das Czochralski-Verfahren (CZ-Verfahren). Aus den durch diese Verfahren hergestellten einkristallinen Halbleiterstäben werden scheibenartige Halbleiterwafer abgeschnitten, die die Grundlage für die Herstellung von Halbleiterbauelementen bilden. Das CZ-Verfahren ist im Vergleich zum FZ-Verfahren kostengünstiger durchführbar, bietet aber den Nachteil, dass der Einkristall bedingt durch das Herstellungsverfahren eine hohe Sauerstoffkonzentration aufweist, die typischerweise im Bereich von einigen 1017 Atomen/cm3 liegt.
  • Temperaturprozesse, die während der Verfahren zur Herstellung und Prozessierung der Halbleiterwafern auftreten, führen dazu, dass der in dem Wafer in hoher Konzentration vorhandene Sauerstoff sogenannte Sauerstoffausscheidungen bzw. Sauerstoffpräzipitate bildet. Hierunter sind Sauerstoffagglomerate oder Sauerstoff-Leerstellen-Agglomerate in dem Halbleiterkristall zu verstehen. Diese Ausscheidungen wirken unter anderem als Getterzentren für Schwermetallatome, die während des Herstellverfahrens der Bauelemente in den Wafer gelangen können. Sofern solche Ausscheidungen in einer aktiven Bauelementzone eines Halbleiterbauelements vorhanden sind, führen sie allerdings zu einer Verschlechterung der Bauelementeigenschaften, indem sie als Rekombinationszentren für freie Ladungsträger wirken und indem sie als Generationszentren für Ladungsträgerpaare wirken, wobei Letzteres zu einer Erhöhung des im Sperrbetrieb des Bauelements fließenden Leckstroms führt.
  • Aus den zuvor genannten Gründen sind CZ-Wafer ohne weitere Behandlung für die Realisierung von Leistungsbauelementen, die eine Spannungsfestigkeit von einigen hundert Volt besitzen, nur bedingt geeignet. CZ-Wafer eignen sich ohne weitere Behandlung für diese Bauelemente lediglich als Halbleitersubstrat, auf welches mittels aufwendiger und damit kostenintensiver Epitaxieverfahren weitere (sauerstoffarme) Halbleiterschichten aufgebracht werden, in welchen die eine Sperrspannung aufnehmenden Bereiche eines Leistungsbauelements, beispielsweise die Driftzone eines MOSFET oder die n-Basis eines IGBT, realisiert werden.
  • Es gibt verschiedene Verfahren, Sauerstoffausscheidungen in oberflächennahen Bereichen eines CZ-Wafers zu verhindern, so dass diese Bereiche für die Herstellung von aktiven Bauelementzonen genutzt werden können. Gleichzeitig werden in tiefer gelegenen Bereichen bewusst Sauerstoffausscheidungen erzeugt, die dort als "intrinsische Getterzentren" für in den Wafer eingebrachte, insbesondere unerwünschte Verunreinigungen wie z.B. Schwermetallatome dienen.
  • Ein bekanntes Verfahren, Sauerstoffausscheidungen in oberflächennahen Bereichen eines Wafers zu verhindern, besteht darin, die Sauerstoffkonzentration in diesem Bereich des Wafers zu reduzieren, indem Sauerstoffatome aus dem oberflächennahen Bereich des Wafers mittels eines Temperaturprozesses ausdiffundiert werden.
  • Die US 6,849,119 B2 (Falster) beschreibt ein Verfahren, bei dem ein CZ-Halbleiterwafer einem Temperaturprozess unterzogen wird, bei dem die Rückseite des Wafers einer nitridierende Atmosphäre und dessen Vorderseite einer nicht-nitridierenden Atmosphäre ausgesetzt wird. Diese Temperaturbehandlung führt zur Erzeugung von Kristallleerstellen, wobei das Maximum ei nes sich einstellenden Leerstellenprofils näher an der Rückseite als an der Vorderseite liegt. Der Wafer wird anschließend einer weiteren Temperaturbehandlung bei Temperaturen von 800°C und 1000°C unterzogen, wodurch Sauerstoffausscheidungen in Bereichen mit hoher Leerstellenkonzentration entstehen.
  • Weitere Verfahren zur Behandlung eines Wafers mit dem Ziel eine präzipitatarme Halbleiterzone in einem an eine Oberfläche angrenzenden Bereich eines Wafers zu erzeugen, sind in der US 5,882,989 (Falster) oder US 5,994,761 (Falster) beschrieben.
  • Die EP 0769809 A1 (Schulze) beschreibt ein Verfahren zur Reduzierung der Leerstellenkonzentration in einem Wafer, indem interstitielles Silizium infolge eines Oxidationsprozesses in den Wafer injiziert wird.
  • In Wondrak, W.: "Einsatz von Protonenbestrahlung in der Technologie der Leistungshalbleiter", in: Archiv für Elektrotechnik, 1989, Band 72, Seite 133–140, ist ein Verfahren zur n-Dotierung eines Halbleitermaterials durch Protonenbestrahlung und anschließende Durchführung eines Temperaturschrittes beschrieben.
    •
  • Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Behandlung eines Sauerstoff enthaltenden Wafers zur Verfügung zu stellen, durch welches Sauerstoffausscheidungen in einem oberflächennahen Bereich des Wafers verhindert werden.
  • Diese Aufgabe wird durch ein Verfahren nach Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen sind Gegenstand der Unteransprüche.
  • Das erfindungsgemäße Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers, der eine erste Seite, eine der ersten Seite gegenüberliegende zweite Seite, einen sich an die erste Seite anschließenden ersten Halbleiterbereich und einen sich an die zweite Seite anschließenden zwei ten Halbleiterbereich aufweist, sieht vor, die zweite Seite des Wafers mit hochenergetischen Teilchen zu bestrahlen, um dadurch Kristalldefekte – wie z.B. Leerstellen, Doppelleerstellen oder Leerstellen/Sauerstoff-Komplexe – in dem zweiten Halbleiterbereich des Wafers zu erzeugen. Anschließend wird ein erster Temperaturprozess durchgeführt, bei dem der Wafer für eine vorgegebene Zeitdauer auf Temperaturen zwischen 700°C und 1100°C aufgeheizt wird.
  • Während dieses ersten Temperaturprozesses bilden sich in dem zweiten Halbleiterbereich, der im Vergleich zu dem ersten Halbleiterbereich eine hohe Konzentration an Kristalldefekten und damit eine hohe Konzentration an Kristallgitterleerstellen aufweist, z.B. höherwertige Leerstellen(V)-Sauerstoff (O)-Komplexe (z.B. O2V-Komplexe). Diese Leerstellen-Sauerstoff-Komplexe wirken als Nukleationskeime, an die sich weitere Sauerstoffatome bzw. Sauerstoffionen oder auch weitere Leerstellen/Sauerstoff-Komplexe anlagern, wodurch stabile Sauerstoffagglomerate in dem zweiten Halbleiterbereich entstehen. Die Leerstellen-Sauerstoff-Komplexe bzw. die Sauerstoffagglomerate wirken darüber hinaus als Getterzentren für in dem Halbleiterwafer vorhandene Verunreinigungen, wie beispielsweise Schwermetallatome, und für Gitterleerstellen. Diese Getterwirkung der in dem zweiten Halbleiterbereich vorhandenen Leerstellen-Sauerstoff-Komplexe und Sauerstoffagglomerate führt darüber hinaus zu einer Diffusion von Gitterleerstellen aus dem ersten Halbleiterbereich in den zweiten Halbleiterbereich, wodurch der erste Halbleiterbereich an Gitterleerstellen verarmt. Bedingt durch das Fehlen von Gitterleerstellen in dem ersten Halbleiterbereich können sich in diesem Halbleiterbereich keine oder nur sehr wenige Sauerstoffausscheidungen (Sauerstoffpräzipitate) bilden, wodurch in dem sich an die erste Seite anschließenden ersten Halbleiterbereich eine an Sauerstoffpräzipitaten arme Halbleiterzone, eine sogenannten "Denuded Zone" entsteht. Eine solche Halbleiterzone wird nachfolgend als präzipitatarme Zone bezeichnet.
  • Mittels des erfindungsgemäßen Verfahrens kann eine deutlich größere vertikale Ausdehnung der von Sauerstoffausscheidungen weitgehend freien Zone als bei bekannten Verfahren erreicht werden. Dies ist insbesondere geeignet für vertikale Leistungshalbleiterbauelemente, die Durchbruchspannungen oberhalb von 500 V aufweisen sollen und bei denen somit entsprechend große vertikale Abmessungen einer die Sperrspannung aufnehmenden Bauelementzone, z.B. der Driftzone bei einem MOSFET, erforderlich sind.
  • Die Bestrahlung des Halbleiterkörpers mit hochenergetischen Teilchen zur Erzeugung von Kristalldefekten, insbesondere zur Erzeugung von Gitterleerstellen, führt zu einer hohen Konzentration von Gitterleerstellen in dem zweiten Halbleiterbereich, damit zu einer hohen Konzentration an Sauerstoffpräzipitaten in dem zweiten Halbleiterbereich, da die Leerstellen die Sauerstoffpräzipitation, d.h. die Bildung solcher Präzipitate, erheblich begünstigen. Außerdem führt die hohe Leerstellenkonzentration in dem zweiten Halbleiterbereich zu einer besonders wirksamen Ausdiffusion von Gitterleerstellen aus dem ersten Halbleiterbereich in den zweiten Halbleiterbereich.
  • Während bei einem Temperaturprozess in einer nitridierenden Atmosphäre lediglich eine Leerstellenkonzentration zwischen 1012 und 1013 Leerstellen pro Kubikzentimeter (cm3) erreicht werden kann, lassen sich bei einer Bestrahlung des Halbleiterkörpers beispielsweise mit Protonen Leerstellenkonzentrationen von mehr als 1018 Leerstellen pro cm3 erzeugen, was zu einer erheblichen Verstärkung des gewünschten Effekts führt. Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, dass sich durch entsprechende Wahl der Bestrahlungsenergie und Bestrahlungsdosis im Gegensatz zu einer Methode, die Nitridierungsschritte zur Leerstellenerzeugung verwendet, nahezu beliebige Leerstellenverteilungen in der Halbleiterscheibe einstellen lassen; insbesondere können auch in rela tiv großer Tiefe des Halbleiterkristalls sehr hohe Leerstellenkonzentrationen erzeugt werden.
  • Die zur Bestrahlung verwendeten hochenergetischen Teilchen sind insbesondere nicht-dotierende Teilchen, wie Protonen, Edelgasionen, z.B. Heliumionen, Neonionen oder Argonionen, oder Halbleiterionen, z.B. Germaniumionen oder Siliziumionen. Als hochenergetische Teilchen zur Bestrahlung des Halbleiterkörpers mit dem Ziel, Kristalldefekte zu erzeugen, eignen sich jedoch auch dotierende Teilchen, wie beispielsweise Phosphorionen. Da die Eindringtiefe der hochenergetischen Teilchen bei einer gegebenen Bestrahlungsenergie aber nicht zu gering sein sollte, kommen vorzugsweise Protonen oder Heliumionen zur Anwendung, die bei einer gegebenen Energie tiefer eindringen als die schwereren Teilchen.
    •
  • Die vorliegende Erfindung wird nachfolgend anhand von Figuren näher erläutert.
  • 1 veranschaulicht ein erfindungsgemäßes Verfahren zur Behandlung eines Halbleiterwafers während unterschiedlicher Verfahrensschritte.
  • 2 veranschaulicht eine Abwandlung des anhand von 1 erläuterten erfindungsgemäßen Verfahrens.
  • 3 veranschaulicht ein Verfahren zur Herstellung einer n-dotierten Halbleiterzone in einer präzipitatarmen Halbleiterzone eines CZ-Halbleiterwafers.
  • 4 zeigt den Halbleiterwafer nach Durchführung weiterer Verfahrensschritte, bei denen eine Epitaxieschicht auf eine erste Seite des Halbleiterwafers aufgebracht wird.
  • 5 zeigt in Seitenansicht im Querschnitt einen Leistungs-MOSFET oder Leistungs-IGBT, der in einem nach dem erfindungsgemäßen Verfahren behandelten Halbleiterwafer realisiert ist.
  • 6 zeigt in Seitenansicht im Querschnitte eine Leistungsdiode, die in einem nach dem erfindungsgemäßen Verfahren behandelten Halbleiterwafer realisiert ist.
  • In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Waferbereich bzw. Bauelementbereiche mit gleicher Bedeutung.
  • 1A zeigt in Seitenansicht im Querschnitt schematisch einen Ausschnitt eines Sauerstoff enthaltenden Halbleiterwafers 100. Dieser Wafer ist von einem durch ein Tiegelziehverfahren bzw. Czochralski-Verfahren hergestellten Einkristall abgeschnitten und wird nachfolgend als CZ-Wafer bezeichnet. Die Sauerstoffkonzentration eines solchen CZ-Wafers liegt üblicherweise oberhalb von 5·1017 Atomen/cm3.
  • Der Wafer 100 weist eine erste Seite 101, die nachfolgend als Vorderseite bezeichnet wird, und eine zweite Seite 102, die nachfolgend als Rückseite bezeichnet wird, auf. In dem Kristallgitter des Wafers vorhandene Sauerstoffatome sind in 1A schematisch durch Kreuze dargestellt und mit dem Bezugszeichen 11 bezeichnet. Neben Sauerstoffatomen sind in dem Kristallgitter nach Abschluss des Czochralski-Verfahrens unweigerlich auch Leerstellen und Leerstellenagglomerate vorhanden, die in 1A schematisch als Kreise dargestellt und mit dem Bezugszeichen 12 bezeichnet sind. Ein sich an die Vorderseite 101 in vertikaler Richtung des Wafers anschließender Halbleiterbereich wird nachfolgend als erster Halbleiterbereich 103' bezeichnet, während ein sich an die Rückseite 102 in vertikaler Richtung des Wafers 100 anschließender Bereich nachfolgend als zweiter Halbleiterbereich 104' bezeichnet wird.
  • Ziel des erfindungsgemäßen Verfahrens ist es, in dem sich an die Vorderseite 101 anschließenden ersten Halbleiterbereich 103' eine an Sauerstoffausscheidungen arme Halbleiterzone bzw. präzipitatarme Halbleiterzone (Denuded Zone) zu erzeugen.
  • Das erfindungsgemäße Verfahren sieht Bezug nehmend auf 1B hierzu vor, den Wafer 100 über dessen Rückseite 102 mit hochenergetischen Teilchen zu bestrahlen, um dadurch in dem zweiten Halbleiterbereich 104 Kristalldefekte, insbesondere Gitterleerstellen, zu erzeugen, so dass in dem zweiten Halbleiterbereich 104' im Vergleich zu dem ersten Halbleiterbereich 103 eine erhöhte Leerstellenkonzentration vorhanden ist. Diese eine erhöhte Leerstellenkonzentration aufweisende Halbleiterzone ist in 1B mit dem Bezugszeichen 104'' bezeichnet. Unter den durch die Bestrahlung mit hochenergetischen Teilchen hergestellten Leerstellen sind nachfolgend Einfach-Leerstellen (V), Doppelleerstellen (VV) und auch Leerstellen-Sauerstoff-Komplexe (OV) zu verstehen.
  • Als Teilchen für die Bestrahlung des Wafers 100 eignen sich insbesondere nicht-dotierende Teilchen, wie Protonen, Edelgasionen oder Halbleiterionen.
  • Nach Erzeugung der Leerstellen in dem zweiten Halbleiterbereich 104 durch die Bestrahlung mit hochenergetischen Teilchen erfolgt ein erster Temperaturprozess, bei dem der Wafer für eine bestimmte Zeitdauer auf Temperaturen zwischen 700°C und 1100°C aufgeheizt wird. Die Temperatur und Dauer dieses Temperaturprozesses sind dabei so gewählt, dass in dem eine hohe Leerstellenkonzentration aufweisenden zweiten Halbleiterbereich 104'' Leerstellen-Sauerstoff-Zentren (O2V-Zentren) oder auch höherwertige Leerstellen-Sauerstoff-Komplexe entstehen. Der Temperaturprozess kann insbesondere derart gestaltet sein, dass zeitlich aufeinanderfolgend wenigstens zwei verschiedene Temperaturen eingestellt werden, die jeweils für eine vorgegebene Zeitdauer gehalten werden. Die Zeitdauern dieser einzelnen "Temperaturplateaus" können dabei gleich lang oder auch unterschiedlich lang sein.
  • Die erzeugten Leerstellen-Sauerstoff-Zentren wirken als Nukleationskeime für Sauerstoffausscheidungen, so dass sich während des ersten Temperaturprozesses stabile Sauerstoffagglomerate in dem zweiten Halbleiterbereich 104 bilden. Die Nukleationskeime und Sauerstoffagglomerate wirken außerdem als Getterzentren für in dem Halbleiterwafer vorhandene, bzw. während nachfolgender Hochtemperaturprozesse in den Halbleiter eindiffundierende, Verunreinigungen, wie beispielsweise Schwermetallatome, und wirken zudem als Getterzentren für Gitterleerstellen. Dies führt dazu, dass während des ersten Temperaturprozesses Gitterleerstellen aus dem ersten Halbleiterbereich 103 in den zweiten Halbleiterbereich 104 eindiffundieren, wodurch in dem ersten Halbleiterbereich 103 eine leerstellenarme Halbleiterzone entsteht. Die Verarmung des ersten Halbleiterbereichs 103 an Leerstellen wirkt einer Entstehung von Sauerstoffpräzipitaten in dem ersten Halbleiterbereich 103 entgegen, so dass nach Abschluss des Temperaturprozesses der erste Halbleiterbereich 103' eine präzipitatarme Halbleiterzone bildet, die in 1C mit dem Bezugszeichen 103 bezeichnet ist.
  • Die in dem zweiten Halbleiterbereich 104 vorhandenen Nukleationskeime und Sauerstoffagglomerate sind stabil und werden durch nachfolgende Temperaturprozesse, wie sie beispielsweise bei der Herstellung von Halbleiterbauelementen auf Basis des Wafer angewendet werden, nicht mehr aufgelöst. Mangels vorhandener Leerstellen in dem ersten Halbleiterbereich 103 können sich während solcher Temperaturprozesse in dem ersten Halbleiterbereich 103 keine Sauerstoffpräzipitate bilden, welche die Funktion eines Halbleiterbauelements, insbesondere eines Leistungsbauelements negativ beeinflussen würden, da ohne die Anwesenheit von Leerstellen die Präzipitatbildung sehr unwahrscheinlich wird und/oder sehr lange dauert. Die mittels des erfindungsgemäßen Verfahrens hergestellte präzi pitatarme Halbleiterzone 103 des Wafers eignet sich somit insbesondere auch zur Realisierung aktiver Bauelementzonen, insbesondere solcher Bauelementzonen, die in Leistungshalbleiterbauelementen dazu dienen, eine Sperrspannung des Bauelements aufzunehmen. Bei vertikalen Leistungshalbleiterbauelementen kann der zweite Halbleiterbereich 104, der eine hohe Präzipitatdichte aufweist, nach Beendigung der Vorderseitenprozesse entfernt werden und anschließend können die sogenannten Rückseitenprozesse, die für die Fertigstellung des Halbleiterbauelements erforderlich sind, durchgeführt werden. Bei lateralen Bauelementen, bei denen eine Stromflussrichtung in lateraler Richtung des Halbleiterkörpers verläuft, kann der zweite Halbleiterbereich auch verbleiben.
  • Die Dauer des ersten Temperaturprozesses, bei dem der Wafer auf Temperaturen zwischen 700°C und 1100°C aufgeheizt wird, kann zwischen einer Stunde und mehr als 20 Stunden betragen. Die Temperatur beträgt vorzugsweise zwischen 780°C und 1020°C, wobei vorzugsweise ein oder zwei Temperaturplateaus bei unterschiedlicher Temperatur eingestellt werden.
  • Bei einer Ausführungsform ist vorgesehen, den Wafer während des ersten Temperaturprozesses zunächst für eine erste Zeitdauer, die kürzer ist als 10 Stunden, auf eine Temperatur zwischen 780°C und 810°C und anschließend für eine zweite Zeitdauer, die länger ist als 10 Stunden, auf eine Temperatur zwischen 980°C und 1020°C aufzuheizen. Die erste Zeitdauer beträgt beispielsweise 5 Stunden, während die zweite Zeitdauer beispielsweise 20 Stunden beträgt.
  • Das Maximum der durch die Teilchenbestrahlung hergestellten Leerstellenkonzentration in dem Halbleiterwafer lässt sich bei dem erfindungsgemäßen Verfahren über die Bestrahlungsbedingungen, d. h. insbesondere über die Art der verwendeten Teilchen und die Bestrahlungsenergie mit der die Teilchen eingestrahlt werden, vergleichsweise exakt einstellen.
  • 1D zeigt qualitativ die Leerstellenverteilung in dem Halbleiterwafer 100 bei einer Bestrahlung des Wafers mit hochenergetischen Teilchen über dessen Rückseite 102. Die maximale Leerstellenkonzentration liegt dabei im sogenannten End-Of-Range-Bereich der Bestrahlung. Das ist der Bereich, bis zu dem die Bestrahlungsteilchen ausgehend von der Rückseite 102 in den Wafer 100 eindringen. Mit a ist in 1D der Abstand zur Rückseite 102 des Wafers bezeichnet, a1 bezeichnet den Abstand der maximalen Leerstellenkonzentration ausgehend von der Rückseite 102. Diese Position a1 der maximalen Leerstellenkonzentration ist von der Bestrahlungsenergie abhängig und liegt bei einer Protonenimplantation mit einer Implantationsenergie von 2,25 MeV im Bereich zwischen 55 und 60 μm ausgehend von der Rückseite 102. Die Bestrahlung mit Protonen kann insbesondere senkrecht oder auch unter einem Neigungswinkel gegenüber der Rückseite 102, beispielsweise unter einem Winkel zwischen 5° und 10°, erfolgen.
  • Bei einer Protonenimplantationsdosis von 1014 cm-2 liegt die maximale Leerstellenkonzentration im End-Of-Range-Bereich bei etwa 7·1018 Leerstellen/cm3. In dem zwischen dem End-Of-Range-Bereich und der Rückseite angeordneten, von den Protonen durchstrahlten Halbleiterbereich liegt die Leerstellenkonzentration bei der oben genannten Implantationsdosis im Bereich von etwa 5·1017 Leerstellen/cm3.
  • Die Abmessungen der präzipitatarmen Halbleiterzone 103 in vertikaler Richtung des Wafers sind ebenfalls abhängig von den Bestrahlungsbedingungen, insbesondere der Bestrahlungsenergie. Die präzipitatarme Halbleiterzone 103 entsteht bei dem erfindungsgemäßen Verfahren in dem Bereich, in dem keine zusätzlichen Leerstellen durch die Teilchenbestrahlung erzeugt werden. Die Leerstellenreduktion in dem ersten Halbleiterbereich kann während des ersten Temperaturprozesses dabei umso effektiver erfolgen, je geringer die Abmessungen des ersten Halbleiterbereichs 103 in vertikaler Richtung sind bzw. je höher die Leerstellenkonzentration in dem zweiten Halbleiterbereich und je größer die vertikale Ausdehnung des zweiten Halbleiterbereiches 104 ist. Vorzugsweise erfolgt die Teilchenbestrahlung derart, dass der End-Of-Range-Bereich der Bestrahlung möglichst nahe an der zu erzeugenden präzipitatarmen, sich an die Vorderseite 101 anschließenden Halbleiterzone 103 liegt.
  • Vor Durchführen der Teilchenbestrahlung kann der Wafer optional einem zweiten Temperaturprozess unterworfen werden, bei dem der Wafer in einer feuchten und/oder oxidierenden Atmosphäre auf Temperaturen größer als 1000°C aufgeheizt wird. Ein solches Vorgehen ist aus der eingangs erwähnten EP 0769809 A1 bekannt und dient dazu, gezielt interstitielle Siliziumatome in den wafer zu injizieren, wobei die Tiefe, bis zu der diese Siliziumatome injiziert werden, von der Dauer des Temperaturprozesses abhängig ist und umso größer ist, je länger dieser Temperaturprozess durchgeführt wird. Die Injektion dieser interstitiellen Siliziumatome führt insbesondere in den oberflächennahen Bereichen des Halbleiterwafers bereits zu einer Reduktion von Leerstellen, insbesondere zu einer Reduktion von Leerstellenagglomeraten und beseitigt sogenannte D-Defekte in dem Halbleiterwafer. Die Vortemperung des Halbleiterwafers mittels des zweiten Temperaturprozesses kann insbesondere dazu dienen, gleiche "Anfangszustände" mehrerer durch das erfindungsgemäße Verfahren bearbeiteter Wafer herzustellen, um dadurch bei gleichen Verfahrensbedingungen Wafer mit gleichen Eigenschaften zu erzeugen. Diesem Vorgehen liegt die Erkenntnis zugrunde, dass sich einzelne Wafer, die aus unterschiedlichen Einkristallen abgeschnitten sind, bezüglich ihrer Leerstellenkonzentrationen und bezüglich der sogenannten D-Defektverteilungen unterscheiden können.
  • Da solche gleichen definierten Ausgangsbedingungen insbesondere im Bereich der späteren präzipitatarmen Halbleiterzone erwünscht sind, genügt es, während dieser Vortemperung die Vorderseite 101 einer feuchten und/oder oxidierenden Umgebung auszusetzen, wobei bei Bedarf die Eindringtiefe der intersti tiellen Siliziumatome auch auf die vertikale Ausdehnung der Halbleiterzone 103 beschränkt werden kann. Selbstverständlich besteht jedoch auch die Möglichkeit, beide Seiten 101, 102 des Wafers während dieser Vortemperung einer feuchten und/oder oxidierenden Atmosphäre auszusetzen.
  • Optional besteht außerdem die Möglichkeit, den Wafer nach oder auch unmittelbar vor Durchführen des ersten Temperaturprozesses, durch den die Nukleationszentren und Sauerstoffagglomerate erzeugt werden, einem weiteren Temperaturprozess zu unterziehen, bei dem wenigstens die erste Halbleiterzone 103 derart aufgeheizt wird, dass Sauerstoffatome aus dieser ersten Halbleiterzone über die Vorderseite 101 des Wafers ausdiffundieren. Die Temperaturen dieses weiteren Temperaturprozesses liegen beispielsweise im Bereich zwischen 900°C und 1250°C. Durch diesen weiteren Temperaturprozess wird die Sauerstoffkonzentration in der präzipitatarmen Halbleiterzone 103 weiter reduziert, was die Wahrscheinlichkeit für das Entstehen von Sauerstoffpräzipitaten in dieser Halbleiterzone während nachfolgender Temperaturprozesse weiter reduziert. Darüber hinaus reduziert die Sauerstoffreduktion in der präzipitatarmen Halbleiterzone die Gefahr einer Entstehung sogenannter thermischer Donatoren. Solche thermischen Donatoren können in einem Kristallgitter bei Vorhandensein interstitiellen Sauerstoffs und bei Temperaturprozessen mit Temperaturen zwischen 400°C und 500°C entstehen.
  • Alle zuvor erläuterten Temperaturprozesse können als herkömmliche Ofenprozesse realisiert werden, bei denen der Wafer in einem Ofen auf die gewünschte Temperatur aufgeheizt wird. Die Temperaturprozesse können darüber hinaus auch als RTA-Prozesse (RTA = Rapid Thermal Annealing) durchgeführt werden, bei denen der Wafer beispielsweise mittels einer Lampe oder eines Laserstrahls, aufgeheizt wird.
  • Zur Erzeugung der Kristalldefekte in der zweiten Halbleiterzone 104' besteht außerdem die Möglichkeit, mehrere Implanta tionsschritte mit unterschiedlichen Implantationsenergien durchzuführen. Hierbei besteht zudem die Möglichkeit, mehrere erste Temperaturprozesse derart durchzuführen, dass zwischen zwei Implantationsprozessen ein erster Temperaturprozess bei den genannten Temperaturen durchgeführt wird.
  • Bezug nehmend auf 2 besteht die Möglichkeit, vor Durchführen der Teilchenbestrahlung ausgehend von der Rückseite 102 Gräben 110 in den Halbleiterkörper einzubringen. Während des nachfolgenden Bestrahlungsschrittes dringen die hochenergetischen Teilchen sowohl über die Rückseite 102 als auch über die Gräben 110 in den zweiten Halbleiterbereich 104 des Wafers ein. Die Gräben bieten eine weitere Möglichkeit, die Eindringtiefe der hochenergetischen Teilchen in den Halbleiterwafer 100 zu beeinflussen.
  • Außer der Durchführung einer Teilchenbestrahlung zur Erzeugung von Gitterleerstellen in dem zweiten Halbleiterbereich 104 besteht zur Erzeugung dieser Leerstellen auch die Möglichkeit, den Halbleiterwafer einem Temperaturprozess zu unterziehen, bei dem die Rückseite 102 des Wafers einer nitridierenden Atmosphäre ausgesetzt wird, während die Vorderseite, beispielsweise durch Aufbringen eines Oxids, vor einer solchen nitridierenden Atmosphäre geschützt wird. Der Temperaturprozess in der nitridierenden Atmosphäre bewirkt eine Erzeugung von Gitterleerstellen in dem zweiten Halbleiterbereich 104, wobei die erreichbare Leerstellenkonzentration allerdings niedriger ist als bei der zuvor erläuterten Teilchenbestrahlung. Während des Temperaturprozesses zur Herstellung dieser Leerstellen wird der Wafer vorzugsweise rasch aufgeheizt, beispielsweise mittels eines RTA-Schrittes, und dann vergleichsweise langsam abgekühlt, was in der eingangs erwähnten US 6,849,119 B2 erläutert ist. Die Herstellung von Gitterleerstellen durch einen Temperaturprozess in einer nitridierenden Atmosphäre eignet sich insbesondere in Verbindung mit der anhand von 2 erläuterten Herstellung von Gräben 110 ausgehend von der Rückseite 102 des Halbleiterwafers.
  • Das zuvor erläuterte Verfahren zur Herstellung einer präzipitatarmen Halbeiterzone eignet sich auch zur Herstellung einer präzipitatarmen Halbleiterzone in dem Halbleitersubstrat eines SOI-Substrats. Ein solches SOI-Substrat weist bekanntlich ein Halbleitersubstrat, eine auf dem Halbleitersubstrat angeordnete Isolationsschicht und eine auf der Isolationsschicht angeordnete Halbleiterschicht auf. Ein solches Substrat kann z.B. hergestellt werden, indem eine Schichtanordnung mit der Isolationsschicht und der Halbleiterschicht auf das Halbleitersubstrat mittels eines Waferbondverfahrens gebondet wird. Das Halbleitersubstrat kann dabei insbesondere ein CZ-Wafer sein.
  • In 1A sind eine Isolationsschicht 302 und eine Halbleiterschicht 301, die den CZ-Wafer zu einem SOI-Substrat ergänzen, gestrichelt dargestellt. Mittels des zuvor erläuterten Verfahrens lässt sich eine präzipitatarme Halbleiterzone in dem Wafer 100 in einem Bereich anschließend an die Isolationsschicht 302 erzeugen. Besonders vorteilhaft ist dieses Vorgehen, wenn in dem an die Isolierschicht angrenzenden Bereich des SOI-Substrats bei Betrieb des Bauelements ein elektrisches Feld aufgebaut wird. Bislang musste dieser Bereich als epitaktisch abgeschiedene Halbleiterschicht ausgeführt werden, um z.B. den durch Generation verursachten Sperrstrom innerhalb tolerabler und eng tolerierter Grenzen zu halten. Auf die Erzeugung dieser aufwändigen und teuren Epitaxieschicht kann dank des erfindungsgemäßen Verfahrens verzichtet werden, oder eine solche Epitaxieschicht kann zumindest deutlich dünner und somit kostengünstiger als bisher üblich ausgeführt werden.
  • Darüber hinaus kann auch die oberhalb der Isolationsschicht 302 vorhandene Halbleiterzone 301 als präzipitatarme Zone eines CZ-Grundmaterials unter Anwendung des erfindungsgemäßen Verfahrens hergestellt werden. Hierzu wird eine weitere CZ-Halbleiterscheibe, die die spätere Zone 301 umfasst, dem erfindungsgemäßen Verfahren unterzogen, so dass eine präzipitatarme, an eine Oberfläche der Scheibe angrenzende Zone entsteht. Diese weitere Scheibe wird dann auf das Halbleitersubstrat gebondet, wobei die präzipitatarme Zone der weiteren Scheibe dem Substrat 100 bzw. der Isolationsschicht 302 zugewandt ist. Eine präzipitatreiche Zone (nicht dargestellt) dieser weiteren Scheibe wird nach dem Waferbonden z.B. durch Schleifen und/oder Ätzen wieder entfernt.
  • Waferbondverfahren selbst sind grundsätzlich bekannt, so dass hierzu keine weitere Ausführungen erforderlich sind. Bei einem solchen Verfahren werden zwei zu verbindende Halbleiteroberflächen aufeinander gebracht, von den eine oder auch beide oxidiert sein können, wobei anschließend ein Temperaturprozess durchgeführt wird, um die beiden Oberflächen zu verbinden. Übliche Temperaturen hierfür liegen im Bereich zwischen 400°C und 1000°C
  • Das erfindungsgemäße Verfahren lässt sich auch sehr gut mit den sogenannten SIMOX-Technologien zur Herstellung eines SOI-Substrats kombinieren. D. h. zuerst wird mittels des erfindungsgemäßen Verfahrens die präzipitatarme Zone 103 erzeugt und anschließend wird mittels einer Sauerstoffimplantation die Isolationsschicht in dieser Zone 103 erzeugt.
  • Der Halbleiterwafer, der nach der erfindungsgemäßen Behandlung im Bereich seiner Vorderseite 101 eine präzipitatfreie oder zumindest präzipitatarme Halbleiterzone 103 aufweist, eignet sich insbesondere zur Realisierung vertikaler Leistungsbauelemente, wie dies nachfolgend noch erläutert werden wird. Der Wafer kann eine Grunddotierung, beispielsweise eine n-Grunddotierung besitzen, die bereits bei Ziehen des Einkristalls während des Czochralski-Verfahrens erzeugt wird. Die präzipitatarme Halbleiterzone 103 kann insbesondere zur Realisierung einer eine Sperrspannung des Leistungsbauelements aufnehmenden Halbleiterzone dienen.
  • Anhand der 3A bis 3C wird nachfolgend ein Verfahren zur Herstellung einer n-dotierten Halbleiterzone in der präzipitatarmen Halbleiterzone 103 des CZ-Wafers 100 erläutert. Dieses Verfahren kann zusätzlich zur Herstellung einer n-Grunddotierung während des Ziehens des Einkristalls angewendet werden, kann jedoch auch zur Herstellung einer n-dotierten Halbleiterzone bei einem undotierten CZ-Wafer angewendet werden, die wie eine grunddotierte Zone wirkt, d. h. in vertikaler Richtung zumindest über einen großen Teil ihrer vertikalen Ausdehnung eine annähernd konstante Dotierung aufweist. Letzteres ist insbesondere deshalb vorteilhaft, weil die Herstellung einer Grunddotierung des Wafers während des Ziehens des Einkristalls aufgrund der vorhandenen Sauerstoffpräzipitate zu nicht zufriedenstellenden Ergebnissen, insbesondere zu einer inhomogenen und schlecht reproduzierbaren Dotierung führt.
  • Bezug nehmend auf 3A ist bei diesem Verfahren vorgesehen, Protonen über die Vorderseite 101 in die präzipitatarme Halbleiterzone 103 des Wafers 100 zu implantieren. Die Implantationsrichtung kann dabei senkrecht zu der Vorderseite 101, kann jedoch auch unter einem Winkel gegenüber dieser Vorderseite 101 verlaufen. Durch die Protonenimplantation werden zum Einen Kristalldefekte in dem von Protonen durchstrahlten Bereich der präzipitatarmen Halbleiterzone 103 hervorgerufen. Darüber hinaus werden durch die Protonenimplantation Protonen in die präzipitatarme Halbleiterzone 103 eingebracht. Die Abmessungen einer Kristalldefekte aufweisenden, von Protonen durchstrahlten Zone in vertikaler Richtung ausgehend von der Vorderseite 101 sind dabei von der Implantationsenergie abhängig. Die Abmessungen dieser Zone sind dabei umso größer sind, je höher die Implantationsenergie ist, je tiefer also die Protonen über die Vorderseite 101 in den Wafer 100 eindringen.
  • An die Protonenbestrahlung schließt sich ein Temperaturprozess an, bei dem der Wafer 100 wenigstens im Bereich der mit Protonen bestrahlten Zone auf Temperaturen zwischen 400°C und 570°C aufgeheizt wird, wodurch aus den durch die Protonenbestrahlung erzeugten Kristalldefekten und den eingebrachten Protonen wasserstoffinduzierte Donatoren entstehen. Die Temperatur während dieses Temperaturprozesses liegt vorzugsweise im Bereich zwischen 450°C und 550°C.
  • Durch die Protonenimplantation werden die Protonen hauptsächlich in den End-Of-Range-Bereich der Bestrahlung eingebracht. Die Position dieses Bereichs ausgehend von der Vorderseite 101 ist von der Implantationsenergie abhängig. Der End-Of-Range-Bereich bildet das "Ende" des durch die Protonenimplantation bestrahlten Gebietes in vertikaler Richtung des Wafers 100. Die Bildung wasserstoffinduzierter Donatoren setzt – wie bereits erläutert – das Vorhandensein von geeigneten Kristalldefekten und das Vorhandensein von Protonen voraus. Die Dauer des Temperaturprozesses ist vorzugsweise so gewählt, dass die hauptsächlich in den End-Of-Range-Bereich eingebrachten Protonen in nennenswertem Umfang in Richtung der Vorderseite 101 diffundieren, um dadurch eine möglichst homogene n-Dotierung in dem durchstrahlten Bereich der präzipitatarmen Halbleiterzone 103 zu erzeugen. Die Dauer dieses Temperaturprozesses liegt zwischen einer Stunde und 10 Stunden, vorzugsweise zwischen 3 und 6 Stunden.
  • Ergebnis des Temperaturprozesses ist Bezug nehmend auf 3B eine n-dotierte Halbleiterzone 105 in der präzipitatarmen Halbleiterzone 103 des Wafers 100. Die n-Halbleiterzone 105 erstreckt sich ausgehend von der Vorderseite 101 bis zu einer Tiefe d0 in den Wafer 100 hinein, wobei diese Tiefe in erläuterter Weise von der Implantationsenergie abhängig ist.
  • 3C zeigt ein Beispiel für ein Dotierprofil dieser n-Halbleiterzone 105. In 3C ist die Dotierungskonzentra tion ausgehend von der Vorderseite 101 aufgetragen. Mit ND0 ist hierbei die Grunddotierung des Wafers 100 vor Durchführung des Dotierverfahrens bezeichnet.
  • Wie 3C zu entnehmen ist, weist die n-Halbleiterzone 105 ausgehend von der Vorderseite 101 einen annähernd homogenen Dotierungsverlauf mit einer Dotierungskonzentration ND auf, die in einem Endbereich der n-Halbleiterzone 105 auf eine maximale Dotierungskonzentration NDmax ansteigt und danach auf die Grunddotierung ND0 absinkt. Der Endbereich der n-Halbleiterzone, in dem die Dotierung zunächst ansteigt und dann auf die Grunddotierung absinkt, resultiert aus dem End-Of-Range-Bereich der Protonenimplantation, in den während der Implantation der Großteil der Protonen eingelagert werden. In Folge des Temperaturprozesses diffundiert ein großer Teil der Protonen in Richtung der Vorderseite 101, woraus die homogene Dotierung ND in dem von den Protonen durchstrahlten Bereich resultiert. Die in die Tiefe des Halbleiters in Richtung der Rückseite 102 diffundierenden Protonen führen in diesem Bereich nicht zur Bildung von Donatoren, da dort keine implantationsinduzierten Kristalldefekte, die zur Bildung von Donatoren erforderlich sind, vorhanden sind. Die Differenz zwischen der maximalen Dotierungskonzentration NDmax im End-Of-Range-Bereich und der homogenen Dotierungskonzentration ND in dem durchstrahlten Bereich ist maßgeblich abhängig von der Temperatur während des Temperaturprozesses und der Dauer des Temperaturprozesses. Hierbei gilt, dass bei gleicher Dauer des Temperaturprozesses diese Differenz umso geringer ist, je höher die Temperatur während des Temperaturprozesses ist, und dass bei einer gegebenen Temperatur während des Temperaturprozesses die Differenz umso geringer ist, je länger die Dauer des Temperaturprozesses ist. Bei ausreichend hoher Temperatur und ausreichend langer Dauer des Temperaturprozesses kann diese Differenz auch gegen Null gehen bzw. sehr klein werden.
  • Die mittels des zuvor erläuterten Verfahrens hergestellte, eine n-Dotierung mit wasserstoffinduzierten Donatoren aufweisende Halbleiterzone eignet sich insbesondere zur Realisierung einer eine Sperrspannung aufnehmenden Halbleiterzone eines Leistungshalbleiterbauelements. Eine solche Zone ist beispielsweise die Driftzone eines MOSFET, die Driftzone bzw. n-Basis eines IGBT oder die Driftzone bzw. n-Basis einer Diode.
  • Die Herstellung der n-Halbleiterzone 105 kann insbesondere auch derart erfolgen, dass das Maximum der Dotierungskonzentration in dem Sauerstoffagglomerate aufweisenden Bereich 104 liegt, so dass die präzipitatarme Zone 103 infolge des Dotierungsverfahrens eine homogene n-Dotierung erhält.
  • Zu dem anhand der 1A bis 1C erläuterten Behandlungsverfahren ist anzufügen, dass bei diesem Verfahren bei Verwendung von Protonen als hochenergetische Teilchen keine wasserstoffinduzierten Donatoren gebildet werden, da die bei diesem Verfahren angewendeten Temperaturen zwischen 700°C und 1100°C zu hoch für die Erzeugung wasserstoffinduzierter Donatoren sind.
  • Zur Vorbereitung des Wafers 100 für die Herstellung von Leistungshalbleiterbauelementen kann optional Bezug nehmend auf 4 eine einkristalline Epitaxieschicht 200 auf der Vorderseite 101 oberhalb der präzipitatarmen Halbleiterzone 103 erzeugt werden. Die Dotierungskonzentration dieser Epitaxieschicht 200 wird vorzugsweise an die Dotierungskonzentration der präzipitatarmen Halbleiterzone 103 bzw. der in der präzipitatarmen Halbleiterzone 103 vorhandenen n-dotierten Halbleiterzone 105 angepasst. Die Einstellung der Dotierungskonzentration der Epitaxieschicht 200 erfolgt in bekannter Weise während des Abscheideverfahrens dieser Epitaxieschicht oder optional auch durch eine Protonenbestrahlung in Kombination mit einer geeigneten Temperung gemäß dem zuvor erläuterten Verfahren.
  • Der mittels der zuvor erläuterten Behandlungsverfahren bearbeitete Halbleiterwafer 100 eignet sich zur Herstellung von vertikalen Leistungshalbleiterbauelementen, was nachfolgend anhand der 5 und 6 erläutert wird.
  • Das Ausgangsmaterial für die Leistungshalbleiterbauelemente bildet der Wafer 100, auf den optional eine anhand von 4 erläuterte Epitaxieschicht 200 aufgebracht sein kann. Für die nachfolgende Erläuterung wird vom Vorhandensein einer solchen Epitaxieschicht 200 ausgegangen. Es sei jedoch darauf hingewiesen, dass auf diese Epitaxieschicht 200 auch verzichtet werden kann, insbesondere dann, wenn die präzipitatarme Halbleiterzone 103 in vertikaler Richtung des Wafers 100 eine ausreichend große Abmessung zur Realisierung aktiver Bauelementzonen, insbesondere zur Realisierung von eine Sperrspannung aufnehmenden Bauelementzonen des Leistungshalbleiterbauelements aufweist.
  • 5 zeigt in Seitenansicht im Querschnitt einen vertikalen Leistungs-MOSFET, der auf Basis eines nach dem zuvor erläuterten Verfahren behandelten CZ-Wafer 100 hergestellt wurde. Der MOSFET weist einen Halbleiterkörper auf, der durch einen Abschnitt 100' des behandelten Wafers (100 in den 1 bis 4) und in dem Beispiel durch eine auf den Wafer aufgebrachte Epitaxieschicht 200 gebildet ist. Das Bezugszeichen 201 bezeichnet in dem Beispiel eine Vorderseite der Epitaxieschicht, die gleichzeitig die Vorderseite des Halbleiterkörpers bildet. Der Waferabschnitt 100' ist in nicht näher dargestellter Weise durch Abtragen des Wafers 100 ausgehend von dessen Rückseite (Bezugszeichen 102 in den 1 bis 4) entstanden. Das Bezugszeichen 111 bezeichnet die nach dem Abtragen vorhandene Oberfläche dieses Waferabschnitts 100', die gleichzeitig die Rückseite des Halbleiterkörpers bildet.
  • Der MOSFET ist in dem Beispiel als vertikaler Trench-MOSFET ausgebildet und weist eine Source-Zone 21, eine sich an die Source-Zone 21 in vertikaler Richtung anschließende Body-Zone 22, eine sich an die Body-Zone 22 in vertikaler Richtung anschließende Driftzone 23 sowie eine sich an die Driftzone 23 in vertikaler Richtung anschließende Drain-Zone 24 auf. Die Source-Zone 21 und die Body-Zone 22 sind bei dem in 5 dargestellten Bauelement in der Epitaxieschicht 200 angeordnet.
  • Zur Steuerung eines Inversionskanals in der Body-Zone 22 ist eine Gate-Elektrode 27 vorhanden, von der in 5 zwei Elektrodenabschnitte dargestellt sind und die in einem Graben angeordnet ist, der sich ausgehend von der Vorderseite 201 in vertikaler Richtung in den Halbleiterkörper hineinerstreckt. Die Gate-Elektrode 27 ist mittels eines Gate-Dielektrikums 28, üblicherweise einer Oxidschicht gegenüber dem Halbleiterkörper dielektrisch isoliert. Die Herstellung der Source- und Body-Zonen 21, 22 kann in bekannter Weise mittels Implantations- und Diffusionsschritten erfolgen. Die Herstellung der Gate-Elektrode erfolgt durch Ätzen des Grabens, Aufbringen einer Gate-Dielektrikumsschicht in dem Graben und Abscheiden einer Elektrodenschicht in dem Graben.
  • Die Source-Zone 21 ist durch eine Source-Elektrode 25 kontaktiert, die sich abschnittsweise in vertikaler Richtung des Halbleiterkörpers bis in die Body-Zone 22 erstreckt, um dadurch die Source-Zone 21 und die Body-Zone 22 in bekannter Weise kurzzuschließen. Die Drain-Zone 24 ist durch eine auf die Rückseite 111 aufgebrachte Drain-Elektrode 26 kontaktiert.
  • Die Driftzone 23 des MOSFET ist abschnittsweise durch die Epitaxieschicht 20 und abschnittsweise durch die präzipitatarme Halbleiterzone 103 des Waferabschnitts 100' gebildet. Die Drain-Zone 24 ist eine im Vergleich zur Driftzone 23 hochdotierte Halbleiterzone, die beispielsweise durch Implantation von Dotierstoffatomen über die Rückseite 111 hergestellt werden kann. Die Drain-Zone 24 kann dabei vollständig in der präzipitatarmen Halbleiterzone 103 angeordnet sein, kann je doch auch in einem nach dem Zurückätzen oder Zurückschleifen verbliebenen Abschnitt der Sauerstoffagglomerate enthaltenden Halbleiterzone (Bezugszeichen 104 in den 1 bis 3) angeordnet sein. Maßgeblich für ein ordnungsgemäßes Funktionieren des Bauelements ist hierbei, dass die Driftzone, die dazu dient, bei sperrendem Bauelement eine anliegende Sperrspannung aufzunehmen, nur durch Abschnitte der präzipitatarmen Halbleiterzone 103 gebildet ist. Andernfalls würden in der Driftzone 23 vorhandene Sauerstoffagglomerate die Leistungsfähigkeit des Bauelements, insbesondere dessen Spannungsfestigkeit und Leckstromverhalten degradieren.
  • Die Spannungsfestigkeit des dargestellten Leistungs-MOSFET ist maßgeblich abhängig von den Abmessungen der Driftzone 23 in vertikaler Richtung und darüber hinaus von der Dotierungskonzentration dieser Driftzone. Der Waferabschnitt 100', der nach dem Zurückschleifen des Wafers während des Bauelementherstellverfahrens verbleibt, kann ausschließlich die zuvor erzeugte präzipitatarme Halbleiterzone 103 umfassen, kann jedoch im Bereich der Rückseite 102 auch Abschnitte der Sauerstoffagglomerate 104 aufweisenden Zone umfassen, wobei diese Sauerstoffagglomerate aufweisende Zone dann lediglich zur Realisierung der hochdotierten Drain-Zone 24 und nicht zur Realisierung der eine Sperrspannung aufnehmenden Driftzone 23 dienen darf.
  • Auf das Aufbringen einer Epitaxieschicht 200 kann insbesondere dann verzichtet werden, wenn die Abmessungen der präzipitatarmen Halbleiterzone 103 in vertikaler Richtung ausreichend groß sind, um eine Driftzone mit einer für eine gewünschte Spannungsfestigkeit ausreichenden Dicke zu realisieren.
  • Der dargestellte vertikale Leistungs-MOSFET ist insbesondere ein n-Leistungs-MOSFET. In diesem Fall sind die Source-Zone 21, die Driftzone 23 und die Drain-Zone 24 n-dotiert, während die Body-Zone 22 p-dotiert ist. Selbstverständlich ist basie rend auf dem mittels des zuvor erläuterten Verfahrens behandelten Wafer auch ein p-Leistungs-MOSFET realisierbar, dessen Bauelementzonen im Vergleich zu einem n-Leistungs-MOSFET komplementär dotiert sind.
  • Die Dotierung der Driftzone 23 kann gemäß dem zuvor erläuterten Verfahren mittels einer Protonenimplantation in die Scheibenvorderseite und einem anschließenden Temperschritt erzeugt werden. Diese Schritte zur Dotierung der Driftzone 23 erfolgen vorzugsweise erst nach der Herstellung der Source- und Body-Zonen 21, 22 und des Gate-Oxids 28, da diese Herstellschritte Temperaturen erfordern, die weit oberhalb von 600°C liegen sodass eine Protonen-induzierte Dotierung verschwinden würde. Herstellschritte, die Temperaturen unterhalb von etwa 430°C erfordern – wie z.B. die Temperung der Metallisierung oder von abgeschiedenen Polyimidschichten – können dagegen später, d.h. nach der Dotierung der Driftzone 23, erfolgen. Dabei kann das Temperaturbudget der nachfolgenden Herstellschritte auf das Temperaturbudget beim Tempern der Protonen-induzierten Dotierung der Driftzone 23 angerechnet werden. Eine solche weitere Temperung kann dann entsprechend kürzer durchgeführt werden oder sogar vollständig entfallen.
  • Auf Basis des behandelten Wafergrundmaterials lassen sich auch bipolare Leistungsbauelemente, wie beispielsweise ein Trench-IGBT realisieren. Die Struktur eines solchen Trench-IGBT entspricht der Struktur des in 5 dargestellten vertikalen Leistungs-MOSFET, mit dem Unterschied, dass anstelle einer den gleichen Leitungstyp wie die Driftzone 23 aufweisenden Drain-Zone 24 eine komplementär zu der Driftzone 23 dotierte Emitterzone 24 vorhanden ist.
  • Bei einem IGBT kann der Emitterzone 24 in der Driftzone 23 eine Feldstoppzone 29 vorgelagert sein, die vom gleichen Leitungstyp wie die Driftzone 23, jedoch höher als die Driftzone 23 dotiert ist. Diese Feldstoppzone 29 kann sich an die Emitterzone 24 anschließen, kann jedoch auch beabstandet zu der Emitterzone 24 angeordnet sein. Die Feldstoppzone 29 liegt jedoch näher an der Emitterzone 24 als an der Body-Zone 22.
  • Die Driftzone 23 ist bei einem IGBT üblicherweise n-dotiert. Entsprechend sind die Body- und die Emitterzone 22, 24 p-dotiert. Die Herstellung einer n-dotierten Feldstoppzone 29 kann beispielsweise durch Protonenimplantation über die Rückseite 111 bzw. über die Rückseite 102 des noch nicht abgetragenen Wafers und einen sich daran anschließenden Temperaturprozess bei Temperaturen zwischen 350°C und 570°C und besonders bevorzugt im Temperaturbereich zwischen 360°C und 400°C erfolgen.
  • Auch die Grunddotierung der Driftzone 23 wird vorzugsweise in der erläuterten Weise durch eine Protonenimplantation in Kombination mit einem geeigneten Temperschritt erzeugt, wobei die Protonenimplantation vorzugsweise über die Vorderseite 201 erfolgt. Alternativ oder ergänzend kann diese Protonenimplantation aber auch über die Scheibenrückseite 111 erfolgen, und zwar besonders bevorzugt nachdem ein rückseitiger Dünnungsprozess durchgeführt wurde.
  • 6 zeigt in Seitenansicht im Querschnitt eine auf Basis des behandelten Wafergrundmaterial realisierte vertikale Leistungsdiode. Mit dem Bezugszeichen 201 ist in 6 die Vorderseite eines Halbleiterkörpers, in dem die Diode integriert ist, bezeichnet, während das Bezugszeichen 111 eine Rückseite dieses Halbleiterkörpers bezeichnet. Der Halbleiterkörper umfasst einen Waferabschnitt 100', der durch Zurückschleifen des anhand der 1 bis 3 erläuterten Wafers 100 erhalten wird. Auf diesen Waferabschnitt 100' ist optional die anhand von 4 erläuterte Epitaxieschicht 200 aufgebracht.
  • Die Leistungsdiode weist im Bereich der Vorderseite 201 eine p-Emitterzone bzw. Anodenzone 31, eine sich an die p-Emitterzone anschließende Basiszone 32 sowie eine sich in vertikaler Richtung an die Basiszone 32 anschließende n-Emitterzone bzw. Kathodenzone 33 auf. Die Basiszone 32 ist entweder p- oder n-dotiert und dient bei in Sperrrichtung betriebener Leistungsdiode zur Aufnahme der anliegenden Sperrspannung. Die Basiszone 32 ist in dem Beispiel durch einen Abschnitt der Epitaxieschicht 200 und durch einen Abschnitt der präzipitatarmen Halbleiterzone 103 des Waferabschnitts 100' gebildet. Der n-Emitter 33 kann ebenfalls vollständig in der präzipitatarmen Halbleiterzone 103 ausgebildet sein. Dieser n-Emitter wird beispielsweise durch Implantation von n-Dotierstoffatomen über die Rückseite 111 erzeugt. Der n-Emitter 33 kann jedoch auch abschnittsweise durch die Sauerstoffagglomerate aufweisende Halbleiterzone (Bezugszeichen 104 in den 1 bis 3) des Wafers gebildet sein. Maßgeblich ist jedoch, dass die die Sperrspannung aufnehmende Basiszone 32 nur durch präzipitatarme Halbleiterzonen 103 des Wafers gebildet wird.
  • Die Anodenzone 31 der Diode ist durch eine Anodenelektrode 34 kontaktiert, die einen Anodenanschluss A bildet. Die Kathodenzone 33 ist durch eine Kathodenelektrode 35 kontaktiert, die einen Kathodenanschluss K bildet.
    • 11
    Sauerstoffatome
    12
    Leerstelle
    21
    Source-Zone
    22
    Body-Zone
    23
    Driftzone
    24
    Drain-Zone, Emitterzone
    25
    Source-Elektrode
    26
    Drain-Elektrode, Emitter-Elektrode
    27
    Gate-Elektrode
    28
    Gate-Dielektrikum
    31
    p-Emitter
    32
    Basis
    33
    n-Emitter
    34, 35
    Anschlusselektrode
    100
    Halbleiterwafer
    100'
    Waferabschnitt nach Abtragen des Wafers
    101
    Vorderseite des Halbleiterwafers
    102
    Rückseite des Halbleiterwafers
    103
    präzipitatarme Halbleiterzone des Wafers
    103'
    erster Halbleiterbereich des Wafers
    104
    Sauerstoffagglomerate enthaltende Halbleiterzone des Wafers
    104'
    zweiter Halbleiterbereich des Wafers
    104''
    Bereich des Halbleiterwafers mit erhöhter Leerstelenkonzentration
    110
    Gräben
    111
    Rückseite des abgetragenen Halbleiterwafers, Rückseite eines Halbleiterkörpers
    200
    Epitaxieschicht
    201
    Vorderseite der Epitaxieschicht, Vorderseite eines Halbleiterkörpers
    A
    Anodenanschluss
    D
    Drain-Anschluss
    E
    Emitter-Anschluss
    G
    Gate-Anschluss
    K
    Kathodenanschluss
    S
    Source-Anschluss

Claims (44)

  1. Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers (100), der eine erste Seite (101), eine der ersten Seite (101) gegenüberliegende zweite Seite (102), einen sich an die erste Seite (101) anschließenden ersten Halbleiterbereich (103'), und einen sich an die zweite Seite (102) anschließenden zweiten Halbleiterbereich (104') aufweist, mit folgenden Verfahrensschritten: – Bestrahlen der zweiten Seite (102) des Wafers (100) mit hochenergetischen Teilchen, wodurch Kristalldefekte in dem zweiten Halbleiterbereich (104') entstehen, – Durchführen eines ersten Temperaturprozesses, bei dem der Wafer (100) auf Temperaturen zwischen 700°C und 1100°C aufgeheizt wird.
  2. Verfahren nach Anspruch 1, bei dem die Temperatur während des Temperaturprozesses zwischen 780°C und 1020°C beträgt.
  3. Verfahren nach Anspruch 1 oder 2, bei dem die Dauer des ersten Temperaturprozesses zwischen 1 Stunde und 20 Stunden beträgt.
  4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem der Wafer während des Temperaturprozesses zunächst für eine erste Zeitdauer, die kürzer ist als 10 Stunden, auf eine Temperatur zwischen 790°C und 810°C und anschließend für eine zweite Zeitdauer, die länger ist als 10 Stunden, auf eine Temperatur zwischen 985°C und 1015°C aufgeheizt wird.
  5. Verfahren nach Anspruch 4, bei dem die erste Zeitdauer 5 Stunden und die zweite Zeitdauer 20 Stunden beträgt.
  6. Verfahren nach einem der vorangehenden Ansprüche, bei dem die hochenergetischen Teilchen nicht-dotierende Teilchen sind.
  7. Verfahren nach Anspruch 6, bei dem die nicht-dotierenden Teilchen Protonen, Edelgasionen oder Halbleiterionen sind.
  8. Verfahren nach Anspruch 7, bei dem die nicht-dotierenden Teilchen Heliumionen, Neonionen, Argonionen, Siliziumionen, Germaniumionen oder Kryptonionen sind.
  9. Verfahren nach Anspruch 7, bei dem die Implantationsdosis von Protonen zwischen 1·1013 cm-2 und 1·1015 cm-2 beträgt.
  10. Verfahren nach einem der vorangehenden Ansprüche, das folgenden Verfahrensschritt vor dem Bestrahlen der zweiten Seite (102) des Wafers umfasst: – Durchführen eines zweiten Temperaturprozesses, bei dem der Wafer (100) auf eine Temperatur größer als 1000°C aufgeheizt wird und bei dem wenigstens die erste Seite (100) einer feuchten und/oder oxidierenden Atmosphäre ausgesetzt wird.
  11. Verfahren nach Anspruch 10, bei dem die erste und zweite Seite einer feuchten und/oder oxidierenden Atmosphäre während des Temperaturprozesses ausgesetzt werden.
  12. Verfahren nach einem der vorangehenden Ansprüche, bei dem vor dem Bestrahlen des Wafers (100) Gräben (105) hergestellt werden, die sich ausgehend von der zweiten Seite (102) in den Wafer (100) hinein erstrecken.
  13. Verfahren nach Anspruch 12, bei dem die Gräben (105) vor Durchführung des ersten Temperaturprozesses mit einem Füllmaterial aufgefüllt werden.
  14. Verfahren nach einem der vorangehenden Ansprüche, das nach oder unmittelbar vor Durchführen des ersten Temperaturprozesses folgenden weiteren Verfahrensschritt aufweist: – Durchführen eines dritten Temperaturprozess, bei dem wenigstens die erste Halbleiterzone (103) derart aufgeheizt wird, dass Sauerstoffatome aus dieser ersten Halbleiterzone (103) über die erste Seite (101) des Wafers ausdiffundieren.
  15. Verfahren nach einem der Ansprüche 1 bis 13, das nach Durchführen des zweiten Temperaturprozesses folgende Verfahrensschritte zur Herstellung einer n-dotierten Halbleiterzone (105) in der ersten Halbleiterzone umfasst: – Bestrahlen des Wafers (100) über wenigstens eine der ersten und zweiten Seite (101, 102) mit Protonen, wodurch Kristalldefekte in der ersten Halbleiterzone entstehen, – Durchführen eines weiteren Temperaturprozesses, bei dem der Wafer (100) wenigstens im Bereich der ersten Seite (101) auf Temperaturen zwischen 400°C und 570°C aufgeheizt wird, so dass wasserstoffinduzierte Donatoren entstehen.
  16. Verfahren nach Anspruch 15, bei dem die Dauer und die Temperatur des weiteren Temperaturprozesses so gewählt sind, dass die n-dotierte Halbleiterzone (105) in vertikaler Richtung des Halbleiterkörpers (100) wenigstens über 60% ihrer vertikalen Ausdehnung eine durch die Protonenbestrahlung erzeugte wenigstens annähernd homogene Dotierung aufweist.
  17. Verfahren nach Anspruch 16, bei dem die Dauer und die Temperatur des weiteren Temperaturprozesses so gewählt sind, dass die n-dotierte Halbleiterzone (105) in vertikaler Richtung des Halbleiterkörpers (100) wenigstens über 80% ihrer vertikalen Ausdehnung eine durch die Protonenbestrahlung erzeugte wenigstens annähernd homogene Dotierung aufweist.
  18. Verfahren nach Anspruch 14, das nach Durchführen des zweiten Temperaturprozesses folgende Verfahrensschritte zur Herstellung einer n-dotierten Halbleiterzone (105) in der ersten Halbleiterzone umfasst: – Bestrahlen des Wafers (100) über wenigstens eine der ersten und zweiten Seiten (101, 102) mit Protonen, wodurch Kristalldefekte in der ersten Halbleiterzone entstehen, – Durchführen eines weiteren Temperaturprozesses, bei dem der Wafer (100) wenigstens im Bereich der ersten Seite (101) auf Temperaturen zwischen 400°C und 570°C aufgeheizt wird, so dass wasserstoffinduzierte Donatoren entstehen.
  19. Verfahren nach Anspruch 18, bei dem die Dauer und die Temperatur des weiteren Temperaturprozesses so gewählt sind, dass die n-dotierte Halbleiterzone (105) in vertikaler Richtung des Halbleiterkörpers (100) wenigstens über 60% ihrer vertikalen Ausdehnung eine durch die Protonenbestrahlung erzeugte wenigstens annähernd homogene Dotierung aufweist.
  20. Verfahren nach Anspruch 19, bei dem die Dauer und die Temperatur des weiteren Temperaturprozesses so gewählt sind, dass die n-dotierte Halbleiterzone (105) in vertikaler Richtung des Halbleiterkörpers (100) wenigstens über 80% ihrer vertikalen Ausdehnung eine durch die Protonenbestrahlung erzeugte wenigstens annähernd homogene Dotierung aufweist.
  21. Verfahren nach einem der Ansprüche 15 bis 20, bei dem die Temperatur des Temperaturprozesses zwischen 450°C und 550°C beträgt.
  22. Verfahren nach einem der Ansprüche 15 bis 21, bei dem die Dauer des weiteren Temperaturprozesses zwischen 1 Stunde und 10 Stunden beträgt.
  23. Verfahren nach einem der Ansprüche 15 bis 22, bei dem das Bestrahlen des Wafers (100) mit Protonen wenigstens zwei Bestrahlungsschritte umfasst, bei denen der Wafer mit Protonen unterschiedlicher Bestrahlungsenergie bestrahlt wird.
  24. Verfahren nach einem der Ansprüche 15 bis 23, bei dem der Wafer (100) vor der Behandlung eine n-Grunddotierung aufweist.
  25. Verfahren nach einem der Ansprüche 15 bis 24, bei dem der Halbleiterkörper über die erste und die zweite Seite (101, 102) mit Protonen bestrahlt wird.
  26. Verfahren nach einem der vorangehenden Ansprüche, bei dem auf die erste Seite (101) des Wafers (100) eine Isolationsschicht (302) und auf die Isolationsschicht (302) eine Halbleiterschicht (301) aufgebracht ist.
  27. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Bestrahlung der zweiten Seite (102) des Wafers wenigstens zwei Bestrahlungsschritte mit unterschiedlichen Bestrahlungsenergien umfasst.
  28. Verfahren nach Anspruch 27, bei dem der Temperaturprozess wenigstens zwei zeitlich beabstandete Temperaturschritte umfasst, bei denen der Wafer (100) jeweils aufgeheizt wird, wobei wenigstens einer dieser Temperaturschritte zeitlich zwischen zwei Bestrahlungsschritten liegt.
  29. Verfahren nach einem der vorangehenden Ansprüche, bei dem zur Herstellung eines SOI-Substrats Sauerstoffatome nach Durchführung des ersten Temperaturprozesses in den ersten Halbleiterbereich (103') implantiert werden.
  30. Verfahren zur Herstellung eines SOI-Substrats, das folgende Verfahrensschritte umfasst: – Bereitstellen eines ersten und eines zweiten Halbleiterwafers, die jeweils eine erste und eine zweite Seite aufweisen, – Durchführen des Verfahrens nach einem der Ansprüche 1 bis 28 für jeden der beiden Halbleiterwafer, um in jedem der beiden Wafer eine präzipitatarme Zone im Anschluss an dessen ersten Seite zu erzeugen, – Verbinden des ersten und zweiten Halbleiterwafers derart, dass deren erste Seiten einander zugewandt sind und dass eine Isolationsschicht zwischen den ersten Seiten der Halbleiterwafer vorhanden ist.
  31. Verfahren nach Anspruch 30, bei dem eine Oxidschicht auf der ersten Seite wenigstens eines der beiden Wafer hergestellt wird und bei dem die beiden Wafer mittels eines Waferbondverfahrens miteinander verbunden werden.
  32. Verfahren zur Herstellung einer n-dotierten Zone in einem Halbleiterwafer, der eine erste Seite (101), eine der ersten Seite gegenüberliegende zweite Seite (102) und eine an die erste Seite (101) anschließende, an Sauerstoffpräzipitaten arme Zone (103) aufweist und das folgende Verfahrensschritte umfasst: – Bestrahlen des Wafers (100) über wenigstens eine der ersten und zweiten Seiten (101) mit Protonen, wodurch Kristalldefekte in der ersten Halbleiterzone entstehen, – Durchführen eines weiteren Temperaturprozesses, bei dem der Wafer (100) wenigstens im Bereich der ersten Seite (101) auf Temperaturen zwischen 400°C und 570°C aufgeheizt wird, so dass wasserstoffinduzierte Donatoren entstehen.
  33. Verfahren nach Anspruch 32, bei dem die Dauer und die Temperatur des weiteren Temperaturprozesses so gewählt sind, dass die n-dotierte Halbleiterzone (105) in vertikaler Richtung des Halbleiterkörpers (100) wenigstens über 60% ihrer vertikalen Ausdehnung eine durch die Protonenbestrahlung erzeugte wenigstens annähernd homogene Dotierung aufweist.
  34. Verfahren nach Anspruch 33, bei dem die Dauer und die Temperatur des weiteren Temperaturprozesses so gewählt sind, dass die n-dotierte Halbleiterzone (105) in vertikaler Richtung des Halbleiterkörpers (100) wenigstens über 80% ihrer vertikalen Ausdehnung eine durch die Protonenbestrahlung erzeugte wenigstens annähernd homogene Dotierung aufweist.
  35. Verfahren nach einem der Ansprüche 32 bis 34, bei dem die Temperatur des Temperaturprozesses zwischen 450°C und 550°C beträgt.
  36. Verfahren nach einem der Ansprüche 32 bis 35, bei dem die Dauer des weiteren Temperaturprozesses zwischen 1 Stunde und 10 Stunden beträgt.
  37. Verfahren nach einem der Ansprüche 32 bis 36, bei dem das Bestrahlen des Wafers (100) mit Protonen wenigstens zwei Bestrahlungsschritte umfasst, bei denen der Wafer mit Protonen unterschiedlicher Bestrahlungsenergie bestrahlt wird.
  38. Verfahren nach einem der Ansprüche 32 bis 37, bei dem der Wafer (100) vor der Behandlung eine n-Grunddotierung aufweist.
  39. Verfahren nach einem der Ansprüche 32 bis 38, bei dem der Halbleiterkörper über die erste und die zweite Seite (101, 102) mit Protonen bestrahlt wird.
  40. Vertikales Leistungshalbleiterbauelement, das folgende Merkmale aufweist: – einen Halbleiterkörper der ein nach dem Czochralski-Verfahren hergestelltes Halbleitersubstrat aufweist, wobei das Halbleitersubstrat (100') eine an Sauerstoffpräzipitaten arme Halbleiterzone (103) aufweist, – eine Bauelementzone (23; 32), die dazu ausgebildet ist, bei sperrend angesteuertem Bauelement eine Sperrspannung aufzunehmen und die wenigstens abschnittsweise in der an Sauerstoffpräzipitaten armen Halbleiterzone (103) angeordnet ist.
  41. Halbleiterbauelement nach Anspruch 40, bei dem die die Sperrspannung aufnehmende Bauelementzone (23; 32) eine n-Grunddotierung aufweist, die durch wasserstoffinduzierte Donatoren gebildet ist.
  42. Halbleiterbauelement nach Anspruch 40 oder 41, bei dem der Halbleiterkörper eine auf das Halbleitersubstrat aufgebrachte Epitaxieschicht (200) aufweist und bei dem die die Sperrspannung aufnehmende Zone abschnittsweise in der Epitaxieschicht (200) angeordnet ist.
  43. Halbleiterbauelement nach einem der Ansprüche 40 bis 42, das als MOSFET oder IGBT ausgebildet ist, der eine Driftzone (23) aufweist, welche die die Sperrspannung aufnehmende Zone bildet.
  44. Halbleiterbauelement nach einem der Ansprüche 40 bis 42, das als Thyristor oder Diode ausgebildet ist, das eine n-Basis aufweist, welche die die Sperrspannung aufnehmende Zone bildet.
DE102006002903A 2006-01-20 2006-01-20 Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers und Halbleiterbauelement Ceased DE102006002903A1 (de)

Priority Applications (14)

Application Number Priority Date Filing Date Title
DE102006002903A DE102006002903A1 (de) 2006-01-20 2006-01-20 Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers und Halbleiterbauelement
CN201410026471.XA CN103943672B (zh) 2006-01-20 2007-01-19 处理含氧半导体晶片的方法及半导体元件
EP07702904A EP1979934B1 (de) 2006-01-20 2007-01-19 Verfahren zur behandlung eines sauerstoff enthaltenden halbleiterwafers und halbleiterbauelement
AT07702904T ATE465510T1 (de) 2006-01-20 2007-01-19 Verfahren zur behandlung eines sauerstoff enthaltenden halbleiterwafers und halbleiterbauelement
JP2008550693A JP5358189B2 (ja) 2006-01-20 2007-01-19 酸素含有半導体ウェハの処理方法
PCT/EP2007/000475 WO2007085387A1 (de) 2006-01-20 2007-01-19 Verfahren zur behandlung eines sauerstoff enthaltenden halbleiterwafers und halbleiterbauelement
US12/161,472 US20110042791A1 (en) 2006-01-20 2007-01-19 Method for treating an oxygen-containing semiconductor wafer, and semiconductor component
CN200780002552.4A CN101405847B (zh) 2006-01-20 2007-01-19 处理含氧半导体晶片的方法及半导体元件
AT09150636T ATE522927T1 (de) 2006-01-20 2007-01-19 Verfahren zur herstellung einer n-dotierten zone in einem halbleiterwafer und halbleiterbauelement
EP09150636A EP2058846B1 (de) 2006-01-20 2007-01-19 Verfahren zur Herstellung einer n-dotierten Zone in einem Halbleiterwafer und Halbleiterbauelement
DE502007003501T DE502007003501D1 (de) 2006-01-20 2007-01-19 Nden halbleiterwafers und halbleiterbauelement
JP2013044811A JP2013153183A (ja) 2006-01-20 2013-03-06 酸素含有半導体ウェハの処理方法、および半導体素子
JP2015012799A JP2015122521A (ja) 2006-01-20 2015-01-26 半導体素子
JP2017151530A JP2017224837A (ja) 2006-01-20 2017-08-04 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006002903A DE102006002903A1 (de) 2006-01-20 2006-01-20 Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers und Halbleiterbauelement

Publications (1)

Publication Number Publication Date
DE102006002903A1 true DE102006002903A1 (de) 2007-08-02

Family

ID=38268044

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006002903A Ceased DE102006002903A1 (de) 2006-01-20 2006-01-20 Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers und Halbleiterbauelement

Country Status (2)

Country Link
CN (1) CN101405847B (de)
DE (1) DE102006002903A1 (de)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007009281A1 (de) * 2007-02-26 2008-08-28 Infineon Technologies Austria Ag Verfahren zum Erzeugen von Materialausscheidungen und Halbleitermaterialscheibe
DE102007033873A1 (de) * 2007-07-20 2009-01-22 Infineon Technologies Austria Ag Verfahren zur Dotierung eines Halbleiterwafers und Halbleiterbauelement
DE102008027521A1 (de) * 2008-06-10 2009-12-17 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleiterschicht
US7879699B2 (en) 2007-09-28 2011-02-01 Infineon Technologies Ag Wafer and a method for manufacturing a wafer
US8288258B2 (en) 2008-05-29 2012-10-16 Infineon Technologies Austria Ag Method for producing a semiconductor
US8378384B2 (en) 2007-09-28 2013-02-19 Infineon Technologies Ag Wafer and method for producing a wafer
DE102012020785A1 (de) * 2012-10-23 2014-04-24 Infineon Technologies Ag Erhöhung der Dotierungseffizienz bei Protonenbestrahlung
DE102006040491B4 (de) * 2006-08-30 2014-12-11 Infineon Technologies Austria Ag Verfahren zur Erzeugung einer Implantationszone und Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Feldstoppzone
DE102015111213A1 (de) * 2015-07-10 2017-01-12 Infineon Technologies Ag Verfahren zum Verringern einer bipolaren Degradation bei einem SiC-Halbleiterbauelement und Halbleiterbauelement
EP3608969A1 (de) * 2018-08-08 2020-02-12 Infineon Technologies Austria AG Sauerstoffangereicherte si-schichten für reduzierte kontaktimplantatausdiffusion in stromvorrichtungen
US10573742B1 (en) 2018-08-08 2020-02-25 Infineon Technologies Austria Ag Oxygen inserted Si-layers in vertical trench power devices
US10580888B1 (en) 2018-08-08 2020-03-03 Infineon Technologies Austria Ag Oxygen inserted Si-layers for reduced contact implant outdiffusion in vertical power devices
US10790353B2 (en) 2018-11-09 2020-09-29 Infineon Technologies Austria Ag Semiconductor device with superjunction and oxygen inserted Si-layers
DE112017002225B4 (de) * 2016-04-27 2021-04-15 Globalwafers Japan Co., Ltd. Siliziumwafer
DE102015114361B4 (de) 2014-08-29 2022-10-13 Infineon Technologies Ag Verfahren zum prozessieren eines sauerstoff enthaltenden halbleiterkörpers
DE102015103810B4 (de) 2014-03-19 2022-12-08 Infineon Technologies Ag Herstellen von Halbleitervorrichtungen mit Erzeugen und Ausheilen von strahlungsinduzierten Kristalldefekten
DE102015109784B4 (de) 2014-06-19 2023-09-21 Infineon Technologies Ag Verfahren zum Reduzieren der Fremdstoffkonzentration in einem Halbleiterkörper, Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
US11908904B2 (en) 2021-08-12 2024-02-20 Infineon Technologies Austria Ag Planar gate semiconductor device with oxygen-doped Si-layers

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101559627B (zh) * 2009-05-25 2011-12-14 天津大学 粒子束辅助单晶脆性材料超精密加工方法
CN103839994B (zh) * 2012-11-23 2019-03-22 上海联星电子有限公司 一种igbt结构及其制作方法
DE102015121890A1 (de) * 2015-12-15 2017-06-22 Infineon Technologies Ag Verfahren zum Prozessieren eines Halbleiterwafers
DE102017118975B4 (de) * 2017-08-18 2023-07-27 Infineon Technologies Ag Halbleitervorrichtung mit einem cz-halbleiterkörper und verfahren zum herstellen einer halbleitervorrichtung mit einem cz-halbleiterkörper
CN111855706B (zh) * 2020-07-28 2023-08-15 哈尔滨工业大学 半导体材料辐射诱导位移缺陷的检测方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19728282A1 (de) * 1997-07-02 1999-01-07 Siemens Ag Herstellverfahren für einen Isolationsgraben in einem SOI-Substrat
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
EP1039513A2 (de) * 1999-03-26 2000-09-27 Canon Kabushiki Kaisha Verfahren zur Herstellung einer SOI-Scheibe
DE102005021302A1 (de) * 2005-05-09 2006-11-23 Infineon Technologies Ag Verfahren zur Einstellung der Ladungsträgerlebensdauer in einem Halbleiterkörper

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US645672A (en) * 1899-12-26 1900-03-20 American Steel Body Double Bolster Company Car body-bolster.
FR2257998B1 (de) * 1974-01-10 1976-11-26 Commissariat Energie Atomique
GB1447723A (en) * 1974-02-08 1976-08-25 Post Office Semiconductor devices
JPH03144631A (ja) * 1989-10-31 1991-06-20 Konica Corp ハロゲン化銀写真感光材料
JPH0590272A (ja) * 1991-09-27 1993-04-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5229305A (en) * 1992-02-03 1993-07-20 Motorola, Inc. Method for making intrinsic gettering sites in bonded substrates
JP3311210B2 (ja) * 1995-07-28 2002-08-05 株式会社東芝 半導体装置およびその製造方法
US6022793A (en) * 1997-10-21 2000-02-08 Seh America, Inc. Silicon and oxygen ion co-implantation for metallic gettering in epitaxial wafers
JP2000077350A (ja) * 1998-08-27 2000-03-14 Mitsubishi Electric Corp 電力用半導体装置及びその製造方法
WO2000055397A1 (fr) * 1999-03-16 2000-09-21 Shin-Etsu Handotai Co., Ltd. Procede de production d'une tranche de silicium et tranche de silicium ainsi obtenue
JP4269454B2 (ja) * 1999-12-22 2009-05-27 パナソニック電工株式会社 半導体装置およびその製造方法
JP2002368001A (ja) * 2001-06-07 2002-12-20 Denso Corp 半導体装置及びその製造方法
DE10243758A1 (de) * 2002-09-20 2004-04-01 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Verfahren zur Herstellung einer vergrabenen Stoppzone in einem Halbleiterbauelement und Halbleiterbauelement mit einer vergrabenen Stoppzone
DE10245091B4 (de) * 2002-09-27 2004-09-16 Infineon Technologies Ag Verfahren zur Herstellung einer dünnen Halbleiterbauelementstruktur
DE10245089B4 (de) * 2002-09-27 2005-06-09 Infineon Technologies Ag Dotierverfahren und Halbleiterbauelement
DE10260286B4 (de) * 2002-12-20 2006-07-06 Infineon Technologies Ag Verwendung eines Defekterzeugnungsverfahrens zum Dotieren eines Halbleiterkörpers
US7294561B2 (en) * 2003-08-14 2007-11-13 Ibis Technology Corporation Internal gettering in SIMOX SOI silicon substrates
JPWO2006003812A1 (ja) * 2004-06-30 2008-04-17 株式会社Sumco シリコンウェーハの製造方法及びこの方法により製造されたシリコンウェーハ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
DE19728282A1 (de) * 1997-07-02 1999-01-07 Siemens Ag Herstellverfahren für einen Isolationsgraben in einem SOI-Substrat
EP1039513A2 (de) * 1999-03-26 2000-09-27 Canon Kabushiki Kaisha Verfahren zur Herstellung einer SOI-Scheibe
DE102005021302A1 (de) * 2005-05-09 2006-11-23 Infineon Technologies Ag Verfahren zur Einstellung der Ladungsträgerlebensdauer in einem Halbleiterkörper

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006040491B4 (de) * 2006-08-30 2014-12-11 Infineon Technologies Austria Ag Verfahren zur Erzeugung einer Implantationszone und Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Feldstoppzone
DE102007009281A1 (de) * 2007-02-26 2008-08-28 Infineon Technologies Austria Ag Verfahren zum Erzeugen von Materialausscheidungen und Halbleitermaterialscheibe
DE102007009281B4 (de) * 2007-02-26 2013-03-14 Infineon Technologies Austria Ag Verfahren zum Erzeugen von Materialausscheidungen und Halbleitermaterialscheibe sowie Halbleiterbauelemente
DE102007033873A1 (de) * 2007-07-20 2009-01-22 Infineon Technologies Austria Ag Verfahren zur Dotierung eines Halbleiterwafers und Halbleiterbauelement
US7879699B2 (en) 2007-09-28 2011-02-01 Infineon Technologies Ag Wafer and a method for manufacturing a wafer
US7982289B2 (en) 2007-09-28 2011-07-19 Infineon Technologies Ag Wafer and a method for manufacturing a wafer
US8378384B2 (en) 2007-09-28 2013-02-19 Infineon Technologies Ag Wafer and method for producing a wafer
US8288258B2 (en) 2008-05-29 2012-10-16 Infineon Technologies Austria Ag Method for producing a semiconductor
US8946872B2 (en) 2008-05-29 2015-02-03 Infineon Technologies Austria Ag Method for producing a semiconductor
DE102008027521B4 (de) * 2008-06-10 2017-07-27 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleiterschicht
US8921979B2 (en) 2008-06-10 2014-12-30 Infineon Technologies Austria Ag Method for producing a semiconductor layer
US8647968B2 (en) 2008-06-10 2014-02-11 Infineon Technologies Austria Ag Method for producing a semiconductor layer
DE102008027521A1 (de) * 2008-06-10 2009-12-17 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleiterschicht
DE102012020785B4 (de) * 2012-10-23 2014-11-06 Infineon Technologies Ag Erhöhung der Dotierungseffizienz bei Protonenbestrahlung
DE102012020785A1 (de) * 2012-10-23 2014-04-24 Infineon Technologies Ag Erhöhung der Dotierungseffizienz bei Protonenbestrahlung
DE102015103810B4 (de) 2014-03-19 2022-12-08 Infineon Technologies Ag Herstellen von Halbleitervorrichtungen mit Erzeugen und Ausheilen von strahlungsinduzierten Kristalldefekten
DE102015109784B4 (de) 2014-06-19 2023-09-21 Infineon Technologies Ag Verfahren zum Reduzieren der Fremdstoffkonzentration in einem Halbleiterkörper, Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
DE102015114361B4 (de) 2014-08-29 2022-10-13 Infineon Technologies Ag Verfahren zum prozessieren eines sauerstoff enthaltenden halbleiterkörpers
DE102015111213A1 (de) * 2015-07-10 2017-01-12 Infineon Technologies Ag Verfahren zum Verringern einer bipolaren Degradation bei einem SiC-Halbleiterbauelement und Halbleiterbauelement
US20170012102A1 (en) * 2015-07-10 2017-01-12 Infineon Technologies Ag Method for Reducing Bipolar Degradation in an SIC Semiconductor Device and Semiconductor Device
US9905655B2 (en) 2015-07-10 2018-02-27 Infineon Technologies Ag Method for reducing bipolar degradation in an SIC semiconductor device and semiconductor device
DE102015111213B4 (de) 2015-07-10 2023-05-04 Infineon Technologies Ag Verfahren zum Verringern einer bipolaren Degradation bei einem SiC-Halbleiterbauelement und Halbleiterbauelement
DE112017002225B4 (de) * 2016-04-27 2021-04-15 Globalwafers Japan Co., Ltd. Siliziumwafer
US10861966B2 (en) 2018-08-08 2020-12-08 Infineon Technologies Austria Ag Vertical trench power devices with oxygen inserted Si-layers
US10868172B2 (en) 2018-08-08 2020-12-15 Infineon Technologies Austria Ag Vertical power devices with oxygen inserted Si-layers
US11031466B2 (en) 2018-08-08 2021-06-08 Infineon Technologies Austria Ag Method of forming oxygen inserted Si-layers in power semiconductor devices
US10741638B2 (en) 2018-08-08 2020-08-11 Infineon Technologies Austria Ag Oxygen inserted Si-layers for reduced substrate dopant outdiffusion in power devices
US10580888B1 (en) 2018-08-08 2020-03-03 Infineon Technologies Austria Ag Oxygen inserted Si-layers for reduced contact implant outdiffusion in vertical power devices
US10573742B1 (en) 2018-08-08 2020-02-25 Infineon Technologies Austria Ag Oxygen inserted Si-layers in vertical trench power devices
EP3608969A1 (de) * 2018-08-08 2020-02-12 Infineon Technologies Austria AG Sauerstoffangereicherte si-schichten für reduzierte kontaktimplantatausdiffusion in stromvorrichtungen
US10790353B2 (en) 2018-11-09 2020-09-29 Infineon Technologies Austria Ag Semiconductor device with superjunction and oxygen inserted Si-layers
US11545545B2 (en) 2018-11-09 2023-01-03 Infineon Technologies Austria Ag Superjunction device with oxygen inserted Si-layers
US11908904B2 (en) 2021-08-12 2024-02-20 Infineon Technologies Austria Ag Planar gate semiconductor device with oxygen-doped Si-layers

Also Published As

Publication number Publication date
CN101405847A (zh) 2009-04-08
CN101405847B (zh) 2014-03-05

Similar Documents

Publication Publication Date Title
EP1979934B1 (de) Verfahren zur behandlung eines sauerstoff enthaltenden halbleiterwafers und halbleiterbauelement
DE102006002903A1 (de) Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers und Halbleiterbauelement
DE102005054218B4 (de) Verfahren zum Herstellen eines Halbleiterelements und Halbleiterelement
DE102012102341B4 (de) Halbleiterbauelement und Substrat mit chalkogen-dotiertem Gebiet
DE10034942B4 (de) Verfahren zur Erzeugung eines Halbleitersubstrats mit vergrabener Dotierung
DE102007020039B4 (de) Verfahren zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat und in einem Halbleiterbauelement, derart hergestelltes Halbleitersubstrat und Halbleiterbauelement
DE10205323B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102005063462B4 (de) Verfahren zur Herstellung einer dotierten Zone in einem Halbleiterkörper
DE102007058455B4 (de) Verfahren zum Herstellen eines Halbleiter-Elements
DE10055446A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102008022502B4 (de) Verfahren zum Herstellen eines Halbleiterelements in einem Substrat
DE102004039209B4 (de) Verfahren zur Herstellung einer n-dotierten Feldstoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Feldstoppzone
WO2001018870A2 (de) Ladungskompensationshalbleiteranordnung und verfahren zu deren herstellung
DE102007022533B4 (de) Verfahren zum Herstellen eines Halbleiterelements und Halbleiterelement
DE10225234B4 (de) Metalloxidhalbleitertransistor und Herstellungsverfahren für Selbigen
DE102007033873A1 (de) Verfahren zur Dotierung eines Halbleiterwafers und Halbleiterbauelement
DE102015114361B4 (de) Verfahren zum prozessieren eines sauerstoff enthaltenden halbleiterkörpers
DE102006016049B4 (de) Halbleiterbauelement, insbesondere Leistungshalbleiterbauelement mit Ladungsträgerrekombinationszonen und Verfahren zur Herstellung desselben
DE102007017788A1 (de) Verfahren zur Herstellung einer Dotierungszone in einem Halbleiterkörper sowie damit hergestelltes Halbleiterbauelement
DE102007019551B9 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102005032074B4 (de) Halbleiterbauelement mit Feldstopp
DE10261424B3 (de) Verfahren zum Herstellen eines Emitters mit niedrigem Emitterwirkungsgrad
DE102005007599B3 (de) Verfahren zur Herstellung einer Feldstoppzone
DE10324100B4 (de) Verfahren zur Herstellung eines robusten Halbleiterbauelements
DE102008009411B4 (de) Verfahren zum Herstellen eines Halbleiterelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final

Effective date: 20130730