DE102006002903A1 - Treatment of oxygen-containing semiconductor wafer, comprises irradiating second side of wafer with high-energy particles to produce crystal defects in second semiconductor region of wafer, and heating wafer - Google Patents

Treatment of oxygen-containing semiconductor wafer, comprises irradiating second side of wafer with high-energy particles to produce crystal defects in second semiconductor region of wafer, and heating wafer Download PDF

Info

Publication number
DE102006002903A1
DE102006002903A1 DE102006002903A DE102006002903A DE102006002903A1 DE 102006002903 A1 DE102006002903 A1 DE 102006002903A1 DE 102006002903 A DE102006002903 A DE 102006002903A DE 102006002903 A DE102006002903 A DE 102006002903A DE 102006002903 A1 DE102006002903 A1 DE 102006002903A1
Authority
DE
Germany
Prior art keywords
wafer
semiconductor
zone
temperature process
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102006002903A
Other languages
German (de)
Inventor
Hans-Joachim Dr. Schulze
Helmut Dr. Strack
Anton Dr. Mauder
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102006002903A priority Critical patent/DE102006002903A1/en
Priority to DE502007003501T priority patent/DE502007003501D1/en
Priority to JP2008550693A priority patent/JP5358189B2/en
Priority to EP09150636A priority patent/EP2058846B1/en
Priority to US12/161,472 priority patent/US20110042791A1/en
Priority to CN200780002552.4A priority patent/CN101405847B/en
Priority to AT09150636T priority patent/ATE522927T1/en
Priority to AT07702904T priority patent/ATE465510T1/en
Priority to EP07702904A priority patent/EP1979934B1/en
Priority to CN201410026471.XA priority patent/CN103943672B/en
Priority to PCT/EP2007/000475 priority patent/WO2007085387A1/en
Publication of DE102006002903A1 publication Critical patent/DE102006002903A1/en
Priority to JP2013044811A priority patent/JP2013153183A/en
Priority to JP2015012799A priority patent/JP2015122521A/en
Priority to JP2017151530A priority patent/JP2017224837A/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions

Abstract

The treatment of an oxygen-containing semiconductor wafer (100), comprises irradiating a second side (102) of the wafer with non-doping high energy particles with different irradiation energy to produce crystal defects in a second semiconductor region (104') of the wafer, and first heating of the wafer at 790-810[deg]C for 5 hours and at 985-1015[deg]C for 20 hours. The non-doping particles are protons, helium ions, neon ions, argon ions, silicon ions, germanium ions or krypton ions. The implantation dose of the protons is 1 x 10 13> cm -2> and 1 x 10 15> cm -2>. The treatment of an oxygen-containing semiconductor wafer (100) comprises irradiating a second side (102) of the wafer with non-doping high energy particles with different irradiation energy to produce crystal defects in a second semiconductor region (104') of the wafer, and first heating of the wafer at 790-810[deg]C for 5 hours and at 985-1015[deg]C for 20 hours. The non-doping particles are protons, helium ions, neon ions, argon ions, silicon ions, germanium ions or krypton ions. The implantation dose of the protons is 1 x 10 13> cm -2> and 1 x 10 15> cm -2>. Before irradiating the second side, the wafer is heated secondly at more than 1000[deg]C and damp- and/or oxidizing atmosphere is set out at the first side of the wafer. Before irradiating the second side, trenches are produced, which extend from the second side into the wafer and which are filled up with filler materials before carrying out the first heating process. The wafer exhibits a first side (101) and a first semiconductor region (103') connected to the first side. The second semiconductor region is connected to the second side and the second side is opposite to the first side. After or before carrying out the first heating, the first semiconductor region is heated thirdly in such a way that oxygen atoms are diffused out from the first semiconductor region over the first side. After carrying out the second heating, for the production of an n-doped semiconductor zone in the first semiconductor region, the wafer is radiated with proton irradiation to develop crystal defects in the first semiconductor region and is heated fourthly in the area of the first side at 450-550[deg]C for 1-10 hours, so that hydrogen-induced donors develop. The wafer exhibits n-base doping before the treatment. On the first side of the wafer, an isolation layer (302) is applied and on the isolation layer, a semiconductor layer is applied. For the production of a silicon-on-insulator (SOI)-substrate, oxygen atoms are implanted into the first semiconductor range after carrying out the first heating process. The duration and the temperature of the heating process is selected in such a way that the n-doped semiconductor region (105) in vertical direction of the semiconductor body shows homogeneous doping over 80% of their vertical expansion produced by the proton irradiation. Independent claims are included for the following: (1) the production of a silicon on insulator (SOI)-substrate; and (2) a vertical power semiconductor element.

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers.The The present invention relates to a method for treating a Oxygen-containing semiconductor wafer.

Bekannte Verfahren zur Herstellung von Halbleiter-Einkristallen, z.B. Silizium-Einkristallen, die für die Realisierung von Halbleiterbauelementen benötigt werden, sind das sogenannte Float-Zone-Verfahren (FZ-Verfahren) oder das Czochralski-Verfahren (CZ-Verfahren). Aus den durch diese Verfahren hergestellten einkristallinen Halbleiterstäben werden scheibenartige Halbleiterwafer abgeschnitten, die die Grundlage für die Herstellung von Halbleiterbauelementen bilden. Das CZ-Verfahren ist im Vergleich zum FZ-Verfahren kostengünstiger durchführbar, bietet aber den Nachteil, dass der Einkristall bedingt durch das Herstellungsverfahren eine hohe Sauerstoffkonzentration aufweist, die typischerweise im Bereich von einigen 1017 Atomen/cm3 liegt.Known methods for producing semiconductor single crystals, for example silicon monocrystals, which are required for the realization of semiconductor components are the so-called float zone method (FZ method) or the Czochralski method (CZ method). From the monocrystalline semiconductor rods produced by these methods, disc-like semiconductor wafers are cut off, which form the basis for the production of semiconductor devices. The CZ method is cheaper to carry out in comparison to the FZ method, but has the disadvantage that the single crystal has a high oxygen concentration due to the production method, which is typically in the range of a few 10 17 atoms / cm 3 .

Temperaturprozesse, die während der Verfahren zur Herstellung und Prozessierung der Halbleiterwafern auftreten, führen dazu, dass der in dem Wafer in hoher Konzentration vorhandene Sauerstoff sogenannte Sauerstoffausscheidungen bzw. Sauerstoffpräzipitate bildet. Hierunter sind Sauerstoffagglomerate oder Sauerstoff-Leerstellen-Agglomerate in dem Halbleiterkristall zu verstehen. Diese Ausscheidungen wirken unter anderem als Getterzentren für Schwermetallatome, die während des Herstellverfahrens der Bauelemente in den Wafer gelangen können. Sofern solche Ausscheidungen in einer aktiven Bauelementzone eines Halbleiterbauelements vorhanden sind, führen sie allerdings zu einer Verschlechterung der Bauelementeigenschaften, indem sie als Rekombinationszentren für freie Ladungsträger wirken und indem sie als Generationszentren für Ladungsträgerpaare wirken, wobei Letzteres zu einer Erhöhung des im Sperrbetrieb des Bauelements fließenden Leckstroms führt.Temperature processes, the while the method for the production and processing of semiconductor wafers occur, lead in that the oxygen present in the wafer in high concentration is called Forms oxygen precipitates or oxygen precipitates. this includes are oxygen agglomerates or oxygen vacancy agglomerates in the semiconductor crystal. These excretions work among other things as getter centers for heavy metal atoms, which during the Manufacturing process of the components can get into the wafer. Provided Such precipitates in an active device zone of a semiconductor device exist However, they lead to a deterioration of the device properties, by acting as recombination centers for free charge carriers and by acting as generation centers for carrier pairs, the latter to an increase of in the blocking operation of the device flowing leakage current leads.

Aus den zuvor genannten Gründen sind CZ-Wafer ohne weitere Behandlung für die Realisierung von Leistungsbauelementen, die eine Spannungsfestigkeit von einigen hundert Volt besitzen, nur bedingt geeignet. CZ-Wafer eignen sich ohne weitere Behandlung für diese Bauelemente lediglich als Halbleitersubstrat, auf welches mittels aufwendiger und damit kostenintensiver Epitaxieverfahren weitere (sauerstoffarme) Halbleiterschichten aufgebracht werden, in welchen die eine Sperrspannung aufnehmenden Bereiche eines Leistungsbauelements, beispielsweise die Driftzone eines MOSFET oder die n-Basis eines IGBT, realisiert werden.Out the reasons mentioned above are CZ wafers without further treatment for the realization of power devices, which have a dielectric strength of a few hundred volts, only conditionally suitable. CZ wafers are suitable for this without further treatment Components only as a semiconductor substrate, on which means more complex and thus cost-intensive epitaxy more (low-oxygen) semiconductor layers are applied, in which the reverse voltage receiving portions of a power device, for example, the drift zone of a MOSFET or the n-base of a IGBT, to be realized.

Es gibt verschiedene Verfahren, Sauerstoffausscheidungen in oberflächennahen Bereichen eines CZ-Wafers zu verhindern, so dass diese Bereiche für die Herstellung von aktiven Bauelementzonen genutzt werden können. Gleichzeitig werden in tiefer gelegenen Bereichen bewusst Sauerstoffausscheidungen erzeugt, die dort als "intrinsische Getterzentren" für in den Wafer eingebrachte, insbesondere unerwünschte Verunreinigungen wie z.B. Schwermetallatome dienen.It There are different processes, oxygen precipitation in near-surface To prevent areas of a CZ wafer, so these areas for the Production of active device zones can be used. simultaneously Be aware of lower levels of oxygen secretions generated there as "intrinsic Getter Centers "for in the Wafer introduced, in particular unwanted impurities such e.g. Serve heavy metal atoms.

Ein bekanntes Verfahren, Sauerstoffausscheidungen in oberflächennahen Bereichen eines Wafers zu verhindern, besteht darin, die Sauerstoffkonzentration in diesem Bereich des Wafers zu reduzieren, indem Sauerstoffatome aus dem oberflächennahen Bereich des Wafers mittels eines Temperaturprozesses ausdiffundiert werden.One known method, oxygen precipitates in near-surface To prevent areas of a wafer, is the oxygen concentration in this area of the wafer to reduce by oxygen atoms from the near-surface Area of the wafer diffused out by means of a temperature process become.

Die US 6,849,119 B2 (Falster) beschreibt ein Verfahren, bei dem ein CZ-Halbleiterwafer einem Temperaturprozess unterzogen wird, bei dem die Rückseite des Wafers einer nitridierende Atmosphäre und dessen Vorderseite einer nicht-nitridierenden Atmosphäre ausgesetzt wird. Diese Temperaturbehandlung führt zur Erzeugung von Kristallleerstellen, wobei das Maximum ei nes sich einstellenden Leerstellenprofils näher an der Rückseite als an der Vorderseite liegt. Der Wafer wird anschließend einer weiteren Temperaturbehandlung bei Temperaturen von 800°C und 1000°C unterzogen, wodurch Sauerstoffausscheidungen in Bereichen mit hoher Leerstellenkonzentration entstehen.The US 6,849,119 B2 (Falster) describes a method in which a CZ semiconductor wafer is subjected to a temperature process in which the back side of the wafer is exposed to a nitriding atmosphere and the front side thereof to a non-nitriding atmosphere. This temperature treatment results in the creation of crystal vacancies, with the maximum of a self-adjusting vacancy profile closer to the back than to the front. The wafer is then subjected to another temperature treatment at temperatures of 800 ° C and 1000 ° C, whereby oxygen precipitates arise in areas of high vacancy concentration.

Weitere Verfahren zur Behandlung eines Wafers mit dem Ziel eine präzipitatarme Halbleiterzone in einem an eine Oberfläche angrenzenden Bereich eines Wafers zu erzeugen, sind in der US 5,882,989 (Falster) oder US 5,994,761 (Falster) beschrieben.Other methods of processing a wafer to produce a low-precipitation semiconductor zone in a surface-adjacent region of a wafer are described in U.S. Pat US 5,882,989 (Falster) or US 5,994,761 (Falster) described.

Die EP 0769809 A1 (Schulze) beschreibt ein Verfahren zur Reduzierung der Leerstellenkonzentration in einem Wafer, indem interstitielles Silizium infolge eines Oxidationsprozesses in den Wafer injiziert wird.The EP 0769809 A1 (Schulze) describes a method for reducing the vacancy concentration in a wafer by injecting interstitial silicon into the wafer as a result of an oxidation process.

In Wondrak, W.: "Einsatz von Protonenbestrahlung in der Technologie der Leistungshalbleiter", in: Archiv für Elektrotechnik, 1989, Band 72, Seite 133–140, ist ein Verfahren zur n-Dotierung eines Halbleitermaterials durch Protonenbestrahlung und anschließende Durchführung eines Temperaturschrittes beschrieben.In Wondrak, W .: "Use of proton irradiation in the technology of power semiconductors ", in: Archiv für Elektrotechnik, 1989, Volume 72, pages 133-140, is a method for n-doping a semiconductor material by proton irradiation and then performing a Temperature step described.

Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Behandlung eines Sauerstoff enthaltenden Wafers zur Verfügung zu stellen, durch welches Sauerstoffausscheidungen in einem oberflächennahen Bereich des Wafers verhindert werden.task The present invention is a method of treatment an oxygen-containing wafer to provide, by which Oxygen precipitates in a near-surface region of the wafer be prevented.

Diese Aufgabe wird durch ein Verfahren nach Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen sind Gegenstand der Unteransprüche.This task is performed by a procedure solved according to claim 1. Advantageous embodiments are the subject of the dependent claims.

Das erfindungsgemäße Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers, der eine erste Seite, eine der ersten Seite gegenüberliegende zweite Seite, einen sich an die erste Seite anschließenden ersten Halbleiterbereich und einen sich an die zweite Seite anschließenden zwei ten Halbleiterbereich aufweist, sieht vor, die zweite Seite des Wafers mit hochenergetischen Teilchen zu bestrahlen, um dadurch Kristalldefekte – wie z.B. Leerstellen, Doppelleerstellen oder Leerstellen/Sauerstoff-Komplexe – in dem zweiten Halbleiterbereich des Wafers zu erzeugen. Anschließend wird ein erster Temperaturprozess durchgeführt, bei dem der Wafer für eine vorgegebene Zeitdauer auf Temperaturen zwischen 700°C und 1100°C aufgeheizt wird.The inventive method for treating an oxygen-containing semiconductor wafer, the a first side, a second side opposite the first side, a on the first side subsequent first semiconductor region and a subsequent to the second side two th semiconductor region provides, the second side of the wafer with high-energy To irradiate particles to thereby prevent crystal defects - e.g. Vacancies Duplicate or vacancy / oxygen complexes - in the second semiconductor region of the wafer to produce. Subsequently, will performed a first temperature process, wherein the wafer for a predetermined Duration is heated to temperatures between 700 ° C and 1100 ° C.

Während dieses ersten Temperaturprozesses bilden sich in dem zweiten Halbleiterbereich, der im Vergleich zu dem ersten Halbleiterbereich eine hohe Konzentration an Kristalldefekten und damit eine hohe Konzentration an Kristallgitterleerstellen aufweist, z.B. höherwertige Leerstellen(V)-Sauerstoff (O)-Komplexe (z.B. O2V-Komplexe). Diese Leerstellen-Sauerstoff-Komplexe wirken als Nukleationskeime, an die sich weitere Sauerstoffatome bzw. Sauerstoffionen oder auch weitere Leerstellen/Sauerstoff-Komplexe anlagern, wodurch stabile Sauerstoffagglomerate in dem zweiten Halbleiterbereich entstehen. Die Leerstellen-Sauerstoff-Komplexe bzw. die Sauerstoffagglomerate wirken darüber hinaus als Getterzentren für in dem Halbleiterwafer vorhandene Verunreinigungen, wie beispielsweise Schwermetallatome, und für Gitterleerstellen. Diese Getterwirkung der in dem zweiten Halbleiterbereich vorhandenen Leerstellen-Sauerstoff-Komplexe und Sauerstoffagglomerate führt darüber hinaus zu einer Diffusion von Gitterleerstellen aus dem ersten Halbleiterbereich in den zweiten Halbleiterbereich, wodurch der erste Halbleiterbereich an Gitterleerstellen verarmt. Bedingt durch das Fehlen von Gitterleerstellen in dem ersten Halbleiterbereich können sich in diesem Halbleiterbereich keine oder nur sehr wenige Sauerstoffausscheidungen (Sauerstoffpräzipitate) bilden, wodurch in dem sich an die erste Seite anschließenden ersten Halbleiterbereich eine an Sauerstoffpräzipitaten arme Halbleiterzone, eine sogenannten "Denuded Zone" entsteht. Eine solche Halbleiterzone wird nachfolgend als präzipitatarme Zone bezeichnet.During this first temperature process, in the second semiconductor region, which has a high concentration of crystal defects and thus a high concentration of crystal lattice vacancies compared to the first semiconductor region, eg higher vacancy (V) oxygen (O) complexes (eg O 2 V complexes). These vacancy oxygen complexes act as nucleation nuclei, to which further oxygen atoms or oxygen ions or even further vacancies / oxygen complexes attach, resulting in stable oxygen agglomerates in the second semiconductor region. In addition, the vacancy oxygen complexes or the oxygen agglomerates act as getter centers for impurities present in the semiconductor wafer, such as, for example, heavy metal atoms, and for lattice vacancies. In addition, this getter effect of the vacancy oxygen complexes and oxygen agglomerates present in the second semiconductor region leads to a diffusion of lattice vacancies from the first semiconductor region into the second semiconductor region, whereby the first semiconductor region is depleted at lattice vacancies. Due to the absence of lattice vacancies in the first semiconductor region, no or only very few oxygen precipitates (oxygen precipitates) can form in this semiconductor region, as a result of which a semiconductor region that is poor in oxygen precipitates, a so-called "denuded zone", arises in the first semiconductor region adjoining the first side , Such a semiconductor zone is referred to below as a low-precipitation zone.

Mittels des erfindungsgemäßen Verfahrens kann eine deutlich größere vertikale Ausdehnung der von Sauerstoffausscheidungen weitgehend freien Zone als bei bekannten Verfahren erreicht werden. Dies ist insbesondere geeignet für vertikale Leistungshalbleiterbauelemente, die Durchbruchspannungen oberhalb von 500 V aufweisen sollen und bei denen somit entsprechend große vertikale Abmessungen einer die Sperrspannung aufnehmenden Bauelementzone, z.B. der Driftzone bei einem MOSFET, erforderlich sind.through of the method according to the invention can a much larger vertical Expansion of the oxygen excretion largely free zone can be achieved as in known methods. This is special suitable for vertical power semiconductor devices, the breakdown voltages should have above 500 V and where accordingly size vertical dimensions of a blocking voltage receiving device zone, e.g. the drift zone in a MOSFET, are required.

Die Bestrahlung des Halbleiterkörpers mit hochenergetischen Teilchen zur Erzeugung von Kristalldefekten, insbesondere zur Erzeugung von Gitterleerstellen, führt zu einer hohen Konzentration von Gitterleerstellen in dem zweiten Halbleiterbereich, damit zu einer hohen Konzentration an Sauerstoffpräzipitaten in dem zweiten Halbleiterbereich, da die Leerstellen die Sauerstoffpräzipitation, d.h. die Bildung solcher Präzipitate, erheblich begünstigen. Außerdem führt die hohe Leerstellenkonzentration in dem zweiten Halbleiterbereich zu einer besonders wirksamen Ausdiffusion von Gitterleerstellen aus dem ersten Halbleiterbereich in den zweiten Halbleiterbereich.The Irradiation of the semiconductor body with high-energy particles for the production of crystal defects, in particular for the generation of lattice vacancies, leads to a high concentration of vacancies in the second semiconductor region, with it to a high concentration of oxygen precipitates in the second semiconductor region, since the vacancies cause oxygen precipitation, i. the education such precipitates, significantly favor. Furthermore leads the high vacancy concentration in the second semiconductor region a particularly effective outdiffusion of lattice vacancies from the first semiconductor region in the second semiconductor region.

Während bei einem Temperaturprozess in einer nitridierenden Atmosphäre lediglich eine Leerstellenkonzentration zwischen 1012 und 1013 Leerstellen pro Kubikzentimeter (cm3) erreicht werden kann, lassen sich bei einer Bestrahlung des Halbleiterkörpers beispielsweise mit Protonen Leerstellenkonzentrationen von mehr als 1018 Leerstellen pro cm3 erzeugen, was zu einer erheblichen Verstärkung des gewünschten Effekts führt. Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, dass sich durch entsprechende Wahl der Bestrahlungsenergie und Bestrahlungsdosis im Gegensatz zu einer Methode, die Nitridierungsschritte zur Leerstellenerzeugung verwendet, nahezu beliebige Leerstellenverteilungen in der Halbleiterscheibe einstellen lassen; insbesondere können auch in rela tiv großer Tiefe des Halbleiterkristalls sehr hohe Leerstellenkonzentrationen erzeugt werden.While only one vacancy concentration between 10 12 and 10 13 vacancies per cubic centimeter (cm 3 ) can be achieved during a temperature process in a nitriding atmosphere, vacancy concentrations of more than 10 18 vacancies per cm 3 can be generated when the semiconductor body is irradiated, for example with protons. which leads to a significant increase in the desired effect. A further advantage of the present invention is that, by appropriate selection of the irradiation energy and irradiation dose, in contrast to a method which uses nitriding steps for vacancy generation, it is possible to set almost any vacancy distributions in the semiconductor wafer; In particular, very high vacancy concentrations can be generated in rela tively large depth of the semiconductor crystal.

Die zur Bestrahlung verwendeten hochenergetischen Teilchen sind insbesondere nicht-dotierende Teilchen, wie Protonen, Edelgasionen, z.B. Heliumionen, Neonionen oder Argonionen, oder Halbleiterionen, z.B. Germaniumionen oder Siliziumionen. Als hochenergetische Teilchen zur Bestrahlung des Halbleiterkörpers mit dem Ziel, Kristalldefekte zu erzeugen, eignen sich jedoch auch dotierende Teilchen, wie beispielsweise Phosphorionen. Da die Eindringtiefe der hochenergetischen Teilchen bei einer gegebenen Bestrahlungsenergie aber nicht zu gering sein sollte, kommen vorzugsweise Protonen oder Heliumionen zur Anwendung, die bei einer gegebenen Energie tiefer eindringen als die schwereren Teilchen.The In particular, high energy particles used for irradiation are non-doping particles such as protons, rare gas ions, e.g. Helium ions, Neon ions or argon ions, or semiconductor ions, e.g. germanium ions or silicon ions. As high energy particles for irradiation of the semiconductor body however, they are also suitable for producing crystal defects doping particles, such as phosphorus ions. Because the penetration depth the high energy particles at a given irradiation energy but should not be too low, are preferably protons or helium ions to use that penetrate deeper at a given energy as the heavier particles.

Die vorliegende Erfindung wird nachfolgend anhand von Figuren näher erläutert.The The present invention will be explained in more detail below with reference to figures.

1 veranschaulicht ein erfindungsgemäßes Verfahren zur Behandlung eines Halbleiterwafers während unterschiedlicher Verfahrensschritte. 1 illustrates a method according to the invention for the treatment of a semiconductor wafer during different process steps.

2 veranschaulicht eine Abwandlung des anhand von 1 erläuterten erfindungsgemäßen Verfahrens. 2 illustrates a modification of the basis of 1 explained method according to the invention.

3 veranschaulicht ein Verfahren zur Herstellung einer n-dotierten Halbleiterzone in einer präzipitatarmen Halbleiterzone eines CZ-Halbleiterwafers. three illustrates a method of fabricating an n-doped semiconductor region in a low-precipitation semiconductor zone of a CZ semiconductor wafer.

4 zeigt den Halbleiterwafer nach Durchführung weiterer Verfahrensschritte, bei denen eine Epitaxieschicht auf eine erste Seite des Halbleiterwafers aufgebracht wird. 4 shows the semiconductor wafer after performing further process steps in which an epitaxial layer is applied to a first side of the semiconductor wafer.

5 zeigt in Seitenansicht im Querschnitt einen Leistungs-MOSFET oder Leistungs-IGBT, der in einem nach dem erfindungsgemäßen Verfahren behandelten Halbleiterwafer realisiert ist. 5 shows in side view in cross section a power MOSFET or power IGBT, which is realized in a treated semiconductor wafer according to the inventive method.

6 zeigt in Seitenansicht im Querschnitte eine Leistungsdiode, die in einem nach dem erfindungsgemäßen Verfahren behandelten Halbleiterwafer realisiert ist. 6 shows in side view in cross-section a power diode, which is realized in a treated semiconductor wafer according to the invention.

In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Waferbereich bzw. Bauelementbereiche mit gleicher Bedeutung.In denote the figures, unless otherwise indicated, like reference numerals same wafer area or component areas with the same meaning.

1A zeigt in Seitenansicht im Querschnitt schematisch einen Ausschnitt eines Sauerstoff enthaltenden Halbleiterwafers 100. Dieser Wafer ist von einem durch ein Tiegelziehverfahren bzw. Czochralski-Verfahren hergestellten Einkristall abgeschnitten und wird nachfolgend als CZ-Wafer bezeichnet. Die Sauerstoffkonzentration eines solchen CZ-Wafers liegt üblicherweise oberhalb von 5·1017 Atomen/cm3. 1A shows in side view in cross-section schematically a section of an oxygen-containing semiconductor wafer 100 , This wafer is cut from a single crystal produced by a Czochralski method and will be referred to as a CZ wafer hereinafter. The oxygen concentration of such a CZ wafer is usually above 5 × 10 17 atoms / cm 3 .

Der Wafer 100 weist eine erste Seite 101, die nachfolgend als Vorderseite bezeichnet wird, und eine zweite Seite 102, die nachfolgend als Rückseite bezeichnet wird, auf. In dem Kristallgitter des Wafers vorhandene Sauerstoffatome sind in 1A schematisch durch Kreuze dargestellt und mit dem Bezugszeichen 11 bezeichnet. Neben Sauerstoffatomen sind in dem Kristallgitter nach Abschluss des Czochralski-Verfahrens unweigerlich auch Leerstellen und Leerstellenagglomerate vorhanden, die in 1A schematisch als Kreise dargestellt und mit dem Bezugszeichen 12 bezeichnet sind. Ein sich an die Vorderseite 101 in vertikaler Richtung des Wafers anschließender Halbleiterbereich wird nachfolgend als erster Halbleiterbereich 103' bezeichnet, während ein sich an die Rückseite 102 in vertikaler Richtung des Wafers 100 anschließender Bereich nachfolgend als zweiter Halbleiterbereich 104' bezeichnet wird.The wafer 100 has a first page 101 hereafter referred to as front side and a second side 102 , which will be referred to as a backside, on. Oxygen atoms present in the crystal lattice of the wafer are in 1A schematically represented by crosses and the reference numeral 11 designated. In addition to oxygen atoms, vacancies and vacancy agglomerates are inevitably present in the crystal lattice after completion of the Czochralski process 1A shown schematically as circles and with the reference numeral 12 are designated. A to the front 101 in the vertical direction of the wafer subsequent semiconductor region is hereinafter referred to as the first semiconductor region 103 ' designated while one is attached to the back 102 in the vertical direction of the wafer 100 subsequent area below as a second semiconductor region 104 ' referred to as.

Ziel des erfindungsgemäßen Verfahrens ist es, in dem sich an die Vorderseite 101 anschließenden ersten Halbleiterbereich 103' eine an Sauerstoffausscheidungen arme Halbleiterzone bzw. präzipitatarme Halbleiterzone (Denuded Zone) zu erzeugen.The aim of the method according to the invention is in which the front 101 subsequent first semiconductor region 103 ' to produce a semiconductor zone poor in oxygen precipitation or a denuded zone.

Das erfindungsgemäße Verfahren sieht Bezug nehmend auf 1B hierzu vor, den Wafer 100 über dessen Rückseite 102 mit hochenergetischen Teilchen zu bestrahlen, um dadurch in dem zweiten Halbleiterbereich 104 Kristalldefekte, insbesondere Gitterleerstellen, zu erzeugen, so dass in dem zweiten Halbleiterbereich 104' im Vergleich zu dem ersten Halbleiterbereich 103 eine erhöhte Leerstellenkonzentration vorhanden ist. Diese eine erhöhte Leerstellenkonzentration aufweisende Halbleiterzone ist in 1B mit dem Bezugszeichen 104'' bezeichnet. Unter den durch die Bestrahlung mit hochenergetischen Teilchen hergestellten Leerstellen sind nachfolgend Einfach-Leerstellen (V), Doppelleerstellen (VV) und auch Leerstellen-Sauerstoff-Komplexe (OV) zu verstehen.The method according to the invention is described with reference to FIG 1B this before, the wafer 100 over the back 102 to irradiate with high-energy particles, thereby in the second semiconductor region 104 Crystal defects, in particular lattice vacancies to produce, so that in the second semiconductor region 104 ' compared to the first semiconductor region 103 an increased vacancy concentration is present. This increased vacancy concentration semiconductor zone is in 1B with the reference number 104 '' designated. The vacancies produced by the irradiation with high-energy particles are to be understood as single vacancies (V), double-vacancies (VV) and also vacancy-oxygen complexes (OV).

Als Teilchen für die Bestrahlung des Wafers 100 eignen sich insbesondere nicht-dotierende Teilchen, wie Protonen, Edelgasionen oder Halbleiterionen.As particles for the irradiation of the wafer 100 In particular, non-doping particles, such as protons, noble gas ions or semiconductor ions are suitable.

Nach Erzeugung der Leerstellen in dem zweiten Halbleiterbereich 104 durch die Bestrahlung mit hochenergetischen Teilchen erfolgt ein erster Temperaturprozess, bei dem der Wafer für eine bestimmte Zeitdauer auf Temperaturen zwischen 700°C und 1100°C aufgeheizt wird. Die Temperatur und Dauer dieses Temperaturprozesses sind dabei so gewählt, dass in dem eine hohe Leerstellenkonzentration aufweisenden zweiten Halbleiterbereich 104'' Leerstellen-Sauerstoff-Zentren (O2V-Zentren) oder auch höherwertige Leerstellen-Sauerstoff-Komplexe entstehen. Der Temperaturprozess kann insbesondere derart gestaltet sein, dass zeitlich aufeinanderfolgend wenigstens zwei verschiedene Temperaturen eingestellt werden, die jeweils für eine vorgegebene Zeitdauer gehalten werden. Die Zeitdauern dieser einzelnen "Temperaturplateaus" können dabei gleich lang oder auch unterschiedlich lang sein.After creation of the voids in the second semiconductor region 104 By irradiation with high-energy particles, a first temperature process takes place in which the wafer is heated to temperatures between 700 ° C and 1100 ° C for a certain period of time. The temperature and duration of this temperature process are chosen such that in the second semiconductor region having a high vacancy concentration 104 '' Vacancy oxygen centers (O 2 V centers) or even higher-quality vacancy oxygen complexes arise. The temperature process may in particular be designed in such a way that at least two different temperatures are set in chronological succession, which are each held for a predetermined period of time. The durations of these individual "temperature plateaus" can be the same length or different lengths.

Die erzeugten Leerstellen-Sauerstoff-Zentren wirken als Nukleationskeime für Sauerstoffausscheidungen, so dass sich während des ersten Temperaturprozesses stabile Sauerstoffagglomerate in dem zweiten Halbleiterbereich 104 bilden. Die Nukleationskeime und Sauerstoffagglomerate wirken außerdem als Getterzentren für in dem Halbleiterwafer vorhandene, bzw. während nachfolgender Hochtemperaturprozesse in den Halbleiter eindiffundierende, Verunreinigungen, wie beispielsweise Schwermetallatome, und wirken zudem als Getterzentren für Gitterleerstellen. Dies führt dazu, dass während des ersten Temperaturprozesses Gitterleerstellen aus dem ersten Halbleiterbereich 103 in den zweiten Halbleiterbereich 104 eindiffundieren, wodurch in dem ersten Halbleiterbereich 103 eine leerstellenarme Halbleiterzone entsteht. Die Verarmung des ersten Halbleiterbereichs 103 an Leerstellen wirkt einer Entstehung von Sauerstoffpräzipitaten in dem ersten Halbleiterbereich 103 entgegen, so dass nach Abschluss des Temperaturprozesses der erste Halbleiterbereich 103' eine präzipitatarme Halbleiterzone bildet, die in 1C mit dem Bezugszeichen 103 bezeichnet ist.The generated vacancy oxygen centers act as nucleation nuclei for oxygen precipitations, so that during the first temperature process stable oxygen agglomerates in the second semiconductor region 104 form. The nucleation nuclei and oxygen agglomerates also act as gettering centers for impurities present in the semiconductor wafer, or during the subsequent high-temperature processes diffusing into the semiconductor, such as heavy metal atoms, and also act as getter centers for vacancy sites. This results in that during the first temperature process lattice vacancies from the first semiconductor region 103 in the second semiconductor region 104 diffuse, whereby in the ers th semiconductor region 103 a vacant semi-conductor zone is formed. The depletion of the first semiconductor region 103 At vacancies, formation of oxygen precipitates in the first semiconductor region occurs 103 opposite, so that after completion of the temperature process, the first semiconductor region 103 ' forms a precipitate-poor semiconductor zone, which in 1C with the reference number 103 is designated.

Die in dem zweiten Halbleiterbereich 104 vorhandenen Nukleationskeime und Sauerstoffagglomerate sind stabil und werden durch nachfolgende Temperaturprozesse, wie sie beispielsweise bei der Herstellung von Halbleiterbauelementen auf Basis des Wafer angewendet werden, nicht mehr aufgelöst. Mangels vorhandener Leerstellen in dem ersten Halbleiterbereich 103 können sich während solcher Temperaturprozesse in dem ersten Halbleiterbereich 103 keine Sauerstoffpräzipitate bilden, welche die Funktion eines Halbleiterbauelements, insbesondere eines Leistungsbauelements negativ beeinflussen würden, da ohne die Anwesenheit von Leerstellen die Präzipitatbildung sehr unwahrscheinlich wird und/oder sehr lange dauert. Die mittels des erfindungsgemäßen Verfahrens hergestellte präzi pitatarme Halbleiterzone 103 des Wafers eignet sich somit insbesondere auch zur Realisierung aktiver Bauelementzonen, insbesondere solcher Bauelementzonen, die in Leistungshalbleiterbauelementen dazu dienen, eine Sperrspannung des Bauelements aufzunehmen. Bei vertikalen Leistungshalbleiterbauelementen kann der zweite Halbleiterbereich 104, der eine hohe Präzipitatdichte aufweist, nach Beendigung der Vorderseitenprozesse entfernt werden und anschließend können die sogenannten Rückseitenprozesse, die für die Fertigstellung des Halbleiterbauelements erforderlich sind, durchgeführt werden. Bei lateralen Bauelementen, bei denen eine Stromflussrichtung in lateraler Richtung des Halbleiterkörpers verläuft, kann der zweite Halbleiterbereich auch verbleiben.The in the second semiconductor region 104 existing nucleation nuclei and oxygen agglomerates are stable and are no longer dissolved by subsequent temperature processes, as are used, for example, in the production of semiconductor components based on the wafer. Lack of existing voids in the first semiconductor region 103 may be during such temperature processes in the first semiconductor region 103 do not form oxygen precipitates, which would adversely affect the function of a semiconductor device, in particular a power device, since without the presence of voids, the precipitate formation is very unlikely and / or takes a very long time. The precipitate produced by the process according to the invention przi poor semiconductor zone 103 The wafer is thus particularly suitable for the realization of active device zones, in particular those device zones which serve in power semiconductor devices to receive a blocking voltage of the device. In the case of vertical power semiconductor components, the second semiconductor region 104 which has a high precipitate density, are removed after completion of the front side processes, and then the so-called back side processes required for the completion of the semiconductor device can be performed. In the case of lateral components in which a current flow direction extends in the lateral direction of the semiconductor body, the second semiconductor region may also remain.

Die Dauer des ersten Temperaturprozesses, bei dem der Wafer auf Temperaturen zwischen 700°C und 1100°C aufgeheizt wird, kann zwischen einer Stunde und mehr als 20 Stunden betragen. Die Temperatur beträgt vorzugsweise zwischen 780°C und 1020°C, wobei vorzugsweise ein oder zwei Temperaturplateaus bei unterschiedlicher Temperatur eingestellt werden.The Duration of the first temperature process during which the wafer is at temperatures between 700 ° C and 1100 ° C can be heated between one hour and more than 20 hours be. The temperature is preferably between 780 ° C and 1020 ° C, preferably one or two temperature plateaus at different Temperature can be adjusted.

Bei einer Ausführungsform ist vorgesehen, den Wafer während des ersten Temperaturprozesses zunächst für eine erste Zeitdauer, die kürzer ist als 10 Stunden, auf eine Temperatur zwischen 780°C und 810°C und anschließend für eine zweite Zeitdauer, die länger ist als 10 Stunden, auf eine Temperatur zwischen 980°C und 1020°C aufzuheizen. Die erste Zeitdauer beträgt beispielsweise 5 Stunden, während die zweite Zeitdauer beispielsweise 20 Stunden beträgt.at an embodiment is provided to the wafer during of the first temperature process first for a first period of time, the shorter is more than 10 hours, at a temperature between 780 ° C and 810 ° C and then for a second Duration, the longer is more than 10 hours to heat up to a temperature between 980 ° C and 1020 ° C. The first period is for example 5 hours while the second period of time is, for example, 20 hours.

Das Maximum der durch die Teilchenbestrahlung hergestellten Leerstellenkonzentration in dem Halbleiterwafer lässt sich bei dem erfindungsgemäßen Verfahren über die Bestrahlungsbedingungen, d. h. insbesondere über die Art der verwendeten Teilchen und die Bestrahlungsenergie mit der die Teilchen eingestrahlt werden, vergleichsweise exakt einstellen.The Maximum of the vacancy concentration produced by the particle irradiation in the semiconductor wafer in the inventive method on the Irradiation conditions, d. H. in particular about the type of particles used and the irradiation energy with which the particles are irradiated, set comparatively exact.

1D zeigt qualitativ die Leerstellenverteilung in dem Halbleiterwafer 100 bei einer Bestrahlung des Wafers mit hochenergetischen Teilchen über dessen Rückseite 102. Die maximale Leerstellenkonzentration liegt dabei im sogenannten End-Of-Range-Bereich der Bestrahlung. Das ist der Bereich, bis zu dem die Bestrahlungsteilchen ausgehend von der Rückseite 102 in den Wafer 100 eindringen. Mit a ist in 1D der Abstand zur Rückseite 102 des Wafers bezeichnet, a1 bezeichnet den Abstand der maximalen Leerstellenkonzentration ausgehend von der Rückseite 102. Diese Position a1 der maximalen Leerstellenkonzentration ist von der Bestrahlungsenergie abhängig und liegt bei einer Protonenimplantation mit einer Implantationsenergie von 2,25 MeV im Bereich zwischen 55 und 60 μm ausgehend von der Rückseite 102. Die Bestrahlung mit Protonen kann insbesondere senkrecht oder auch unter einem Neigungswinkel gegenüber der Rückseite 102, beispielsweise unter einem Winkel zwischen 5° und 10°, erfolgen. 1D shows qualitatively the vacancy distribution in the semiconductor wafer 100 upon irradiation of the wafer with high energy particles over the backside thereof 102 , The maximum vacancy concentration lies in the so-called end-of-range region of the irradiation. This is the area up to which the irradiation particles start from the backside 102 in the wafer 100 penetration. With a is in 1D the distance to the back 102 of the wafer, a1 denotes the distance of the maximum vacancy concentration from the rear side 102 , This position a1 of the maximum vacancy concentration is dependent on the irradiation energy and is in the case of a proton implantation with an implantation energy of 2.25 MeV in the range between 55 and 60 μm starting from the rear side 102 , The irradiation with protons may in particular be perpendicular or at an angle of inclination to the rear side 102 , For example, at an angle between 5 ° and 10 °, take place.

Bei einer Protonenimplantationsdosis von 1014 cm-2 liegt die maximale Leerstellenkonzentration im End-Of-Range-Bereich bei etwa 7·1018 Leerstellen/cm3. In dem zwischen dem End-Of-Range-Bereich und der Rückseite angeordneten, von den Protonen durchstrahlten Halbleiterbereich liegt die Leerstellenkonzentration bei der oben genannten Implantationsdosis im Bereich von etwa 5·1017 Leerstellen/cm3.At a proton implantation dose of 10 14 cm -2 , the maximum vacancy concentration in the end-of-range region is about 7 × 10 18 vacancies / cm 3 . In which arranged between the end-of-range region and the back of the proton irradiated semiconductor region is the vacancy concentration at the above-mentioned implantation dose in the range of about 5 x 10 17 voids / cm 3.

Die Abmessungen der präzipitatarmen Halbleiterzone 103 in vertikaler Richtung des Wafers sind ebenfalls abhängig von den Bestrahlungsbedingungen, insbesondere der Bestrahlungsenergie. Die präzipitatarme Halbleiterzone 103 entsteht bei dem erfindungsgemäßen Verfahren in dem Bereich, in dem keine zusätzlichen Leerstellen durch die Teilchenbestrahlung erzeugt werden. Die Leerstellenreduktion in dem ersten Halbleiterbereich kann während des ersten Temperaturprozesses dabei umso effektiver erfolgen, je geringer die Abmessungen des ersten Halbleiterbereichs 103 in vertikaler Richtung sind bzw. je höher die Leerstellenkonzentration in dem zweiten Halbleiterbereich und je größer die vertikale Ausdehnung des zweiten Halbleiterbereiches 104 ist. Vorzugsweise erfolgt die Teilchenbestrahlung derart, dass der End-Of-Range-Bereich der Bestrahlung möglichst nahe an der zu erzeugenden präzipitatarmen, sich an die Vorderseite 101 anschließenden Halbleiterzone 103 liegt.The dimensions of the precipitation-poor semiconductor zone 103 in the vertical direction of the wafer are also dependent on the irradiation conditions, in particular the irradiation energy. The precipitate-poor semiconductor zone 103 arises in the process according to the invention in the area in which no additional vacancies are generated by the particle irradiation. The vacancy reduction in the first semiconductor region can take place more effectively during the first temperature process, the smaller the dimensions of the first semiconductor region 103 in the vertical direction and the higher the vacancy concentration in the second semiconductor region and the larger the vertical extent of the second semiconductor region 104 is. Preferably, the particle irradiation is such that the end-of-range region of the irradiation as close as possible to the low precipitate to be generated, to the front 101 subsequent semiconductor zone 103 lies.

Vor Durchführen der Teilchenbestrahlung kann der Wafer optional einem zweiten Temperaturprozess unterworfen werden, bei dem der Wafer in einer feuchten und/oder oxidierenden Atmosphäre auf Temperaturen größer als 1000°C aufgeheizt wird. Ein solches Vorgehen ist aus der eingangs erwähnten EP 0769809 A1 bekannt und dient dazu, gezielt interstitielle Siliziumatome in den wafer zu injizieren, wobei die Tiefe, bis zu der diese Siliziumatome injiziert werden, von der Dauer des Temperaturprozesses abhängig ist und umso größer ist, je länger dieser Temperaturprozess durchgeführt wird. Die Injektion dieser interstitiellen Siliziumatome führt insbesondere in den oberflächennahen Bereichen des Halbleiterwafers bereits zu einer Reduktion von Leerstellen, insbesondere zu einer Reduktion von Leerstellenagglomeraten und beseitigt sogenannte D-Defekte in dem Halbleiterwafer. Die Vortemperung des Halbleiterwafers mittels des zweiten Temperaturprozesses kann insbesondere dazu dienen, gleiche "Anfangszustände" mehrerer durch das erfindungsgemäße Verfahren bearbeiteter Wafer herzustellen, um dadurch bei gleichen Verfahrensbedingungen Wafer mit gleichen Eigenschaften zu erzeugen. Diesem Vorgehen liegt die Erkenntnis zugrunde, dass sich einzelne Wafer, die aus unterschiedlichen Einkristallen abgeschnitten sind, bezüglich ihrer Leerstellenkonzentrationen und bezüglich der sogenannten D-Defektverteilungen unterscheiden können.Before carrying out the particle irradiation, the wafer can optionally be subjected to a second temperature process in which the wafer is heated to temperatures greater than 1000 ° C. in a moist and / or oxidizing atmosphere. Such a procedure is from the above-mentioned EP 0769809 A1 is known and serves specifically to inject interstitial silicon atoms in the wafer, wherein the depth to which these silicon atoms are injected, is dependent on the duration of the temperature process and is the greater, the longer this temperature process is performed. The injection of these interstitial silicon atoms already leads to a reduction of vacancies, in particular in the near-surface regions of the semiconductor wafer, in particular to a reduction of vacancy agglomerates and eliminates so-called D defects in the semiconductor wafer. The pre-annealing of the semiconductor wafer by means of the second temperature process can serve, in particular, to produce the same "initial states" of several wafers processed by the method according to the invention, thereby producing wafers having the same properties under the same process conditions. This procedure is based on the knowledge that individual wafers cut off from different single crystals can differ with regard to their vacancy concentrations and with regard to the so-called D defect distributions.

Da solche gleichen definierten Ausgangsbedingungen insbesondere im Bereich der späteren präzipitatarmen Halbleiterzone erwünscht sind, genügt es, während dieser Vortemperung die Vorderseite 101 einer feuchten und/oder oxidierenden Umgebung auszusetzen, wobei bei Bedarf die Eindringtiefe der intersti tiellen Siliziumatome auch auf die vertikale Ausdehnung der Halbleiterzone 103 beschränkt werden kann. Selbstverständlich besteht jedoch auch die Möglichkeit, beide Seiten 101, 102 des Wafers während dieser Vortemperung einer feuchten und/oder oxidierenden Atmosphäre auszusetzen.Since such same defined starting conditions are particularly desirable in the area of the later low-precipitate semiconductor zone, it is sufficient during this preheating the front 101 To suspend a moist and / or oxidizing environment, wherein, if necessary, the penetration depth of the interstitial silicon atoms also on the vertical extent of the semiconductor zone 103 can be limited. Of course, there is also the possibility of both sides 101 . 102 of the wafer during this preheating to a humid and / or oxidizing atmosphere suspend.

Optional besteht außerdem die Möglichkeit, den Wafer nach oder auch unmittelbar vor Durchführen des ersten Temperaturprozesses, durch den die Nukleationszentren und Sauerstoffagglomerate erzeugt werden, einem weiteren Temperaturprozess zu unterziehen, bei dem wenigstens die erste Halbleiterzone 103 derart aufgeheizt wird, dass Sauerstoffatome aus dieser ersten Halbleiterzone über die Vorderseite 101 des Wafers ausdiffundieren. Die Temperaturen dieses weiteren Temperaturprozesses liegen beispielsweise im Bereich zwischen 900°C und 1250°C. Durch diesen weiteren Temperaturprozess wird die Sauerstoffkonzentration in der präzipitatarmen Halbleiterzone 103 weiter reduziert, was die Wahrscheinlichkeit für das Entstehen von Sauerstoffpräzipitaten in dieser Halbleiterzone während nachfolgender Temperaturprozesse weiter reduziert. Darüber hinaus reduziert die Sauerstoffreduktion in der präzipitatarmen Halbleiterzone die Gefahr einer Entstehung sogenannter thermischer Donatoren. Solche thermischen Donatoren können in einem Kristallgitter bei Vorhandensein interstitiellen Sauerstoffs und bei Temperaturprozessen mit Temperaturen zwischen 400°C und 500°C entstehen.Optionally, it is also possible to subject the wafer to a further temperature process after or even immediately before the first temperature process, by which the nucleation centers and oxygen agglomerates are produced, in which at least the first semiconductor zone 103 is heated so that oxygen atoms from this first semiconductor region via the front 101 out of the wafer. The temperatures of this further temperature process are, for example, in the range between 900 ° C and 1250 ° C. By this further temperature process, the oxygen concentration in the precipitate-poor semiconductor zone 103 reduces further, which further reduces the probability of the formation of oxygen precipitates in this semiconductor zone during subsequent temperature processes. In addition, the reduction of oxygen in the low-precipitation semiconductor zone reduces the risk of the formation of so-called thermal donors. Such thermal donors may be formed in a crystal lattice in the presence of interstitial oxygen and in temperature processes at temperatures between 400 ° C and 500 ° C.

Alle zuvor erläuterten Temperaturprozesse können als herkömmliche Ofenprozesse realisiert werden, bei denen der Wafer in einem Ofen auf die gewünschte Temperatur aufgeheizt wird. Die Temperaturprozesse können darüber hinaus auch als RTA-Prozesse (RTA = Rapid Thermal Annealing) durchgeführt werden, bei denen der Wafer beispielsweise mittels einer Lampe oder eines Laserstrahls, aufgeheizt wird.All previously explained Temperature processes can as conventional Furnace processes are realized in which the wafer in an oven to the desired Temperature is heated. In addition, the temperature processes can also as RTA processes (RTA = Rapid Thermal Annealing) are performed, in which the wafer for example, by means of a lamp or a laser beam, heated becomes.

Zur Erzeugung der Kristalldefekte in der zweiten Halbleiterzone 104' besteht außerdem die Möglichkeit, mehrere Implanta tionsschritte mit unterschiedlichen Implantationsenergien durchzuführen. Hierbei besteht zudem die Möglichkeit, mehrere erste Temperaturprozesse derart durchzuführen, dass zwischen zwei Implantationsprozessen ein erster Temperaturprozess bei den genannten Temperaturen durchgeführt wird.For generating the crystal defects in the second semiconductor zone 104 ' It is also possible to perform several implantation steps with different implantation energies. In this case, it is also possible to carry out a plurality of first temperature processes in such a way that a first temperature process is carried out at the temperatures mentioned between two implantation processes.

Bezug nehmend auf 2 besteht die Möglichkeit, vor Durchführen der Teilchenbestrahlung ausgehend von der Rückseite 102 Gräben 110 in den Halbleiterkörper einzubringen. Während des nachfolgenden Bestrahlungsschrittes dringen die hochenergetischen Teilchen sowohl über die Rückseite 102 als auch über die Gräben 110 in den zweiten Halbleiterbereich 104 des Wafers ein. Die Gräben bieten eine weitere Möglichkeit, die Eindringtiefe der hochenergetischen Teilchen in den Halbleiterwafer 100 zu beeinflussen.Referring to 2 there is the possibility of starting particle irradiation from the back side 102 trenches 110 to introduce into the semiconductor body. During the subsequent irradiation step, the high energy particles penetrate both over the backside 102 as well as over the trenches 110 in the second semiconductor region 104 of the wafer. The trenches offer a further possibility, the penetration depth of the high-energy particles into the semiconductor wafer 100 to influence.

Außer der Durchführung einer Teilchenbestrahlung zur Erzeugung von Gitterleerstellen in dem zweiten Halbleiterbereich 104 besteht zur Erzeugung dieser Leerstellen auch die Möglichkeit, den Halbleiterwafer einem Temperaturprozess zu unterziehen, bei dem die Rückseite 102 des Wafers einer nitridierenden Atmosphäre ausgesetzt wird, während die Vorderseite, beispielsweise durch Aufbringen eines Oxids, vor einer solchen nitridierenden Atmosphäre geschützt wird. Der Temperaturprozess in der nitridierenden Atmosphäre bewirkt eine Erzeugung von Gitterleerstellen in dem zweiten Halbleiterbereich 104, wobei die erreichbare Leerstellenkonzentration allerdings niedriger ist als bei der zuvor erläuterten Teilchenbestrahlung. Während des Temperaturprozesses zur Herstellung dieser Leerstellen wird der Wafer vorzugsweise rasch aufgeheizt, beispielsweise mittels eines RTA-Schrittes, und dann vergleichsweise langsam abgekühlt, was in der eingangs erwähnten US 6,849,119 B2 erläutert ist. Die Herstellung von Gitterleerstellen durch einen Temperaturprozess in einer nitridierenden Atmosphäre eignet sich insbesondere in Verbindung mit der anhand von 2 erläuterten Herstellung von Gräben 110 ausgehend von der Rückseite 102 des Halbleiterwafers.Except for performing a particle irradiation to create vacancy sites in the second semiconductor region 104 For generating these voids, it is also possible to subject the semiconductor wafer to a temperature process in which the back side 102 of the wafer is exposed to a nitriding atmosphere while the front side is protected from such a nitriding atmosphere by, for example, depositing an oxide. The temperature process in the nitriding atmosphere causes generation of lattice vacancies in the second semiconductor region 104 However, the achievable vacancy concentration is lower than in the previously described particle irradiation. During the temperature process for producing these voids, the Wafer preferably heated rapidly, for example by means of an RTA step, and then cooled comparatively slowly, which in the above-mentioned US 6,849,119 B2 is explained. The production of lattice vacancies by a temperature process in a nitriding atmosphere is particularly suitable in connection with the basis of 2 explained production of trenches 110 starting from the back 102 of the semiconductor wafer.

Das zuvor erläuterte Verfahren zur Herstellung einer präzipitatarmen Halbeiterzone eignet sich auch zur Herstellung einer präzipitatarmen Halbleiterzone in dem Halbleitersubstrat eines SOI-Substrats. Ein solches SOI-Substrat weist bekanntlich ein Halbleitersubstrat, eine auf dem Halbleitersubstrat angeordnete Isolationsschicht und eine auf der Isolationsschicht angeordnete Halbleiterschicht auf. Ein solches Substrat kann z.B. hergestellt werden, indem eine Schichtanordnung mit der Isolationsschicht und der Halbleiterschicht auf das Halbleitersubstrat mittels eines Waferbondverfahrens gebondet wird. Das Halbleitersubstrat kann dabei insbesondere ein CZ-Wafer sein.The previously explained Process for the preparation of a low-precipitation semiconductor zone is also suitable for the production of a low-precipitation semiconductor zone in the semiconductor substrate of an SOI substrate. Such an SOI substrate As is known, a semiconductor substrate, one arranged on the semiconductor substrate Insulation layer and arranged on the insulating layer Semiconductor layer on. Such a substrate may e.g. produced be by a layer assembly with the insulating layer and the Semiconductor layer on the semiconductor substrate by means of a wafer bonding process is bonded. The semiconductor substrate may in particular be a CZ wafer be.

In 1A sind eine Isolationsschicht 302 und eine Halbleiterschicht 301, die den CZ-Wafer zu einem SOI-Substrat ergänzen, gestrichelt dargestellt. Mittels des zuvor erläuterten Verfahrens lässt sich eine präzipitatarme Halbleiterzone in dem Wafer 100 in einem Bereich anschließend an die Isolationsschicht 302 erzeugen. Besonders vorteilhaft ist dieses Vorgehen, wenn in dem an die Isolierschicht angrenzenden Bereich des SOI-Substrats bei Betrieb des Bauelements ein elektrisches Feld aufgebaut wird. Bislang musste dieser Bereich als epitaktisch abgeschiedene Halbleiterschicht ausgeführt werden, um z.B. den durch Generation verursachten Sperrstrom innerhalb tolerabler und eng tolerierter Grenzen zu halten. Auf die Erzeugung dieser aufwändigen und teuren Epitaxieschicht kann dank des erfindungsgemäßen Verfahrens verzichtet werden, oder eine solche Epitaxieschicht kann zumindest deutlich dünner und somit kostengünstiger als bisher üblich ausgeführt werden.In 1A are an insulation layer 302 and a semiconductor layer 301 which supplement the CZ wafer to an SOI substrate, shown in dashed lines. By means of the method explained above, a precipitation-poor semiconductor zone in the wafer can be achieved 100 in a region adjacent to the insulation layer 302 produce. This procedure is particularly advantageous if an electric field is built up in the region of the SOI substrate adjoining the insulating layer during operation of the component. So far, this area had to be performed as an epitaxially deposited semiconductor layer, for example, to keep the generation caused by reverse current within tolerable and narrow tolerances. Thanks to the method according to the invention, the generation of this complex and expensive epitaxial layer can be dispensed with, or such an epitaxial layer can be made at least substantially thinner and thus more cost-effective than hitherto customary.

Darüber hinaus kann auch die oberhalb der Isolationsschicht 302 vorhandene Halbleiterzone 301 als präzipitatarme Zone eines CZ-Grundmaterials unter Anwendung des erfindungsgemäßen Verfahrens hergestellt werden. Hierzu wird eine weitere CZ-Halbleiterscheibe, die die spätere Zone 301 umfasst, dem erfindungsgemäßen Verfahren unterzogen, so dass eine präzipitatarme, an eine Oberfläche der Scheibe angrenzende Zone entsteht. Diese weitere Scheibe wird dann auf das Halbleitersubstrat gebondet, wobei die präzipitatarme Zone der weiteren Scheibe dem Substrat 100 bzw. der Isolationsschicht 302 zugewandt ist. Eine präzipitatreiche Zone (nicht dargestellt) dieser weiteren Scheibe wird nach dem Waferbonden z.B. durch Schleifen und/oder Ätzen wieder entfernt.In addition, also above the insulation layer 302 existing semiconductor zone 301 be prepared as a low-precipitate zone of a CZ base material using the method according to the invention. For this purpose, another CZ semiconductor wafer, which is the later zone 301 comprises subjected to the process according to the invention, so that a low-precipitation, adjacent to a surface of the disc zone is formed. This further slice is then bonded to the semiconductor substrate, with the low-precipitate zone of the further slice being the substrate 100 or the insulation layer 302 is facing. A precipitate-rich zone (not shown) of this further disc is removed again after the wafer bonding, for example by grinding and / or etching.

Waferbondverfahren selbst sind grundsätzlich bekannt, so dass hierzu keine weitere Ausführungen erforderlich sind. Bei einem solchen Verfahren werden zwei zu verbindende Halbleiteroberflächen aufeinander gebracht, von den eine oder auch beide oxidiert sein können, wobei anschließend ein Temperaturprozess durchgeführt wird, um die beiden Oberflächen zu verbinden. Übliche Temperaturen hierfür liegen im Bereich zwischen 400°C und 1000°CWafer bonding process themselves are basic known, so that no further comments are required. In such a process, two semiconductor surfaces to be bonded become one another brought, one or both of which may be oxidized, wherein subsequently a temperature process performed will be to the two surfaces connect to. usual Temperatures are for this in the range between 400 ° C and 1000 ° C

Das erfindungsgemäße Verfahren lässt sich auch sehr gut mit den sogenannten SIMOX-Technologien zur Herstellung eines SOI-Substrats kombinieren. D. h. zuerst wird mittels des erfindungsgemäßen Verfahrens die präzipitatarme Zone 103 erzeugt und anschließend wird mittels einer Sauerstoffimplantation die Isolationsschicht in dieser Zone 103 erzeugt.The method according to the invention can also be combined very well with the so-called SIMOX technologies for producing an SOI substrate. Ie. First, by means of the method according to the invention, the low-precipitation zone 103 and then, by means of an oxygen implantation, the insulation layer in this zone 103 generated.

Der Halbleiterwafer, der nach der erfindungsgemäßen Behandlung im Bereich seiner Vorderseite 101 eine präzipitatfreie oder zumindest präzipitatarme Halbleiterzone 103 aufweist, eignet sich insbesondere zur Realisierung vertikaler Leistungsbauelemente, wie dies nachfolgend noch erläutert werden wird. Der Wafer kann eine Grunddotierung, beispielsweise eine n-Grunddotierung besitzen, die bereits bei Ziehen des Einkristalls während des Czochralski-Verfahrens erzeugt wird. Die präzipitatarme Halbleiterzone 103 kann insbesondere zur Realisierung einer eine Sperrspannung des Leistungsbauelements aufnehmenden Halbleiterzone dienen.The semiconductor wafer after the treatment according to the invention in the region of its front side 101 a precipitate-free or at least low-precipitation semiconductor zone 103 has, is particularly suitable for the realization of vertical power components, as will be explained below. The wafer may have a basic doping, for example a n-type fundamental doping, which is already produced when the single crystal is pulled during the Czochralski process. The precipitate-poor semiconductor zone 103 can be used in particular for the realization of a blocking voltage of the power component receiving semiconductor zone.

Anhand der 3A bis 3C wird nachfolgend ein Verfahren zur Herstellung einer n-dotierten Halbleiterzone in der präzipitatarmen Halbleiterzone 103 des CZ-Wafers 100 erläutert. Dieses Verfahren kann zusätzlich zur Herstellung einer n-Grunddotierung während des Ziehens des Einkristalls angewendet werden, kann jedoch auch zur Herstellung einer n-dotierten Halbleiterzone bei einem undotierten CZ-Wafer angewendet werden, die wie eine grunddotierte Zone wirkt, d. h. in vertikaler Richtung zumindest über einen großen Teil ihrer vertikalen Ausdehnung eine annähernd konstante Dotierung aufweist. Letzteres ist insbesondere deshalb vorteilhaft, weil die Herstellung einer Grunddotierung des Wafers während des Ziehens des Einkristalls aufgrund der vorhandenen Sauerstoffpräzipitate zu nicht zufriedenstellenden Ergebnissen, insbesondere zu einer inhomogenen und schlecht reproduzierbaren Dotierung führt.Based on 3A to 3C Next, a method of producing an n-type semiconductor region in the low-precipitation semiconductor region will be described 103 of the CZ wafer 100 explained. This method may be used in addition to making n-type fundamental doping during the pulling of the single crystal, but may also be applied to fabricating an n-type semiconductor region on an undoped CZ wafer that acts like a ground doped zone, ie, in the vertical direction at least a large part of their vertical extent has an approximately constant doping. The latter is particularly advantageous because the production of a basic doping of the wafer during the pulling of the single crystal due to the oxygen precipitates present leads to unsatisfactory results, in particular to an inhomogeneous and poorly reproducible doping.

Bezug nehmend auf 3A ist bei diesem Verfahren vorgesehen, Protonen über die Vorderseite 101 in die präzipitatarme Halbleiterzone 103 des Wafers 100 zu implantieren. Die Implantationsrichtung kann dabei senkrecht zu der Vorderseite 101, kann jedoch auch unter einem Winkel gegenüber dieser Vorderseite 101 verlaufen. Durch die Protonenimplantation werden zum Einen Kristalldefekte in dem von Protonen durchstrahlten Bereich der präzipitatarmen Halbleiterzone 103 hervorgerufen. Darüber hinaus werden durch die Protonenimplantation Protonen in die präzipitatarme Halbleiterzone 103 eingebracht. Die Abmessungen einer Kristalldefekte aufweisenden, von Protonen durchstrahlten Zone in vertikaler Richtung ausgehend von der Vorderseite 101 sind dabei von der Implantationsenergie abhängig. Die Abmessungen dieser Zone sind dabei umso größer sind, je höher die Implantationsenergie ist, je tiefer also die Protonen über die Vorderseite 101 in den Wafer 100 eindringen.Referring to 3A is provided in this process, protons across the front 101 into the precipitate-lean semiconductor zone 103 of the wafer 100 to implant. The implantation direction can be perpendicular to the front 101 . However, it can also be at an angle to this front 101 run. On the one hand, the proton implantation causes crystal defects in the region of the precipitate-poor semiconductor zone which is irradiated by protons 103 caused. In addition, the proton implantation causes protons in the precipitation-poor semiconductor zone 103 brought in. The dimensions of a crystal defects having, proton-irradiated zone in the vertical direction from the front 101 are dependent on the implantation energy. The dimensions of this zone are greater, the higher the implantation energy, the lower the protons across the front 101 in the wafer 100 penetration.

An die Protonenbestrahlung schließt sich ein Temperaturprozess an, bei dem der Wafer 100 wenigstens im Bereich der mit Protonen bestrahlten Zone auf Temperaturen zwischen 400°C und 570°C aufgeheizt wird, wodurch aus den durch die Protonenbestrahlung erzeugten Kristalldefekten und den eingebrachten Protonen wasserstoffinduzierte Donatoren entstehen. Die Temperatur während dieses Temperaturprozesses liegt vorzugsweise im Bereich zwischen 450°C und 550°C.The proton irradiation is followed by a temperature process in which the wafer 100 is heated to temperatures between 400 ° C and 570 ° C at least in the region of the proton-irradiated zone, resulting in hydrogen-induced donors from the crystal defects generated by the proton irradiation and the introduced protons. The temperature during this temperature process is preferably in the range between 450 ° C and 550 ° C.

Durch die Protonenimplantation werden die Protonen hauptsächlich in den End-Of-Range-Bereich der Bestrahlung eingebracht. Die Position dieses Bereichs ausgehend von der Vorderseite 101 ist von der Implantationsenergie abhängig. Der End-Of-Range-Bereich bildet das "Ende" des durch die Protonenimplantation bestrahlten Gebietes in vertikaler Richtung des Wafers 100. Die Bildung wasserstoffinduzierter Donatoren setzt – wie bereits erläutert – das Vorhandensein von geeigneten Kristalldefekten und das Vorhandensein von Protonen voraus. Die Dauer des Temperaturprozesses ist vorzugsweise so gewählt, dass die hauptsächlich in den End-Of-Range-Bereich eingebrachten Protonen in nennenswertem Umfang in Richtung der Vorderseite 101 diffundieren, um dadurch eine möglichst homogene n-Dotierung in dem durchstrahlten Bereich der präzipitatarmen Halbleiterzone 103 zu erzeugen. Die Dauer dieses Temperaturprozesses liegt zwischen einer Stunde und 10 Stunden, vorzugsweise zwischen 3 und 6 Stunden.Due to the proton implantation, the protons are mainly introduced into the end-of-range region of the irradiation. The position of this area starting from the front 101 depends on the implantation energy. The end-of-range region forms the "end" of the area irradiated by the proton implantation in the vertical direction of the wafer 100 , The formation of hydrogen-induced donors requires - as already explained - the presence of suitable crystal defects and the presence of protons. The duration of the temperature process is preferably chosen so that the protons introduced mainly in the end-of-range region to a significant extent in the direction of the front 101 diffuse to thereby homogeneous as possible n-doping in the irradiated region of the precipitate-poor semiconductor zone 103 to create. The duration of this temperature process is between one hour and 10 hours, preferably between 3 and 6 hours.

Ergebnis des Temperaturprozesses ist Bezug nehmend auf 3B eine n-dotierte Halbleiterzone 105 in der präzipitatarmen Halbleiterzone 103 des Wafers 100. Die n-Halbleiterzone 105 erstreckt sich ausgehend von der Vorderseite 101 bis zu einer Tiefe d0 in den Wafer 100 hinein, wobei diese Tiefe in erläuterter Weise von der Implantationsenergie abhängig ist.Result of the temperature process is with reference to 3B an n-doped semiconductor zone 105 in the precipitate-poor semiconductor zone 103 of the wafer 100 , The n-type semiconductor zone 105 extends from the front 101 to a depth d0 in the wafer 100 in which this depth depends in an illustrated manner on the implantation energy.

3C zeigt ein Beispiel für ein Dotierprofil dieser n-Halbleiterzone 105. In 3C ist die Dotierungskonzentra tion ausgehend von der Vorderseite 101 aufgetragen. Mit ND0 ist hierbei die Grunddotierung des Wafers 100 vor Durchführung des Dotierverfahrens bezeichnet. 3C shows an example of a doping profile of this n-type semiconductor zone 105 , In 3C is the doping concentration from the front 101 applied. With N D0 this is the basic doping of the wafer 100 before performing the doping process.

Wie 3C zu entnehmen ist, weist die n-Halbleiterzone 105 ausgehend von der Vorderseite 101 einen annähernd homogenen Dotierungsverlauf mit einer Dotierungskonzentration ND auf, die in einem Endbereich der n-Halbleiterzone 105 auf eine maximale Dotierungskonzentration NDmax ansteigt und danach auf die Grunddotierung ND0 absinkt. Der Endbereich der n-Halbleiterzone, in dem die Dotierung zunächst ansteigt und dann auf die Grunddotierung absinkt, resultiert aus dem End-Of-Range-Bereich der Protonenimplantation, in den während der Implantation der Großteil der Protonen eingelagert werden. In Folge des Temperaturprozesses diffundiert ein großer Teil der Protonen in Richtung der Vorderseite 101, woraus die homogene Dotierung ND in dem von den Protonen durchstrahlten Bereich resultiert. Die in die Tiefe des Halbleiters in Richtung der Rückseite 102 diffundierenden Protonen führen in diesem Bereich nicht zur Bildung von Donatoren, da dort keine implantationsinduzierten Kristalldefekte, die zur Bildung von Donatoren erforderlich sind, vorhanden sind. Die Differenz zwischen der maximalen Dotierungskonzentration NDmax im End-Of-Range-Bereich und der homogenen Dotierungskonzentration ND in dem durchstrahlten Bereich ist maßgeblich abhängig von der Temperatur während des Temperaturprozesses und der Dauer des Temperaturprozesses. Hierbei gilt, dass bei gleicher Dauer des Temperaturprozesses diese Differenz umso geringer ist, je höher die Temperatur während des Temperaturprozesses ist, und dass bei einer gegebenen Temperatur während des Temperaturprozesses die Differenz umso geringer ist, je länger die Dauer des Temperaturprozesses ist. Bei ausreichend hoher Temperatur und ausreichend langer Dauer des Temperaturprozesses kann diese Differenz auch gegen Null gehen bzw. sehr klein werden.As 3C can be seen, the n-type semiconductor zone 105 starting from the front 101 an approximately homogeneous doping profile with a doping concentration N D , which in an end region of the n-type semiconductor zone 105 increases to a maximum doping concentration N Dmax and then decreases to the basic doping N D0 . The end region of the n-type semiconductor zone, in which the doping initially increases and then decreases to the basic doping, results from the end-of-range region of the proton implantation, in which the majority of the protons are incorporated during the implantation. As a result of the temperature process, a large part of the protons diffuses in the direction of the front side 101 , from which results the homogeneous doping N D in the area irradiated by the protons. The in the depth of the semiconductor towards the back 102 diffusing protons do not result in the formation of donors in this region because there are no implant-induced crystal defects required to form donors. The difference between the maximum doping concentration N Dmax in the end-of-range region and the homogeneous doping concentration N D in the irradiated region is significantly dependent on the temperature during the temperature process and the duration of the temperature process. In this case, for the same duration of the temperature process, the higher the temperature during the temperature process, the lower the difference, and that the longer the duration of the temperature process, the lower the difference at a given temperature during the temperature process. At sufficiently high temperature and sufficiently long duration of the temperature process, this difference can also go to zero or be very small.

Die mittels des zuvor erläuterten Verfahrens hergestellte, eine n-Dotierung mit wasserstoffinduzierten Donatoren aufweisende Halbleiterzone eignet sich insbesondere zur Realisierung einer eine Sperrspannung aufnehmenden Halbleiterzone eines Leistungshalbleiterbauelements. Eine solche Zone ist beispielsweise die Driftzone eines MOSFET, die Driftzone bzw. n-Basis eines IGBT oder die Driftzone bzw. n-Basis einer Diode.The by means of the previously explained Produced, an n-doping with hydrogen-induced Donor-containing semiconductor zone is particularly suitable for Realization of a reverse voltage receiving semiconductor zone a power semiconductor device. Such a zone is for example the drift zone of a MOSFET, the drift zone or n-base of an IGBT or the drift zone or n-base of a diode.

Die Herstellung der n-Halbleiterzone 105 kann insbesondere auch derart erfolgen, dass das Maximum der Dotierungskonzentration in dem Sauerstoffagglomerate aufweisenden Bereich 104 liegt, so dass die präzipitatarme Zone 103 infolge des Dotierungsverfahrens eine homogene n-Dotierung erhält.The production of the n-type semiconductor zone 105 can in particular also be such that the maximum of the doping concentration in the oxygen agglomerates having area 104 lies, so that the low-precipitation zone 103 receives a homogeneous n-type doping as a result of the doping process.

Zu dem anhand der 1A bis 1C erläuterten Behandlungsverfahren ist anzufügen, dass bei diesem Verfahren bei Verwendung von Protonen als hochenergetische Teilchen keine wasserstoffinduzierten Donatoren gebildet werden, da die bei diesem Verfahren angewendeten Temperaturen zwischen 700°C und 1100°C zu hoch für die Erzeugung wasserstoffinduzierter Donatoren sind.On the basis of the 1A to 1C It should be noted that no hydrogen-induced donors are formed in this process when using protons as high energy particles, since the temperatures used in this process between 700 ° C and 1100 ° C are too high to produce hydrogen-induced donors.

Zur Vorbereitung des Wafers 100 für die Herstellung von Leistungshalbleiterbauelementen kann optional Bezug nehmend auf 4 eine einkristalline Epitaxieschicht 200 auf der Vorderseite 101 oberhalb der präzipitatarmen Halbleiterzone 103 erzeugt werden. Die Dotierungskonzentration dieser Epitaxieschicht 200 wird vorzugsweise an die Dotierungskonzentration der präzipitatarmen Halbleiterzone 103 bzw. der in der präzipitatarmen Halbleiterzone 103 vorhandenen n-dotierten Halbleiterzone 105 angepasst. Die Einstellung der Dotierungskonzentration der Epitaxieschicht 200 erfolgt in bekannter Weise während des Abscheideverfahrens dieser Epitaxieschicht oder optional auch durch eine Protonenbestrahlung in Kombination mit einer geeigneten Temperung gemäß dem zuvor erläuterten Verfahren.To prepare the wafer 100 For the manufacture of power semiconductor devices, reference may optionally be made to 4 a monocrystalline epitaxial layer 200 on the front side 101 above the precipitate-poor semiconductor zone 103 be generated. The doping concentration of this epitaxial layer 200 is preferably at the doping concentration of the low-precipitation semiconductor zone 103 or in the precipitate-poor semiconductor zone 103 existing n-doped semiconductor zone 105 customized. The adjustment of the doping concentration of the epitaxial layer 200 takes place in a known manner during the deposition of this epitaxial layer or optionally also by a proton irradiation in combination with a suitable annealing according to the method explained above.

Der mittels der zuvor erläuterten Behandlungsverfahren bearbeitete Halbleiterwafer 100 eignet sich zur Herstellung von vertikalen Leistungshalbleiterbauelementen, was nachfolgend anhand der 5 und 6 erläutert wird.The processed by means of the previously discussed treatment method semiconductor wafer 100 is suitable for the production of vertical power semiconductor devices, which is described below with reference to 5 and 6 is explained.

Das Ausgangsmaterial für die Leistungshalbleiterbauelemente bildet der Wafer 100, auf den optional eine anhand von 4 erläuterte Epitaxieschicht 200 aufgebracht sein kann. Für die nachfolgende Erläuterung wird vom Vorhandensein einer solchen Epitaxieschicht 200 ausgegangen. Es sei jedoch darauf hingewiesen, dass auf diese Epitaxieschicht 200 auch verzichtet werden kann, insbesondere dann, wenn die präzipitatarme Halbleiterzone 103 in vertikaler Richtung des Wafers 100 eine ausreichend große Abmessung zur Realisierung aktiver Bauelementzonen, insbesondere zur Realisierung von eine Sperrspannung aufnehmenden Bauelementzonen des Leistungshalbleiterbauelements aufweist.The starting material for the power semiconductor components forms the wafer 100 to which an optional one based on 4 explained epitaxial layer 200 can be applied. For the following explanation, the presence of such an epitaxial layer is shown 200 went out. It should be noted, however, that on this epitaxial layer 200 can also be omitted, especially if the low-precipitation semiconductor zone 103 in the vertical direction of the wafer 100 has a sufficiently large dimension for the realization of active device zones, in particular for the realization of a reverse voltage receiving component zones of the power semiconductor device.

5 zeigt in Seitenansicht im Querschnitt einen vertikalen Leistungs-MOSFET, der auf Basis eines nach dem zuvor erläuterten Verfahren behandelten CZ-Wafer 100 hergestellt wurde. Der MOSFET weist einen Halbleiterkörper auf, der durch einen Abschnitt 100' des behandelten Wafers (100 in den 1 bis 4) und in dem Beispiel durch eine auf den Wafer aufgebrachte Epitaxieschicht 200 gebildet ist. Das Bezugszeichen 201 bezeichnet in dem Beispiel eine Vorderseite der Epitaxieschicht, die gleichzeitig die Vorderseite des Halbleiterkörpers bildet. Der Waferabschnitt 100' ist in nicht näher dargestellter Weise durch Abtragen des Wafers 100 ausgehend von dessen Rückseite (Bezugszeichen 102 in den 1 bis 4) entstanden. Das Bezugszeichen 111 bezeichnet die nach dem Abtragen vorhandene Oberfläche dieses Waferabschnitts 100', die gleichzeitig die Rückseite des Halbleiterkörpers bildet. 5 shows in side view in cross section a vertical power MOSFET, based on a treated according to the previously discussed method CZ wafer 100 was produced. The MOSFET has a semiconductor body passing through a section 100 ' of the treated wafer ( 100 in the 1 to 4 ) and in the example by an epitaxial layer applied to the wafer 200 is formed. The reference number 201 in the example, denotes a front side of the epitaxial layer, which simultaneously forms the front side of the semiconductor body. The wafer section 100 ' is in a manner not shown by removing the wafer 100 starting from the rear side (reference numeral 102 in the 1 to 4 ) emerged. The reference number 111 denotes the surface of this wafer section present after the removal 100 ' , which simultaneously forms the back side of the semiconductor body.

Der MOSFET ist in dem Beispiel als vertikaler Trench-MOSFET ausgebildet und weist eine Source-Zone 21, eine sich an die Source-Zone 21 in vertikaler Richtung anschließende Body-Zone 22, eine sich an die Body-Zone 22 in vertikaler Richtung anschließende Driftzone 23 sowie eine sich an die Driftzone 23 in vertikaler Richtung anschließende Drain-Zone 24 auf. Die Source-Zone 21 und die Body-Zone 22 sind bei dem in 5 dargestellten Bauelement in der Epitaxieschicht 200 angeordnet.The MOSFET is formed in the example as a vertical trench MOSFET and has a source region 21 , one to the source zone 21 vertically adjacent body zone 22 , join the body zone 22 in the vertical direction subsequent drift zone 23 and one to the drift zone 23 in the vertical direction subsequent drain zone 24 on. The source zone 21 and the body zone 22 are at the in 5 shown component in the epitaxial layer 200 arranged.

Zur Steuerung eines Inversionskanals in der Body-Zone 22 ist eine Gate-Elektrode 27 vorhanden, von der in 5 zwei Elektrodenabschnitte dargestellt sind und die in einem Graben angeordnet ist, der sich ausgehend von der Vorderseite 201 in vertikaler Richtung in den Halbleiterkörper hineinerstreckt. Die Gate-Elektrode 27 ist mittels eines Gate-Dielektrikums 28, üblicherweise einer Oxidschicht gegenüber dem Halbleiterkörper dielektrisch isoliert. Die Herstellung der Source- und Body-Zonen 21, 22 kann in bekannter Weise mittels Implantations- und Diffusionsschritten erfolgen. Die Herstellung der Gate-Elektrode erfolgt durch Ätzen des Grabens, Aufbringen einer Gate-Dielektrikumsschicht in dem Graben und Abscheiden einer Elektrodenschicht in dem Graben.To control an inversion channel in the body zone 22 is a gate electrode 27 available from the in 5 two electrode sections are shown and which is arranged in a trench extending from the front 201 extends into the semiconductor body in the vertical direction. The gate electrode 27 is by means of a gate dielectric 28 , Usually an oxide layer with respect to the semiconductor body dielectrically isolated. The production of source and body zones 21 . 22 can be done in a known manner by means of implantation and diffusion steps. The gate electrode is produced by etching the trench, depositing a gate dielectric layer in the trench, and depositing an electrode layer in the trench.

Die Source-Zone 21 ist durch eine Source-Elektrode 25 kontaktiert, die sich abschnittsweise in vertikaler Richtung des Halbleiterkörpers bis in die Body-Zone 22 erstreckt, um dadurch die Source-Zone 21 und die Body-Zone 22 in bekannter Weise kurzzuschließen. Die Drain-Zone 24 ist durch eine auf die Rückseite 111 aufgebrachte Drain-Elektrode 26 kontaktiert.The source zone 21 is through a source electrode 25 contacted, the sections in the vertical direction of the semiconductor body into the body zone 22 extends to thereby the source zone 21 and the body zone 22 short in a known manner. The drain zone 24 is through one on the back 111 applied drain electrode 26 contacted.

Die Driftzone 23 des MOSFET ist abschnittsweise durch die Epitaxieschicht 20 und abschnittsweise durch die präzipitatarme Halbleiterzone 103 des Waferabschnitts 100' gebildet. Die Drain-Zone 24 ist eine im Vergleich zur Driftzone 23 hochdotierte Halbleiterzone, die beispielsweise durch Implantation von Dotierstoffatomen über die Rückseite 111 hergestellt werden kann. Die Drain-Zone 24 kann dabei vollständig in der präzipitatarmen Halbleiterzone 103 angeordnet sein, kann je doch auch in einem nach dem Zurückätzen oder Zurückschleifen verbliebenen Abschnitt der Sauerstoffagglomerate enthaltenden Halbleiterzone (Bezugszeichen 104 in den 1 bis 3) angeordnet sein. Maßgeblich für ein ordnungsgemäßes Funktionieren des Bauelements ist hierbei, dass die Driftzone, die dazu dient, bei sperrendem Bauelement eine anliegende Sperrspannung aufzunehmen, nur durch Abschnitte der präzipitatarmen Halbleiterzone 103 gebildet ist. Andernfalls würden in der Driftzone 23 vorhandene Sauerstoffagglomerate die Leistungsfähigkeit des Bauelements, insbesondere dessen Spannungsfestigkeit und Leckstromverhalten degradieren.The drift zone 23 the MOSFET is partially covered by the epitaxial layer 20 and in sections through the precipitation-poor semiconductor zone 103 of the wafer section 100 ' educated. The drain zone 24 is one compared to the drift zone 23 highly doped semiconductor zone, for example, by implantation of dopant atoms on the back 111 can be produced. The drain zone 24 can completely in the precipitate-poor semiconductor zone 103 but may also be in a remaining after the etching back or back grinding section of the oxygen agglomerates containing semiconductor zone (reference numeral 104 in the 1 to three ) can be arranged. Decisive for a proper functioning of the device here, that the drift zone, which serves to receive an applied blocking voltage when the component is blocking, only through portions of the precipitation-poor semiconductor zone 103 is formed. Otherwise, in the drift zone 23 existing oxygen agglomerates degrade the performance of the device, in particular its dielectric strength and leakage current behavior.

Die Spannungsfestigkeit des dargestellten Leistungs-MOSFET ist maßgeblich abhängig von den Abmessungen der Driftzone 23 in vertikaler Richtung und darüber hinaus von der Dotierungskonzentration dieser Driftzone. Der Waferabschnitt 100', der nach dem Zurückschleifen des Wafers während des Bauelementherstellverfahrens verbleibt, kann ausschließlich die zuvor erzeugte präzipitatarme Halbleiterzone 103 umfassen, kann jedoch im Bereich der Rückseite 102 auch Abschnitte der Sauerstoffagglomerate 104 aufweisenden Zone umfassen, wobei diese Sauerstoffagglomerate aufweisende Zone dann lediglich zur Realisierung der hochdotierten Drain-Zone 24 und nicht zur Realisierung der eine Sperrspannung aufnehmenden Driftzone 23 dienen darf.The dielectric strength of the illustrated power MOSFET is significantly dependent on the dimensions of the drift zone 23 in the vertical direction and beyond the doping concentration of this drift zone. The wafer section 100 ' which remains after the wafer has been ground back during the device fabrication process can only use the previously generated low-precipitation semiconductor zone 103 may include, but in the area of the back 102 also sections of the oxygen agglomerates 104 comprising zone having oxygen agglomerates, then only for realizing the highly doped drain zone 24 and not for the realization of a reverse voltage receiving drift zone 23 may serve.

Auf das Aufbringen einer Epitaxieschicht 200 kann insbesondere dann verzichtet werden, wenn die Abmessungen der präzipitatarmen Halbleiterzone 103 in vertikaler Richtung ausreichend groß sind, um eine Driftzone mit einer für eine gewünschte Spannungsfestigkeit ausreichenden Dicke zu realisieren.On the application of an epitaxial layer 200 can be omitted in particular if the dimensions of the low-precipitation semiconductor zone 103 are sufficiently large in the vertical direction to realize a drift zone with a sufficient thickness for a desired dielectric strength.

Der dargestellte vertikale Leistungs-MOSFET ist insbesondere ein n-Leistungs-MOSFET. In diesem Fall sind die Source-Zone 21, die Driftzone 23 und die Drain-Zone 24 n-dotiert, während die Body-Zone 22 p-dotiert ist. Selbstverständlich ist basie rend auf dem mittels des zuvor erläuterten Verfahrens behandelten Wafer auch ein p-Leistungs-MOSFET realisierbar, dessen Bauelementzonen im Vergleich zu einem n-Leistungs-MOSFET komplementär dotiert sind.The illustrated vertical power MOSFET is in particular an n-power MOSFET. In this case, the source zone 21 , the drift zone 23 and the drain zone 24 n-doped while the body zone 22 p-doped. Of course, based on the wafer treated by the method explained above, a p-type power MOSFET can also be realized whose component zones are doped in a complementary manner compared to an n-type power MOSFET.

Die Dotierung der Driftzone 23 kann gemäß dem zuvor erläuterten Verfahren mittels einer Protonenimplantation in die Scheibenvorderseite und einem anschließenden Temperschritt erzeugt werden. Diese Schritte zur Dotierung der Driftzone 23 erfolgen vorzugsweise erst nach der Herstellung der Source- und Body-Zonen 21, 22 und des Gate-Oxids 28, da diese Herstellschritte Temperaturen erfordern, die weit oberhalb von 600°C liegen sodass eine Protonen-induzierte Dotierung verschwinden würde. Herstellschritte, die Temperaturen unterhalb von etwa 430°C erfordern – wie z.B. die Temperung der Metallisierung oder von abgeschiedenen Polyimidschichten – können dagegen später, d.h. nach der Dotierung der Driftzone 23, erfolgen. Dabei kann das Temperaturbudget der nachfolgenden Herstellschritte auf das Temperaturbudget beim Tempern der Protonen-induzierten Dotierung der Driftzone 23 angerechnet werden. Eine solche weitere Temperung kann dann entsprechend kürzer durchgeführt werden oder sogar vollständig entfallen.The doping of the drift zone 23 can be generated according to the method explained above by means of a proton implantation in the wafer front side and a subsequent annealing step. These steps for doping the drift zone 23 preferably take place only after the production of the source and body zones 21 . 22 and the gate oxide 28 since these manufacturing steps require temperatures well above 600 ° C, so that a proton-induced doping would disappear. However, manufacturing steps that require temperatures below about 430 ° C - such as the annealing of the metallization or deposited polyimide layers - can later, ie after the doping of the drift zone 23 , respectively. In this case, the temperature budget of the subsequent production steps can be applied to the temperature budget during annealing of the proton-induced doping of the drift zone 23 to be counted on. Such further heat treatment can then be carried out correspondingly shorter or even completely eliminated.

Auf Basis des behandelten Wafergrundmaterials lassen sich auch bipolare Leistungsbauelemente, wie beispielsweise ein Trench-IGBT realisieren. Die Struktur eines solchen Trench-IGBT entspricht der Struktur des in 5 dargestellten vertikalen Leistungs-MOSFET, mit dem Unterschied, dass anstelle einer den gleichen Leitungstyp wie die Driftzone 23 aufweisenden Drain-Zone 24 eine komplementär zu der Driftzone 23 dotierte Emitterzone 24 vorhanden ist.On the basis of the treated wafer base material can also be realized bipolar power devices, such as a trench IGBT. The structure of such a trench IGBT corresponds to the structure of in 5 illustrated vertical power MOSFET, with the difference that instead of a the same conductivity type as the drift zone 23 having drain zone 24 a complementary to the drift zone 23 doped emitter zone 24 is available.

Bei einem IGBT kann der Emitterzone 24 in der Driftzone 23 eine Feldstoppzone 29 vorgelagert sein, die vom gleichen Leitungstyp wie die Driftzone 23, jedoch höher als die Driftzone 23 dotiert ist. Diese Feldstoppzone 29 kann sich an die Emitterzone 24 anschließen, kann jedoch auch beabstandet zu der Emitterzone 24 angeordnet sein. Die Feldstoppzone 29 liegt jedoch näher an der Emitterzone 24 als an der Body-Zone 22.For an IGBT, the emitter zone 24 in the drift zone 23 a field stop zone 29 be preceded by the same conductivity type as the drift zone 23 , but higher than the drift zone 23 is doped. This field stop zone 29 can contact the emitter zone 24 but can also be spaced from the emitter zone 24 be arranged. The field stop zone 29 however, it is closer to the emitter zone 24 as at the body zone 22 ,

Die Driftzone 23 ist bei einem IGBT üblicherweise n-dotiert. Entsprechend sind die Body- und die Emitterzone 22, 24 p-dotiert. Die Herstellung einer n-dotierten Feldstoppzone 29 kann beispielsweise durch Protonenimplantation über die Rückseite 111 bzw. über die Rückseite 102 des noch nicht abgetragenen Wafers und einen sich daran anschließenden Temperaturprozess bei Temperaturen zwischen 350°C und 570°C und besonders bevorzugt im Temperaturbereich zwischen 360°C und 400°C erfolgen.The drift zone 23 is usually n-doped in an IGBT. Accordingly, the body and the emitter zone 22 . 24 p-doped. The production of an n-doped field stop zone 29 For example, by proton implantation over the back 111 or over the back 102 of the not yet removed wafer and a subsequent temperature process at temperatures between 350 ° C and 570 ° C and more preferably in the temperature range between 360 ° C and 400 ° C.

Auch die Grunddotierung der Driftzone 23 wird vorzugsweise in der erläuterten Weise durch eine Protonenimplantation in Kombination mit einem geeigneten Temperschritt erzeugt, wobei die Protonenimplantation vorzugsweise über die Vorderseite 201 erfolgt. Alternativ oder ergänzend kann diese Protonenimplantation aber auch über die Scheibenrückseite 111 erfolgen, und zwar besonders bevorzugt nachdem ein rückseitiger Dünnungsprozess durchgeführt wurde.Also the basic doping of the drift zone 23 is preferably generated in the manner explained by a proton implantation in combination with a suitable annealing step, wherein the proton implantation preferably takes place via the front side 201 he follows. Alternatively, or in addition, this proton implantation but also on the back of the disc 111 take place, particularly preferably after a back thinning process has been performed.

6 zeigt in Seitenansicht im Querschnitt eine auf Basis des behandelten Wafergrundmaterial realisierte vertikale Leistungsdiode. Mit dem Bezugszeichen 201 ist in 6 die Vorderseite eines Halbleiterkörpers, in dem die Diode integriert ist, bezeichnet, während das Bezugszeichen 111 eine Rückseite dieses Halbleiterkörpers bezeichnet. Der Halbleiterkörper umfasst einen Waferabschnitt 100', der durch Zurückschleifen des anhand der 1 bis 3 erläuterten Wafers 100 erhalten wird. Auf diesen Waferabschnitt 100' ist optional die anhand von 4 erläuterte Epitaxieschicht 200 aufgebracht. 6 shows in side view in cross section a realized on the basis of the treated wafer base material vertical power diode. With the reference number 201 is in 6 the front side of a semiconductor body in which the diode is integrated, while the reference numeral 111 denotes a back side of this semiconductor body. The semiconductor body comprises a wafer section 100 ' by grinding back the basis of the 1 to three explained wafers 100 is obtained. On this wafer section 100 ' is optional based on 4 erläu tended epitaxial layer 200 applied.

Die Leistungsdiode weist im Bereich der Vorderseite 201 eine p-Emitterzone bzw. Anodenzone 31, eine sich an die p-Emitterzone anschließende Basiszone 32 sowie eine sich in vertikaler Richtung an die Basiszone 32 anschließende n-Emitterzone bzw. Kathodenzone 33 auf. Die Basiszone 32 ist entweder p- oder n-dotiert und dient bei in Sperrrichtung betriebener Leistungsdiode zur Aufnahme der anliegenden Sperrspannung. Die Basiszone 32 ist in dem Beispiel durch einen Abschnitt der Epitaxieschicht 200 und durch einen Abschnitt der präzipitatarmen Halbleiterzone 103 des Waferabschnitts 100' gebildet. Der n-Emitter 33 kann ebenfalls vollständig in der präzipitatarmen Halbleiterzone 103 ausgebildet sein. Dieser n-Emitter wird beispielsweise durch Implantation von n-Dotierstoffatomen über die Rückseite 111 erzeugt. Der n-Emitter 33 kann jedoch auch abschnittsweise durch die Sauerstoffagglomerate aufweisende Halbleiterzone (Bezugszeichen 104 in den 1 bis 3) des Wafers gebildet sein. Maßgeblich ist jedoch, dass die die Sperrspannung aufnehmende Basiszone 32 nur durch präzipitatarme Halbleiterzonen 103 des Wafers gebildet wird.The power diode points in the area of the front 201 a p-emitter zone or anode zone 31 , a base zone adjacent to the p-emitter zone 32 and one in the vertical direction to the base zone 32 subsequent n-emitter zone or cathode zone 33 on. The base zone 32 is either p- or n-doped and is used in reverse-biased power diode for receiving the applied reverse voltage. The base zone 32 is in the example through a portion of the epitaxial layer 200 and through a portion of the low precipitate semiconductor zone 103 of the wafer section 100 ' educated. The n-emitter 33 can also be completely in the precipitate-poor semiconductor zone 103 be educated. This n-type emitter is formed, for example, by implantation of n-type dopant atoms over the backside 111 generated. The n-emitter 33 However, it can also partially by the oxygen agglomerates having semiconductor zone (reference numeral 104 in the 1 to three ) of the wafer. Decisive, however, is that the reverse voltage receiving base zone 32 only by low-precipitation semiconductor zones 103 of the wafer is formed.

Die Anodenzone 31 der Diode ist durch eine Anodenelektrode 34 kontaktiert, die einen Anodenanschluss A bildet. Die Kathodenzone 33 ist durch eine Kathodenelektrode 35 kontaktiert, die einen Kathodenanschluss K bildet.The anode zone 31 the diode is through an anode electrode 34 contacted, which forms an anode terminal A. The cathode zone 33 is through a cathode electrode 35 contacted, which forms a cathode terminal K.

1111
Sauerstoffatomeoxygen atoms
1212
Leerstellevoid
2121
Source-ZoneSource zone
2222
Body-ZoneBody zone
2323
Driftzonedrift region
2424
Drain-Zone, EmitterzoneDrain region, emitter region
2525
Source-ElektrodeSource electrode
2626
Drain-Elektrode, Emitter-ElektrodeDrain electrode, Emitter electrode
2727
Gate-ElektrodeGate electrode
2828
Gate-DielektrikumGate dielectric
3131
p-Emitterp-emitter
3232
BasisBase
3333
n-Emittern-emitter
34, 3534 35
Anschlusselektrodeterminal electrode
100100
HalbleiterwaferSemiconductor wafer
100'100 '
Waferabschnitt nach Abtragen des Waferswafer section after removal of the wafer
101101
Vorderseite des Halbleiterwafersfront of the semiconductor wafer
102102
Rückseite des Halbleiterwafersback of the semiconductor wafer
103103
präzipitatarme Halbleiterzone des Waferspräzipitatarme Semiconductor zone of the wafer
103'103 '
erster Halbleiterbereich des Wafersfirst Semiconductor region of the wafer
104104
Sauerstoffagglomerate enthaltende Halbleiterzone des WafersSauerstoffagglomerate containing semiconductor zone of the wafer
104'104 '
zweiter Halbleiterbereich des Waferssecond Semiconductor region of the wafer
104''104 ''
Bereich des Halbleiterwafers mit erhöhter LeerstelenkonzentrationArea of the semiconductor wafer with increased vacancy concentration
110110
Gräbentrenches
111111
Rückseite des abgetragenen Halbleiterwafers, Rückseite eines Halbleiterkörpersback the ablated semiconductor wafer, rear side of a semiconductor body
200200
Epitaxieschichtepitaxial layer
201201
Vorderseite der Epitaxieschicht, Vorderseite eines Halbleiterkörpersfront the epitaxial layer, front side of a semiconductor body
AA
Anodenanschlussanode
DD
Drain-AnschlussDrain
Ee
Emitter-AnschlussEmitter terminal
GG
Gate-AnschlussGate terminal
KK
Kathodenanschlusscathode
SS
Source-AnschlussSource terminal

Claims (44)

Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers (100), der eine erste Seite (101), eine der ersten Seite (101) gegenüberliegende zweite Seite (102), einen sich an die erste Seite (101) anschließenden ersten Halbleiterbereich (103'), und einen sich an die zweite Seite (102) anschließenden zweiten Halbleiterbereich (104') aufweist, mit folgenden Verfahrensschritten: – Bestrahlen der zweiten Seite (102) des Wafers (100) mit hochenergetischen Teilchen, wodurch Kristalldefekte in dem zweiten Halbleiterbereich (104') entstehen, – Durchführen eines ersten Temperaturprozesses, bei dem der Wafer (100) auf Temperaturen zwischen 700°C und 1100°C aufgeheizt wird.Method for treating an oxygen-containing semiconductor wafer ( 100 ), which is a first page ( 101 ), one of the first page ( 101 ) opposite second side ( 102 ), join the first page ( 101 ) subsequent first semiconductor region ( 103 ' ), and to the second page ( 102 ) subsequent second semiconductor region ( 104 ' ), comprising the following method steps: irradiating the second side ( 102 ) of the wafer ( 100 ) with high-energy particles, whereby crystal defects in the second semiconductor region ( 104 ' ), - carrying out a first temperature process in which the wafer ( 100 ) is heated to temperatures between 700 ° C and 1100 ° C. Verfahren nach Anspruch 1, bei dem die Temperatur während des Temperaturprozesses zwischen 780°C und 1020°C beträgt.The method of claim 1, wherein the temperature while the temperature process is between 780 ° C and 1020 ° C. Verfahren nach Anspruch 1 oder 2, bei dem die Dauer des ersten Temperaturprozesses zwischen 1 Stunde und 20 Stunden beträgt.Method according to claim 1 or 2, wherein the duration of the first temperature process between 1 hour and 20 hours is. Verfahren nach einem der Ansprüche 1 bis 3, bei dem der Wafer während des Temperaturprozesses zunächst für eine erste Zeitdauer, die kürzer ist als 10 Stunden, auf eine Temperatur zwischen 790°C und 810°C und anschließend für eine zweite Zeitdauer, die länger ist als 10 Stunden, auf eine Temperatur zwischen 985°C und 1015°C aufgeheizt wird.Method according to one of claims 1 to 3, wherein the wafer while the temperature process first for one first time duration, the shorter is more than 10 hours, at a temperature between 790 ° C and 810 ° C and then for a second Duration, the longer is heated to a temperature of between 985 ° C and 1015 ° C for 10 hours becomes. Verfahren nach Anspruch 4, bei dem die erste Zeitdauer 5 Stunden und die zweite Zeitdauer 20 Stunden beträgt.The method of claim 4, wherein the first time period 5 hours and the second time is 20 hours. Verfahren nach einem der vorangehenden Ansprüche, bei dem die hochenergetischen Teilchen nicht-dotierende Teilchen sind.Method according to one of the preceding claims, wherein which the high energy particles are non-doping particles. Verfahren nach Anspruch 6, bei dem die nicht-dotierenden Teilchen Protonen, Edelgasionen oder Halbleiterionen sind.The method of claim 6, wherein the non-doping Particles are protons, noble gas ions or semiconductor ions. Verfahren nach Anspruch 7, bei dem die nicht-dotierenden Teilchen Heliumionen, Neonionen, Argonionen, Siliziumionen, Germaniumionen oder Kryptonionen sind.The method of claim 7, wherein the non-doping particles comprise helium ions, neon ions, Argon ions, silicon ions, germanium ions or krypton ions are. Verfahren nach Anspruch 7, bei dem die Implantationsdosis von Protonen zwischen 1·1013 cm-2 und 1·1015 cm-2 beträgt.The method of claim 7, wherein the implantation dose of protons is between 1 x 10 13 cm -2 and 1 x 10 15 cm -2 . Verfahren nach einem der vorangehenden Ansprüche, das folgenden Verfahrensschritt vor dem Bestrahlen der zweiten Seite (102) des Wafers umfasst: – Durchführen eines zweiten Temperaturprozesses, bei dem der Wafer (100) auf eine Temperatur größer als 1000°C aufgeheizt wird und bei dem wenigstens die erste Seite (100) einer feuchten und/oder oxidierenden Atmosphäre ausgesetzt wird.Method according to one of the preceding claims, the following method step before the irradiation of the second side ( 102 ) of the wafer comprises: - performing a second temperature process in which the wafer ( 100 ) is heated to a temperature greater than 1000 ° C and at least the first side ( 100 ) is exposed to a moist and / or oxidizing atmosphere. Verfahren nach Anspruch 10, bei dem die erste und zweite Seite einer feuchten und/oder oxidierenden Atmosphäre während des Temperaturprozesses ausgesetzt werden.The method of claim 10, wherein the first and second side of a moist and / or oxidizing atmosphere during the Temperature process are exposed. Verfahren nach einem der vorangehenden Ansprüche, bei dem vor dem Bestrahlen des Wafers (100) Gräben (105) hergestellt werden, die sich ausgehend von der zweiten Seite (102) in den Wafer (100) hinein erstrecken.Method according to one of the preceding claims, in which prior to the irradiation of the wafer ( 100 ) Trenches ( 105 ) starting from the second side ( 102 ) in the wafer ( 100 ) extend into it. Verfahren nach Anspruch 12, bei dem die Gräben (105) vor Durchführung des ersten Temperaturprozesses mit einem Füllmaterial aufgefüllt werden.Method according to claim 12, wherein the trenches ( 105 ) are filled with a filling material before carrying out the first temperature process. Verfahren nach einem der vorangehenden Ansprüche, das nach oder unmittelbar vor Durchführen des ersten Temperaturprozesses folgenden weiteren Verfahrensschritt aufweist: – Durchführen eines dritten Temperaturprozess, bei dem wenigstens die erste Halbleiterzone (103) derart aufgeheizt wird, dass Sauerstoffatome aus dieser ersten Halbleiterzone (103) über die erste Seite (101) des Wafers ausdiffundieren.Method according to one of the preceding claims, which after or immediately before carrying out the first temperature process has the following further method step: - performing a third temperature process in which at least the first semiconductor zone ( 103 ) is heated in such a way that oxygen atoms from this first semiconductor zone ( 103 ) on the first page ( 101 ) diffuse out of the wafer. Verfahren nach einem der Ansprüche 1 bis 13, das nach Durchführen des zweiten Temperaturprozesses folgende Verfahrensschritte zur Herstellung einer n-dotierten Halbleiterzone (105) in der ersten Halbleiterzone umfasst: – Bestrahlen des Wafers (100) über wenigstens eine der ersten und zweiten Seite (101, 102) mit Protonen, wodurch Kristalldefekte in der ersten Halbleiterzone entstehen, – Durchführen eines weiteren Temperaturprozesses, bei dem der Wafer (100) wenigstens im Bereich der ersten Seite (101) auf Temperaturen zwischen 400°C und 570°C aufgeheizt wird, so dass wasserstoffinduzierte Donatoren entstehen.Method according to one of claims 1 to 13, which after carrying out the second temperature process, the following method steps for producing an n-doped semiconductor zone ( 105 ) in the first semiconductor zone comprises: - irradiating the wafer ( 100 ) over at least one of the first and second pages ( 101 . 102 ) with protons, causing crystal defects in the first semiconductor zone, - performing a further temperature process in which the wafer ( 100 ) at least in the area of the first page ( 101 ) is heated to temperatures between 400 ° C and 570 ° C, so that hydrogen-induced donors arise. Verfahren nach Anspruch 15, bei dem die Dauer und die Temperatur des weiteren Temperaturprozesses so gewählt sind, dass die n-dotierte Halbleiterzone (105) in vertikaler Richtung des Halbleiterkörpers (100) wenigstens über 60% ihrer vertikalen Ausdehnung eine durch die Protonenbestrahlung erzeugte wenigstens annähernd homogene Dotierung aufweist.Method according to Claim 15, in which the duration and the temperature of the further temperature process are selected such that the n-doped semiconductor zone ( 105 ) in the vertical direction of the semiconductor body ( 100 ) has at least over 60% of its vertical extent an at least approximately homogeneous doping produced by the proton irradiation. Verfahren nach Anspruch 16, bei dem die Dauer und die Temperatur des weiteren Temperaturprozesses so gewählt sind, dass die n-dotierte Halbleiterzone (105) in vertikaler Richtung des Halbleiterkörpers (100) wenigstens über 80% ihrer vertikalen Ausdehnung eine durch die Protonenbestrahlung erzeugte wenigstens annähernd homogene Dotierung aufweist.Method according to Claim 16, in which the duration and the temperature of the further temperature process are chosen such that the n-doped semiconductor zone ( 105 ) in the vertical direction of the semiconductor body ( 100 ) has at least over 80% of its vertical extent an at least approximately homogeneous doping produced by the proton irradiation. Verfahren nach Anspruch 14, das nach Durchführen des zweiten Temperaturprozesses folgende Verfahrensschritte zur Herstellung einer n-dotierten Halbleiterzone (105) in der ersten Halbleiterzone umfasst: – Bestrahlen des Wafers (100) über wenigstens eine der ersten und zweiten Seiten (101, 102) mit Protonen, wodurch Kristalldefekte in der ersten Halbleiterzone entstehen, – Durchführen eines weiteren Temperaturprozesses, bei dem der Wafer (100) wenigstens im Bereich der ersten Seite (101) auf Temperaturen zwischen 400°C und 570°C aufgeheizt wird, so dass wasserstoffinduzierte Donatoren entstehen.Method according to Claim 14, which, after carrying out the second temperature process, comprises the following method steps for producing an n-doped semiconductor zone ( 105 ) in the first semiconductor zone comprises: - irradiating the wafer ( 100 ) over at least one of the first and second pages ( 101 . 102 ) with protons, causing crystal defects in the first semiconductor zone, - performing a further temperature process in which the wafer ( 100 ) at least in the area of the first page ( 101 ) is heated to temperatures between 400 ° C and 570 ° C, so that hydrogen-induced donors arise. Verfahren nach Anspruch 18, bei dem die Dauer und die Temperatur des weiteren Temperaturprozesses so gewählt sind, dass die n-dotierte Halbleiterzone (105) in vertikaler Richtung des Halbleiterkörpers (100) wenigstens über 60% ihrer vertikalen Ausdehnung eine durch die Protonenbestrahlung erzeugte wenigstens annähernd homogene Dotierung aufweist.Method according to Claim 18, in which the duration and the temperature of the further temperature process are selected such that the n-doped semiconductor zone ( 105 ) in the vertical direction of the semiconductor body ( 100 ) has at least over 60% of its vertical extent an at least approximately homogeneous doping produced by the proton irradiation. Verfahren nach Anspruch 19, bei dem die Dauer und die Temperatur des weiteren Temperaturprozesses so gewählt sind, dass die n-dotierte Halbleiterzone (105) in vertikaler Richtung des Halbleiterkörpers (100) wenigstens über 80% ihrer vertikalen Ausdehnung eine durch die Protonenbestrahlung erzeugte wenigstens annähernd homogene Dotierung aufweist.Method according to Claim 19, in which the duration and the temperature of the further temperature process are selected such that the n-doped semiconductor zone ( 105 ) in the vertical direction of the semiconductor body ( 100 ) has at least over 80% of its vertical extent an at least approximately homogeneous doping produced by the proton irradiation. Verfahren nach einem der Ansprüche 15 bis 20, bei dem die Temperatur des Temperaturprozesses zwischen 450°C und 550°C beträgt.Method according to one of claims 15 to 20, wherein the Temperature of the temperature process between 450 ° C and 550 ° C is. Verfahren nach einem der Ansprüche 15 bis 21, bei dem die Dauer des weiteren Temperaturprozesses zwischen 1 Stunde und 10 Stunden beträgt.Method according to one of Claims 15 to 21, in which the Duration of the further temperature process between 1 hour and 10 Hours. Verfahren nach einem der Ansprüche 15 bis 22, bei dem das Bestrahlen des Wafers (100) mit Protonen wenigstens zwei Bestrahlungsschritte umfasst, bei denen der Wafer mit Protonen unterschiedlicher Bestrahlungsenergie bestrahlt wird.Method according to one of Claims 15 to 22, in which the irradiation of the wafer ( 100 ) comprises at least two irradiation steps with protons, in which the wafer is irradiated with protons of different irradiation energy. Verfahren nach einem der Ansprüche 15 bis 23, bei dem der Wafer (100) vor der Behandlung eine n-Grunddotierung aufweist.Method according to one of Claims 15 to 23, in which the wafer ( 100 ) has a basic n-doping prior to treatment. Verfahren nach einem der Ansprüche 15 bis 24, bei dem der Halbleiterkörper über die erste und die zweite Seite (101, 102) mit Protonen bestrahlt wird.Method according to one of claims 15 to 24, wherein the semiconductor body via the first and the second side ( 101 . 102 ) is irradiated with protons. Verfahren nach einem der vorangehenden Ansprüche, bei dem auf die erste Seite (101) des Wafers (100) eine Isolationsschicht (302) und auf die Isolationsschicht (302) eine Halbleiterschicht (301) aufgebracht ist.Method according to one of the preceding claims, in which the first page ( 101 ) of the wafer ( 100 ) an insulation layer ( 302 ) and on the insulation layer ( 302 ) a semiconductor layer ( 301 ) is applied. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Bestrahlung der zweiten Seite (102) des Wafers wenigstens zwei Bestrahlungsschritte mit unterschiedlichen Bestrahlungsenergien umfasst.Method according to one of the preceding claims, in which the irradiation of the second side ( 102 ) of the wafer comprises at least two irradiation steps with different irradiation energies. Verfahren nach Anspruch 27, bei dem der Temperaturprozess wenigstens zwei zeitlich beabstandete Temperaturschritte umfasst, bei denen der Wafer (100) jeweils aufgeheizt wird, wobei wenigstens einer dieser Temperaturschritte zeitlich zwischen zwei Bestrahlungsschritten liegt.The method of claim 27, wherein the temperature process comprises at least two temporally spaced temperature steps at which the wafer ( 100 ) is heated in each case, wherein at least one of these temperature steps is temporally between two irradiation steps. Verfahren nach einem der vorangehenden Ansprüche, bei dem zur Herstellung eines SOI-Substrats Sauerstoffatome nach Durchführung des ersten Temperaturprozesses in den ersten Halbleiterbereich (103') implantiert werden.Method according to one of the preceding claims, in which oxygen atoms are produced in the first semiconductor region after the first temperature process has been carried out to produce an SOI substrate ( 103 ' ) are implanted. Verfahren zur Herstellung eines SOI-Substrats, das folgende Verfahrensschritte umfasst: – Bereitstellen eines ersten und eines zweiten Halbleiterwafers, die jeweils eine erste und eine zweite Seite aufweisen, – Durchführen des Verfahrens nach einem der Ansprüche 1 bis 28 für jeden der beiden Halbleiterwafer, um in jedem der beiden Wafer eine präzipitatarme Zone im Anschluss an dessen ersten Seite zu erzeugen, – Verbinden des ersten und zweiten Halbleiterwafers derart, dass deren erste Seiten einander zugewandt sind und dass eine Isolationsschicht zwischen den ersten Seiten der Halbleiterwafer vorhanden ist.Process for producing an SOI substrate, the following method steps include: - Provide a first and a second semiconductor wafer, each having a first and a first semiconductor wafer second side, - Perform the Method according to one of the claims 1 to 28 for each of the two semiconductor wafers to have one in each of the two wafers low-precipitation zone to produce after its first page, - Connect the first and second semiconductor wafer such that the first Sides facing each other and that an insulating layer between the first sides of the semiconductor wafer is present. Verfahren nach Anspruch 30, bei dem eine Oxidschicht auf der ersten Seite wenigstens eines der beiden Wafer hergestellt wird und bei dem die beiden Wafer mittels eines Waferbondverfahrens miteinander verbunden werden.The method of claim 30, wherein an oxide layer at least one of the two wafers produced on the first page and in which the two wafers by means of a wafer bonding process be connected to each other. Verfahren zur Herstellung einer n-dotierten Zone in einem Halbleiterwafer, der eine erste Seite (101), eine der ersten Seite gegenüberliegende zweite Seite (102) und eine an die erste Seite (101) anschließende, an Sauerstoffpräzipitaten arme Zone (103) aufweist und das folgende Verfahrensschritte umfasst: – Bestrahlen des Wafers (100) über wenigstens eine der ersten und zweiten Seiten (101) mit Protonen, wodurch Kristalldefekte in der ersten Halbleiterzone entstehen, – Durchführen eines weiteren Temperaturprozesses, bei dem der Wafer (100) wenigstens im Bereich der ersten Seite (101) auf Temperaturen zwischen 400°C und 570°C aufgeheizt wird, so dass wasserstoffinduzierte Donatoren entstehen.Method for producing an n-doped zone in a semiconductor wafer, comprising a first side ( 101 ), a second side opposite the first page ( 102 ) and one to the first page ( 101 ) subsequent, at oxygen precipitates poor zone ( 103 ) and comprising the following method steps: irradiation of the wafer ( 100 ) over at least one of the first and second pages ( 101 ) with protons, causing crystal defects in the first semiconductor zone, - performing a further temperature process in which the wafer ( 100 ) at least in the area of the first page ( 101 ) is heated to temperatures between 400 ° C and 570 ° C, so that hydrogen-induced donors arise. Verfahren nach Anspruch 32, bei dem die Dauer und die Temperatur des weiteren Temperaturprozesses so gewählt sind, dass die n-dotierte Halbleiterzone (105) in vertikaler Richtung des Halbleiterkörpers (100) wenigstens über 60% ihrer vertikalen Ausdehnung eine durch die Protonenbestrahlung erzeugte wenigstens annähernd homogene Dotierung aufweist.Method according to Claim 32, in which the duration and the temperature of the further temperature process are selected such that the n-doped semiconductor zone ( 105 ) in the vertical direction of the semiconductor body ( 100 ) has at least over 60% of its vertical extent an at least approximately homogeneous doping produced by the proton irradiation. Verfahren nach Anspruch 33, bei dem die Dauer und die Temperatur des weiteren Temperaturprozesses so gewählt sind, dass die n-dotierte Halbleiterzone (105) in vertikaler Richtung des Halbleiterkörpers (100) wenigstens über 80% ihrer vertikalen Ausdehnung eine durch die Protonenbestrahlung erzeugte wenigstens annähernd homogene Dotierung aufweist.Method according to Claim 33, in which the duration and the temperature of the further temperature process are selected such that the n-doped semiconductor zone ( 105 ) in the vertical direction of the semiconductor body ( 100 ) has at least over 80% of its vertical extent an at least approximately homogeneous doping produced by the proton irradiation. Verfahren nach einem der Ansprüche 32 bis 34, bei dem die Temperatur des Temperaturprozesses zwischen 450°C und 550°C beträgt.A method according to any of claims 32 to 34, wherein the Temperature of the temperature process between 450 ° C and 550 ° C is. Verfahren nach einem der Ansprüche 32 bis 35, bei dem die Dauer des weiteren Temperaturprozesses zwischen 1 Stunde und 10 Stunden beträgt.A method according to any one of claims 32 to 35, wherein the Duration of the further temperature process between 1 hour and 10 Hours. Verfahren nach einem der Ansprüche 32 bis 36, bei dem das Bestrahlen des Wafers (100) mit Protonen wenigstens zwei Bestrahlungsschritte umfasst, bei denen der Wafer mit Protonen unterschiedlicher Bestrahlungsenergie bestrahlt wird.Method according to one of Claims 32 to 36, in which the irradiation of the wafer ( 100 ) comprises with protons at least two irradiation steps, in which the wafer is irradiated with protons of different irradiation energy. Verfahren nach einem der Ansprüche 32 bis 37, bei dem der Wafer (100) vor der Behandlung eine n-Grunddotierung aufweist.Method according to one of Claims 32 to 37, in which the wafer ( 100 ) has a basic n-doping prior to treatment. Verfahren nach einem der Ansprüche 32 bis 38, bei dem der Halbleiterkörper über die erste und die zweite Seite (101, 102) mit Protonen bestrahlt wird.Method according to one of claims 32 to 38, wherein the semiconductor body via the first and the second side ( 101 . 102 ) is irradiated with protons. Vertikales Leistungshalbleiterbauelement, das folgende Merkmale aufweist: – einen Halbleiterkörper der ein nach dem Czochralski-Verfahren hergestelltes Halbleitersubstrat aufweist, wobei das Halbleitersubstrat (100') eine an Sauerstoffpräzipitaten arme Halbleiterzone (103) aufweist, – eine Bauelementzone (23; 32), die dazu ausgebildet ist, bei sperrend angesteuertem Bauelement eine Sperrspannung aufzunehmen und die wenigstens abschnittsweise in der an Sauerstoffpräzipitaten armen Halbleiterzone (103) angeordnet ist.A vertical power semiconductor component, comprising: a semiconductor body of a semiconductor substance produced according to the Czochralski method rat, wherein the semiconductor substrate ( 100 ' ) a semiconductor zone which is poor in oxygen precipitates (US Pat. 103 ), - a component zone ( 23 ; 32 ), which is designed to receive a blocking voltage in the case of a blocked component and to block the semiconductor zone which is at least partially in the semiconductor zone which is poor in oxygen precipitates (US Pat. 103 ) is arranged. Halbleiterbauelement nach Anspruch 40, bei dem die die Sperrspannung aufnehmende Bauelementzone (23; 32) eine n-Grunddotierung aufweist, die durch wasserstoffinduzierte Donatoren gebildet ist.A semiconductor device according to claim 40, wherein the blocking voltage receiving device zone ( 23 ; 32 ) has a n-base doping formed by hydrogen-induced donors. Halbleiterbauelement nach Anspruch 40 oder 41, bei dem der Halbleiterkörper eine auf das Halbleitersubstrat aufgebrachte Epitaxieschicht (200) aufweist und bei dem die die Sperrspannung aufnehmende Zone abschnittsweise in der Epitaxieschicht (200) angeordnet ist.Semiconductor component according to Claim 40 or 41, in which the semiconductor body has an epitaxial layer applied to the semiconductor substrate ( 200 ) and in which the reverse voltage receiving zone in sections in the epitaxial layer ( 200 ) is arranged. Halbleiterbauelement nach einem der Ansprüche 40 bis 42, das als MOSFET oder IGBT ausgebildet ist, der eine Driftzone (23) aufweist, welche die die Sperrspannung aufnehmende Zone bildet.Semiconductor component according to one of Claims 40 to 42, which is designed as a MOSFET or IGBT having a drift zone ( 23 ), which forms the reverse voltage receiving zone. Halbleiterbauelement nach einem der Ansprüche 40 bis 42, das als Thyristor oder Diode ausgebildet ist, das eine n-Basis aufweist, welche die die Sperrspannung aufnehmende Zone bildet.Semiconductor component according to one of Claims 40 to 42, which is formed as a thyristor or diode having an n-base, which forms the reverse voltage receiving zone.
DE102006002903A 2006-01-20 2006-01-20 Treatment of oxygen-containing semiconductor wafer, comprises irradiating second side of wafer with high-energy particles to produce crystal defects in second semiconductor region of wafer, and heating wafer Ceased DE102006002903A1 (en)

Priority Applications (14)

Application Number Priority Date Filing Date Title
DE102006002903A DE102006002903A1 (en) 2006-01-20 2006-01-20 Treatment of oxygen-containing semiconductor wafer, comprises irradiating second side of wafer with high-energy particles to produce crystal defects in second semiconductor region of wafer, and heating wafer
AT07702904T ATE465510T1 (en) 2006-01-20 2007-01-19 METHOD FOR TREATING A SEMICONDUCTOR WAFER CONTAINING OXYGEN AND SEMICONDUCTOR COMPONENT
EP07702904A EP1979934B1 (en) 2006-01-20 2007-01-19 Method for treating an oxygen-containing semiconductor wafer, and semiconductor component
EP09150636A EP2058846B1 (en) 2006-01-20 2007-01-19 Method for producing a n-metered zone in a semiconductor wafer and semiconductor component
US12/161,472 US20110042791A1 (en) 2006-01-20 2007-01-19 Method for treating an oxygen-containing semiconductor wafer, and semiconductor component
CN200780002552.4A CN101405847B (en) 2006-01-20 2007-01-19 Method for treating oxygen-containing semiconductor wafer, and semiconductor component
AT09150636T ATE522927T1 (en) 2006-01-20 2007-01-19 METHOD FOR PRODUCING AN N-DOPED ZONE IN A SEMICONDUCTOR WAFER AND SEMICONDUCTOR COMPONENT
DE502007003501T DE502007003501D1 (en) 2006-01-20 2007-01-19 NDEN SEMICONDUCTOR WAFERS AND SEMICONDUCTOR ELEMENT
JP2008550693A JP5358189B2 (en) 2006-01-20 2007-01-19 Oxygen-containing semiconductor wafer processing method
CN201410026471.XA CN103943672B (en) 2006-01-20 2007-01-19 Method for processing an oxygen-containing semiconductor wafer and semiconductor component
PCT/EP2007/000475 WO2007085387A1 (en) 2006-01-20 2007-01-19 Method for treating an oxygen-containing semiconductor wafer, and semiconductor component
JP2013044811A JP2013153183A (en) 2006-01-20 2013-03-06 Method for treating oxygen-containing semiconductor wafer, and semiconductor component
JP2015012799A JP2015122521A (en) 2006-01-20 2015-01-26 Semiconductor device
JP2017151530A JP2017224837A (en) 2006-01-20 2017-08-04 Method for manufacturing semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006002903A DE102006002903A1 (en) 2006-01-20 2006-01-20 Treatment of oxygen-containing semiconductor wafer, comprises irradiating second side of wafer with high-energy particles to produce crystal defects in second semiconductor region of wafer, and heating wafer

Publications (1)

Publication Number Publication Date
DE102006002903A1 true DE102006002903A1 (en) 2007-08-02

Family

ID=38268044

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006002903A Ceased DE102006002903A1 (en) 2006-01-20 2006-01-20 Treatment of oxygen-containing semiconductor wafer, comprises irradiating second side of wafer with high-energy particles to produce crystal defects in second semiconductor region of wafer, and heating wafer

Country Status (2)

Country Link
CN (1) CN101405847B (en)
DE (1) DE102006002903A1 (en)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007009281A1 (en) * 2007-02-26 2008-08-28 Infineon Technologies Austria Ag Procedure for the production of material deposition for semiconductor material wafer, comprises creating damage in a semiconductor material and subsequently treating the semiconductor material by heat for ten hours
DE102007033873A1 (en) * 2007-07-20 2009-01-22 Infineon Technologies Austria Ag N-doped zone manufacturing method for semiconductor wafer e.g. silicon wafer, involves diffusing protons from end-of-range area along direction of wafer front side, and developing n-doped semiconductor zone with hydrogen-induced donors
DE102008027521A1 (en) * 2008-06-10 2009-12-17 Infineon Technologies Austria Ag Method for producing a semiconductor layer
US7879699B2 (en) 2007-09-28 2011-02-01 Infineon Technologies Ag Wafer and a method for manufacturing a wafer
US8288258B2 (en) 2008-05-29 2012-10-16 Infineon Technologies Austria Ag Method for producing a semiconductor
US8378384B2 (en) 2007-09-28 2013-02-19 Infineon Technologies Ag Wafer and method for producing a wafer
DE102012020785A1 (en) * 2012-10-23 2014-04-24 Infineon Technologies Ag Increasing the doping efficiency under proton irradiation
DE102006040491B4 (en) * 2006-08-30 2014-12-11 Infineon Technologies Austria Ag Method for producing an implantation zone and method for producing a semiconductor device with a field stop zone
US20170012102A1 (en) * 2015-07-10 2017-01-12 Infineon Technologies Ag Method for Reducing Bipolar Degradation in an SIC Semiconductor Device and Semiconductor Device
EP3608969A1 (en) * 2018-08-08 2020-02-12 Infineon Technologies Austria AG Oxygen inserted si-layers for reduced substrate dopant outdiffusion in power devices
US10573742B1 (en) 2018-08-08 2020-02-25 Infineon Technologies Austria Ag Oxygen inserted Si-layers in vertical trench power devices
US10580888B1 (en) 2018-08-08 2020-03-03 Infineon Technologies Austria Ag Oxygen inserted Si-layers for reduced contact implant outdiffusion in vertical power devices
US10790353B2 (en) 2018-11-09 2020-09-29 Infineon Technologies Austria Ag Semiconductor device with superjunction and oxygen inserted Si-layers
DE112017002225B4 (en) * 2016-04-27 2021-04-15 Globalwafers Japan Co., Ltd. Silicon wafer
DE102015114361B4 (en) 2014-08-29 2022-10-13 Infineon Technologies Ag METHOD OF PROCESSING AN OXYGEN CONTAINING SEMICONDUCTOR BODY
DE102015103810B4 (en) 2014-03-19 2022-12-08 Infineon Technologies Ag Fabrication of semiconductor devices with creation and annealing of radiation-induced crystal defects
DE102015109784B4 (en) 2014-06-19 2023-09-21 Infineon Technologies Ag Method for reducing the concentration of foreign matter in a semiconductor body, method for manufacturing a semiconductor device and semiconductor device
US11908904B2 (en) 2021-08-12 2024-02-20 Infineon Technologies Austria Ag Planar gate semiconductor device with oxygen-doped Si-layers

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101559627B (en) * 2009-05-25 2011-12-14 天津大学 Particle beam assisted single-crystal fragile material ultraprecise processing method
CN103839994B (en) * 2012-11-23 2019-03-22 上海联星电子有限公司 A kind of IGBT structure and preparation method thereof
DE102015121890A1 (en) * 2015-12-15 2017-06-22 Infineon Technologies Ag Process for processing a semiconductor wafer
DE102017118975B4 (en) * 2017-08-18 2023-07-27 Infineon Technologies Ag SEMICONDUCTOR DEVICE HAVING A CZ SEMICONDUCTOR BODY AND METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE HAVING A CZ SEMICONDUCTOR BODY
CN111855706B (en) * 2020-07-28 2023-08-15 哈尔滨工业大学 Method for detecting radiation-induced displacement defect of semiconductor material

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19728282A1 (en) * 1997-07-02 1999-01-07 Siemens Ag Insulation groove manufacturing method for direct wafer bond substrate
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
EP1039513A2 (en) * 1999-03-26 2000-09-27 Canon Kabushiki Kaisha Method of producing a SOI wafer
DE102005021302A1 (en) * 2005-05-09 2006-11-23 Infineon Technologies Ag Charge carrier life adjusting method for use in e.g. thyristor, involves heating one of areas of semiconductor body with laser light by irradiating one of surfaces of semiconductor body to heal defects in surface

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US645672A (en) * 1899-12-26 1900-03-20 American Steel Body Double Bolster Company Car body-bolster.
FR2257998B1 (en) * 1974-01-10 1976-11-26 Commissariat Energie Atomique
GB1447723A (en) * 1974-02-08 1976-08-25 Post Office Semiconductor devices
JPH03144631A (en) * 1989-10-31 1991-06-20 Konica Corp Silver halide photographic sensitive material
JPH0590272A (en) * 1991-09-27 1993-04-09 Mitsubishi Electric Corp Semiconductor device and manufacture thereof
US5229305A (en) * 1992-02-03 1993-07-20 Motorola, Inc. Method for making intrinsic gettering sites in bonded substrates
JP3311210B2 (en) * 1995-07-28 2002-08-05 株式会社東芝 Semiconductor device and manufacturing method thereof
US6022793A (en) * 1997-10-21 2000-02-08 Seh America, Inc. Silicon and oxygen ion co-implantation for metallic gettering in epitaxial wafers
JP2000077350A (en) * 1998-08-27 2000-03-14 Mitsubishi Electric Corp Power semiconductor device and manufacture thereof
US6544656B1 (en) * 1999-03-16 2003-04-08 Shin-Etsu Handotai Co., Ltd. Production method for silicon wafer and silicon wafer
JP4269454B2 (en) * 1999-12-22 2009-05-27 パナソニック電工株式会社 Semiconductor device and manufacturing method thereof
JP2002368001A (en) * 2001-06-07 2002-12-20 Denso Corp Semiconductor device and its manufacturing method
DE10243758A1 (en) * 2002-09-20 2004-04-01 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Method for producing a buried stop zone in a semiconductor component and semiconductor component with a buried stop zone
DE10245089B4 (en) * 2002-09-27 2005-06-09 Infineon Technologies Ag Doping method and semiconductor device
DE10245091B4 (en) * 2002-09-27 2004-09-16 Infineon Technologies Ag Method of manufacturing a thin semiconductor device structure
DE10260286B4 (en) * 2002-12-20 2006-07-06 Infineon Technologies Ag Use of a defect generation method for doping a semiconductor body
US7294561B2 (en) * 2003-08-14 2007-11-13 Ibis Technology Corporation Internal gettering in SIMOX SOI silicon substrates
JPWO2006003812A1 (en) * 2004-06-30 2008-04-17 株式会社Sumco Silicon wafer manufacturing method and silicon wafer manufactured by this method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
DE19728282A1 (en) * 1997-07-02 1999-01-07 Siemens Ag Insulation groove manufacturing method for direct wafer bond substrate
EP1039513A2 (en) * 1999-03-26 2000-09-27 Canon Kabushiki Kaisha Method of producing a SOI wafer
DE102005021302A1 (en) * 2005-05-09 2006-11-23 Infineon Technologies Ag Charge carrier life adjusting method for use in e.g. thyristor, involves heating one of areas of semiconductor body with laser light by irradiating one of surfaces of semiconductor body to heal defects in surface

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006040491B4 (en) * 2006-08-30 2014-12-11 Infineon Technologies Austria Ag Method for producing an implantation zone and method for producing a semiconductor device with a field stop zone
DE102007009281A1 (en) * 2007-02-26 2008-08-28 Infineon Technologies Austria Ag Procedure for the production of material deposition for semiconductor material wafer, comprises creating damage in a semiconductor material and subsequently treating the semiconductor material by heat for ten hours
DE102007009281B4 (en) * 2007-02-26 2013-03-14 Infineon Technologies Austria Ag Method for producing material precipitates and semiconductor material disc and semiconductor components
DE102007033873A1 (en) * 2007-07-20 2009-01-22 Infineon Technologies Austria Ag N-doped zone manufacturing method for semiconductor wafer e.g. silicon wafer, involves diffusing protons from end-of-range area along direction of wafer front side, and developing n-doped semiconductor zone with hydrogen-induced donors
US7879699B2 (en) 2007-09-28 2011-02-01 Infineon Technologies Ag Wafer and a method for manufacturing a wafer
US7982289B2 (en) 2007-09-28 2011-07-19 Infineon Technologies Ag Wafer and a method for manufacturing a wafer
US8378384B2 (en) 2007-09-28 2013-02-19 Infineon Technologies Ag Wafer and method for producing a wafer
US8288258B2 (en) 2008-05-29 2012-10-16 Infineon Technologies Austria Ag Method for producing a semiconductor
US8946872B2 (en) 2008-05-29 2015-02-03 Infineon Technologies Austria Ag Method for producing a semiconductor
DE102008027521B4 (en) * 2008-06-10 2017-07-27 Infineon Technologies Austria Ag Method for producing a semiconductor layer
US8921979B2 (en) 2008-06-10 2014-12-30 Infineon Technologies Austria Ag Method for producing a semiconductor layer
US8647968B2 (en) 2008-06-10 2014-02-11 Infineon Technologies Austria Ag Method for producing a semiconductor layer
DE102008027521A1 (en) * 2008-06-10 2009-12-17 Infineon Technologies Austria Ag Method for producing a semiconductor layer
DE102012020785B4 (en) * 2012-10-23 2014-11-06 Infineon Technologies Ag Increasing the doping efficiency under proton irradiation
DE102012020785A1 (en) * 2012-10-23 2014-04-24 Infineon Technologies Ag Increasing the doping efficiency under proton irradiation
DE102015103810B4 (en) 2014-03-19 2022-12-08 Infineon Technologies Ag Fabrication of semiconductor devices with creation and annealing of radiation-induced crystal defects
DE102015109784B4 (en) 2014-06-19 2023-09-21 Infineon Technologies Ag Method for reducing the concentration of foreign matter in a semiconductor body, method for manufacturing a semiconductor device and semiconductor device
DE102015114361B4 (en) 2014-08-29 2022-10-13 Infineon Technologies Ag METHOD OF PROCESSING AN OXYGEN CONTAINING SEMICONDUCTOR BODY
US20170012102A1 (en) * 2015-07-10 2017-01-12 Infineon Technologies Ag Method for Reducing Bipolar Degradation in an SIC Semiconductor Device and Semiconductor Device
DE102015111213A1 (en) * 2015-07-10 2017-01-12 Infineon Technologies Ag A method of reducing bipolar degradation in a SiC semiconductor device and semiconductor device
US9905655B2 (en) 2015-07-10 2018-02-27 Infineon Technologies Ag Method for reducing bipolar degradation in an SIC semiconductor device and semiconductor device
DE102015111213B4 (en) 2015-07-10 2023-05-04 Infineon Technologies Ag Method for reducing bipolar degradation in a SiC semiconductor device and semiconductor device
DE112017002225B4 (en) * 2016-04-27 2021-04-15 Globalwafers Japan Co., Ltd. Silicon wafer
US10861966B2 (en) 2018-08-08 2020-12-08 Infineon Technologies Austria Ag Vertical trench power devices with oxygen inserted Si-layers
US10868172B2 (en) 2018-08-08 2020-12-15 Infineon Technologies Austria Ag Vertical power devices with oxygen inserted Si-layers
US11031466B2 (en) 2018-08-08 2021-06-08 Infineon Technologies Austria Ag Method of forming oxygen inserted Si-layers in power semiconductor devices
US10741638B2 (en) 2018-08-08 2020-08-11 Infineon Technologies Austria Ag Oxygen inserted Si-layers for reduced substrate dopant outdiffusion in power devices
US10580888B1 (en) 2018-08-08 2020-03-03 Infineon Technologies Austria Ag Oxygen inserted Si-layers for reduced contact implant outdiffusion in vertical power devices
US10573742B1 (en) 2018-08-08 2020-02-25 Infineon Technologies Austria Ag Oxygen inserted Si-layers in vertical trench power devices
EP3608969A1 (en) * 2018-08-08 2020-02-12 Infineon Technologies Austria AG Oxygen inserted si-layers for reduced substrate dopant outdiffusion in power devices
US10790353B2 (en) 2018-11-09 2020-09-29 Infineon Technologies Austria Ag Semiconductor device with superjunction and oxygen inserted Si-layers
US11545545B2 (en) 2018-11-09 2023-01-03 Infineon Technologies Austria Ag Superjunction device with oxygen inserted Si-layers
US11908904B2 (en) 2021-08-12 2024-02-20 Infineon Technologies Austria Ag Planar gate semiconductor device with oxygen-doped Si-layers

Also Published As

Publication number Publication date
CN101405847B (en) 2014-03-05
CN101405847A (en) 2009-04-08

Similar Documents

Publication Publication Date Title
EP1979934B1 (en) Method for treating an oxygen-containing semiconductor wafer, and semiconductor component
DE102006002903A1 (en) Treatment of oxygen-containing semiconductor wafer, comprises irradiating second side of wafer with high-energy particles to produce crystal defects in second semiconductor region of wafer, and heating wafer
DE102005054218B4 (en) Method for producing a semiconductor element and semiconductor element
DE102012102341B4 (en) Semiconductor component and substrate with chalcogen-doped area
DE10034942B4 (en) Method for producing a semiconductor substrate with buried doping
DE102007020039B4 (en) Method for producing a vertically inhomogeneous platinum or gold distribution in a semiconductor substrate and in a semiconductor component, semiconductor substrate and semiconductor component produced in this way
DE10205323B4 (en) Method for producing a semiconductor component
DE102005063462B4 (en) Method for producing a doped zone in a semiconductor body
DE102007058455B4 (en) Method for producing a semiconductor element
DE10055446A1 (en) Insulated gate bipolar transistor manufacturing method used for electric power converter, involves forming buffer layer by proton irradiation from back side of substrate
DE112006001791B4 (en) Non-punch-through high voltage IGBT for switching power supplies and method of making same
DE102004039209B4 (en) Method for producing an n-doped field stop zone in a semiconductor body and semiconductor device with a field stop zone
WO2001018870A2 (en) Charge compensating semiconductor device and method for the production thereof
DE102007022533B4 (en) Method for producing a semiconductor element and semiconductor element
DE10225234B4 (en) Metal oxide semiconductor transistor and method of making same
DE102007033873A1 (en) N-doped zone manufacturing method for semiconductor wafer e.g. silicon wafer, involves diffusing protons from end-of-range area along direction of wafer front side, and developing n-doped semiconductor zone with hydrogen-induced donors
DE102015114361B4 (en) METHOD OF PROCESSING AN OXYGEN CONTAINING SEMICONDUCTOR BODY
DE102006016049B4 (en) Semiconductor component, in particular power semiconductor component with charge carrier recombination zones and method for producing the same
DE102007017788A1 (en) Doping zone producing method for semiconductor body, involves executing short-time heat treatment at one temperature, and executing longer heat treatment at another temperature for forming doping zone
DE102007019551B4 (en) Semiconductor device and method of making the same
DE102005032074B4 (en) Semiconductor device with field stop
DE10261424B3 (en) Production of an emitter with a good ohmic contact used in the production of e.g. a diode comprises introducing an emitter into a surface region of a semiconductor body by doping in three steps
DE102005007599B3 (en) Field stop zone producing method for e.g. bipolar transistor, involves subjecting semiconductor body to rapid thermal annealing process in nitrating atmosphere, before irradiation process of body
DE10324100B4 (en) Method for producing a robust semiconductor component
DE102008009411B4 (en) Method for producing a semiconductor element

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final

Effective date: 20130730