DE102017118975B4 - SEMICONDUCTOR DEVICE HAVING A CZ SEMICONDUCTOR BODY AND METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE HAVING A CZ SEMICONDUCTOR BODY - Google Patents

SEMICONDUCTOR DEVICE HAVING A CZ SEMICONDUCTOR BODY AND METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE HAVING A CZ SEMICONDUCTOR BODY Download PDF

Info

Publication number
DE102017118975B4
DE102017118975B4 DE102017118975.0A DE102017118975A DE102017118975B4 DE 102017118975 B4 DE102017118975 B4 DE 102017118975B4 DE 102017118975 A DE102017118975 A DE 102017118975A DE 102017118975 B4 DE102017118975 B4 DE 102017118975B4
Authority
DE
Germany
Prior art keywords
semiconductor body
doping
concentration
field stop
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017118975.0A
Other languages
German (de)
Other versions
DE102017118975A1 (en
Inventor
Alexander Susiti
Hans-Joachim Schulze
Helmut Oefner
Thomas Wübben
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102017118975.0A priority Critical patent/DE102017118975B4/en
Priority to JP2018152796A priority patent/JP7193267B2/en
Priority to CN201810941686.2A priority patent/CN109411344B/en
Publication of DE102017118975A1 publication Critical patent/DE102017118975A1/en
Application granted granted Critical
Publication of DE102017118975B4 publication Critical patent/DE102017118975B4/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend:Reduzieren einer Konzentration von Sauerstoff in einem ersten Teil (102) eines CZ-Halbleiterkörpers (100) durch eine thermische Behandlung, wobei der erste Teil (102) an eine erste Oberfläche (103) des Halbleiterkörpers (100) grenzt;Bearbeiten des Halbleiterkörpers (100) an der ersten Oberfläche (103);Reduzieren einer Dicke des Halbleiterkörpers (100) durch Abdünnen des Halbleiterkörpers (100) an einer der ersten Oberfläche (103) gegenüberliegenden zweiten Oberfläche (105); und danachAusbilden einer Feldstoppzone (1121, 1122) in dem Halbleiterkörper (100) durch Protonenimplantation durch die zweite Oberfläche (105) und Ausheilen des Halbleiterkörpers (100), wobei die Feldstoppzone zumindest teilweise in dem ersten Teil (102) des CZ-Halbleiterkörpers (100) ausgebildet wird, und wobei die Feldstoppzone (1121, 1122) Dotierungsspitzen in verschiedenen vertikalen Distanzen von der zweiten Oberfläche (105) umfasst und wobei eine Sauerstoffkonzentration bei der Dotierungsspitze mit einer größten vertikalen Distanz von der zweiten Oberfläche (105) unter den Dotierungsspitzen der Feldstoppzone auf weniger als 98 % der Sauerstoffkonzentration bei der Dotierungsspitze mit einer kleinsten vertikalen Distanz von der zweiten Oberfläche (105) unter den Dotierungsspitzen der Feldstoppzone (1121, 1122) eingestellt wird.A method for manufacturing a semiconductor device, comprising: reducing a concentration of oxygen in a first part (102) of a CZ semiconductor body (100) by a thermal treatment, the first part (102) being bonded to a first surface (103) of the semiconductor body (100 ) borders;machining the semiconductor body (100) at the first surface (103);reducing a thickness of the semiconductor body (100) by thinning the semiconductor body (100) at a second surface (105) opposite the first surface (103); and thereafterforming a field stop zone (1121, 1122) in the semiconductor body (100) by proton implantation through the second surface (105) and annealing the semiconductor body (100), the field stop zone being at least partially in the first part (102) of the CZ semiconductor body (100 ) is formed, and wherein the field stop zone (1121, 1122) comprises doping tips at different vertical distances from the second surface (105) and wherein an oxygen concentration at the doping tip with a greatest vertical distance from the second surface (105) among the doping tips of the field stop zone is set to less than 98% of the oxygen concentration at the doping peak having a smallest vertical distance from the second surface (105) among the doping peaks of the field stop region (1121, 1122).

Description

HINTERGRUNDBACKGROUND

In Halbleitervorrichtungen, zum Beispiel Bipolartransistoren mit isoliertem Gate (IGBTs), Feldeffekttransistoren mit isoliertem Gate (IGFETs) oder Dioden, dient eine niedrige Dotierungskonzentration eines Substratmaterials, zum Beispiel eines CZ-(Czochralski-)Siliziumwafers, dazu, eine gewünschte Gleichspannungs-Sperranforderung der Halbleitervorrichtung zu realisieren. In diesem Zusammenhang wird beispielhaft verwiesen auf den Offenbarungsgehalt in den Druckschriften US 2011 / 0 042 791 A1 , US 2016 / 0 093 690 A1 , US 2018 / 0 012 762 A1 sowie SHUI, Q. [et. al.]: Intrinsic gettering of Czochralski silicon annealed in argon. In: Physica B, Vol. 307, 2001, S. 40 - 44 . Abgesehen von Dotierstoffen, die eine anfängliche Dotierungskonzentration in dem Substratmaterial bestimmen, können zusätzliche Verunreinigungen vorhanden sein, die zum Beispiel durch einen Wachstumsprozess des Halbleitermaterials wie etwa ein magnetisches Czochralski-Wachstum von Silizium-Ingots erzeugt werden. Eine Front-end-of-Line-(FEOL-)Verarbeitung kann zur Ausbildung unerwünschter Komplexe, die die zusätzlichen Verunreinigungen enthalten, führen. Ein Beispiel unerwünschter Komplexe ist ein elektrisch aktiver Komplex, zum Beispiel Kohlenstoff-Sauerstoff-Wasserstoff-Komplexe, die als Donatoren fungieren und einer präzisen Einstellung einer Dotierungskonzentration von funktionalen Halbleitergebieten wie etwa beispielsweise Feldstoppzonen entgegenwirken können.In semiconductor devices, for example insulated gate bipolar transistors (IGBTs), insulated gate field effect transistors (IGFETs) or diodes, a low doping concentration of a substrate material, for example a CZ (Czochralski) silicon wafer, serves to realize a desired DC blocking requirement of the semiconductor device. In this context, reference is made to the disclosure content in the publications by way of example U.S. 2011/0 042 791 A1 , US 2016 / 0 093 690 A1 , US 2018 / 0 012 762 A1 as well as SHUI, Q. [et. al.]: Intrinsic gettering of Czochralski silicon annealed in argon. In: Physica B, Vol. 307, 2001, pp. 40 - 44 . Aside from dopants, which determine an initial doping concentration in the substrate material, additional impurities may be present, generated, for example, by a growth process of the semiconductor material, such as magnetic Czochralski growth of silicon ingots. Front-end-of-line (FEOL) processing can result in the formation of undesirable complexes containing the additional impurities. An example of undesirable complexes is an electrically active complex, for example carbon-oxygen-hydrogen complexes, which act as donors and can counteract precise adjustment of a doping concentration of functional semiconductor regions such as, for example, field stop zones.

Es ist wünschenswert, eine Genauigkeit der Einstellung einer Dotierungskonzentration eines dotierten Halbleitergebiets in einem CZ-Halbleiterkörper zu verbessern.It is desirable to improve an accuracy of setting a doping concentration of a doped semiconductor region in a CZ semiconductor body.

ZUSAMMENFASSUNGSUMMARY

Die vorliegende Offenbarung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung, das ein Reduzieren einer Konzentration von Sauerstoff in einem ersten Teil eines CZ-Halbleiterkörpers durch eine thermische Behandlung umfasst. Der erste Teil grenzt an eine erste Oberfläche des Halbleiterkörpers. Der Halbleiterkörper wird an der ersten Oberfläche bearbeitet. Eine Dicke des Halbleiterkörpers wird reduziert, indem der Halbleiterkörper an einer der ersten Oberfläche gegenüberliegenden zweiten Oberfläche abgedünnt wird. Danach wird eine Feldstoppzone im Halbleiterkörper durch Protonenimplantationen durch die zweite Oberfläche und Ausheilen des Halbleiterkörpers gebildet. Die Feldstoppzone wird zumindest teilweise im ersten Teil des CZ-Halbleiterkörpers ausgebildet.The present disclosure relates to a method of manufacturing a semiconductor device that includes reducing a concentration of oxygen in a first part of a CZ semiconductor body by a thermal treatment. The first part borders on a first surface of the semiconductor body. The semiconductor body is processed on the first surface. A thickness of the semiconductor body is reduced by the semiconductor body being thinned on a second surface opposite the first surface. Thereafter, a field stop zone is formed in the semiconductor body by proton implantations through the second surface and annealing of the semiconductor body. The field stop zone is formed at least partially in the first part of the CZ semiconductor body.

Die vorliegende Offenbarung bezieht sich auch auf eine Halbleitervorrichtung mit einem CZ-Halbleiterkörper mit gegenüberliegenden ersten und zweiten Oberflächen. Die Halbleitervorrichtung umfasst ferner eine Feldstoppzone in dem CZ-Halbleiterkörper. Die Feldstoppzone umfasst eine Vielzahl von Dotierungsspitzen in verschiedenen vertikalen Distanzen von der zweiten Oberfläche. Eine Sauerstoffkonzentration bei einer ersten Dotierungsspitze der Vielzahl von Dotierungsspitzen, die in einer größten vertikalen Distanz von der zweiten Oberfläche gelegen ist, beträgt weniger als 98 % oder weniger als 95 % oder weniger als 90 % oder weniger als 80 % oder weniger als 70 % oder sogar weniger als 50 % der Sauerstoffkonzentration bei einer zweiten Dotierungsspitze der Vielzahl von Dotierungsspitzen, die in einer kürzesten vertikalen Distanz von der zweiten Oberfläche gelegen ist.The present disclosure also relates to a semiconductor device having a CZ semiconductor body with opposing first and second surfaces. The semiconductor device further includes a field stop zone in the CZ semiconductor body. The field stop zone includes a plurality of doping peaks at different vertical distances from the second surface. An oxygen concentration at a first doping peak of the plurality of doping peaks located at a greatest vertical distance from the second surface is less than 98% or less than 95% or less than 90% or less than 80% or less than 70% or even less than 50% of the oxygen concentration at a second doping peak of the plurality of doping peaks located at a shortest vertical distance from the second surface.

Figurenlistecharacter list

Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in diese Beschreibung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen die Ausführungsformen und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien der Erfindung. Andere Ausführungsformen der Erfindung und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende detaillierte Beschreibung besser verstanden werden.

  • 1 ist ein Flussdiagramm, das ein Beispiel einer Herstellung einer Halbleitervorrichtung veranschaulicht.
  • 2A zeigt Ansichten, um einen Prozess zum Reduzieren einer Sauerstoffkonzentration in einem ersten Teil eines CZ-Halbleiterkörpers durch eine thermische Behandlung zu veranschaulichen.
  • 2B ist eine schematische Querschnittsansicht des in 2A dargestellten Halbleiterkörpers nach einer Bearbeitung des Halbleiterkörpers an der ersten Oberfläche.
  • 2C ist eine schematische Querschnittsansicht des in 2B dargestellten Halbleiterkörpers nach einem Reduzieren einer Dicke des Halbleiterkörpers durch Abdünnen des Halbleiterkörpers von einer der ersten Oberfläche gegenüberliegenden zweiten Oberfläche aus.
  • 2D ist eine schematische Querschnittsansicht des in 2C dargestellten Halbleiterkörpers nach Ausbilden einer Feldstoppzone in dem Halbleiterkörper durch Protonenimplantationen durch die zweite Oberfläche und Ausheilen des Halbleiterkörpers.
  • 3 ist eine schematische Querschnittsansicht eines Halbleiterkörpers, um Beispiele von Halbleitervorrichtungen zu veranschaulichen, die eine Feldstoppzone enthalten, die durch ein Verfahren wie in 1 dargestellt hergestellt wurde.
  • 4 ist eine schematische graphische Darstellung, die Profile von Dotierungskonzentrationen entlang einer vertikalen Richtung durch eine Driftzone und eine Feldstoppzone veranschaulicht.
The accompanying drawings are included to provide a further understanding of the invention and are incorporated in and constitute a part of this specification. The drawings illustrate the embodiments and together with the description serve to explain the principles of the invention. Other embodiments of the invention and intended advantages will be readily appreciated as they become better understood by reference to the following detailed description.
  • 1 FIG. 14 is a flowchart illustrating an example of manufacturing a semiconductor device.
  • 2A FIG. 12 shows views to illustrate a process of reducing an oxygen concentration in a first part of a CZ semiconductor body by a thermal treatment.
  • 2 B is a schematic cross-sectional view of FIG 2A illustrated semiconductor body after processing of the semiconductor body on the first surface.
  • 2C is a schematic cross-sectional view of FIG 2 B illustrated semiconductor body after reducing a thickness of the semiconductor body by thinning the semiconductor body from a second surface opposite the first surface.
  • 2D is a schematic cross-sectional view of FIG 2C illustrated semiconductor body after forming a field stop zone in the semiconductor body by proton implantations through the second surface and annealing the semiconductor body.
  • 3 Fig. 12 is a schematic cross-sectional view of a semiconductor body to illustrate examples of semiconductor devices including a field stop zone formed by a method as in Fig 1 shown.
  • 4 FIG. 12 is a schematic diagram illustrating profiles of doping concentrations along a vertical direction through a drift region and a field stop region.

DETAILBESCHREIBUNGDETAIL DESCRIPTION

Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich zu Veranschaulichungszwecken. Zur Klarheit sind die gleichen Elemente mit entsprechenden Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.The drawings are not to scale and are for illustrative purposes only. For clarity, the same elements have been given corresponding reference numerals in the different drawings unless otherwise noted.

Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und dergleichen sind offene Begriffe, und die Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus.The terms "having," "including," "comprising," "comprising," and the like are open-ended terms, and the terms indicate the presence of the noted structures, elements, or features, but do not exclude the presence of additional elements or features.

Der Begriff „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von „-“ oder „+“ neben dem Dotierungstyp „n“ oder „p“. Beispielsweise bedeutet „n-“ eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines „n“-Dotierungsgebiets ist, während ein „n+“-Dotierungsgebiet eine höhere Dotierungskonzentration als ein „n“-Dotierungsgebiet hat. Dotierungsgebiete der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene „n“-Dotierungsgebiete die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.The term "electrically connected" describes a permanent low-impedance connection between electrically connected elements, for example a direct contact between the relevant elements or a low-impedance connection via a metal and/or a highly doped semiconductor. The figures illustrate relative doping concentrations by specifying " - " or " + " next to the "n" or "p" doping type. For example, " n- " means a doping concentration that is lower than the doping concentration of an "n" doping region, while an "n + " doping region has a higher doping concentration than an "n" doping region. Doping regions of the same relative doping concentration do not necessarily have the same absolute doping concentration. For example, two different "n" doping regions can have the same or different absolute doping concentrations.

Der Begriff „horizontal“, wie dieser in der vorliegenden Beschreibung verwendet ist, soll eine Orientierung im Wesentlichen parallel zu einer ersten oder Hauptoberfläche eines Halbleitersubstrats oder -körpers beschreiben. Diese kann beispielsweise die Oberfläche eines Wafers oder eines Die bzw. eines Chips sein.The term "horizontal" as used in the present specification intends to describe an orientation substantially parallel to a first or main surface of a semiconductor substrate or body. This can be the surface of a wafer or a die or a chip, for example.

Der Begriff „vertikal“, wie dieser in der vorliegenden Beschreibung verwendet wird, soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zu der ersten Oberfläche, d.h. parallel zur Normalenrichtung der ersten Oberfläche, des Halbleitersubstrats oder Halbleiterkörpers angeordnet ist.The term "vertical" as used in the present specification intends to describe an orientation that is essentially perpendicular to the first surface, i.e. parallel to the normal direction of the first surface, the semiconductor substrate or semiconductor body.

In dieser Beschreibung wird eine zweite Oberfläche eines Halbleitersubstrats oder Halbleiterkörpers als durch die untere oder rückseitige Oberfläche gebildet angesehen, während die erste Oberfläche als durch die obere, Vorderseite oder Hauptoberfläche des Halbleitersubstrates gebildet betrachtet wird. Die Ausdrücke „oberhalb“ und „unterhalb“, wie diese in der vorliegenden Beschreibung verwendet werden, sollen daher eine relative Lage eines strukturellen Merkmals zu einem anderen beschreiben.In this description, a second surface of a semiconductor substrate or semiconductor body is considered to be formed by the bottom or back surface, while the first surface is considered to be formed by the top, front or main surface of the semiconductor substrate. The terms "above" and "below" as used in the present specification are therefore intended to describe a relative location of one structural feature to another.

In dieser Beschreibung bezieht sich n-dotiert auf einen ersten Leitfähigkeitstyp, während p-dotiert auf einen zweiten Leitfähigkeitstyp bezogen ist. Alternativ dazu können die Halbleitervorrichtungen mit entgegengesetzten Dotierungsbeziehungen gebildet werden, so dass der erste Leitfähigkeitstyp p-dotiert und der zweite Leitfähigkeitstyp n-dotiert sein können.In this description, n-doped refers to a first conductivity type, while p-doped refers to a second conductivity type. Alternatively, the semiconductor devices can be formed with opposite doping relationships, such that the first conductivity type can be p-doped and the second conductivity type can be n-doped.

1 ist ein schematisches Flussdiagramm, um ein Verfahren 1000 zum Herstellen einer Halbleitervorrichtung, zum Beispiel einer Leistungs-Halbleitervorrichtung wie etwa eines Leistungs-Bipolartransistors mit isoliertem Gate (Leistungs-IGBT) oder einer Leistungsdiode, zu veranschaulichen. 1 10 is a schematic flow diagram to illustrate a method 1000 for manufacturing a semiconductor device, for example a power semiconductor device such as a power insulated gate bipolar transistor (power IGBT) or a power diode.

Es versteht sich, dass, während das Verfahren 1000 im Folgenden als eine Reihe von Schritten oder Ereignissen veranschaulicht und beschrieben wird, die veranschaulichte Reihenfolge solcher Schritte oder Ereignisse nicht in einem beschränkenden Sinn zu interpretieren ist. Beispielsweise können einige Schritte in verschiedenen Reihenfolgen und/oder gleichzeitig mit anderen Schritten oder Ereignissen abgesehen von jenen, die hierin veranschaulicht und/oder beschrieben werden, erfolgen. Außerdem mögen nicht alle Schritte erforderlich sein, um einen oder mehrere Aspekte von Ausführungsformen der Offenbarung hierin zu implementieren. Auch können ein oder mehrere der hierin dargestellten Schritte in einen oder mehrere separate Teilschritte und/oder Phasen unterteilt werden.It should be understood that while the method 1000 is illustrated and described below as a series of steps or events, the illustrated order of such steps or events is not to be interpreted in a limiting sense. For example, some steps may occur in different orders and/or concurrently with other steps or events apart from those illustrated and/or described herein. Additionally, not all steps may be required to implement one or more aspects of embodiments of the disclosure herein. Also, one or more of the steps presented herein may be broken down into one or more separate sub-steps and/or phases.

Bezug nehmend auf 1 umfasst Prozessmerkmal S100 ein Reduzieren einer Konzentration von Sauerstoff in einem ersten Teil eines CZ-Halbleiterkörpers durch eine thermische Behandlung, wobei der erste Teil an eine erste Oberfläche des Halbleiterkörpers grenzt. In einer oder mehreren Ausführungsformen ist der Halbleiterkörper ein CZ-Silizium-(Si-)Halbleiterkörper, zum Beispiel ein Siliziumhalbleitersubstrat wie etwa ein Siliziumhalbleiterwafer. Der Halbleitervorrichtung kann ein Wafer einer beliebigen Größe sein, z.B. ein Czochralski-(CZ-)Wafer wie etwa ein Standard-CZ- oder ein magnetischer CZ-(MCZ-)Wafer mit einem Durchmesser von 200 mm (8 Inch), 300 mm (12 Inch) oder 450 mm (18 Inch). Die thermische Behandlung kann in einer Anlage zur thermischen Behandlung ausgeführt werden, die unter anderem einen Ofen umfasst, der beispielsweise eine oder mehrere Gaszufuhreinheiten, eine oder mehrere Heizeinheiten, eine oder mehrere Kammern umfasst. Die thermische Behandlung kann beispielsweise bewirken, dass Sauerstoff aus dem Halbleiterkörper diffundiert, was dadurch zu einer reduzierten Sauerstoffkonzentration zumindest in dem ersten Teil des CZ-Halbleiterkörpers führt. Die thermische Behandlung kann beispielsweise auch bewirken, dass Sauerstoff zur ersten Oberfläche diffundiert und Teil einer Oxidschicht wird, die an der ersten Oberfläche wächst, was dadurch ebenfalls zu einer reduzierten Sauerstoffkonzentration im ersten Teil des CZ-Halbleiterkörpers führt.Referring to 1 Process feature S100 includes reducing a concentration of oxygen in a first part of a CZ semiconductor body by a thermal treatment, wherein the first part abuts a first surface of the semiconductor body. In one or more embodiments, the semiconductor body is a CZ silicon (Si) semiconductor body, for example a silicon semiconductor substrate such as a silicon semiconductor wafer. The semiconductor device can be a wafer of any size, e.g. a Czochralski (CZ) wafers such as a standard CZ or a magnetic CZ (MCZ) wafer with a diameter of 200 mm (8 inches), 300 mm (12 inches), or 450 mm (18 inches). The thermal treatment can be carried out in a thermal treatment installation comprising, inter alia, a furnace comprising, for example, one or more gas supply units, one or more heating units, one or more chambers. The thermal treatment can, for example, cause oxygen to diffuse out of the semiconductor body, thereby leading to a reduced oxygen concentration at least in the first part of the CZ semiconductor body. The thermal treatment can also cause, for example, oxygen to diffuse to the first surface and become part of an oxide layer growing on the first surface, thereby also resulting in a reduced oxygen concentration in the first part of the CZ semiconductor body.

Bezug nehmend auf 1 umfasst Prozessmerkmal S110 eine Bearbeitung des Halbleiterkörpers an der ersten Oberfläche. Eine Bearbeitung des Halbleiterkörpers an der ersten Oberfläche kann Prozesse zum Ausbilden dotierter Halbleitergebiete, zum Beispiel maskierte oder unmaskierte Dotierungsprozesse, zum Beispiel Ionenimplantations- und/oder -diffusionsprozesse zum Ausbilden von Bodygebieten, Sourcegebieten, hochdotierten Body-Kontaktgebieten, Kanalimplantationsgebieten von Transistoren wie etwa IGBTs, Anoden- oder Kathodengebieten von Dioden, Randabschlussstrukturen wie etwa eine Variation lateraler Dotierungs-(VLD-)Gebiete oder Übergangs-Abschlussausdehnungs-(JTE-)Gebiete, Schutzringen, Kanalstoppeinrichtungen umfassen. Eine Bearbeitung des Halbleiterkörpers an der ersten Oberfläche kann ferner Prozesse zum Ausbilden isolierender Gebiete, beispielsweise thermische Oxidationsprozesse, thermische Nitrierungsprozesse, Prozesse zur Abscheidung dielektrischer Schichten wie etwa eine chemische Gasphasenabscheidung (CVD), eine chemische Gasphasenabscheidung unter niedrigem Druck (LPCVD), eine plasmaunterstützte chemische Gasphasenabscheidung (PECVD), eine chemische Gasphasenabscheidung unter Atmosphärendruck (APCVD), eine chemische Gasphasenabscheidung unter Subatmosphärendruck (SACVD) und eine chemische Gasphasenabscheidung aus einem hochdichten Plasma (HDPD-CVD) umfassen. Beispielhafte isolierende Gebiete sind Gate-Isolierungsschichten, zum Beispiel thermische Oxide oder Nitride oder Hoch-k- und Niedrig-k-Dielektrika, Feldisolierungsschichten, zum Beispiel Feldoxidschichten, isolierende Zwischenschichten, zum Beispiel abgeschiedene Oxide wie etwa Tetraethylorthosilikatglas (TEOS), Borphosphorsilikatglas (BPSG), Borosilikatglas (BSG), Phosphorsilikatglas (PSG), Vorrichtungsisolierungsschichten, zum Beispiel eine lokale Oxidation von Silizium (LOCOS) oder Grabenisolierungen. Eine Bearbeitung des Halbleiterkörpers an der ersten Oberfläche kann ferner Prozesse zum Ausbilden leitfähiger Gebiete, zum Beispiel eine physikalische Gasphasenabscheidung (PVD) von Materialien wie etwa Metallen und Metallverbindungen, eine chemische Gasphasenabscheidung (CVD) von Materialien wie etwa dotiertem polykristallinem Silizium oder Wolfram und eine elektrochemische Abscheidung (ECD) von Materialien wie etwa Kupfer einschließen. Beispielhafte leitfähige Gebiete sind Gateelektroden, Leiterbahnen von Verdrahtungsebenen, Bondpads, Durchkontaktierungen und Kontakte. Eine Bearbeitung des Halbleiterkörpers an der ersten Oberfläche kann ferner Prozesse zum Entfernen von Material von der ersten Oberfläche, zum Beispiel Ätzprozesse oder eine abrasive mechanische Bearbeitung wie etwa Schleifen oder Polieren und ein chemisch-mechanisches Polieren (CMP), umfassen. Beispielhafte Strukturen, die sich aus einer Materialentfernung ergeben, sind Gräben, z.B. Gategräben oder Feldgräben, oder Gräben von Grabenisolierungen oder Kontaktlöcher. Eine Bearbeitung des Halbleiterkörpers an der ersten Oberfläche kann ferner beispielsweise ein Schneiden des Halbleiterkörpers in Halbleiterdies einschließen.Referring to 1 Process feature S110 includes processing of the semiconductor body at the first surface. Processing of the semiconductor body at the first surface may include processes for forming doped semiconductor regions, for example masked or unmasked doping processes, for example ion implantation and/or diffusion processes for forming body regions, source regions, highly doped body contact regions, channel implantation regions of transistors such as IGBTs, anode or cathode regions of diodes, edge termination structures such as a variation of lateral doping (VLD) regions or Junction Termination Extension (JTE) regions, protection rings, channel stop devices. Processing of the semiconductor body at the first surface may also include processes to form insulating regions, such as thermal oxidation processes, thermal nitriding processes, dielectric layer deposition processes such as chemical vapor deposition (CVD), low pressure chemical vapor deposition (LPCVD), plasma enhanced chemical vapor deposition (PECVD), atmospheric pressure chemical vapor deposition (APCVD), subatmospheric pressure chemical vapor deposition (SACVD), and chemical gas phase deposition from a high-density plasma (HDPD-CVD). Exemplary insulating regions are gate insulating layers, e.g. thermal oxides or nitrides or high-k and low-k dielectrics, field insulating layers, e.g. field oxide layers, interlayer insulating layers, e.g. deposited oxides such as tetraethylorthosilicate glass (TEOS), borophosphorus silicate glass (BPSG), borosilicate glass (BSG), phosphorus silicate glass (PSG), device isolation layers, e.g. local oxidation of silicon (LOCOS) or trench insulation ments. Processing of the semiconductor body at the first surface may further include processes for forming conductive regions, for example physical vapor deposition (PVD) of materials such as metals and metal compounds, chemical vapor deposition (CVD) of materials such as doped polycrystalline silicon or tungsten, and electrochemical deposition (ECD) of materials such as copper. Exemplary conductive regions are gate electrodes, wiring level traces, bond pads, vias, and contacts. Processing of the semiconductor body at the first surface may further include processes to remove material from the first surface, for example etching processes or abrasive mechanical processing such as grinding or polishing and chemical mechanical polishing (CMP). Exemplary structures resulting from material removal are trenches, eg gate trenches or field trenches, or trench isolations or contact holes. Processing the semiconductor body at the first surface may further include, for example, cutting the semiconductor body into semiconductor dies.

Bezug nehmend auf 1 umfasst Prozessmerkmal S120 ein Reduzieren einer Dicke des Halbleiterkörpers durch Abdünnen des Halbleiterkörpers an einer der ersten Oberfläche gegenüberliegenden zweiten Oberfläche. Ein Abdünnen des Halbleiterkörpers kann zum Beispiel vor Erreichen des ersten Teils des Halbleiterkörpers, beim ersten Teil oder nach Erreichen des ersten Teils beendet werden. In einer oder mehreren Ausführungsformen wird der Halbleiterkörper durch einen an der ersten Oberfläche angebrachten Träger mechanisch gestützt. Material des Halbleiterkörpers kann durch chemische Prozesse, zum Beispiel durch Ätzen wie etwa Trocken- oder Nassätzen, mechanische Prozesse, z.B. eine abrasive mechanische Bearbeitung wie etwa Schleifen oder Polieren und chemisch-mechanische Prozesse wie etwa ein chemisch-mechanisches Polieren (CMP) entfernt werden. In einer oder mehreren Ausführungsformen kann eine Kombination von mehr als einem Prozess zum Entfernen von Material des Halbleiterkörpers genutzt werden, zum Beispiel ein erster Prozess mit einer größeren Materialentfernungsrate als ein dem ersten Prozess folgender zweiter Prozess. Dies kann beispielsweise eine Feineinstellung der Ziel-Waferdicke ermöglichen. Der Prozess zum Entfernen von Material des Halbleitersubstrats von der zweiten Oberfläche kann auch den sogenannten TAIKO-Prozess einschließen. Der TAIKO-Prozess ist ein Waferabdünnprozess, in welchem während des Abdünnprozesses ein äußerer Stützring entlang dem Rand des Wafers nicht abgedünnt wird. Der äußere Stützring kann eine verbesserte Handhabung dünner Wafer während einer nachfolgenden Bearbeitung liefern. Beispielsweise können Wafer, die unter Verwendung des TAIKO-Prozesses abgedünnt werden, typischerweise ihre Steifigkeit beibehalten, ohne an einem zusätzlichen Träger angebracht zu sein.Referring to 1 Process feature S120 includes reducing a thickness of the semiconductor body by thinning the semiconductor body at a second surface opposite the first surface. A thinning of the semiconductor body can be ended, for example, before the first part of the semiconductor body is reached, at the first part or after the first part is reached. In one or more embodiments, the semiconductor body is mechanically supported by a carrier attached to the first surface. Material of the semiconductor body can be removed by chemical processes, for example etching such as dry or wet etching, mechanical processes, eg abrasive mechanical processing such as grinding or polishing, and chemical mechanical processes such as chemical mechanical polishing (CMP). In one or more embodiments, a combination of more than one process may be used to remove material from the semiconductor body, for example a first process having a greater rate of material removal than a second process following the first process. This can, for example, allow fine adjustment of the target wafer thickness. The process for removing material of the semiconductor substrate from the second surface can also include the so-called TAIKO process. The TAIKO process is a wafer thinning process in which an outer support ring along the edge of the wafer is not thinned during the thinning process. The outer support ring can provide improved handling of thin wafers deliver for subsequent processing. For example, wafers thinned using the TAIKO process can typically maintain their rigidity without being attached to an additional carrier.

Bezug nehmend auf 1 umfasst Prozessmerkmal S130 ein Ausbilden einer Feldstoppzone in dem Halbleiterkörper durch Protonenimplantationen durch die zweite Oberfläche und Ausheilen des Halbleiterkörpers, wobei die Feldstoppzone zumindest teilweise oder sogar ganz im ersten Teil des CZ-Halbleiterkörpers ausgebildet wird. Im ersten Teil ist eine Sauerstoffkonzentration verglichen mit einem zentralen Teil des Halbleiterkörpers verringert, wo eine Sauerstoffkonzentration beispielsweise von 2 × 1017 cm-3 bis 5 × 1017 cm-3 oder von 2,2 × 1017 cm-3 bis 3,5 × 1017 cm-3 reichen kann. In einer oder mehreren Ausführungsformen können Ausheiltemperaturen in einem Bereich von 300 °C bis 500 °C oder in einem Bereich 350 °C bis 450 °C oder in einem Bereich 360 °C bis 440 °C oder sogar in einem Bereich von 380 °C bis 420 °C festgelegt werden. In einer oder mehreren Ausführungsformen kann ein Ausheilen für einen Zeitraum zwischen 10 Minuten und 10 Stunden oder einen Zeitraum zwischen 20 Minuten und 5 Stunden oder für einen Zeitraum zwischen 30 Minuten bis 2 Stunden ausgeführt werden. Während des Ausheilprozesses tritt eine Komplexbildung auf, zum Beispiel eine Ausbildung von Wasserstoff-korrelierten Donatoren (engl. hydrogen related donors) durch Protonen und Kristalldefekten wie etwa Leerstellen, die durch eine Protonenbestrahlung hervorgerufen werden. Eine typische Profilform der Profile von Wasserstoff-korrelierten Donatoren ist eng korreliert mit einem anfänglichen Schädigungsprofil der strahlungsinduzierten Gitterdefekte. Die Profile zeigen daher typischerweise einen ausgedehnten durchdrungenen Bereich mit einer annähernd konstanten Konzentration, gefolgt von einer ausgeprägten Spitze, d.h. einer Spitze am Bereichsende nahe dem Ende der Reichweite der Protonen. Dotierungsprofile von Protonenimplantationen bei verschiedenen Implantationsenergien können überlagert werden und ein Dotierungsprofil zur Folge haben, das eine Vielzahl von Dotierungsspitzen zeigt. In einer oder mehreren Ausführungsformen kann eine Anzahl von Dotierungsspitzen in der Feldstoppzone/eine Anzahl von Protonenimplantationen bei verschiedenen Ionenimplantationsenergien zum Beispiel von 2 bis 10 oder von 3 bis 8 reichen. Eine Dotierungskonzentration der Dotierungsspitzen kann zum Beispiel mit zunehmender Ionenimplantationsenergie abnehmen. Mit anderen Worten kann eine Dotierungskonzentration der Dotierungsspitzen mit zunehmender Distanz der Spitzendotierung von der zweiten Oberfläche abnehmen. In einer oder mehreren Ausführungsformen kann eine Dosis einer Protonenimplantation mit zunehmender Protonenimplantationsenergie abnehmen, was somit zu einer Abnahme einer Dotierungskonzentration mit zunehmender Tiefe der Dotierungsspitzen führt. In einer oder mehreren Ausführungsformen erfüllen zum Beispiel die Protonenimplantationen I2 i (Ei, Φi) , i=1...n, 10>n>1, wobei Ei die i-te Protonenimplantationsenergie ist, Φi die i-te Protonenimplantationsdosis ist, zum Beispiel Ei>Ei+1, Φ1<Φi+1.Referring to 1 Process feature S130 includes forming a field stop zone in the semiconductor body by proton implantations through the second surface and annealing the semiconductor body, wherein the field stop zone is formed at least partially or even entirely in the first part of the CZ semiconductor body. In the first part, an oxygen concentration is reduced compared to a central part of the semiconductor body, where an oxygen concentration can range, for example, from 2×10 17 cm -3 to 5×10 17 cm -3 or from 2.2×10 17 cm -3 to 3.5×10 17 cm -3 . In one or more embodiments, annealing temperatures may be specified in a range of 300°C to 500°C, or in a range of 350°C to 450°C, or in a range of 360°C to 440°C, or even in a range of 380°C to 420°C. In one or more embodiments, an anneal may be performed for between 10 minutes and 10 hours, or between 20 minutes and 5 hours, or between 30 minutes and 2 hours. Complex formation occurs during the annealing process, for example formation of hydrogen related donors by protons and crystal defects such as vacancies caused by proton irradiation. A typical profile shape of hydrogen-correlated donor profiles is closely correlated with an initial damage profile of the radiation-induced lattice defects. The profiles therefore typically show an extended permeated region with an approximately constant concentration, followed by a pronounced peak, ie a peak at the end of the range near the end of the range of the protons. Doping profiles from proton implantations at different implantation energies can be superimposed and result in a doping profile that shows a multitude of doping peaks. In one or more embodiments, a number of doping peaks in the field stop region/a number of proton implantations at different ion implantation energies may range from 2 to 10 or from 3 to 8, for example. For example, a doping concentration of the doping peaks may decrease with increasing ion implantation energy. In other words, a doping concentration of the doping tips can decrease as the distance of the tip doping from the second surface increases. In one or more embodiments, a dose of proton implantation may decrease with increasing proton implantation energy, thus resulting in a decrease in doping concentration with increasing depth of the doping peaks. For example, in one or more embodiments, the proton implantations satisfy I 2 i (E i , Φ i ), i=1...n, 10>n>1, where E i is the ith proton implantation energy, Φ i is the ith proton implantation dose, for example E i >E i+1 , Φ 1 <Φ i+1 .

Bezug nehmend auf 1 ist in einer oder mehreren Ausführungsformen der CZ-Halbleiterkörper ein magnetischer CZ-(MCZ-)Siliziumhalbleiterkörper wie etwa ein MCZ-Siliziumwafer.Referring to 1 In one or more embodiments, the CZ semiconductor body is a magnetic CZ (MCZ) silicon semiconductor body, such as an MCZ silicon wafer.

Bezug nehmend auf 1 wird in einer oder mehreren Ausführungsformen die Dicke des Halbleiterkörpers auf eine Zieldicke in einem Bereich von 20 µm bis 300 µm oder von 30 µm bis 200 µm oder von 50 µm bis 150 µm reduziert. Die Zieldicke kann beispielsweise in Abhängigkeit von einer Ziel-Spannungsklasse einer vertikalen Halbleiter-Leistungsvorrichtung gewählt werden. In einer oder mehreren Ausführungsformen ist die Zieldicke dafür eingerichtet, eine Driftzone und eine Feldstoppzone eines vertikalen Leistungs-IGBT oder einer vertikalen Leistungsdiode mit einem maximalen Nenn-Laststrom von mehr 1 A und einer Nenn-Durchbruchsspannung von Lastanschluss zu Lastanschluss zu realisieren, die größer als 300 V oder größer als 400 V oder größer als 600 V oder größer als 650 V oder größer als 900 V oder größer als 1000 V oder größer als 1200 V oder größer als 1600 V oder größer als 1700 V ist.Referring to 1 In one or more embodiments, the thickness of the semiconductor body is reduced to a target thickness in a range from 20 μm to 300 μm or from 30 μm to 200 μm or from 50 μm to 150 μm. The target thickness can be selected depending on a target voltage class of a vertical semiconductor power device, for example. In one or more embodiments, the target thickness is designed to realize a drift zone and a field stop zone of a vertical power IGBT or a vertical power diode with a maximum rated load current greater than 1 A and a rated breakdown voltage from load terminal to load terminal that is greater than 300 V, or greater than 400 V, or greater than 600 V, or greater than 650 V, or greater than 900 V, or greater than 1000 V, or greater than 1200 V or greater than 1600V or greater than 1700V.

Bezug nehmend auf 1 umfasst die thermische Behandlung ein Einstellen einer Temperatur in einer Anlage zur thermischen Behandlung in einem Temperaturbereich von 1000 °C bis 1300 °C oder von 1100 °C bis 1200 °C. Die thermische Behandlung kann für einen Zeitraum von 5 Stunden bis 300 Stunden oder von 15 Stunden bis 150 Stunden oder von 25 Stunden bis 100 Stunden ausgeführt werden. Eine Wärmebilanz der thermischen Behandlung hängt beispielsweise von der Temperatur und der Dauer der thermischen Behandlung ab und kann in Abhängigkeit von einer vertikalen Distanz zwischen der ersten Oberfläche und einer tiefsten Dotierungsspitze, zum Beispiel einer Spitze am Ende der Reichweite der Feldstoppzone, festgelegt werden. Die tiefste Dotierungsspitze kann zum Beispiel die Dotierungsspitze sein, die eine größte vertikale Distanz von der zweiten Oberfläche des Halbleiterkörpers aufweist.Referring to 1 the thermal treatment includes setting a temperature in a plant for thermal treatment in a temperature range from 1000 °C to 1300 °C or from 1100 °C to 1200 °C. The thermal treatment can be carried out for a period of from 5 hours to 300 hours, or from 15 hours to 150 hours, or from 25 hours to 100 hours. A thermal balance of the thermal treatment depends, for example, on the temperature and the duration of the thermal treatment and can be determined depending on a vertical distance between the first surface and a deepest doping peak, for example a peak at the end of the reach of the field stop zone. For example, the deepest doping peak may be the doping peak that has the greatest vertical distance from the second surface of the semiconductor body.

Bezug nehmend auf 1 wird in einer oder mehreren Ausführungsformen im Verlauf der Bearbeitung des Halbleiterwafers an der ersten Oberfläche die thermische Behandlung zumindest teilweise vor einem oder vor beliebigen Ionenimplantationsprozessen ausgeführt. Folglich kann eine minimale Abnahme der Sauerstoffkonzentration im ersten Teil ungeachtet einer Wärmebilanz eingestellt werden, die während einer anschließenden Bearbeitung des Halbleiterkörpers, zum Beispiel während eines Ausheilens von Implantationsschädigungen im Gitter des Halbleiterkörpers, folgen kann.Referring to 1 in one or more embodiments, during the processing of the semiconductor wafer at the first surface, the thermal treatment is performed at least partially before any or any ion implantation processes. Consequently, a minimal decrease in oxygen concentration in the first part be adjusted regardless of a heat balance that may follow during subsequent processing of the semiconductor body, for example during annealing of implantation damage in the lattice of the semiconductor body.

Bezug nehmend auf 1 ist in einer oder mehreren Ausführungsformen ein Umgebungsgas während zumindest eines Teils der thermischen Behandlung inert oder enthält einen Sauerstoffpegel von weniger als 10 % oder sogar weniger als 5 %. Eine Zusammensetzung der Umgebung während der thermischen Behandlung kann zum Beispiel über Gaszufuhreinheiten einer Kammer eines Ofens eingestellt und gesteuert werden. Die thermische Behandlung in der inerten oder nahezu inerten Umgebung kann beispielsweise am Beginn der Bearbeitung des Halbleiterkörpers an der ersten Oberfläche ausgeführt werden. In einer oder mehreren anderen Ausführungsformen enthält eine Umgebung während zumindest eines Teils der thermischen Behandlung Wasserstoff, zum Beispiel eine N2-Umgebung, die beispielsweise 2 % (Vol.-%) bis 20 % (Vol.-%) oder 3 % bis 10 % H2 enthält. Wasserstoff kann auch durch eine Protonenimplantation unter Verwendung von beispielsweise Implantationsenergien im Bereich zwischen 10 keV und 10 MeV oder zwischen 100 keV und 5 MeV oder zwischen 200 keV und 4 MeV in den Halbleiterkörper eingeführt werden. Eine Einführung von Wasserstoff kann beispielsweise eine Ausdiffusion von Sauerstoff unterstützen.Referring to 1 in one or more embodiments, an ambient gas is inert during at least part of the thermal treatment or contains an oxygen level of less than 10% or even less than 5%. A composition of the environment during the thermal treatment can be set and controlled, for example, via gas supply units of a chamber of a furnace. The thermal treatment in the inert or almost inert environment can be carried out, for example, at the beginning of the processing of the semiconductor body on the first surface. In one or more other embodiments, an environment contains hydrogen during at least part of the thermal treatment, for example an N 2 environment containing, for example, 2% (vol %) to 20% (vol %) or 3% to 10% H 2 . Hydrogen can also be introduced into the semiconductor body by a proton implantation using, for example, implantation energies in the range between 10 keV and 10 MeV or between 100 keV and 5 MeV or between 200 keV and 4 MeV. An introduction of hydrogen can, for example, support an outdiffusion of oxygen.

Bezug nehmend auf 1 umfasst in einer oder mehreren Ausführungsform das Verfahren 1000 ferner ein Abscheiden einer Oxidschicht auf der ersten Oberfläche des Halbleiterkörpers vor der thermischen Behandlung. Die Oxidschicht kann zum Beispiel durch einen Prozess einer chemischen Gasphasenabscheidung (CVD) abgeschieden werden. Die maximale Temperatur während der Abscheidung der Oxidschicht ist z.B. geringer als 1120 °C oder sogar geringer als 1050 °C oder gar geringer als 1000 °C. Die Oxidschicht kann ermöglichen, eine Ausdiffusion von Phosphor während der thermischen Behandlung zu unterdrücken oder ihr entgegenzuwirken, wodurch eine elektrische Leistungsfähigkeit der Ziel-Phosphordotierung zum Beispiel in Randabschlussgebieten aufrechterhalten wird. Wenn eine Oxidschichtausbildung an der ersten Oberfläche weggelassen wird, kann eine Phosphorkonzentration in Richtung der ersten Oberfläche abnehmen, wodurch die elektrischen Parameter von Vorrichtungen, die auf der ersten Oberfläche gebildet werden, zum Beispiel Schwellenspannungen von Transistoren oder Durchbruchspannungen von Randabschlussstrukturen, beeinflusst werden. Die Steigerung der Durchbruchspannung durch solch ein Dotierungsprofil, das in Richtung der ersten Oberfläche abnimmt, kann zum Beispiel eine verbesserte Unempfindlichkeit gegen kosmische Strahlung oder eine Reduzierung der erforderlichen Vorrichtungsdicke ermöglichen. Da verglichen mit Phosphor die Diffusionskonstante von Sauerstoff in Silizium bei 1200 °C um etwa einen Faktor 300 höher ist, erstreckt sich das Gebiet, wo eine wesentliche Ausdiffusion von Phosphor stattfindet, zum Beispiel in eine Tiefe von etwa 8 Mikrometer für eine Sauerstoffausdiffusionszone mit einer vertikalen Ausdehnung von 120 Mikrometer, was ausreichend ist, um ein verbessertes Sperrvermögen der Vorrichtung zu erhalten.Referring to 1 In one or more embodiments, the method 1000 further comprises depositing an oxide layer on the first surface of the semiconductor body prior to the thermal treatment. The oxide layer may be deposited, for example, by a chemical vapor deposition (CVD) process. The maximum temperature during the deposition of the oxide layer is, for example, less than 1120°C or even less than 1050°C or even less than 1000°C. The oxide layer may allow to suppress or counteract out-diffusion of phosphorus during the thermal treatment, thereby maintaining electrical performance of the target phosphorus doping, for example in edge termination regions. If an oxide layer formation on the first surface is omitted, a phosphorus concentration can decrease towards the first surface, thereby affecting the electrical parameters of devices formed on the first surface, for example threshold voltages of transistors or breakdown voltages of edge termination structures. Increasing the breakdown voltage by such a doping profile decreasing towards the first surface may allow for improved cosmic ray immunity or a reduction in required device thickness, for example. Since, compared to phosphorus, the diffusion constant of oxygen in silicon is about a factor of 300 higher at 1200°C, the region where substantial outdiffusion of phosphorus occurs extends, for example, to a depth of about 8 microns for an oxygen outdiffusion zone with a vertical extent of 120 microns, which is sufficient to obtain improved blocking capability of the device.

Die Oxidschicht kann beispielsweise vor oder während einer Bearbeitung des Halbleiterkörpers an der ersten Oberfläche vollständig oder teilweise entfernt werden.The oxide layer can be completely or partially removed, for example, before or during processing of the semiconductor body on the first surface.

Bezug nehmend auf 1 ist in einer oder mehreren Ausführungsformen die thermische Behandlung zumindest ein Teil der Bearbeitung der Halbleitervorrichtung an der ersten Oberfläche.Referring to 1 in one or more embodiments, the thermal treatment is at least part of the processing of the semiconductor device at the first surface.

Bezug nehmend auf 1 umfasst in einer oder mehreren Ausführungsformen die thermische Behandlung einen thermischen Oxidationsprozess an der ersten Oberfläche des CZ-Halbleiterkörpers bei Temperaturen unterhalb von 1120 °C. Dies ermöglicht es, eine Sauerstoff-Feststoff-Löslichkeitsgrenze in einem Siliziumhalbleiterkörper kleiner als zum Beispiel 2,2 × 1017 cm-3 zu halten.Referring to 1 In one or more embodiments, the thermal treatment comprises a thermal oxidation process on the first surface of the CZ semiconductor body at temperatures below 1120°C. This makes it possible to keep an oxygen-solid solubility limit in a silicon semiconductor body smaller than 2.2×10 17 cm -3 , for example.

Bezug nehmend auf 1 wird in einer oder mehreren Ausführungsformen eine Wärmebilanz im Verlauf der thermischen Bearbeitung bestimmt, um eine Abnahme der Sauerstoffkonzentration in dem ersten Teil eines CZ-Halbleiterkörpers zwischen einem maximalen Wert bis zu einem minimalen Wert in einem Bereich von 1 % bis 95 % des maximalen Werts einzustellen. Der maximale Wert kann beispielsweise einer maximalen Sauerstoffkonzentration in einem zentralen Teil des Halbleiterkörpers entsprechen oder kleiner als eine solche sein. Desgleichen kann die Wärmebilanz ferner im Verlauf der thermischen Bearbeitung bestimmt werden, um eine Abnahme der Kohlenstoffkonzentration im ersten Teil eines CZ-Halbleiterkörpers zwischen einem maximalen Wert bis zu einem minimalen Wert in einem Bereich von 20 % bis 95 % des maximalen Werts einzustellen. In zumindest einem Teil des Halbleiterkörpers, beispielsweise im ersten Teil, kann die Konzentration von Kohlenstoff auf weniger als 5 × 1015 cm-3 eingestellt werden. Dies ermöglicht es, eine unerwünschte Dotierung basierend auf Sauerstoffkomplexen, zum Beispiel eine Störung einer Dotierung durch CiOiHn-Komplexe in dem ersten Teil, wo funktionale Halbleitergebiete, zum Beispiel eine Feldstoppzone mit einer Vielzahl von Dotierungsspitzen, die durch Protonenimplantation und Ausheilen eingerichtet werden, gelegen sind, zu unterdrücken oder zu reduzieren. In einer oder mehreren Ausführungsform ist eine durchschnittliche Konzentration sauerstoffbasierter Donatorkomplexe entlang einer vertikalen Ausdehnung der Feldstoppzone größer als eine durchschnittliche Konzentration der sauerstoffbasierten Donatorkomplexe entlang einer vertikalen Ausdehnung von der ersten Oberfläche zur Feldstoppzone und nimmt innerhalb der Feldstoppzone in einer Richtung zu der Seite zu, wo der Feldstopp implementiert ist. Dies ermöglicht es, eine Welligkeit eines Profils einer Dotierungskonzentration der Feldstoppzone zu glätten (insbesondere durch eine Erhöhung des Dotierungspegels in dem Gebiet der Dotierungsminima in der Feldstoppzone, wobei diese relative Zunahme sich in Richtung der rückseitigen Oberfläche des Wafers erhöht), während eine unerwünschte Dotierung basierend auf Sauerstoffkomplexen, zum Beispiel eine Störung einer Dotierung durch CiOiHn-Komplexe in funktionalen Halbleitergebieten, zum Beispiel dem Driftzonengebiet oder dotierten Wannen wie etwa Bodygebieten oder Gebieten zur Einstellung von Schwellenspannungen nahe der ersten Oberfläche, reduziert wird.Referring to 1 in one or more embodiments, a heat balance is determined during thermal processing to adjust a decrease in oxygen concentration in the first portion of a CZ semiconductor body from a maximum value to a minimum value in a range of 1% to 95% of the maximum value. The maximum value can, for example, correspond to or be smaller than a maximum oxygen concentration in a central part of the semiconductor body. Likewise, the heat balance can be further determined in the course of thermal processing to adjust a decrease in carbon concentration in the first part of a CZ semiconductor body from a maximum value to a minimum value in a range of 20% to 95% of the maximum value. In at least one part of the semiconductor body, for example in the first part, the concentration of carbon can be set to less than 5×10 15 cm −3 . This makes it possible to suppress or reduce undesired doping based on oxygen complexes, for example interference of doping by C i O i H n complexes in the first part where functional semiconductor regions, for example a field stop zone with a large number of doping spikes established by proton implantation and annealing, are located. In one or more versions ment form, an average concentration of oxygen-based donor complexes along a vertical extent of the field stop zone is greater than an average concentration of the oxygen-based donor complexes along a vertical extent from the first surface to the field stop zone and increases within the field stop zone in a direction toward the side where the field stop is implemented. This makes it possible to smooth a ripple of a profile of a doping concentration of the field stop zone (particularly by increasing the doping level in the region of doping minima in the field stop zone, this relative increase increasing towards the back surface of the wafer), while undesired doping based on oxygen complexes, for example a disturbance of doping by C i O i H n complexes in functional semiconductor regions, for example the drift zone region or doped wells such as body regions or regions for adjustment of threshold voltages near the first surface is reduced.

Bezug nehmend auf 1 umfasst in einer oder mehreren Ausführungsformen die Feldstoppzone eine Vielzahl von Dotierungsspitzen in verschiedenen vertikalen Distanzen von der zweiten Oberfläche. Eine Sauerstoffkonzentration bei einer ersten Dotierungsspitze in einer größten vertikalen Distanz von der zweiten Oberfläche unter der Vielzahl von Dotierungsspitzen der Feldstoppzone kann zumindest 2 % oder zumindest 5 % oder zumindest 10 % oder zumindest 25 % niedriger als die Sauerstoffkonzentration einer zweiten Dotierungsspitze in einer kürzesten vertikalen Distanz von der zweiten Oberfläche unter der Vielzahl von Dotierungsspitzen der Feldstoppzone (oder zu und von der Feldstoppzone in Richtung der zweiten Oberfläche) eingestellt sein. Mit anderen Worten ist eine Sauerstoffkonzentration bei der Dotierungsspitze mit der größten vertikalen Distanz von der zweiten Oberfläche unter den Dotierungsspitzen der Feldstoppzone geringer als 98 % oder geringer als 95 % oder geringer als 90 % oder geringer als 75 % der Sauerstoffkonzentration bei der Dotierungsspitze mit der kleinsten vertikalen Distanz von der zweiten Oberfläche unter den Dotierungsspitzen der Feldstoppzone. Wieder kann beispielsweise eine unerwünschte Dotierung basierend auf Sauerstoffkomplexen auf einen Pegel reduziert werden, der bezüglich Dotierungsfluktuationen einer Dotierungsspitze mit einer größten vertikalen Distanz von der zweiten Oberfläche unter den Dotierungsspitzen der Feldstoppzone, zum Beispiel bezüglich Dotierungsfluktuationen der Dotierungsspitze und eines benachbarten Dotierungsminimums, die die kleinsten Dotierungskonzentrationen unter den Maxima und Minima eines Dotierungskonzentrationsprofils in der Feldstoppzone zeigen, akzeptabel ist.Referring to 1 in one or more embodiments, the field stop zone comprises a plurality of doping spikes at different vertical distances from the second surface. An oxygen concentration at a first doping peak at a greatest vertical distance from the second surface among the plurality of field stop zone doping peaks may be at least 2%, or at least 5%, or at least 10%, or at least 25% lower than the oxygen concentration of a second doping peak at a shortest vertical distance from the second surface among the plurality of field stop zone doping peaks (or to and from the field stop zone towards the second surface). In other words, an oxygen concentration at the doping tip with the greatest vertical distance from the second surface below the doping tips of the field stop zone is less than 98%, or less than 95%, or less than 90%, or less than 75% of the oxygen concentration at the doping tip with the smallest vertical distance from the second surface among the doping tips of the field stop zone. Again, for example, undesired doping based on oxygen complexes can be reduced to a level that is acceptable with respect to doping fluctuations of a doping peak with a greatest vertical distance from the second surface below the doping peaks of the field stop region, for example with respect to doping fluctuations of the doping peak and an adjacent doping valley showing the smallest doping concentrations among the maxima and minima of a doping concentration profile in the field stop region.

In einer oder mehreren Ausführungsformen wird eine Dotierungskonzentration der Dotierungsspitze mit einer größten vertikalen Distanz von der zweiten Oberfläche in einem Bereich von 2 × 1013 cm-3 bis 1 × 1015 cm-3 oder in einem Bereich von 5 × 1013 cm-3 bis 5 × 1014 cm-3 eingestellt. In einer oder mehreren Ausführungsformen können eine Protonenimplantationsenergie und eine Protonenimplantationsdosis zum Ausbilden der Dotierungsspitze unter den Spitzen der Feldstoppzone, die die größte Distanz zur zweiten Oberfläche aufweist, beispielsweise von 1600 keV bis 400 keV und von 2 × 1012 cm-2 bis 2 × 1014 cm-2 oder von 5 × 1012 cm-2 bis 5 × 1013 cm-2 reichen. In einer oder mehreren Ausführungsformen kann eine vertikale Distanz zwischen der Dotierungsspitze unter den Dotierungsspitzen der Feldstoppzone, die eine größte vertikale Distanz von der zweiten Oberfläche aufweist, und der Dotierungsspitze unter den Dotierungsspitzen der Feldstoppzone, die eine kleinste vertikale Distanz von der zweiten Oberfläche aufweist, beispielsweise von 3 µm bis 45 µm oder von 5 µm bis 25 µm reichen. Somit kann ein glattes Dotierungskonzentrationsprofil in der Feldstoppzone infolge einer tolerierbaren unerwünschten Störung eines Ziel-Dotierungsprofils durch sauerstoffbasierte Dotierungskomplexe eingerichtet werden, wodurch beispielsweise ein sanfterer Abschaltprozess von Halbleiter-Leistungsvorrichtungen ermöglicht wird.In one or more embodiments, a doping concentration of the doping peak having a greatest vertical distance from the second surface is set in a range from 2×10 13 cm -3 to 1×10 15 cm -3 or in a range from 5×10 13 cm -3 to 5×10 14 cm -3 . In one or more embodiments, a proton implantation energy and a proton implantation dose for forming the doping peak under the peaks of the field stop zone having the greatest distance to the second surface can range, for example from 1600 keV to 400 keV and from 2×10 12 cm -2 to 2×10 14 cm -2 or from 5×10 12 cm -2 to 5×10 13 cm -2 . In one or more embodiments, a vertical distance between the doping peak among the doping peaks of the field stop zone that has a greatest vertical distance from the second surface and the doping peak among the doping peaks of the field stop zone that has a smallest vertical distance from the second surface can range, for example, from 3 μm to 45 μm or from 5 μm to 25 μm. Thus, a smooth dopant concentration profile can be established in the field stop zone due to tolerable undesired perturbation of a target dopant profile by oxygen-based dopant complexes, thereby enabling a smoother turn-off process of semiconductor power devices, for example.

In einer oder mehreren Ausführungsformen ist die Halbleitervorrichtung eine vertikale Leistungs-Halbleitervorrichtung, und das Verfahren umfasst ferner ein Ausbilden eines ersten Lastanschlusskontakts, der mit der ersten Oberfläche des Halbleiterkörpers elektrisch verbunden ist, und ein Ausbilden eines zweiten Lastanschlusskontakts, der mit der zweiten Oberfläche des Halbleiterkörpers elektrisch verbunden ist. Der erste Lastanschlusskontakt kann beispielsweise Kontaktstecker oder Kontaktleitungen, Metallverdrahtungsleitungen und Kontaktflächen oder Kontaktpads umfassen. Der erste Lastanschlusskontakt kann Teil eines Verdrahtungsgebiets sein, das an die erste Oberfläche des Halbleiterkörpers grenzt. Das Verdrahtungsgebiet kann eine, zwei, drei oder sogar mehr Verdrahtungs- oder Metallebenen umfassen. In einer oder mehreren Ausführungsformen ist eine äußerste Verdrahtungsebene eine Leistungsmetallisierung, zum Beispiel eine Kupferschicht mit einer Dicke von mehr als 5 µm oder mehr als 10 µm oder sogar mehr als 15 µm. Der erste Lastanschlusskontakt kann beispielsweise ein Anodenkontakt sein, der mit einem Anodengebiet einer Leistungsdiode elektrisch verbunden ist, oder ein Sourcekontakt, der mit Source/Bodygebieten von Zellen mit Bipolartransistoren mit isoliertem Gate (IGBT-Zellen) oder Zellen mit Feldeffekttransistoren mit isoliertem Gate (IGFET-Zellen) elektrisch verbunden ist. Der zweite Lastanschlusskontakt kann beispielsweise Kontaktstecker oder Kontaktleitungen, Metallverdrahtungsleitungen und Kontaktflächen oder Kontaktpads umfassen. Der zweite Lastanschlusskontakt kann Teil eines Verdrahtungsgebiets sein, das an die zweite Oberfläche des Halbleiterkörpers grenzt. Das Verdrahtungsgebiet kann eine, zwei, drei oder sogar mehr Verdrahtungs- oder Metallebenen umfassen. In einer oder mehreren Ausführungsformen ist eine äußerste Verdrahtungsebene eine Leistungsmetallisierung, zum Beispiel eine Kupferschicht mit einer Dicke von mehr als 5 µm oder mehr als 10 µm oder sogar mehr als 15 µm. Der zweite Lastanschlusskontakt kann zum Beispiel ein Kathodenkontakt sein, der mit einem Kathodengebiet einer Leistungsdiode elektrisch verbunden ist, oder ein rückseitiger Emitterkontakt, der mit einem rückseitigen Emittergebiet von Zellen mit Bipolartransistoren mit isoliertem Gate (IGBT-Zellen) elektrisch verbunden ist, oder ein Drainkontakt, der mit einem Draingebiet von Zellen von Feldeffekttransistoren mit isoliertem Gate (IGFET-Zellen) wie etwa Leistungs-Metalloxid-Halbleiter-Feldeffekttransistoren (Leistungs-MOSFETs), elektrisch verbunden ist.In one or more embodiments, the semiconductor device is a vertical power semiconductor device, and the method further comprises forming a first load terminal contact electrically connected to the first surface of the semiconductor body and forming a second load terminal contact electrically connected to the second surface of the semiconductor body. The first load terminal contact may include, for example, contact plugs or contact lines, metal wiring lines, and contact surfaces or contact pads. The first load terminal contact may be part of a wiring region that borders the first surface of the semiconductor body. The wiring area may include one, two, three or even more levels of wiring or metal. In one or more embodiments, an outermost wiring level is a power metallization, for example a copper layer with a thickness of more than 5 μm or more than 10 μm or even more than 15 μm. The first load terminal contact may be, for example, an anode contact electrically connected to an anode region of a power diode, or a source contact electrically connected to source/body regions of insulated gate bipolar transistor (IGBT) cells or insulated gate field effect transistor (IGFET) cells. The second load connection contact can, for example, contact plugs or contact lines, metal wiring lines, and contact pads. The second load terminal contact may be part of a wiring region that borders the second surface of the semiconductor body. The wiring area may include one, two, three or even more levels of wiring or metal. In one or more embodiments, an outermost wiring level is a power metallization, for example a copper layer with a thickness of more than 5 μm or more than 10 μm or even more than 15 μm. The second load terminal contact may be, for example, a cathode contact that is electrically connected to a cathode region of a power diode, or a back emitter contact that is electrically connected to a back emitter region of insulated gate bipolar transistor (IGBT) cells, or a drain contact that is electrically connected to a drain region of insulated gate field effect transistor (IGFET) cells, such as power metal-oxide semiconductor field effect transistors (power MOSFETs).

Das oben beschriebene Verfahren 1000 ermöglicht ein Entfernen unerwünschter Dotierstoffe, zum Beispiel donatorartiger Komplexe wie etwa CiOiHn, aus dem Halbleiterkörper durch Ausdiffusion von Sauerstoff- und/oder Kohlenstoffverunreinigungen aus dem Halbleiterkörper. Dies erlaubt es, eine Dotierungskonzentration von funktionalen Halbleitergebieten wie etwa Feldstoppzonen im Halbleiterkörper präzise einzustellen.The method 1000 described above enables removal of undesired dopants, for example donor-type complexes such as C i O i H n , from the semiconductor body by out-diffusion of oxygen and/or carbon impurities from the semiconductor body. This allows a doping concentration of functional semiconductor regions such as field stop zones in the semiconductor body to be set precisely.

2A bis 2E sind Ansichten eines Halbleiterkörpers 100, um Beispiele von Prozessmerkmalen zum Herstellen einer Halbleitervorrichtung zu veranschaulichen. 2A until 2E 12 are views of a semiconductor body 100 to illustrate examples of process features for fabricating a semiconductor device.

Die Ansichten von 2A veranschaulichen ein Beispiel des Prozessmerkmals zum Reduzieren einer Konzentration von Sauerstoff in einem ersten Teil eines CZ-Halbleiterkörpers durch eine thermische Behandlung, wobei der erste Teil an eine erste Oberfläche des Halbleiterkörpers grenzt. Bezug nehmend auf die in 2A veranschaulichte linke Ansicht wird der Halbleiterkörper 100 einer thermischen Behandlung in einer Anlage 101 zur thermischen Behandlung, zum Beispiel einem Ofen, unterzogen. Weitere, unter Bezugnahme auf das in 1 veranschaulichte Prozessmerkmal S100 gelieferte Details gelten dementsprechend. Die thermische Behandlung bewirkt eine Reduzierung einer Sauerstoffkonzentration c in einem ersten Teil 102 des Halbleiterkörpers 100, der an eine erste Oberfläche 103 des Halbleiterkörpers 100 grenzt. Die Sauerstoffkonzentration kann durch Ausdiffusion von Sauerstoff aus dem Halbleiterkörper 100, zum Beispiel Ausdiffusion durch die erste und/oder zweite Oberfläche des Halbleiterkörpers 100, reduziert werden. Verschiedene Wärmebilanzen während der thermischen Behandlung können verschiedene Sauerstoffkonzentrationen entlang einer vertikalen Richtung senkrecht zur ersten Oberfläche 103 des Halbleiterkörpers 100 ergeben, wie durch beispielhafte Sauerstoffkonzentrationsprofile c1, c2 schematisch veranschaulicht ist. Eine mit dem Sauerstoffkonzentrationsprofil c2 verbundene Wärmebilanz kann größer als eine mit dem Sauerstoffkonzentrationsprofil c1 verbundene Wärmebilanz sein. Abgesehen von der Abnahme der Sauerstoffkonzentration in dem an die erste Oberfläche 103 grenzenden ersten Teil 102 kann eine ähnliche Abnahme der Sauerstoffkonzentration in einem zweiten Teil 104 des Halbleiterkörpers eingestellt werden, der an eine zweite Oberfläche 105 des Halbleiterkörpers 100 grenzt. Je nach Vorhandensein von Schichten mit einem Einfluss auf eine Ausdiffusion, zum Beispiel Sauerstoffschichten auf den ersten und/oder zweiten Oberflächen 103, 105, kann beispielsweise ein unterschiedliches Ausdiffusionsverhalten durch die ersten und zweiten Oberflächen 103, 105 verschiedene Abnahmen der Sauerstoffkonzentrationsprofile in Richtung der ersten bzw. zweiten Oberfläche zur Folge haben. In einer oder mehreren Ausführungsformen können die ersten und zweiten Teile 102, 104 verschmelzen, was zu einer Abnahme einer Sauerstoffkonzentration in einem zentralen Teil des Halbleiterkörpers führt. Eine Ausdiffusion von Kohlenstoff durch eine thermische Behandlung kann beispielsweise zu Profilen ähnlich c1, c2 führen, die in 2A veranschaulicht sind.The views of 2A 12 illustrate an example of the process feature for reducing a concentration of oxygen in a first portion of a CZ semiconductor body by a thermal treatment, the first portion abutting a first surface of the semiconductor body. Referring to the in 2A Illustrated left view, the semiconductor body 100 is subjected to a thermal treatment in a thermal treatment facility 101, for example a furnace. Further, with reference to the in 1 Illustrated process feature S100 details provided apply accordingly. The thermal treatment brings about a reduction in an oxygen concentration c in a first part 102 of the semiconductor body 100 which adjoins a first surface 103 of the semiconductor body 100 . The oxygen concentration can be reduced by outdiffusion of oxygen from the semiconductor body 100, for example outdiffusion through the first and/or second surface of the semiconductor body 100. FIG. Different heat balances during the thermal treatment can result in different oxygen concentrations along a vertical direction perpendicular to the first surface 103 of the semiconductor body 100, as schematically illustrated by exemplary oxygen concentration profiles c1, c2. A heat balance associated with oxygen concentration profile c2 may be greater than a heat balance associated with oxygen concentration profile c1. Apart from the decrease in the oxygen concentration in the first part 102 adjoining the first surface 103 , a similar decrease in the oxygen concentration can be set in a second part 104 of the semiconductor body, which adjoins a second surface 105 of the semiconductor body 100 . Depending on the presence of layers with an influence on outdiffusion, for example oxygen layers on the first and/or second surfaces 103, 105, a different outdiffusion behavior through the first and second surfaces 103, 105 can result in different decreases in the oxygen concentration profiles in the direction of the first or second surface. In one or more embodiments, the first and second portions 102, 104 may fuse, resulting in a decrease in oxygen concentration in a central portion of the semiconductor body. For example, out-diffusion of carbon by thermal treatment can lead to profiles similar to c1, c2, which are shown in 2A are illustrated.

Ein Vorhandensein oder Fehlen einer Oxidschicht auf der ersten Oberfläche während einer thermischen Behandlung ermöglicht es, ein Profil einer Phosphorkonzentration in Richtung der ersten Oberfläche einzustellen. Wenn die Oxidschicht weggelassen wird, kann eine erste Phosphorkonzentration cp1 in dem Halbleiterkörper in einer ersten vertikalen Distanz d1 von 1 µm zur ersten Oberfläche in einem ersten Bereich R1 von 10 % bis 50 % einer zweiten Phosphorkonzentration cp2 in dem Halbleiterkörper in einer zweiten vertikalen Distanz d2 von 10 µm zur ersten Oberfläche eingestellt werden. Die Oxidschicht kann eine Ausdiffusion von Phosphor behindern, und eine erste Phosphorkonzentration cp1' im Halbleiterkörper in einer ersten vertikalen Distanz d1 von 1 µm zur ersten Oberfläche kann in einem zweiten Bereich R2 von 95 % bis 100 % einer zweiten Phosphorkonzentration cp2 im Halbleiterkörper in einer zweiten vertikalen Distanz d2 von 10 µm zur ersten Oberfläche eingestellt werden.A presence or absence of an oxide layer on the first surface during a thermal treatment makes it possible to adjust a profile of a phosphorus concentration towards the first surface. If the oxide layer is omitted, a first phosphorus concentration cp1 in the semiconductor body at a first vertical distance d1 of 1 µm to the first surface can be set in a first region R1 of 10% to 50% of a second phosphorus concentration cp2 in the semiconductor body at a second vertical distance d2 of 10 µm to the first surface. The oxide layer can prevent out-diffusion of phosphorus, and a first phosphorus concentration cp1' in the semiconductor body at a first vertical distance d1 of 1 µm from the first surface can be adjusted in a second range R2 from 95% to 100% of a second phosphorus concentration cp2 in the semiconductor body at a second vertical distance d2 of 10 µm from the first surface.

Die Querschnittsansicht von 2B veranschaulicht ein Beispiel des Prozessmerkmals zum Bearbeiten des Halbleiterkörpers 100 an der ersten Oberfläche 103, das einen bearbeiteten Bereich 107 zur Folge hat, der einen Teil des Halbleiterkörpers 100, der an die erste Oberfläche 103 grenzt, sowie ein Verdrahtungsgebiet, das an die erste Oberfläche 103 grenzt, einschließen kann. Weitere Details, die unter Bezugnahme auf Prozessmerkmal S110 von 1 geliefert wurden, gelten dementsprechend.The cross-sectional view of 2 B 10 illustrates an example of the process feature for machining the semiconductor body 100 at the first surface 103, resulting in a machined region 107 comprising a portion of the semiconductor body 100 adjoining the first surface 103, as well as a wiring region bordering the first surface 103 may include. Further details provided with reference to process feature S110 of 1 were delivered apply accordingly.

Die Querschnittsansicht von 2C veranschaulicht ein Beispiel eines Reduzierens einer Dicke des Halbleiterkörpers, indem der Halbleiterkörper von einer der ersten Oberfläche gegenüberliegenden zweiten Oberfläche aus abgedünnt wird. Ein Material des Halbleiterkörpers 100 kann von der zweiten Oberfläche 105 beispielsweise durch mechanische Prozesse, zum Beispiel Läppen und/oder Polieren und/oder Schleifen, durch chemische Prozesse, zum Beispiel Ätzen, oder durch Laserablation entfernt werden. In einer oder mehreren Ausführungsformen kann eine Zieldicke beispielsweise in einem Bereich von 20 µm bis 300 µm oder von 30 µm bis 150 µm eingestellt werden. Ein Abdünnen des Halbleiterkörpers 100 kann beispielsweise vor Erreichen des ersten Teils 102 des Halbleiterkörpers, bei dem ersten Teil 102 oder nach Erreichen des ersten Teils 102 beendet werden. Weitere, unter Bezugnahme auf Prozessmerkmal S120 von 1 gelieferte Details gelten dementsprechend.The cross-sectional view of 2C FIG. 11 illustrates an example of reducing a thickness of the semiconductor body by thinning the semiconductor body from a second surface opposite the first surface. A material of the semiconductor body 100 can be removed from the second surface 105, for example, by mechanical processes, for example lapping and/or polishing and/or grinding, by chemical processes, for example etching, or by laser ablation. In one or more embodiments, a target thickness can be set, for example, in a range from 20 μm to 300 μm or from 30 μm to 150 μm. A thinning of the semiconductor body 100 can be ended, for example, before the first part 102 of the semiconductor body is reached, at the first part 102 or after the first part 102 has been reached. Further, with reference to process feature S120 of 1 supplied details apply accordingly.

Die Querschnittsansicht von 2D veranschaulicht ein Beispiel zum Ausbilden einer Feldstoppzone in dem Halbleiterkörper durch Protonenimplantationen durch die zweite Oberfläche des Halbleiterkörpers. Die Feldstoppzone erstreckt sich in den ersten Teil des CZ-Halbleiterkörpers 100, wo eine reduzierte Sauerstoffkonzentration vorhanden ist. Somit wird zumindest eine tiefste Spitze am Ende der Reichweite der Protonen im ersten Teil 102 eingerichtet. Ferner wird unter Bezugnahme auf die schematische Querschnittsansicht von 2D der Halbleiterkörper 100 zum Beispiel durch eine thermische Bearbeitung ausgeheilt, wodurch Wasserstoff-korrelierte Donatoren aktiviert werden, wie in dem rechten Teil von 2D veranschaulicht ist, der ein Dotierungsprofil im Halbleiterkörper 100 entlang einer vertikalen Richtung senkrecht zu den ersten und zweiten Oberflächen 103, 105 veranschaulicht. Weitere, hierin unter Bezugnahme auf das in 1 veranschaulichte Prozessmerkmal S130 gelieferte Details, zum Beispiel in Bezug auf eine Anzahl n, Energie Ei, Dosis Φi, Beziehung zwischen Energie Ei und Dosis Φi verschiedener Protonenimplantationen gelten dementsprechend. In dem in 2D veranschaulichten Beispiel wird eine Anzahl von vier Protonenimplantationen zum Herstellen einer Feldstoppzone 1121, 1122 zwischen einer Driftzone 1131, 1132 und der zweiten Oberfläche 105 genutzt. Dotierungsprofile p1, p2, die mit den Feldstoppzonen 1121, 1122 verbunden sind, unterscheiden sich in einer vertikalen Distanz zwischen benachbarten Dotierungsspitzen. Eine vertikale Distanz zwischen benachbarten Dotierungsspitzen des Profils p1 ist größer als eine vertikale Distanz zwischen benachbarten Dotierungsspitzen des Profils p2. Benachbarte Dotierungsspitzen können einander näher kommen, indem eine Differenz von Ionenimplantationsenergien, die zum Herstellen der benachbarten Dotierungsspitzen genutzt wird, verringert wird. Mit abnehmender Distanz zwischen benachbarten Dotierungsspitzen nimmt eine Überlappung der Dotierungsprofile der benachbarten Dotierungsspitzen zu, was dadurch beispielsweise zu einer gleichmäßigeren Zunahme der Dotierungskonzentration der Feldstoppzone in Richtung der zweiten Oberfläche 105 führt. In einer oder mehreren Ausführungsformen liegt eine vertikale Ausdehnung der Driftzonen 1131, 1132 in einem Bereich von 20 µm bis 300pm oder von 30 µm bis 200 µm oder von 50 µm bis 150 µm, und eine Dotierungskonzentration in den Driftzonen 1131, 1132 liegt in einem Bereich von 5 × 1012 cm-3 bis 2 × 1014 cm-3 oder in einem Bereich von 1 × 1013 cm-3 bis 1 × 1014 cm-3. Dies ermöglicht eine Herstellung von Halbleiter-Leistungsvorrichtungen, die dafür eingestellt sind, Spannungen im Bereich von mehreren hundert bis einige tausende Volt zu sperren.The cross-sectional view of 2D FIG. 12 illustrates an example of forming a field stop region in the semiconductor body by proton implantations through the second surface of the semiconductor body. The field stop zone extends into the first part of the CZ semiconductor body 100 where there is a reduced concentration of oxygen. Thus, at least one deepest peak is established at the end of the range of the protons in the first part 102. Further, with reference to the schematic cross-sectional view of FIG 2D the semiconductor body 100 is annealed by thermal processing, for example, activating hydrogen-correlated donors, as in the right part of FIG 2D is illustrated, which illustrates a doping profile in the semiconductor body 100 along a vertical direction perpendicular to the first and second surfaces 103,105. Further, herein with reference to the in 1 Details provided in illustrated process feature S130, for example in relation to a number n, energy E i , dose Φ i , relationship between energy E i and dose Φ i of different proton implantations apply accordingly. in the in 2D In the example illustrated, a number of four proton implantations are used to produce a field stop zone 1121, 1122 between a drift zone 1131, 1132 and the second surface 105. Doping profiles p1, p2 associated with the field stop zones 1121, 1122 differ in a vertical distance between adjacent doping peaks. A vertical distance between adjacent doping peaks of profile p1 is greater than a vertical distance between adjacent doping peaks of profile p2. Adjacent doping peaks can come closer to each other by reducing a difference in ion implantation energies used to fabricate the neighboring doping peaks. As the distance between adjacent doping peaks decreases, an overlap of the doping profiles of the adjacent doping peaks increases, which thereby leads to a more uniform increase in the doping concentration of the field stop zone in the direction of the second surface 105, for example. In one or more embodiments, a vertical extent of the drift zones 1131, 1132 is in a range from 20 μm to 300 μm or from 30 μm to 200 μm or from 50 μm to 150 μm, and a doping concentration in the drift zones 1131, 1132 is in a range from 5×10 12 cm −3 to 2×10 14 cm −3 or in a range of 1 × 10 13 cm -3 to 1 × 10 14 cm -3 . This enables fabrication of semiconductor power devices tuned to block voltages in the range of several hundred to several thousand volts.

3 ist eine schematische Querschnittsansicht, die Beispiele von Halbleitervorrichtungen veranschaulicht, die durch zum Beispiel einen die Prozessmerkmale des oben beschriebenen Verfahrens 1000 umfassenden Prozess hergestellt werden können. 3 12 is a schematic cross-sectional view illustrating examples of semiconductor devices that can be manufactured by, for example, a process including the process features of the method 1000 described above.

In dem linken eingekreisten Teil des bearbeiteten Bereichs 107 ist ein erster Lastkontakt L1 einer Leistungsdiode, zum Beispiel ein Anodenelektrodenkontakt, mit einem p+-dotierten Anodengebiet 125 elektrisch verbunden. Das p+-dotierte Anodengebiet 125 kann zum Beispiel gebildet werden, wenn Prozessmerkmal S110 ausgeführt wird.In the left circled part of the machined area 107 a first load contact L1 of a power diode, for example an anode electrode contact, is electrically connected to a p + -doped anode region 125 . The p + -doped anode region 125 may be formed, for example, when process feature S110 is performed.

In dem rechten eingekreisten Teil des bearbeiteten Bereichs 107 ist ein erster Lastkontakt L1 eines Bipolartransistors mit isoliertem Gate, zum Beispiel ein Sourceelektrodenkontakt, mit einem p-dotierten Bodygebiet 126 und mit einem n+-dotierten Sourcegebiet 127 elektrisch verbunden. Überdies ist mit einer Gateelektrode 128 ein Steuerelektrodenkontakt C, zum Beispiel ein Gateelektrodenkontakt, elektrisch verbunden. Ein Gatedielektrikum 129 ist zwischen der Gateelektrode 128 und einer Driftzone 113 angeordnet. Der erste Lastkontakt L1, das p-dotierte Bodygebiet 126, das n+-dotierte Sourcegebiet 127, die Gateelektrode 128 und das Gatedielektrikum 129 können zum Beispiel gebildet werden, wenn Prozessmerkmal S110 von 1 ausgeführt wird.In the right circled part of the machined area 107 a first load contact L1 of an insulated gate bipolar transistor, e.g. Furthermore, to a gate electrode 128 is electrically connected a control electrode contact C, for example a gate electrode contact. A gate dielectric 129 is arranged between the gate electrode 128 and a drift zone 113 . The first load contact L1, the p-doped body region 126, the n + -doped source region 127, the gate electrode 128 and the gate dielectric 129 can be formed, for example, when process feature S110 of FIG 1 is performed.

In dem linken eingekreisten Teil an der Unterseite des Halbleiterkörpers 100 ist ein zweiter Lastkontakt L2, zum Beispiel ein Kathodenelektrodenkontakt, mit einem n+-dotierten Kathodengebiet 130 elektrisch verbunden. Das n+-dotierte Kathodengebiet 130 kann nach Abdünnen des Halbleiterkörpers 100 durch einen Dotierungsprozess gebildet werden und kann an eine Feldstoppzone 112 grenzen, die beispielsweise durch das in 1 veranschaulichte Prozessmerkmal S130 oder den unter Bezugnahme auf 2D beschriebenen Prozess hergestellt werden kann.In the left circled part at the bottom of the semiconductor body 100 is a second load contact L2, for example a cathode electrode contact, with an n + -doped cathode region 130 electrically connected. The n + -doped cathode region 130 can be formed by a doping process after the semiconductor body 100 has been thinned and can adjoin a field stop zone 112 which, for example, is formed by the in 1 illustrated process feature S130 or the one referred to in FIG 2D described process can be produced.

In dem rechten eingekreisten Teil an der Unterseite des Halbleiterkörpers 100 ist ein zweiter Lastkontakt L2, zum Beispiel ein rückseitiger Emitterelektrodenkontakt, mit einem p+-dotierten rückseitigen Emittergebiet 131 elektrisch verbunden. Das p+-dotierte rückseitige Emittergebiet 131 kann beispielsweise nach Abdünnen des Halbleiterkörpers 100 durch einen Dotierungsprozess oder vorher durch eine Schichtabscheidung und -dotierung gebildet werden.In the right circled part on the underside of the semiconductor body 100, a second load contact L2, for example a rear emitter electrode contact, is electrically connected to a p + -doped rear emitter region 131 . The p + -doped rear-side emitter region 131 can be formed by a doping process after the semiconductor body 100 has been thinned, for example, or beforehand by layer deposition and doping.

4 ist eine schematische graphische Darstellung, die Beispiele von Profilen einer Dotierungskonzentration entlang einer vertikalen Richtung veranschaulicht, zum Beispiel einer Richtung, die sich senkrecht von der ersten Oberfläche 103 zur zweiten Oberfläche 105 des in 2D veranschaulichten Halbleiterkörpers 100 erstreckt. Eine Vorrichtung, die eine Dotierungskonzentration einer Driftzone wie durch eine erste Kurve ci dargestellt enthält, kann hergestellt werden, indem die Prozessmerkmale des Verfahrens 1000 einschließlich Protonenimplantationen zum Herstellen der Feldstoppzone 112 ausgeführt werden. Vergleichsprofile ce1, ce2, ce3, ce4, ce5, ce6 beziehen sich auf Feldstoppzonen, die durch Protonenimplantationen und Ausheilen in einem CZ-Halbleiterkörper ohne Ausführen des in 1 dargestellten Prozessmerkmals S100 hergestellt wurden. 4 12 is a schematic diagram illustrating examples of doping concentration profiles along a vertical direction, for example a direction extending perpendicularly from the first surface 103 to the second surface 105 of the in 2D illustrated semiconductor body 100 extends. A device containing a doping concentration of a drift region as represented by a first curve ci can be fabricated by performing the process features of the method 1000 including proton implantations to fabricate the field stop region 112 . Comparative profiles ce1, ce2, ce3, ce4, ce5, ce6 refer to field stop zones created by proton implantations and annealing in a CZ semiconductor body without performing the in 1 illustrated process feature S100 were produced.

In einer oder mehreren Ausführungsformen nimmt ein Dotierungskonzentrationsprofil der Feldstoppzone entlang der vertikalen Richtung von ersten Oberfläche zur zweiten Oberfläche von der Dotierungsspitze mit der größten vertikalen Distanz von der zweiten Oberfläche unter den Dotierungsspitzen der Feldstoppzone, zum Beispiel der in 4 dargestellten Dotierungsspitze DP1, zu einem benachbarten Dotierungsminimum, zum Beispiel einem in 4 dargestellten Dotierungsminimum DM1, um mehr als 50 % eines Dotierungskonzentrationswertes bei der Dotierungsspitze mit der größten vertikalen Distanz von der zweiten Oberfläche ab. In dem in 4 dargestellten veranschaulichenden Beispiel gilt die folgende Beziehung zwischen einer Konzentration cDP1 bei der Dotierungsspitze DP1 und einer Konzentration cDM1 bei dem Dotierungsminimum DM1: cDM1 < 0,5 x cDP1.In one or more embodiments, a doping concentration profile of the field stop zone along the vertical direction from the first surface to the second surface increases from the doping peak with the greatest vertical distance from the second surface among the doping peaks of the field stop zone, for example the in 4 illustrated doping peak DP1, to an adjacent doping minimum, for example an in 4 illustrated doping minimum DM1, by more than 50% of a doping concentration value at the doping peak with the greatest vertical distance from the second surface. in the in 4 In the illustrative example shown, the following relationship holds between a concentration cDP1 at the doping peak DP1 and a concentration cDM1 at the doping minimum DM1: cDM1 < 0.5 x cDP1.

In einer oder mehreren Ausführungsformen wird eine Dotierungskonzentration der Dotierungsspitze mit einer größten vertikalen Distanz von der zweiten Oberfläche, zum Beispiel die Konzentration cDP1 der Dotierungsspitze, in einem Bereich von 8 x 1013 cm-3 bis 2 × 1015 cm-3 eingestellt.In one or more embodiments, a doping concentration of the doping tip having a greatest vertical distance from the second surface, for example the concentration cDP1 of the doping tip, is set in a range from 8×10 13 cm -3 to 2×10 15 cm -3 .

Eine Störung der präzisen Einstellung einer Dotierungskonzentration durch eine unerwünschte Dotierung, die durch Verunreinigungen in einem Basismaterial, zum Beispiel Sauerstoffkomplexe in CZ-Silizium, erzeugt wird, kann durch das in 1 dargestellte Verfahren 1000 reduziert werden. Wie in 4 veranschaulicht ist, ist die Dotierungskonzentration cDM1 bei dem Dotierungsminimum DM1 im Wesentlichen niedriger als jeweilige Minima von Referenzprofilen ce1, ..., ce6, wodurch eine präzisere Einstellung eines Dotierungsprofils der Driftzone verglichen mit den Dotierungsprofilen von Referenzprofilen ce1, ..., ce6 ermöglicht wird.A disruption of the precise setting of a doping concentration by undesired doping, which is generated by impurities in a base material, for example oxygen complexes in CZ silicon, can be caused by the in 1 illustrated method 1000 can be reduced. As in 4 is illustrated, the doping concentration cDM1 at the doping minimum DM1 is substantially lower than respective minima of reference profiles ce1, ..., ce6, allowing more precise adjustment of a doping profile of the drift zone compared to the doping profiles of reference profiles ce1, ..., ce6.

Claims (23)

Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend: Reduzieren einer Konzentration von Sauerstoff in einem ersten Teil (102) eines CZ-Halbleiterkörpers (100) durch eine thermische Behandlung, wobei der erste Teil (102) an eine erste Oberfläche (103) des Halbleiterkörpers (100) grenzt; Bearbeiten des Halbleiterkörpers (100) an der ersten Oberfläche (103); Reduzieren einer Dicke des Halbleiterkörpers (100) durch Abdünnen des Halbleiterkörpers (100) an einer der ersten Oberfläche (103) gegenüberliegenden zweiten Oberfläche (105); und danach Ausbilden einer Feldstoppzone (1121, 1122) in dem Halbleiterkörper (100) durch Protonenimplantation durch die zweite Oberfläche (105) und Ausheilen des Halbleiterkörpers (100), wobei die Feldstoppzone zumindest teilweise in dem ersten Teil (102) des CZ-Halbleiterkörpers (100) ausgebildet wird, und wobei die Feldstoppzone (1121, 1122) Dotierungsspitzen in verschiedenen vertikalen Distanzen von der zweiten Oberfläche (105) umfasst und wobei eine Sauerstoffkonzentration bei der Dotierungsspitze mit einer größten vertikalen Distanz von der zweiten Oberfläche (105) unter den Dotierungsspitzen der Feldstoppzone auf weniger als 98 % der Sauerstoffkonzentration bei der Dotierungsspitze mit einer kleinsten vertikalen Distanz von der zweiten Oberfläche (105) unter den Dotierungsspitzen der Feldstoppzone (1121, 1122) eingestellt wird.A method of manufacturing a semiconductor device, comprising: reducing a concentration of oxygen in a first part (102) of a CZ semiconductor body (100) by a thermal treatment, the first part (102) adjoining a first surface (103) of the semiconductor body (100); processing the semiconductor body (100) on the first surface (103); reducing a thickness of the semiconductor body (100) by thinning the semiconductor body (100) on a second surface (105) opposite the first surface (103); and then Forming a field stop zone (1121, 1122) in the semiconductor body (100) by proton implantation through the second surface (105) and annealing the semiconductor body (100), wherein the field stop zone is formed at least partially in the first part (102) of the CZ semiconductor body (100), and wherein the field stop zone (1121, 1122) has doping tips at different vertical distances from the second surface (10 5) and wherein an oxygen concentration at the doping tip with a greatest vertical distance from the second surface (105) among the doping tips of the field stop zone is set to less than 98% of the oxygen concentration at the doping tip with a smallest vertical distance from the second surface (105) among the doping tips of the field stop zone (1121, 1122). Verfahren nach Anspruch 1, wobei der CZ-Halbleiterkörper (100) ein magnetischer CZ-, MCZ-, Halbleiterkörper ist.procedure after claim 1 , wherein the CZ semiconductor body (100) is a magnetic CZ, MCZ, semiconductor body. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Dicke des Halbleiterkörpers (100) auf eine Zieldicke in einem Bereich von 20 µm bis 300 µm reduziert wird.Method according to one of the preceding claims, in which the thickness of the semiconductor body (100) is reduced to a target thickness in a range from 20 µm to 300 µm. Verfahren nach einem der vorhergehenden Ansprüche, wobei die thermische Behandlung eine Temperatur der thermischen Behandlung in einem Temperaturbereich von 1000 °C bis 1300 °C umfasst.Method according to one of the preceding claims, wherein the thermal treatment comprises a temperature of the thermal treatment in a temperature range from 1000°C to 1300°C. Verfahren nach einem der vorhergehenden Ansprüche, wobei die thermische Behandlung für eine Zeitdauer von 5 Stunden bis 300 Stunden ausgeführt wird.A method according to any one of the preceding claims, wherein the thermal treatment is carried out for a period of time from 5 hours to 300 hours. Verfahren nach einem der vorhergehenden Ansprüche, wobei zumindest ein Teil der thermischen Behandlung vor beliebigen Ionenimplantationsprozessen im Verlauf einer Bearbeitung des Halbleiterkörpers (100) an der ersten Oberfläche (103) ausgeführt wird.A method according to any one of the preceding claims, wherein at least part of the thermal treatment is performed prior to any ion implantation processes in the course of processing the semiconductor body (100) at the first surface (103). Verfahren nach einem der vorhergehenden Ansprüche, wobei ein Umgebungsgas während zumindest eines Teils der thermischen Behandlung inert ist oder einen Sauerstoffpegel von weniger als 10 % enthält.A method according to any one of the preceding claims, wherein an ambient gas is inert or contains an oxygen level of less than 10% during at least part of the thermal treatment. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend ein Abscheiden einer Oxidschicht auf der ersten Oberfläche des Halbleiterkörpers (100) vor der thermischen Behandlung.Method according to one of the preceding claims, further comprising depositing an oxide layer on the first surface of the semiconductor body (100) before the thermal treatment. Verfahren nach einem der vorhergehenden Ansprüche, wobei die thermische Behandlung zumindest ein Teil der Bearbeitung des Halbleiterkörpers (100) an der ersten Oberfläche (103) ist.Method according to one of the preceding claims, wherein the thermal treatment is at least part of the processing of the semiconductor body (100) on the first surface (103). Verfahren nach einem der vorhergehenden Ansprüche, wobei die thermische Behandlung einen thermischen Oxidationsprozess bei Temperaturen unterhalb von 1120 °C umfasst.Method according to one of the preceding claims, wherein the thermal treatment comprises a thermal oxidation process at temperatures below 1120°C. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine Wärmebilanz im Verlauf der thermischen Bearbeitung bestimmt wird, um eine Abnahme der Sauerstoffkonzentration im ersten Teil (102) in Richtung der ersten Oberfläche (103) zwischen einem maximalen Wert bis zu einem minimalen Wert in einem Bereich von 1 % bis 95 % des maximalen Wertes einzustellen.Method according to one of the preceding claims, wherein a heat balance in the course of the thermal processing is determined in order to adjust a decrease in the oxygen concentration in the first part (102) towards the first surface (103) between a maximum value and a minimum value in a range from 1% to 95% of the maximum value. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend ein Reduzieren einer Konzentration von Kohlenstoff in dem ersten Teil eines CZ-Halbleiterkörpers (100) durch die thermische Behandlung.Method according to any one of the preceding claims, further comprising reducing a concentration of carbon in the first part of a CZ semiconductor body (100) by the thermal treatment. Verfahren nach Anspruch 1, wobei eine Dotierungskonzentration der Dotierungsspitze mit einer größten vertikalen Distanz von der zweiten Oberfläche (105) in einem Bereich von 2 × 1013 cm-3 bis 2 × 1015 cm-3 eingestellt wird.procedure after claim 1 , wherein a doping concentration of the doping peak having a greatest vertical distance from the second surface (105) is set in a range of 2 × 10 13 cm -3 to 2 × 10 15 cm -3 . Verfahren nach einem der vorhergehenden Ansprüche, wobei die Halbleitervorrichtung eine vertikale Leistungs-Halbleitervorrichtung ist und das Verfahren ferner ein Ausbilden eines ersten Lastanschlusskontakts (L1), der mit der ersten Oberfläche (103) des Halbleiterkörpers (100) elektrisch verbunden ist, und ein Ausbilden eines zweiten Lastanschlusskontakts (L2), der mit der zweiten Oberfläche (105) des Halbleiterkörpers elektrisch verbunden ist, umfasst.The method of any preceding claim, wherein the semiconductor device is a vertical power semiconductor device and the method further comprises forming a first load terminal contact (L1) electrically connected to the first surface (103) of the semiconductor body (100) and forming a second load terminal contact (L2) electrically connected to the second surface (105) of the semiconductor body. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend ein Einführen von Wasserstoff in den Halbleiterkörper (100) vor oder während der thermischen Behandlung.Method according to one of the preceding claims, further comprising introducing hydrogen into the semiconductor body (100) before or during the thermal treatment. Halbleitervorrichtung, umfassend: einen CZ-Halbleiterkörper (100) mit gegenüberliegenden ersten und zweiten Oberflächen (103, 105); eine mit Wasserstoff-korrelierten Donatoren dotierte Feldstoppzone (1121, 1122) in dem CZ-Halbleiterkörper (100), wobei die Feldstoppzone (1121, 1122) eine Vielzahl von Dotierungsspitzen in verschiedenen vertikalen Distanzen von der zweiten Oberfläche (105) umfasst; eine Driftzone zwischen der ersten Oberfläche (103) und der Feldstoppzone (1121, 1122); und wobei eine Sauerstoffkonzentration bei einer ersten Dotierungsspitze der Vielzahl von Dotierungsspitzen, die in einer größten vertikalen Distanz von der zweiten Oberfläche (105) gelegen ist, weniger als 98 % der Sauerstoffkonzentration bei einer zweiten Dotierungsspitze der Vielzahl von Dotierungsspitzen beträgt, die in einer kürzesten vertikalen Distanz von der zweiten Oberfläche (105) gelegen ist.A semiconductor device comprising: a CZ semiconductor body (100) having opposed first and second surfaces (103, 105); a field stop zone (1121, 1122) doped with hydrogen-correlated donors in the CZ semiconductor body (100), the field stop zone (1121, 1122) comprising a plurality of doping peaks at different vertical distances from the second surface (105); a drift zone between the first surface (103) and the field stop zone (1121, 1122); and where an oxygen concentration at a first doping peak of the plurality of doping peaks located a greatest vertical distance from the second surface (105) is less than 98% of the oxygen concentration at a second doping peak of the plurality of doping peaks located a shortest vertical distance from the second surface (105). Halbleitervorrichtung nach Anspruch 16, wobei eine Dotierungskonzentration der ersten Dotierungsspitze in einem Bereich von 2 × 1013 cm-3 bis 2 × 1015 cm-3 eingestellt ist.semiconductor device Claim 16 , wherein an impurity concentration of the first impurity peak is set in a range of 2 × 10 13 cm -3 to 2 × 10 15 cm -3 . Halbleitervorrichtung nach einem der Ansprüche 16 bis 17, wobei der CZ-Halbleiterkörper (100) ein magnetischer CZ-, MCZ-Halbleiterkörper ist.Semiconductor device according to one of Claims 16 until 17 , wherein the CZ semiconductor body (100) is a magnetic CZ, MCZ semiconductor body. Halbleitervorrichtung nach einem der Ansprüche 16 bis 18, wobei die Halbleitervorrichtung eine vertikale Leistungs-Halbleitervorrichtung ist, die einen ersten Lastanschlusskontakt (L1), der mit der ersten Oberfläche (103) des Halbleiterkörpers (100) elektrisch verbunden ist, und einen zweiten Lastanschlusskontakt (L2), der mit der zweiten Oberfläche (105) des Halbleiterkörpers (100) elektrisch verbunden ist, umfasst.Semiconductor device according to one of Claims 16 until 18 , wherein the semiconductor device is a vertical power semiconductor device comprising a first load terminal contact (L1) electrically connected to the first surface (103) of the semiconductor body (100) and a second load terminal contact (L2) electrically connected to the second surface (105) of the semiconductor body (100). Halbleitervorrichtung nach einem der Ansprüche 16 bis 19, wobei eine durchschnittliche Konzentration sauerstoffbasierter Donatorkomplexe entlang einer vertikalen Ausdehnung der Feldstoppzone (1121, 1122) größer als eine durchschnittliche Konzentration der sauerstoffbasierten Donatorkomplexe entlang einer vertikalen Ausdehnung von der ersten Oberfläche (103) zur Feldstoppzone (1121, 1122) ist.Semiconductor device according to one of Claims 16 until 19 , where an average concentration of oxygen-based donor complexes along a vertical extent of the field stop zone (1121, 1122) is greater than an average concentration of the oxygen-based donor complexes along a vertical extent from the first surface (103) to the field stop zone (1121, 1122). Halbleitervorrichtung nach einem der Ansprüche 16 bis 20, wobei eine erste Phosphorkonzentration in dem Halbleiterkörper (100) in einer ersten vertikalen Distanz von 1 µm zur ersten Oberfläche (103) in einem Bereich von 10 % bis 50 % einer zweiten Phosphorkonzentration in dem Halbleiterkörper (100) in einer zweiten vertikalen Distanz von 10 µm zur ersten Oberfläche (103) liegt.Semiconductor device according to one of Claims 16 until 20 , wherein a first phosphorus concentration in the semiconductor body (100) at a first vertical distance of 1 µm from the first surface (103) is in a range of 10% to 50% of a second phosphorus concentration in the semiconductor body (100) at a second vertical distance of 10 µm from the first surface (103). Halbleitervorrichtung nach einem der Ansprüche 16 bis 20, wobei eine erste Phosphorkonzentration in dem Halbleiterkörper (100) in einer ersten vertikalen Distanz von 1 µm zur ersten Oberfläche (103) in einem Bereich von 95 % bis 100 % einer zweiten Phosphorkonzentration in dem Halbleiterkörper (100) in einer zweiten vertikalen Distanz von 10 µm zur ersten Oberfläche (103) liegt.Semiconductor device according to one of Claims 16 until 20 , wherein a first phosphorus concentration in the semiconductor body (100) at a first vertical distance of 1 µm from the first surface (103) is in a range of 95% to 100% of a second phosphorus concentration in the semiconductor body (100) at a second vertical distance of 10 µm from the first surface (103). Halbleitervorrichtung nach einem der Ansprüche 16 bis 22, wobei eine Kohlenstoffkonzentration in zumindest einem Teil des CZ-Halbleiterkörpers (100) geringer als 5 × 1015 cm-3 ist.Semiconductor device according to one of Claims 16 until 22 , wherein a carbon concentration in at least a part of the CZ semiconductor body (100) is less than 5 × 10 15 cm -3 .
DE102017118975.0A 2017-08-18 2017-08-18 SEMICONDUCTOR DEVICE HAVING A CZ SEMICONDUCTOR BODY AND METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE HAVING A CZ SEMICONDUCTOR BODY Active DE102017118975B4 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102017118975.0A DE102017118975B4 (en) 2017-08-18 2017-08-18 SEMICONDUCTOR DEVICE HAVING A CZ SEMICONDUCTOR BODY AND METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE HAVING A CZ SEMICONDUCTOR BODY
JP2018152796A JP7193267B2 (en) 2017-08-18 2018-08-15 Semiconductor device including CZ semiconductor body and method of manufacturing semiconductor device including CZ semiconductor body
CN201810941686.2A CN109411344B (en) 2017-08-18 2018-08-17 Semiconductor device comprising a CZ semiconductor body and method for manufacturing a semiconductor device comprising a CZ semiconductor body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017118975.0A DE102017118975B4 (en) 2017-08-18 2017-08-18 SEMICONDUCTOR DEVICE HAVING A CZ SEMICONDUCTOR BODY AND METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE HAVING A CZ SEMICONDUCTOR BODY

Publications (2)

Publication Number Publication Date
DE102017118975A1 DE102017118975A1 (en) 2019-02-21
DE102017118975B4 true DE102017118975B4 (en) 2023-07-27

Family

ID=65234743

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017118975.0A Active DE102017118975B4 (en) 2017-08-18 2017-08-18 SEMICONDUCTOR DEVICE HAVING A CZ SEMICONDUCTOR BODY AND METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE HAVING A CZ SEMICONDUCTOR BODY

Country Status (3)

Country Link
JP (1) JP7193267B2 (en)
CN (1) CN109411344B (en)
DE (1) DE102017118975B4 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113875016A (en) * 2019-12-17 2021-12-31 富士电机株式会社 Semiconductor device with a plurality of semiconductor chips
WO2021186944A1 (en) * 2020-03-17 2021-09-23 信越半導体株式会社 Method for controlling donor concentration in silicon single crystal substrate
JP7264100B2 (en) * 2020-04-02 2023-04-25 信越半導体株式会社 Method for controlling donor concentration in silicon single crystal substrate
JP7446212B2 (en) 2020-12-07 2024-03-08 三菱電機株式会社 Semiconductor device and its manufacturing method
WO2024122541A1 (en) * 2022-12-08 2024-06-13 富士電機株式会社 Semiconductor device and method for manufacturing semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110042791A1 (en) 2006-01-20 2011-02-24 Infineon Technologies Austria Ag Method for treating an oxygen-containing semiconductor wafer, and semiconductor component
US20160093690A1 (en) 2014-09-30 2016-03-31 Infineon Technologies Ag Soft switching semiconductor device and method for producing thereof
US20180012762A1 (en) 2015-09-16 2018-01-11 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06168887A (en) * 1992-11-30 1994-06-14 Sony Corp Thermal oxidation of semiconductor wafer
JP3729955B2 (en) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
US6893907B2 (en) * 2002-06-05 2005-05-17 Applied Materials, Inc. Fabrication of silicon-on-insulator structure using plasma immersion ion implantation
JP5188673B2 (en) * 2005-06-09 2013-04-24 株式会社Ｓｕｍｃｏ Silicon wafer for IGBT and method for manufacturing the same
DE102006002903A1 (en) * 2006-01-20 2007-08-02 Infineon Technologies Austria Ag Treatment of oxygen-containing semiconductor wafer, comprises irradiating second side of wafer with high-energy particles to produce crystal defects in second semiconductor region of wafer, and heating wafer
JP2008177296A (en) * 2007-01-17 2008-07-31 Toyota Central R&D Labs Inc Semiconductor device, pn diode, igbt and these manufacturing method
US7879699B2 (en) * 2007-09-28 2011-02-01 Infineon Technologies Ag Wafer and a method for manufacturing a wafer
WO2009151077A1 (en) * 2008-06-10 2009-12-17 株式会社Sumco Method for manufacturing silicon single crystal wafer, and silicon single crystal wafer
JP2011054655A (en) * 2009-08-31 2011-03-17 Sumco Corp Silicon wafer for high-frequency device and manufacturing method thereof
KR101825500B1 (en) * 2011-12-15 2018-02-05 후지 덴키 가부시키가이샤 Semiconductor device and method for manufacturing semiconductor device
CN104205293B (en) * 2012-03-30 2017-09-12 帝人株式会社 The manufacture method of semiconductor device
CN103730356A (en) * 2013-12-31 2014-04-16 上海集成电路研发中心有限公司 Method for manufacturing back face of power semiconductor device
US10211325B2 (en) * 2014-01-28 2019-02-19 Infineon Technologies Ag Semiconductor device including undulated profile of net doping in a drift zone
WO2016051973A1 (en) * 2014-10-03 2016-04-07 富士電機株式会社 Semiconductor device and semiconductor device manufacturing method
DE102014114683B4 (en) * 2014-10-09 2016-08-04 Infineon Technologies Ag METHOD FOR PRODUCING A SEMICONDUCTOR WAFERS WITH A LOW CONCENTRATION OF INTERSTITIAL OXYGEN
CN105206516B (en) * 2015-08-21 2018-01-12 中国东方电气集团有限公司 A kind of method for forming field cutoff layer in the semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110042791A1 (en) 2006-01-20 2011-02-24 Infineon Technologies Austria Ag Method for treating an oxygen-containing semiconductor wafer, and semiconductor component
US20160093690A1 (en) 2014-09-30 2016-03-31 Infineon Technologies Ag Soft switching semiconductor device and method for producing thereof
US20180012762A1 (en) 2015-09-16 2018-01-11 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SHUI, Q. [et. al.]: Intrinsic gettering of Czochralski silicon annealed in argon. In: Physica B, Vol. 307, 2001, S. 40 - 44
SHUI, Q. [et. al.]: Intrinsic gettering of Czochralski silicon annealed in argon. In: Physica B, Vol. 307, 2001, S. 40 - 44.

Also Published As

Publication number Publication date
JP7193267B2 (en) 2022-12-20
CN109411344B (en) 2024-01-02
CN109411344A (en) 2019-03-01
DE102017118975A1 (en) 2019-02-21
JP2019062189A (en) 2019-04-18

Similar Documents

Publication Publication Date Title
DE102017118975B4 (en) SEMICONDUCTOR DEVICE HAVING A CZ SEMICONDUCTOR BODY AND METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE HAVING A CZ SEMICONDUCTOR BODY
DE102013107632B4 (en) Process for manufacturing semiconductor devices by ion implantation
DE102012102341B4 (en) Semiconductor component and substrate with chalcogen-doped area
DE102013225320B4 (en) Method for producing a semiconductor device
DE102016120771B3 (en) A method of fabricating semiconductor devices and semiconductor device containing hydrogen-correlated donors
DE102012209429B4 (en) POWER SEMICONDUCTOR DEVICES WITH HIGH VOLTAGE WITHSTANDING ELEMENTS AND PROCESS FOR THEIR MANUFACTURE
EP0025854B1 (en) Method of making bipolar transistors
DE102018215731B4 (en) Semiconductor device and method of manufacturing same
DE102015112648B4 (en) METHOD OF FORMING A WAFER STRUCTURE, METHOD OF FORMING A SEMICONDUCTOR COMPONENT AND A WAFER STRUCTURE
DE102016119799B4 (en) INTEGRATED CIRCUIT CONTAINING A CURVED CAVE AND PRODUCTION METHOD
DE102006047244B4 (en) Semiconductor device with a monocrystalline semiconductor body and method for producing the same
DE112006001791B4 (en) Non-punch-through high voltage IGBT for switching power supplies and method of making same
DE102017102127B4 (en) Method of manufacturing semiconductor devices using epitaxy and semiconductor devices with a lateral structure
DE102014117538A1 (en) A method of manufacturing semiconductor devices using light ion implantation and semiconductor device
DE102006055068A1 (en) Semiconductor device with improved insulated gate bipolar transistor and method for its production
DE112014005614T5 (en) Method for producing a semiconductor device
DE112014001208T5 (en) Method for producing a semiconductor device
US5872047A (en) Method for forming shallow junction of a semiconductor device
DE102017128247A1 (en) A method of manufacturing a semiconductor device having first and second field stop zone regions
DE102016122217B4 (en) METHOD OF THINNING SUBSTRATES
US6703294B1 (en) Method for producing a region doped with boron in a SiC-layer
DE102017121693B4 (en) doping process
DE112014004395T5 (en) A method of manufacturing a silicon carbide semiconductor device
DE102015121890A1 (en) Process for processing a semiconductor wafer
DE102016121680B4 (en) Semiconductor wafers and semiconductor devices with a barrier layer and method of manufacturing

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative