DE102005030661A1 - Nichtflüchtiges Halbleiterspeicherbauelement und Verfahren zum Betreiben und Herstellen eines nichtflüchtigen Halbleiterspeicherbauelementes - Google Patents
Nichtflüchtiges Halbleiterspeicherbauelement und Verfahren zum Betreiben und Herstellen eines nichtflüchtigen Halbleiterspeicherbauelementes Download PDFInfo
- Publication number
- DE102005030661A1 DE102005030661A1 DE102005030661A DE102005030661A DE102005030661A1 DE 102005030661 A1 DE102005030661 A1 DE 102005030661A1 DE 102005030661 A DE102005030661 A DE 102005030661A DE 102005030661 A DE102005030661 A DE 102005030661A DE 102005030661 A1 DE102005030661 A1 DE 102005030661A1
- Authority
- DE
- Germany
- Prior art keywords
- cells
- cell
- memory
- state
- programmed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/563—Multilevel memory reading aspects
- G11C2211/5634—Reference cells
Abstract
Description
- Die vorliegende Erfindung betrifft nichtflüchtige Halbleiterspeicherbauelemente. Sie betrifft insbesondere ein Speicherbauelement mit Referenzzellen, die so aufgebaut sind, dass sie eine Referenz liefern, die dafür ausgelegt ist, immer zu Eigenschaften von Speicherzellen zu passen, selbst nach einer Verschlechterung, die durch eine lange Arbeitszeit oder viele Lese- oder Schreibzyklen verursacht wird. Die Erfindung betrifft außerdem ein Verfahren zum Programmieren von Referenzzellen.
- Flashspeicher sind in jüngster Zeit immer populärer geworden, insbesondere im Bereich von tragbaren Kommunikationseinrichtungen. Die grundlegende Struktur eines Flashspeichers ist der eines MOSFET ähnlich, einschließlich einer Gateelektrode, einer Drainelektrode und einer Sourceelektrode. Üblicherweise enthält der Flashspeicher als die Gateelektrode des MOSFET eine floatende Gateelektrode und eine Steuergateelektrode. Außerdem gibt es einige Arten von Flashspeichern ohne floatende Gateelektrode, wie etwa einen Nitridfestwertspeicher (NROM). Ein Nitridfestwertspeicher unterscheidet sich von anderen Arten von Flashspeichern, die eine leitende Polysilizium- oder metallische floatende Gateelektrode verwenden, durch die Verwendung eine Oxid-Nitrid-Oxid-Schicht (ONO) als ladungsfangendes Medium. Auf Grund einer stark kompaktierten Natur der Siliziumnitridschicht werden von dem MOS-Transistor in das Siliziumnitrid tunnelnde heiße Elektroden eingefangen, um eine ungleiche Konzentrationsverteilung zu bilden.
- Im Allgemeinen weist der Flashspeicher die Funktionen Lesen, Programmieren und Löschen auf. Wenn Elektronen in die floatende Gateelektrode der Speicherzelle oder Elektronen in die ONO-Schicht der Speicherzelle injiziert werden, nimmt eine Schwellenspannung, anfänglich mit einer niedrigen Spannung, der Speicherzelle relativ zu und führt zu einem abnehmenden Strom von der Drainelektrode zu der Sourceelektrode. Dies ist der geschriebene oder programmierte Zustand der Speicherzelle. Wenn eine negative Spannung an die Steuergateelektrode angelegt wird, werden in der floatenden Gateelektrode (oder in der ONO-Schicht) gefangene Elektronen aus der floatenden Gateelektrode oder der Nitridschicht entfernt, um die Schwellenspannung der Speicherzelle zu senken. Dies ist der gelöschte Zustand. Ungeachtet des Zustands, in dem sich die Speicherzelle befindet, ist es erforderlich, einen Lesevorgang durchzuführen, währenddessen die in der Speicherzelle gespeicherten Bitinformationen gelesen werden.
- Zum Lesen von in einer Speicherzelle gespeicherten Informationen wird die Spannung an dem Gateeingang erhöht, bis ein vordefinierter Strom von der Drainelektrode zur Sourceelektrode der Speicherzelle fließt.
- Die tatsächliche Gatespannung wird dann ausgewertet. Alternativ wird der Strom ausgewertet, während eine vordefinierte Spannung an die Gateelektrode angelegt wird. In beiden Fällen wird das Leitungsfenster der Speicherzelle durch einen Schwellwert zum Definieren des Zustands der Speicherzelle in zwei Gebiete unterteilt.
- Genauer gesagt sind für das Lesen eines Zustands einer Speicherzelle unter Verwendung eines Referenzstroms zwei Mechanismen üblich. Bei einem ersten Mechanismus wird eine Zelle gelesen, indem an dem Gate- und dem Draineingang vorbestimmte, feste Spannungen angelegt werden. Ihr Drain-/Sourcestrom wird auf einen Speicherzustand abgebildet, indem er mit einem Referenzstrom verglichen wird. Wenn der gelesene Strom höher ist als die Referenz, dann wird bestimmt, daß sich die Zelle in einem Logikzustand befindet (beispielsweise in einem L-Zustand). Wenn andererseits der Strom kleiner ist als der Referenzstrom, wird bestimmt, daß sich die Zelle in dem anderen Logikzustand befindet (beispielsweise einem H-Zustand). Somit speichert eine derartige Zweizustandszelle ein Bit digitaler Informationen.
- Ein zweiter Mechanismus zum Lesen des Zustands einer Speicherzelle besteht darin, die Gateelektrode der Speicherzelle anstatt mit einer konstanten Spannung mit einer variablen Spannung vorzuspannen. Hier wird der Drain-/Sourcestrom gelesen und mit einem konstanten Strom verglichen. Die Gatespannung, bei der der konstante Referenzstrom von dem gemessenen Strom erreicht wird, zeigt den Zustand der Speicherzelle an. Zum Programmieren und Löschen von Speicherzellen sind ähnliche Operationen erforderlich, so genannte Bestätigungsoperationen. Bestätigungsoperationen treten während des Programmierens oder Löschens von Speicherzellen auf, es handelt sich bei ihnen um Leseoperationen während Schreiboperationen, die eine Notwendigkeit eines Programmier- oder Löschimpulses bewerten, damit diejenigen Daten, die in die Zelle geschrieben werden sollen, ordnungsgemäß geschrieben werden.
- Um die Speicherkapazität zu erhöhen, werden Flash-EEPROM-Bauelemente (elektrisch löschbare programmierbare Festwertspeicher) mit einer Dichte hergestellt, die mit dem Fortschritt der Halbleitertechnologie immer höher liegt. Ein weiteres Verfahren zum Erhöhen von Speicherkapazität besteht darin, dass jede Speicherzelle mehr als zwei Zustände speichert.
- Für eine Mehrfachzustands- oder Mehrfachpegel-EEPROM-Speicherzelle wird das Leitungsfenster durch mehr als einen Schwellwert in mehr als zwei Gebiete unterteilt, so dass jede Zelle in der Lage ist, mehr als ein Datenbit zu speichern. Somit nehmen die Informationen, die ein gegebenes EEPROM-Array speichern kann, mit der Anzahl der Zustände zu, die jede Zelle speichern kann. Ein EEPROM oder ein Flash-EEPROM mit Mehrfachzustands- oder Mehrfachpegelspeicherzellen sind im US-Patent Nr. 5,172,338 beschrieben worden.
- Eine weitere bekannte Möglichkeit zum Erhöhen der Speicherdichte besteht darin, mehr als ein Bit zu speichern, wobei unterschiedliche Mengen elektrischer Ladung auf einer leitenden Schicht nicht unterschieden werden, sondern in verschiedenen Bereichen einer Gateschicht gespeicherte elektrische Ladungen. Eine derartige Speicherzelle ist von den oben erwähnten Nitridfestwertspeichern (NROM) bekannt. Aus US 2002/0118566 ist bekannt, wie in Nitridfestwertspeicherzellen Zwei-Bit-Informationen gleichzeitig gelesen werden. Gemäß dem Drain-Source-Strom des NROM kann eine logische Zwei-Bit-Kombinationsnachricht identifiziert werden. Der beobachtete Strom wird in vier verschiedene Zonen unterteilt, und jede Zone stellt eine spezifische logische Zwei-Bit-Information dar, nämlich L und L, L und H, H und L oder H und H.
- Das Speichern von zwei Bits an Informationen in verschiedenen Gebieten der Nitridschicht weist den Vorteil auf, dass der Unterschied zwischen den individuellen Zuständen leichter detektiert werden kann als in einer Mehrfachpegelspeicherzelle. Der Zustand des zweiten Bit beeinflusst jedoch den Strom, der durch die Zelle fließt, wenn der Zustand des ersten Bit detektiert wird, und umgekehrt. Dies wird auch als der Zweite-Bit-Effekt bezeichnet. Der beschriebene Effekt ist relevant beim Lesen von Daten, aber auch beim Bestätigen von Daten während Lösch- oder Programmieroperationen, und muss deshalb bei der Auswertung eines detektierten Zellenstroms berücksichtigt werden. Obwohl der Zweite-Bit-Effekt im Vergleich zu dem Effekt gering ist, der durch den Speicherzustand des zu lesenden Bits verursacht wird, kann er an Wichtigkeit zunehmen, wenn die Arbeitsspannung der Speicherzelle niedriger wird. Damit Leistung gespart wird und kleinere Einzelchipstrukturen für eine Halbleiterschaltung verwendet werden können, sinken die Arbeitsspannungen von Speichermodulen immer mehr. Wohingegen bisher 5 V und 3,3 V als Versorgungsspannungen verwendet wurden, verwenden neue Einrichtungen Spannungen von beispielsweise 1,6 V.
- Zum Lesen dieser Flashspeicherzellen ist es wesentlich, den Leitungsstrom über die Source- und Drainelektrode der Zelle hinweg zu erfassen. Insbesondere zum Lesen von mehr als zwei Zuständen einer Speicherzelle ist es wichtig, einen Referenzstrom zu haben, der den Zustand der Speicherzelle genau wiedergibt. Je mehr Zustände, für deren Speicherung eine Speicherzelle ausgelegt ist, unterschieden werden sollen, desto feiner muss ihr Gebiet durch Schwellwerte unterteilt werden. Dies erfordert höhere Präzision bei Programmier- und Leseoperationen, damit die erforderliche Auflösung erzielt werden kann.
- Die verwendeten Referenzströme werden oftmals von Referenzzellen erzeugt, die sich in einem bestimmten Zustand befinden. In den meisten der früheren Einbit- oder Einpegel-Speicherarchitekturen wurde die Referenzstruktur zum Bereitstellen entsprechender Referenzströme durch ein Array aus vier oder fünf Flashzellen gebildet, die einem programmierten Zustand, einem gelöschten Zustand, einem überlöschten oder Verarmungszustand und einem Lesezustand entsprechen.
- Diese Referenzzellen könnten, nachdem sie beispielsweise bei der Wafersortierung auf ein vordefiniertes Niveau programmiert wurden, überhaupt nicht mehr geändert werden.
- Bei mehreren Anwendungen, beispielsweise zum Archivieren von Daten, ist es wichtig, dass Daten nach einer langen Zeit oder einer großen Anzahl von Schreibzyklen immer noch korrekt gelesen werden können. Außerdem müssen Temperaturschwankungen berücksichtigt werden. Diese Einflüsse beeinflussen die von einer Speicherzelle gelesenen Ströme. Temperaturschwankungen beeinflussen auch die Referenzströme. Bei typischen Einpegel- und Einbitbauelementen definieren die Toleranzen, die eingestellt sind, um die Zustände einer Speicherzelle zu trennen, große Fenster für die verschiedenen Zustände. Die Fenster sind groß genug, um sicherzustellen, dass Daten unter allen Bedingungen korrekt gelesen oder geschrieben werden. Bei Mehrfachpegel- und Mehrbitspeichern sind die Fenster signifikant reduziert worden, und es ist ein Problem geworden, unter allen Umgebungsbedingungen und über die ganze Lebensdauer hinweg eine korrekte Funktionalität sicherzustellen.
- Die jeweilige Notwendigkeit für genauere Referenzen ist in
17 ,18 und19 dargestellt. Das Diagramm von17 betrifft eine Zweizustandsspeicherzelle zum Speichern eines Datenbit. Es zeigt die Spannungen und Ströme in einer Speicherzelle gemäß7 . Der Strom ICELL durch die Speicherzelle hängt von der Gate-Source-Spannung ab. Ein niedrigerer Schwellwert121 definiert den Beginn eines gelöschten Zustands. Unterhalb des gelöschten Zustands befindet sich auch ein als Verarmungszustand bezeichneter überlöschter Zustand. In diesem Zustand, der beim normalen Betrieb der Speicherzelle nicht gestattet ist, fließt ein Strom selbst dann von der Drainelektrode zur Sourceelektrode, wenn keine Spannung an die Gateelektrode angelegt ist. Der gelöschte und der programmierte Zustand sind durch eine Referenzspannung122 getrennt. Die Toleranzfenster für den gelöschten und den programmierten Zustand sind groß genug, um für alle Bedingungen zu passen. -
18 zeigt, dass in einer Mehrfachpegelzelle die Toleranzfenster für alle Zustände reduziert sind. Für jeden der verschiedenen Zustände wird eine Schwellenspannung121 ,123 ,124 und125 definiert.18 , die die möglichen Zustände einer NROM-Zelle zeigt, macht klar, dass die Referenzen121 ,123 ,124 und125 präziser sein müssen als die Referenz121 und122 in dem Diagramm von17 . - Aus
19 kann man erkennen, dass es bei Mehrfachbitspeicherzellen zu einem zusätzlichen Problem kommt. Wenn das erste Bit der Speicherzelle gelesen wird, muss berücksichtigt werden, dass die Kennlinie von dem zweiten Bit abhängt. Ohne Berücksichtigung des zweiten-Bit-Effekts wird eine logische „1" detektiert, wenn die Gate-Source-Spannung in dem als126 bezeichneten Bereich liegt. Der Bereich einer logischen „0" wird als129 bezeichnet. Eine Schwellenspannung wird als128 bezeichnet. Wenn der zweite-Bit-Effekt berücksichtigt wird, muss eine logische „1" selbst dann detektiert werden, wenn die Gate-Source-Spannung höher ist als der Bereich126 . Der Überschussbereich wird als127 bezeichnet. Deshalb reduziert die Berücksichtigung des zweite-Bit-Effekts weiterhin das Toleranzfenster für das Detektieren des Zustands der Speicherzelle. - Zusammenfassend gibt es mehrere Effekte, die erfordern, dass der Referenzstrom oder die Referenzspannung zum Detektieren des Logikzustands einer Speicherzelle präziser sind. Dies ist nicht nur beim ersten Betreiben des Speicherbauelements erforderlich, sondern auch über die ganze Lebenszeit hinweg, wenn verschlechternde Effekte das Verhalten der Speicherzellen verändern.
- Außer diesen spezifischen Problemen gibt es eine allgemeine Notwendigkeit für hohe Leistung, hohe Kapazität und hohe Zuverlässigkeit von nichtflüchtigen Speicherbauelementen. Insbesondere gibt es einen Bedarf an kompakten nichtflüchtigen Speicherbauelementen, die ein Speichersystem aufweisen, das Störungseffekte minimiert.
- Eine Aufgabe der vorliegenden Erfindung besteht deshalb in der Bereitstellung eines nichtflüchtigen Halbleiterspeicherbauelements und eines jeweiligen Verfahrens zum Herstellen und Betreiben eines Speicherbauelements mit einem besseren Referenzverfahren.
- Die Aufgabe wird erfindungsgemäß durch ein nichtflüchtiges Halbleiterspeicherbauelement gelöst, das einen Speicherbereich und einen Schaltungsbereich umfasst, wobei der Speicherbereich mehrere in einem Speicherarray angeordnete Speicherzellen und eine Menge von programmierbaren Arrayreferenzzellen, die als Referenzen zum Lesen der Speicherzellen vorgesehen sind, umfasst und wobei der Schaltungsbereich eine Menge von Hauptreferenzzellen umfasst, die als Referenzen zum Feststellen des Zustands von Arrayreferenzzellen oder Speicherzellen vorgesehen sind.
- Die vorliegende Erfindung schlägt die Bereitstellung einer Menge so genannter Arrayspeicherzellen vor, die in einem Speicherbereich angeordnet sind, und einer zweiten Menge von Referenzzellen, so genannten Hauptreferenzzellen, die sich in einem Schaltungsbereich befinden.
- Genauer gesagt wird ein nichtflüchtiges Halbleiterspeicherbauelement vorgeschlagen, das einen Speicher bereich und einen Schaltungsbereich umfasst, wobei der Speicherbereich mehrere in einem Speicherarray angeordnete Speicherzellen und eine Menge programmierbarer Arrayreferenzzellen umfasst, die als Referenzen zum Lesen der Speicherzellen vorgesehen sind. Der Schaltungsbereich umfasst eine Menge von Hauptreferenzzellen, die als Referenzen zum Bestätigen des Zustands von Arrayreferenzzellen oder Speicherzellen vorgesehen sind.
- Die Hauptreferenzzellen sind vorgesehen zum Setzen der Referenzzellen und zum Bestätigen eines Zustands der Speicherzellen. Die Arrayreferenzzellen sind vorgesehen als Referenz zum Lesen der Speicherzellen. Während die Hauptreferenzzellen vor der Auslieferung und deshalb vor Beginn des regelmäßigen Betriebs des Speicherbauelements auf einen spezifischen Zustand gesetzt werden, werden die Arrayspeicherzellen während ihrer Lebensdauer wiederholt programmiert und gelöscht. Deshalb sind die Arrayspeicherzellen der gleichen Beanspruchung ausgesetzt wie die Speicherzellen, und deshalb verschlechtern sie sich auf die gleiche Weise wie die Speicherzellen. Eine Bewegung der Kennlinien der Speicherzellen beeinflusst nicht Lese- oder Programmierergebnisse, da sich die Arrayreferenzzellenkennlinien auf entsprechende Weise bewegen.
- Bei einer bevorzugten Ausführungsform der Erfindung umfasst die Menge von Hauptreferenzzellen eine programmierte Hauptreferenzzelle und eine gelöschte Hauptreferenzzelle. Die Menge von programmierbaren Arrayreferenzzellen umfasst Arrayreferenzzellen, die für die Bereitstellung einer programmierten und einer gelöschten Referenz für das Lesen von Daten verwendet werden.
- Bei einer zweiten bevorzugten Ausführungsform der Erfindung umfasst die Menge von Hauptreferenzzellen auch eine programmierte Hauptreferenzzelle und eine gelöschte Hauptreferenzzelle. Die Menge von programmierbaren Arrayreferenzzellen umfasst als die einzige Referenzzelle oder ergänzend zu den anderen Referenzzellen eine Lesereferenzzelle die vorgesehen ist, eine Schwellenspannung zu haben, die die Grenze zwischen einem gelöschten Zustand und einem programmierten Zustand einer Speicherzelle definiert und die zum Lesen von Daten von den Speicherzellen verwendet werden kann. Sie kann unter Verwendung der Hauptreferenzzellen als Referenz auf die spezifische Schwellenspannung gesetzt werden.
- Bei einer dritten bevorzugten Ausführungsform der Erfindung umfasst die Menge von Hauptreferenzzellen zusätzlich eine Lesereferenzzelle, die vorgesehen ist, eine Schwellenspannung zu haben, die die Grenze zwischen einem gelöschten Zustand und einem programmierten Zustand einer Speicherzelle zu definieren, die vorgesehen ist als Referenz zum Bestätigen des Zustands der in der Menge von Arrayreferenzzellen enthaltenen Lesereferenzzelle.
- Gemäß der beanspruchten Erfindung umfasst ein Verfahren zum Betreiben eines Speicherbauelements die folgenden Schritte: Setzen mindestens einer der Arrayreferenzzellen in einen vordefinierten Zustand unter Verwendung mindestens einer der vorprogrammierten Hauptreferenzzellen als Referenz, Lesen des Zustands mindestens einer Speicherzelle unter Verwendung der Arrayreferenzzellen als Referenz und Bestätigen des Zustands mindestens einer Speicherzelle beim Löschen oder Programmieren der Speicherzelle unter Verwendung mindestens einer der Hauptreferenzzellen als Referenz.
- Bei bevorzugten Ausführungsformen des Verfahrens gemäß der vorliegenden Erfindung werden die Hauptreferenzzellen und die Arrayreferenzzellen wie oben in Verbindung mit den jeweiligen Speicherbauelementen angedeutet verwendet.
- Ein zusätzlicher Vorteil der vorliegenden Erfindung besteht darin, dass nicht nur das Arrayverhalten von gespeicherten Informationen im Lauf der Zeit berücksichtigt wird, die so genannte Erhaltung nach wiederholten Lesevorgängen („retention after-cycling"), sondern auch die durch Schreibzyklen verursachte Beanspruchung der Zellen. Außerdem beeinflussen Umgebungsbedingungen wie etwa die Temperatur sowohl die Referenzzellen als auch die Speicherzellen. Andererseits stehen gute Referenzwerte von den Hauptreferenzzellen zur Verfügung. Diese werden nicht von der typischen Beanspruchung beeinflusst, denen Speicher- und Arrayreferenzzellen ausgesetzt sind.
- Bei einer weiteren verbesserten Ausführungsform der Erfindung wird für jede Wortleitung eine zusätzliche Statuszelle vorgesehen. Bei dieser als „Zeilenschutzreferenz" bezeichneten Statuszelle wird eine Information von einem ersten Logikzustand gespeichert, der anzeigt, ob eine der jeweiligen Wortleitungen assoziierten Speicherzellen programmiert ist. Ansonsten sind alle der Wortleitung assoziierten Speicherzellen gelöscht, was durch den anderen Logikzustand angezeigt wird.
- Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, dass das vorgeschlagene Referenzverfahren auf alle Arten flüchtiger Speicherbauelemente angewendet werden kann.
- Diese und weitere Aufgaben der vorliegenden Erfindung ergeben sich dem Durchschnittsfachmann nach der Lektüre der folgenden ausführlichen Beschreibung der bevorzugten Ausführungsformen, die in den verschiedenen Figuren und Zeichnungen dargestellt ist.
-
1 ist ein Schemadiagramm einer Flashspeicherschaltung gemäß der vorliegenden Erfindung. -
2 ist ein Flussdiagramm eines Verfahrens gemäß der vorliegenden Erfindung. -
3 ist ein Flussdiagramm, das ein Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers durch einen Hersteller zeigt. -
4 ist ein Flussdiagramm, das ein Verfahren zum Betreiben eines nichtflüchtigen Speicherbauelements mit Hauptreferenzzellen und Arrayreferenzzellen zeigt. -
5A zeigt ein Flussdiagramm, das sich auf das Auffrischen einer gelöschten Arrayreferenzzelle bezieht. -
5B ist ein Flussdiagramm, das sich auf das Auffrischen einer programmierten Arrayreferenzzelle bezieht. -
6 zeigt eine schematische Zeichnung einer Arrayreferenzzelle und einer Speicherzelle. -
7 ist eine schematische Zeichnung einer NROM-Speicherzelle. -
8A bis8D zeigen verschiedene Zustände einer Zwei-Bit-NROM-Zelle. -
9 zeigt ein Diagramm, das die Verbindung zwischen der Spannung VG und dem Strom ID für verschiedene Zustände der Speicherzelle veranschaulicht. -
10A bis10D zeigen verschiedene Zustände einer Speicherzelle bei Berücksichtigung des Zweiten-Bit-Effekts. -
11 ist eine graphische Darstellung, die eine zeitliche Schwankung einer Schwellenspannung VTH jeder Speicherzelle darstellt, die sich aus einer Überlöschungsoperation und einer Soft-Programmierungs- und Bestätigungsoperation, für eine Zelle ausgeführt, ergibt. -
12 ist ein Flussdiagramm, das die zyklische Beanspruchung von Referenzzellen betrifft. -
13 ist ein Flussdiagramm, das einen Blocklöschbefehl darstellt. -
14 ist eine graphische Darstellung, die eine zeitliche Schwankung der Schwellenspannung einer gelöschten Referenzzelle, einer programmierten Referenzzelle und einer Speicherzelle darstellt. -
15 ist ein Flussdiagramm, das einen Wortprogrammbefehl betrifft. -
16 ist ein Flussdiagramm, das eine alternative Implementierung eines Wortprogrammbefehls betrifft. -
17 ,18 und19 sind Diagramme, die die Notwendigkeit von scharfen Referenzspannungen zeigen. - Die vorliegende Erfindung und Ausführungsformen werden spezifischer unter Bezugnahme auf die Zeichnungen beschrieben. In den Figuren sind identische oder ähnliche Komponenten mit identischen Zahlen bezeichnet, und ihre Beschreibung wird nicht wiederholt.
- Nichtflüchtige Halbleiterspeicherbauelemente, die elektrisch wiederbeschrieben und gelöscht werden können, werden wie oben erwähnt als EEPROMs und NROMs bezeichnet.
-
1 ist ein Blockdiagramm, das eine Konfiguration eines Flashspeicherbauelements zeigt, das NROM-Speicherzellen zum Speichern von Daten verwendet. Das Speicherbauelement1 umfasst einen Speicherbereich2 und einen Schaltungsbereich3 . Der Speicherbereich2 umfasst ein Speicherarray5 mit mehreren Speicherzellen4 . Die Speicherzellen sind in Spalten und Zeilen angeordnet und stellen deshalb eine Matrix dar. Jede der Speicherzellen4 kann mit Hilfe eines Spaltendecodierers8 und eines Zeilendecodierers9 gewählt werden. Beide Decodierer sind mit einem Adressbus10 verbunden, der auch mit einer Steuereinheit11 des Schaltungsbereichs3 verbunden ist. Die Steuereinheit11 ist mit einer E/A-Schnittstelle15 zum Empfangen und Senden von Daten von einer externen Einrichtung verbunden. Beispielsweise greift die Steuereinheit11 zum Lesen von in dem Speicherbauelement gespeicherten Daten auf das Speicherarray5 zu, indem es eine Adresse an den Spaltendecodierer8 und den Zeilendecodierer9 schickt. Der Spaltendecodierer8 extrahiert Informationen dahingehend, welche der Bitleitungen des Speicherarrays5 gewählt werden sollen. Der Zeilendecodierer9 wählt eine Wortleitung entsprechend der von der Steuereinheit11 übertragenen Adresse. Daten werden zwischen der Steuereinheit11 und dem Speicherarray5 über einen Datenbus19 übertragen. Zum Lesen und Schreiben von Daten umfasst die Steuereinheit11 Schreib- und Leseschaltungen18 , um Operationen an dem Speicherarray5 aus zuführen. - Zum Lesen einer Speicherzelle
4 ist es erforderlich, einen durch diese Zelle fließenden Strom mit einem durch eine Referenzzelle fließenden Strom zu vergleichen. Dies geschieht durch Leseverstärker12 und13 . Der Leseverstärker12 ist ein Speicherzellenleseverstärker, der an die Bitleitungen der Speicherzelle4 angeschlossen ist. - Gemäß der Erfindung werden Arrayreferenzzellen
6 vorgesehen, die an die gleichen Wortleitungen angeschlossen sind wie die Speicherzellen4 . Bei einer bevorzugten Ausführungsform der Erfindung ist eine Menge von mindestens zwei Referenzzellen6 für jede der Wortleitungen vorgesehen. Während des Betriebs des Speicherbauelements1 wird eine der Referenzzellen6 so konfiguriert, dass sie einen Schwellwert entsprechend einem gelöschten Zustand einer Speicherzelle4 aufweist, und mindestens eine andere Referenzzelle6 wird so konfiguriert, dass sie eine Schwellenspannung entsprechend einem programmierten Zustand einer Speicherzelle4 aufweist. Dritte Haupt- und Arrayreferenzzellen können vorgesehen sein und so konfiguriert werden, dass sie eine Schwellenspannung aufweisen, die einem überlöschten Zustand einer Speicherzelle4 entspricht. Ergänzende Arrayreferenzzellen können hinzugefügt werden, wie etwa eine Statuszelle zum Anzeigen, ob alle Speicherzellen4 einer spezifizierten Gruppe von Speicherzellen4 gelöscht sind. - Der Speicherzellenleseverstärker
12 ist vorgesehen zum Messen eines Stroms durch die Speicherzellen4 des Speicherarrays5 . Ein Arrayreferenzleseverstärker13 ist vorgesehen zum Messen eines Stroms durch die Arrayreferenzzellen6 . Ein Arrayauswertungsmittel14 ist an den Speicherzellenleseverstärker12 und an den Arrayreferenzleseverstärker13 angeschlossen. Durch Vergleichen der von den Leseverstärkern12 und13 empfangenen Signale wird ein Ergebnissignal erzeugt, das einen Logikzustand einer gewählten Speicherzelle4 angibt. - Dieser Vorgang zum Lesen des Logikzustands einer Speicherzelle
4 wird immer dann ausgeführt, wenn die gespeicherten Daten beispielsweise von einem Hostsystem angefordert werden, das an die E/A-Schnittstelle15 angeschlossen ist, oder wenn der Zustand einer Speicherzelle4 nach einer Lösch- oder einer Programmieroperation bestätigt und deshalb gelesen werden soll. - Im Kontext dieser Anmeldung bedeutet "Schreiben" das Setzen des Zustands einer Speicherzelle
4 in einen gelöschten oder einen programmierten Zustand. "Programmieren" bedeutet das Setzen des Zustands auf einen ersten Logikwert und "Löschen" das Setzen des Zustands auf einen zweiten Logikwert. - Wie oben erwähnt ist es insbesondere bei stark integrierten Speicherbauelementen erforderlich, einen Referenzwert zu liefern, der sehr präzise ist, um eine scharfe und enge Programmier-/Löschdifferenzierung zu ermöglichen. Dies ist insbesondere dann wichtig, wenn mehr als zwei Zustände detektiert werden sollen, wie dies bei Verwendung von Zwei-Bit-NROM-Zellen der Fall ist.
- Ein Vorteil der vorliegenden Erfindung besteht darin, dass die Referenzzellen
6 neben den Speicherzellen4 angeordnet sind, die gelesen werden sollen. Sie werden auch als normale Speicherzellen behandelt und weisen deshalb zeitlich und während Schreibzyklen das gleiche Verhalten wie Speicherzellen4 auf und sind den gleichen Temperaturschwankungen ausgesetzt. Außerdem beeinflussen alle anderen Arten von Störungen die Referenzzellen6 auf die gleiche Weise wie die Speicherzellen4 . Die jeweiligen Referenzzellen6 sind mit der gleichen Wortleitung wie die zugewiesenen Speicherzellen4 verbunden. Deshalb aktiviert auch die Wahl einer Speicherzelle4 durch Aktivieren der Wortleitung die entsprechende Arrayreferenzzelle6 . Dieser Mechanismus stellt sicher, dass der durch eine Speicherzelle4 fließende und der durch eine Referenzzelle6 fließende Strom zur gleichen Zeit gemessen werden. - Zur Bereitstellung exakter Referenzwerte und gemäß der Erfindung wird vorgeschlagen, eine Menge von Hauptreferenzzellen
7 bereitzustellen, die als Referenz für das Schreiben von Referenzwerten in die Arrayreferenzzellen6 verwendet werden. Ein Hauptreferenzleseverstärker16 ist ebenfalls mit dem Arrayauswertungsmittel14 verbunden. Deshalb können Zellen4 und6 des Speicherarrays5 unter Verwendung der Hauptreferenzen7 auch gelesen oder bestätigt werden. Im Allgemeinen werden zum Lesen gespeicherter Daten die Arrayreferenzzellen6 verwendet, da diese Referenzen liefern, die sich auf die gleiche Weise verschlechtern wie die in den Speicherzellen4 gespeicherten Daten. Dies schützt zusätzlich die Hauptreferenzzellen7 vor weiterer Beanspruchung, was die Schwellwerte der Referenzzellen7 verschlechtern könnte. Die Arrayreferenzzellen6 und die Speicherzellen4 , die dieser Zeile zugewiesen sind, können später über die von den Hauptreferenzzellen7 bereitgestellten Referenzen aufgefrischt werden. Dadurch werden die betroffenen Zellen4 und6 auf optimale Werte gesetzt. - Für das Setzen der Arrayreferenzwerte
6 wird der gleiche Mechanismus implementiert wie bereits für das Lesen von Speicherzellen4 erläutert. Wie oben beschrieben kann ein Strom durch eine Arrayreferenzzelle6 durch den Arrayreferenzleseverstärker13 gemessen werden. Ein Strom durch die Hauptreferenzzellen7 wird von den Haupt referenzleseverstärkern16 gemessen. Beide Leseverstärker13 und16 sind an ein Hauptauswertungsmittel17 angeschlossen, das die von den Leseverstärkern13 und16 gemessenen Werte vergleicht und ein dem Logikzustand einer gemessenen Arrayreferenzzelle6 entsprechendes Signal ausgibt. Im Gegensatz zu dem Setzen von Speicherzellen4 unter Verwendung der Arrayreferenzzellen6 sind die Hauptreferenzzellen7 und die Arrayreferenzzellen6 nicht mit der gleichen Wortleitung verbunden. Die Hauptreferenzzellen7 werden von einem zusätzlichen Steuersignal gesteuert. - Sowohl das Arrayauswertungsmittel
14 als auch das Hauptauswertungsmittel17 sind mit der Steuereinheit11 verbunden. Zum Setzen einer Arrayreferenzzelle6 in einen vorgegebenen Zustand wird der tatsächliche Zustand von den Leseverstärkern13 und16 und dem Hauptauswertungsmittel17 detektiert. Der Zustand wird an die Schreibschaltung18 der Steuereinheit11 übermittelt, und gegebenenfalls wird eine Schreiboperation ausgeführt. Nach dem Schreiben von Daten in die Arrayreferenzzelle6 wird eine Leseoperation ausgeführt, um zu bestätigen, ob die Schreiboperation ausreichte, um den erforderlichen Zustand zu erreichen. - Bei der Ausführungsform nach
1 werden zwei Leseverstärker12 und13 bereitgestellt, um den Zustand einer Speicherzelle4 oder einer Arrayreferenzzelle6 auszuwerten. Beide Leseverstärker12 und13 sind mit einem Auswertungsmittel14 zum Erzeugen eines dem detektierten Logikzustand entsprechenden Signals verbunden. Es stehen andere Arten von Leseverstärkern zu Verfügung, die die gemessenen Ströme durch die Speicherzelle4 bzw. die Arrayreferenzzelle6 direkt vergleichen und ein entsprechendes Ausgangssignal erzeugen. Die Erfindung kann unabhängig von den verwendeten Leseverstärkern angewendet werden, so dass alle Arten von Leseverstärkern verwendet werden können. -
2 ist ein Flussdiagramm, das den Prozess der Herstellung eines nichtflüchtigen Speicherbauelements1 gemäß der vorliegenden Erfindung beschreibt. Im Schritt31 wird ein nichtflüchtiges Speicherbauelement1 bereitgestellt, das mehrere, in einem Speicherarray5 angeordnete Speicherzellen4 umfasst, mindestens zwei Arrayreferenzzellen6 , die programmiert werden können, so dass sie eine Schwellenspannung aufweisen, die einem gelöschten Zustand bzw. einem programmierten Zustand entsprechen, mindestens zwei Hauptreferenzzellen7 , die programmiert werden können, um eine Schwellenspannung aufzuweisen, die einem gelöschten Zustand bzw. einem programmierten Zustand entspricht. Ein derartiges Speicherbauelement entspricht dem einen, das in1 als ein mögliches Beispiel beschrieben wird. - Im Schritt
32 wird eine gelöschte Hauptreferenzzelle7 auf eine Schwellenspannung gesetzt, die einem gelöschten Zustand einer Speicherzelle4 entspricht. Im Fall einer NROM-Zelle erfolgt dies durch die oben beschriebenen Mechanismen. Genauer gesagt erfolgt dies durch Löschen der jeweiligen Hauptspeicherzelle7 und danach Bestätigen, ob die Schwellenspannung die von dem Hersteller definierten Anforderungen erfüllt. - Im Schritt
33 geschieht das Gleiche für eine andere Hauptreferenzzelle7 , die später als Referenz für das Programmieren oder Lesen von Arrayreferenzzellen6 oder Speicherzellen4 verwendet wird. - In einem weiteren Schritt
34 wird das Speicherbauelement beispielsweise an einen Kunden verschickt. Das Schreiben von Referenzwerten in die Hauptreferenzzellen7 kann am besten während der Wafersortierung erfolgen. Es ist aber auch möglich, die Hauptreferenz zellen7 auf die vordefinierten Schwellenspannungen zu setzen, wenn das nichtflüchtige Halbleiterspeicherbauelement getestet wird, wie in3 dargestellt. - Gemäß dem Diagramm von
3 wird ein Testprogramm nach dem Setzen der Hauptreferenzzellen7 ausgeführt. Das Testprogramm enthält Lösch- und Programmieroperationen, die für die Hauptreferenzzellen7 durchgeführt werden. - Nach dem Abschließen des Testprogramms werden die Hauptreferenzzellen nicht länger zyklisch beansprucht. Dies bedeutet, dass an den Hauptreferenzzellen
7 keine Schreiboperationen ausgeführt werden. Sie werden nur in Leseoperationen verwendet, dies beschleunigt aber den Verschlechterungsprozess der Hauptreferenzzellen7 nicht wesentlich. Deshalb liefern die Hauptreferenzzellen7 während der ganzen Lebenszeit eines nichtflüchtigen Speicherbauelements1 eine präzise Referenz. - Wenn ein nichtflüchtiges Speicherbauelement
1 gemäß der Erfindung betrieben wird, müssen die Arrayreferenzzellen6 auf entsprechende Schwellwerte gesetzt werden, damit sie als Referenzen für das Programmieren und Lesen von Speicherzellen4 des Speicherarrays5 dienen, wie in4 gezeigt. Im Schritt31 wird ein nichtflüchtiges Speicherbauelement1 mit Hauptreferenzzellen7 versehen, die vor dem Verschicken auf die Referenzwerte gesetzt werden. In den Schritten41 und42 werden Arrayreferenzzellen6 auf einen programmierten bzw. einen gelöschten Zustand für das spätere Lesen oder Programmieren von Speicherzellen4 des Speicherarrays5 gesetzt (Schritt43 ). - Die Arrayreferenzzellen
6 zur Bereitstellung einer Löschreferenz werden auf einen Gelöscht-Schwellwert gesetzt, indem zuerst die Zellen gelöscht werden und danach bestätigt wird, ob die Schwellwerte die für eine gelöschte Zelle definierten Anforderungen erfüllen. Für diesen Schritt wird die gelöschte Hauptreferenzzelle7 als Referenz verwendet (Schritt41 ). - Im Schritt
42 erfolgt das Gleiche für andere Arrayreferenzzellen6 , die unter Verwendung der programmierten Hauptreferenzzelle7 als Referenz auf einen programmierten Zustand gesetzt werden. - Nach Durchführung dieser Schritte können im Schritt
43 die Speicherzellen4 gelesen oder geschrieben werden. Für das Lesen von Speicherzellen4 kann der tatsächliche Zellenstrom mit mehreren Referenzströmen verglichen werden, um herauszufinden, in welchem Zustand sich eine Speicherzelle4 befindet. Es ist außerdem möglich, aus dem Strom der gelöschten Arrayreferenzzelle6 und dem Strom der programmierten Arrayreferenzzelle6 einen Vergleichsstrom zu erzeugen und den tatsächlichen Zellenstrom mit dem Vergleichsstrom zu vergleichen. - Das Verhalten von Speicherzellen
4 und6 ändert sich im Lauf der Zeit und nach vielen Lesezyklen. Das erste Kriterium bedeutet, dass die Speicherzellen4 und6 nach einer langen Zeit Ladung verlieren. Bezeichnet wird dies als „Erhaltung nach dem periodischen Durchlaufen von Lesevorgängen (RAC – Retention after Cycling)". Die Änderung des Verhaltens nach vielen Schreibzyklen wird als die Beanspruchungsdauer bezeichnet. Wie oben beschrieben, ist es ein Vorteil der Erfindung, dass die Arrayreferenzzellen6 , die zum Lesen der Speicherzellen4 verwendet werden, der gleichen Beanspruchung wie die Speicherzellen4 selbst unterworfen sind. Um gute Lese- oder Schreibergebnisse zu erzielen, ist es jedoch erforderlich, die Referenzzellen6 zyklisch zu belasten. Dies geschieht durch Schreiben von Referenzzellen6 und Lesen von Referenzzellen6 , wie dies auch mit normalen Speicherzellen4 geschieht. Es ist ein Aspekt der Erfindung, ein Verfahren bereitzustellen, das sicherstellt, dass eine Auffrischung der Referenzzellen6 auf einer regelmäßigen Basis erfolgt. - Gemäß dem in dem in
5A gezeigten Flussdiagramm kann das Auffrischen von gelöschten Arrayreferenzzellen6 an den Aufruf von vordefinierten Benutzerbefehlen gekoppelt werden. In einem ersten Schritt51 wird ein Benutzerbefehl erhalten. In einem Speicherbauelement1 geschieht dies durch eine Steuereinheit, wie in1 gezeigt. Bei einem weiteren Schritt52 wird geprüft, ob der erhaltene Befehl einer von vordefinierten speziellen Befehlen ist. Wenn dies der Fall ist, werden die gelöschten Arrayreferenzzellen6 aufgefrischt, und danach wird der Benutzerbefehl in einem Schritt54 ausgeführt. Wenn in Schritt52 detektiert wurde, dass der erhaltene Befehl kein spezieller Benutzerbefehl ist, wird der Befehl in Schritt54 direkt ausgeführt. Nach den jeweiligen Operationen fährt das Verfahren mit Schritt51 fort, der darin besteht, auf einen neuen Benutzerbefehl zu warten. -
5B ist ein Flussdiagramm, das sich auf eine modifizierte Vorgehensweise zum Auffrischen von programmierten Arrayreferenzzellen bezieht. In Schritt51 wird ein Benutzerbefehl erhalten. Im Schritt55 wird getestet, ob die tatsächliche Schwellenspannung der programmierten Referenzzelle6 bezüglich der Hauptprogrammreferenzspannung niedrig ist. Wenn dies der Fall ist, werden die programmierten Referenzzellen6 des Arrays zuerst aufgefrischt. Falls nicht, wird der Benutzerbefehl direkt ausgeführt. -
6 ist ein Schemadiagramm eines beispielhaften Schaltplans, der eine Hauptarrayreferenzzelle6 mit zugewiesenem Leseverstärker13 und auch eine Speicher zelle4 des Speicherarrays5 mit einem zugewiesenen Leseverstärker12 zeigt. Die Arrayreferenzzelle6 und die Speicherzelle4 sind der gleichen Wortleitung61 zugewiesen. Deshalb wird durch die Wahl der Speicherzelle4 auch die Arrayreferenzzelle6 gewählt. Unter Verwendung der Wortleitung61 werden die Gateelektroden der Transistoren6 und4 vorgespannt. Für die Wahl der Speicherzellen6 und4 , die von den gezeigten Transistoren gebildet werden, müssen auch die jeweiligen Bitleitungen75 und77 gewählt werden. Dies geschieht durch Decodierer63 , die die Spaltendecodierer sind. Wenn alle Schalttransistoren des Decodierers63 geschlossen sind, entspricht die Spannung an einem Knoten67 der Drainelektrode des Transistors der Arrayreferenzzelle6 , und die Spannung am Knoten69 der an der Drainelektrode des Transistors4 angelegten Spannung. - Nach dem Schließen der Schalttransistoren des Decodierers
63 beginnt ein Strom ICELL-REF vom Knoten67 über die Drainelektrode und Sourceelektrode des Transistors6 zum Masseknoten GND zu fließen. Der Strom ICELL-REF hängt von der Leitfähigkeit des Kanals von der Drainelektrode zur Sourceelektrode des Transistors6 ab. Die Leitfähigkeit hängt von der Ladung ab, die sich auf der Nitridschicht der Speicherzelle6 befindet, die bei dieser Ausführungsform der Erfindung eine NROM-Zelle ist. Der Strom hängt mit anderen Worten vom Zustand der Speicherzelle6 ab, wenn die Spannung am Knoten67 konstant ist. Dazu ist ein Steuerverstärker62 vorgesehen, der an einem Eingang die Spannung am Knoten67 erhält. Der Steuerverstärker62 steuert einen weiteren Transistor73 , der zwischen den Knoten67 und einen Knoten68 geschaltet ist. Der Knoten68 ist auch mit einem Eingang eines Vergleichers65 und einer Stromquelle71 verbunden, die auf einen Referenzstrom IREF eingestellt wird. Über den Steuerverstärker62 wird sichergestellt, dass die Spannung am Knoten67 unabhängig von dem Zellenstrom ICELL-REF konstant gehalten wird. Andere Ausführungsformen eines Leseverstärkers sind möglich und unterliegen dem durchschnittlichen Geschick einer Person, die mit jeder Art von Speicherbauelementen vertraut ist. - Die Spannung am Knoten
68 hängt von dem Strom ICELL-REF und dem Referenzstrom IREF ab. Wenn der Strom ICELL-REF höher ist als der Strom IREF, gibt der Vergleicher65 ein H-Signal aus, ansonsten gibt er ein L-Signal aus. Jeder der Vergleicher65 und66 weist einen zweiten Eingang auf, an dem eine Referenzspannung V_REF angelegt wird. Die Spannung V_REF wird als Vergleichsspannung für die Spannungen an Knoten68 bzw.70 verwendet. Sie ist gemäß der Dynamik des Knotens68 und70 entsprechend bemessen. - Wenn die Speicherzelle
4 , die als ein Beispiel für mehrere Speicherzellen4 gezeigt ist, durch Anlegen einer entsprechenden Gatespannung an die Speicherzelle4 gelesen wird, steigt der Zellenstrom I CELL auf Grund einer erhöhten Leitfähigkeit der Speicherzelle4 an. Dies geschieht unter der Vorbedingung, dass die Drain-Source-Spannung, die die Spannung am Knoten69 ist, konstant gehalten wird. Dies geschieht durch Erfassen der Spannung am Knoten69 und Steuern der Gatespannung des Transistors74 , um seine Leitfähigkeit zu erhöhen. Da die Stromquelle72 unverändert bleibt, nimmt die Spannung am Knoten70 ab. Wenn die an die Speicherzelle4 angelegte Gatespannung hoch genug ist, wird der Zellenstrom I_CELL größer als ein Schwellwert, die Spannung am Knoten70 fällt unter die Spannung V_REF ab und der Vergleicher66 kippt. - Die gleiche Vorgehensweise läuft für die Referenzzelle
6 ab, die in6 mit der gleichen Wortleitung61 verbunden ist. Unter der Annahme, dass die Gatespannungen der Speicherzelle4 und der Referenzzelle6 variiert werden, d.h. linear erhöht werden, kippen sowohl der Referenzzellenvergleicher65 als auch der Speicherzellenvergleicher66 , aber zu unterschiedlichen Zeiten. Die Information, welcher Vergleicher zuerst kippt, zeigt den Zustand der Speicherzelle4 an. - Die Schaltung der Speicherzelle
4 und des zugewiesenen Leseverstärkers12 arbeitet auf die gleiche Weise. Aus diesem Teil der Schaltungsanordnung werden Informationen über den Zustand der Speicherzelle4 erhalten. - Die Speicherzellen sind wie oben erwähnt in einer bevorzugten Ausführungsform der Erfindung NROM-Zellen (Nitridfestwertspeicher). Ein prinzipieller Aufbau einer NROM-Zelle ist in
7 gezeigt. Ein prinzipielles Verständnis eines solchen Bauelements ist nützlich für das Verständnis einiger Aspekte der Erfindung, die unten beschrieben sind. In7 ist ein Querschnitt durch eine herkömmliche Oxid-Nitrid-Oxid-EEPROM-Speicherzelle dargestellt. Die allgemein als4 bezeichnete Speicherzelle umfasst ein Silizium81 vom p-Typ, zwei pn-Übergänge zwischen n+-Source- und -Draingebieten82 und83 und ein Substrat81 vom p-Typ, eine zwischen zwei Oxidschichten87 und88 geschichtete nichtleitende Nitridschicht86 und eine polykristalline leitende Schicht89 . - Zum Programmieren der Zelle werden Spannungen an die Drainelektrode
83 und an die Gateelektrode85 angelegt, während die Sourceelektrode82 mit Masse verbunden ist. Beispielsweise werden 10 V an die Gateelektrode und 9 V an die Drainelektrode angelegt. Diese Spannungen erzeugen ein vertikales und seitliches elektrisches Feld84 entlang einer Länge des Kanals von der Sourceelektrode82 zur Drainelektrode83 . Dieses elektrische Feld bewirkt, dass Elektronen von der Sourceelektrode82 abgezogen werden und sich in Richtung auf die Drainelektrode83 zu beschleunigen beginnen. Während sie sich entlang der Länge des Kanals bewegen, gewinnen sie Energie. Wenn die ausreichend Energie gewinnen, sind sie in der Lage, über die Potentialbarriere der Oxidschicht88 in die Siliziumnitridschicht86 zu springen und gefangen zu werden. Die Wahrscheinlichkeit, dass dies eintritt, ist am höchsten in dem Gebiet der Gateelektrode neben der Drainelektrode83 , definiert durch einen gestrichelten Kreis90a , weil nämlich die Elektronen die meiste Energie in der Nähe der Drainelektrode83 gewinnen. Diese beschleunigten Elektronen werden als heiße Elektronen bezeichnet, und nach ihrer Injektion in die Nitridschicht werden sie gefangen und bleiben dort gespeichert. Die gefangenen Elektronen können sich wegen der geringen Leitfähigkeit der Nitridschicht86 und des schwachen seitlichen elektrischen Felds in dem Nitrid nicht durch die Nitridschicht ausbreiten. Somit bleibt die gefangene Ladung in einem lokalisierten Fanggebiet90a in dem Nitrid, in der Regel in der Nähe der Drainelektrode83 gelegen. - Analog wird das linke Bit programmiert, indem Programmierspannungen an die Gateelektrode
85 und die Sourceelektrode82 angelegt werden, die nun als die Drainelektrode für das linke Bit fungiert. Heiße Elektronen werden in die Ladungen fangende Schicht86 in dem durch den gestrichelten Kreis90b definierten Gebiet injiziert und dort gefangen. Die Schwellenspannung des Abschnitts des Kanals unter der gefangenen Ladung umfassend das linke Bit nimmt zu, wenn mehr und mehr Elektronen in die Nitridschicht injiziert werden. - Eine ausführlichere Beschreibung dessen, wie eine NROM-Zelle arbeitet, findet man in
US 6,011,725 . Das Prinzip dessen, wie mehr als ein Bit in eine Ein-Transistor-Zelle programmiert werden kann, ist in US 2002/0118566 beschrieben. - Zusammenfassend sind in den
8A bis8D die verschiedenen möglichen Zustände dargestellt. Es ist möglich, zwischen einem linken Bit und einem rechten Bit zu unterscheiden, wie auch in7 veranschaulicht, wo der Aufbau der Speicherzelle gezeigt ist. In8A befinden sich beide Bits der Speicherzelle in einem L-Zustand. In8B befindet sich das rechte Bit in einem H-Zustand und das linke Bit in einem L-Zustand. In8C ist eine Situation gezeigt, bei der sich das linke Bit in einem H-Zustand und die rechte Seite sich in einem L-Zustand befindet. Gemäß8D befinden sich beide Bits in einem H-Zustand. - Beim Messen des Stroms durch die Zelle bei einer bestimmten Gatespannung VG und in Abhängigkeit von der tatsächlichen Schwellenspannung können verschiedene Ströme ID gemessen werden, wie in
9 gezeigt. Beispielsweise können bei einer Gatespannung von 2 V vier verschiedene Ströme gemessen werden. Es kann deshalb detektiert werden, zu welchem Zustand der gemessene Strom gehört. - Das Programmieren der Nachbarbits beeinflusst auch die Schwellenspannung des anderen Bit, die beispielsweise auf einem niedrigen Pegel gehalten werden sollte.
- Dieser Effekt erscheint, da das zweite Bit nicht nur die Leseoperationen beeinflusst, sondern auch die Bestätigungsoperationen, die während des Schreibens auftreten, zum Beispiel Löschen oder Programmieren des Arrays. Eine Bestätigungsoperation ist eine Leseoperation, die während Schreiboperationen ausgeführt wird, und eine Notwendigkeit für einen Programmier- oder Löschimpuls bewertet, um die beabsichtigten Daten ordnungsgemäß zu schreiben. Das zweite Bit beeinflusst das Bestätigungsergebnis und deshalb das Programmierverhalten der Zelle. Angesichts dieses Effekts werden die in den
8A bis8D gezeigten Zustände erweitert, wie in10A bis10D gezeigt. - Bei einem zukünftigen Szenarium, bei dem mehr als zwei Bits in einer Speicherzelle gespeichert werden, wird die Situation schwieriger, da weitere Zustände gemäß unterschiedlicheren Schwellenspannungen detektiert werden müssen.
- Um beim Verständnis zusätzlicher Aspekte der Erfindung behilflich zu sein, wird auch erläutert, was ein überlöschter Zustand einer Speicherzelle ist. Unter Bezugnahme auf
11 , die Schwellenspannungen von mehreren Referenz- oder Speicherzellen6 oder4 zeigt, kann man sehen, dass eine Schwellenspannung einer Speicherzelle einen programmierten Pegel VTH(PROGRAM) und einen gelöschten Pegel VTH(ERASE) umfasst. Für einen programmierten Zustand einer Speicherzelle wird die Schwellenspannung VTH auf einen über dem programmierten Pegel liegenden Pegel gebracht. Für einen gelöschten Zustand wird die Schwellenspannung auf einen geringfügig über dem gelöschten Pegel liegenden Pegel reduziert. Beim Übergang vom programmierten Zustand in den gelöschten Zustand könnte es passieren, dass die Schwellenspannung unter den gelöschten Pegel VTH(EARASE) abfällt. Dieser Zustand wird als ein „überlöschter Zustand" bezeichnet. Ein Grund für das Auftreten des überlöschten Zustands besteht darin, dass mehrere Speicherzellen gemeinsam gelöscht werden, aber das Verhalten dieser Zellen verschieden ist. Während eine Zelle den gelöschten Zustand erreicht, ist eine andere Zelle bereits übergelöscht. Ein weiterer beispielhafter Grund ist eine zu einer Nachbarzelle geleitete Löschoperation, was zu einem Ladungsverlust führt. Eine Softprogrammoperation, auch als Auffrischoperation bezeichnet, für jede Zelle ausgeführt, die sich in dem übergelöschten Zustand befindet, stellt sicher, dass die Schwellenspannung aller Zellen auf den gelöschten Zustand eingestellt wird. Dies ändert nicht den Logikzustand der Zelle4 , doch wird die tatsächliche Schwellenspannung auf einen ordnungsgemäßen Wert gemäß der Schwellenspannung der gelöschten Referenzzelle6 eingestellt. - Mit den
12 bis15 wird beschrieben, wie sichergestellt werden kann, dass die Arrayreferenzzellen6 der gleichen Beanspruchung unterworfen sind wie die Speicherzellen4 . Dies kann erreicht werden, wenn nach jeder Lösch- oder Programmdatenoperation auch die Referenzzellen6 zyklisch beansprucht werden, was bedeutet, dass sie gelöscht oder programmiert werden. In Schritt51 von12 wird ein Benutzerbefehl erhalten. Wenn es ein Lesebefehl ist, werden in Schritt91 Lesedatenoperationen durchgeführt. Wenn es ein Löschbefehl ist, werden die Operationen gemäß Schritt92 ausgeführt. Nach dem Ausführen der Operationen von Schritt92 werden mindestens einige der Arrayreferenzzellen im Schritt94 zyklisch beansprucht. Das Gleiche geschieht, wenn ein Programmbefehl erhalten wird. In diesem Fall werden Operationen gemäß Schritt93 ausgeführt und danach werden zumindest einige der Referenzzellen im Schritt94 zyklisch beansprucht. Alternativ kann das zyklische Beanspruchen von Referenzzellen gemäß Schritt94 gleichzeitig mit dem Löschen oder Programmieren von Speicherzellen4 durchgeführt werden, wie durch den gestrichelten Pfeil angezeigt. Die Arrayreferenzzellen6 werden nicht zum Löschen oder Programmieren verwendet. Bestätigungsoperationen, die erforderlich sind, wenn Speicherzellen4 gelöscht oder programmiert werden, werden unter Verwendung der Hauptreferenzzellen7 als Referenzen durchgeführt. - In
13 wird dargestellt, wie ein Blocklöschbefehl arbeitet. Zunächst werden alle gelöschten Arrayreferenzzellen6 im Schritt101 programmiert, eine Schwellenspannung gemäß der gelöschten Hauptreferenzzelle7 aufzuweisen. In einem folgenden Schritt102 werden die Speicherzellen4 unter Verwendung der gelöschten Arrayreferenzzellen6 als Referenz gelöscht. - In einem Schritt
103 werden die gelöschten Arrayreferenzzellen6 für spätere Leseoperationen vorbereitet. Dann werden auch die programmierten Arrayreferenzzellen6 im Schritt104 für spätere Leseoperationen vorbereitet. - Bei einer alternativen Implementierung eines Blocklöschbefehls werden die Schritte
103 und104 nicht anschließend nach dem Löschen der Speicherzellen4 im Schritt102 ausgeführt. Die alternative Ausführungsform wird realisiert, wenn eine Statuszelle oder ein Statusbit dazu verwendet wird anzuzeigen, dass alle Speicherzellen einer vordefinierten Gruppe gelöscht sind. Eine derartige Gruppe kann von allen Speicherzellen4 und Referenzzellen6 gebildet werden, die mit der gleichen Wortleitung61 verbunden sind. Wenn ein Blocklöschbefehl gestartet wird, werden alle diese Zellen gelöscht, auch die Referenzzellen6 und die Statuszelle. Vor dem Lesen von Daten müssen die Referenzzellen6 auf entsprechende Werte gesetzt sein, d.h. auf einem gelöschten und einem programmierten Zustand, wenn die jeweiligen Zellen vorgesehen sind. Die „gelöschte Arrayreferenzzelle"6 muss gemäß Schritt103 auf einen „schlechten" Referenzwert gesetzt sein, und die „programmierte Arrayreferenzzelle" muss gemäß Schritt104 programmiert werden. Dies kann auch vor dem Programmieren des ersten Bit nach einem Blocklöschbefehl geschehen, wie unten unter Bezugnahme auf15 und16 beschrieben. -
14 hilft zu erläutern, wie dies im Einzelnen funktioniert.15 ist ein Zeitdiagramm, das die Schwellenspannungen der gelöschten Arrayreferenzzelle6 , der programmierten Arrayreferenzzelle6 und einer Speicherzelle4 zeigt. - Zum Zeitpunkt T1 startet Schritt
101 und gelöschte Referenzzellen6 werden bis zu der Hauptprogrammreferenzschwellenspannung MPV vorprogrammiert. Zum Zeitpunkt T2 werden die gelöschten Arrayreferenzzellen6 gelöscht, bis sie die Hauptlöschreferenzschwellenspannung MEV erreichen. - Zum Zeitpunkt T3 startet Schritt
102 . Zuerst werden die Speicherzellen4 auf eine höhere Schwellenspannung vorprogrammiert, und dann, im Moment T4, werden die Speicherzellen4 auf die durch die gelöschten Hauptreferenzzellen7 definierte gelöschte Hauptreferenzschwellenspannung MEV gelöscht. - Zum Zeitpunkt T5 startet Schritt
103 mit dem Vorbereiten der gelöschten Arrayreferenzzellen6 für das Lesen von Daten. Dies bedeutet, dass eine gelöschte Worst-Case-Referenz einschließlich dem zweiten-Bit-Effekt erzeugt wird. Durch diese Operation steigt die Schwellenspannung der gelöschten Arrayreferenzzellen6 an. - Zum Zeitpunkt T6 startet Schritt
104 mit dem Vorbereiten der programmierten Arrayreferenzzellen6 für das Lesen von Daten. Dies geschieht durch Erhöhen der Schwellenspannung auf eine Hauptprogrammreferenzschwellenspannung MPV. Nach einiger Zeit nimmt die Schwellenspannung ab, und deshalb wird eine Auffrischung benötigt. Die Auffrischung ist erforderlich, weil beispielsweise für andere Zellen durchgeführte Blocklöschoperationen oder Programmoperationen sich auf benachbarte Zellen auswirken, was zu einem Ladungsverlust führt. Außerdem werden die Referenzzellen6 beeinflusst. Das Auffrischen der programmierten Arrayreferenzzellen6 stellt sicher, dass der Ladungsverlust kompensiert wird. - Wie oben angedeutet, ist das Verfahren, wie es unter Bezugnahme auf die
13 und14 beschrieben wird, ein Beispiel. Aus Zuverlässigkeitsgründen ist es besser, die Arrayreferenzzellen6 vorzubereiten, wenn Daten in die Speicherzellen4 programmiert werden. -
15 zeigt ein weiteres Flussdiagramm für einen Wortprogrammbefehl. Vor dem Schreiben von Daten wird das linke Bit der programmierten Arrayreferenzzelle bei Schritt110 eingelesen. Wie dies gemäß der Konvention bei der vorliegenden Ausführungsform der Erfindung geschieht, wird üblicherweise das rechte Bit der Referenzzellen zum Speichern des Referenzwerts verwendet. Der Zustand des linken Bits gibt die Information an, ob zuvor Bits auf dieser Wortleitung programmiert wurden. Wenn das linke Bit eine logische „1" ist, wie in Schritt111 geprüft, bedeutet dies, dass auf dieser Wortleitung61 zuvor kein Bit programmiert wurde. Deshalb sollte in Schritt112 eine Auffrischoperation des rechten Bit unter Verwendung der programmierten Hauptreferenz7 ausgeführt werden. Eine Auffrischung, auch als Soft-Programmierung bezeichnet, bedeutet, dass die Schwellenspannung bestätigt wird und gegebenenfalls auf einen neuen Pegel gesetzt wird, während der Logikzustand der Zelle der gleiche bleibt. Dies unterscheidet sich von einer Programmieroperation, die den Logikzustand von gelöscht zu programmiert ändert, oder der Löschoperation, die den Logikzustand einer Zelle von programmiert zu gelöscht ändert. - Nach dem Auffrischen des rechten Bit erfolgt in Schritt
113 eine Programmierung des linken Bit. Da das linke Bit nun programmiert ist, ist zu erkennen, dass ein Bit auf dieser Wortleitung61 geschrieben wurde, wenn das nächste Mal ein Wortprogrammbefehl ausgeführt wird. - Nach dem Programmieren des linken Bit in Schritt
114 können Daten in die Speicherzellen4 gemäß der Benutzerdaten geschrieben werden. Bei einem folgenden Schritt115 wird eine Auffrischung der zuvor programmierten Bits, die möglicherweise Ladung verloren haben könnten, ausgeführt. -
16 zeigt ein weiteres Beispiel des Detektierens, ob ein Bit zuvor auf einer Wortleitung61 programmiert wurde. Bei dem dargestellten Beispiel wird die oben erwähnte Zeilenschutzreferenz zum Speichern der erforderlichen Information verwendet. Wenn alle mit der Wortleitung61 verbundenen Speicherzellen4 gelöscht werden, wird auch die Zeilenschutzreferenzzelle gelöscht. Wenn eine logische „1" von der Zeilenschutzzelle gelesen wird, was in Schritt120 unter Verwendung der Hauptreferenzzellen7 als Referenz erfolgt, weiß das Arraybewertungsmittel14 (Schritt121 ), dass vor der Programmierung von Daten die programmierte Arrayreferenzzelle6 programmiert und bestätigt werden muss, wobei die programmierte Hauptreferenzzelle7 verwendet wird (Schritt122 ). Dadurch wird eine programmierte Arrayreferenz6 bereitgestellt. Um eine „schlechte" gelöschte Arrayreferenz6 bereitzustellen, d.h., auch verschlechterte Speicherzellen4 sollten ordnungsgemäß als zu löschend identifiziert werden, wird in Schritt123 das Nachbarbit, das das linke Bit der gelöschten Arrayreferenzzelle6 ist, programmiert. - Danach können Daten in Schritt
124 programmiert und bestätigt werden, wobei die gelöschten und programmierten Arrayreferenzzellen6 verwendet werden. In Schritt125 wird die Zeilenschutzreferenzzelle programmiert, so dass sie anzeigt, dass mindestens ein Bit auf dieser Wortleitung61 programmiert worden ist. Wahlweise wird in Schritt126 ein Trimmen der gelöschten Arrayreferenzzelle6 zum Ändern der rechten Bitladung der gelöschten Arrayreferenzzelle6 ausgeführt. - Weitere Ausführungsformen der Erfindung unterliegen dem Wissen eines Durchschnittsfachmanns auf dem Gebiet. Sie werden deshalb von der Erfindung wie beansprucht abgedeckt.
Claims (27)
- Nichtflüchtiges Halbleiterspeicherbauelement (
1 ), das Folgendes umfasst: einen Speicherbereich (2 ) und einen Schaltungsbereich (3 ), wobei der Speicherbereich Folgendes umfasst: – mehrere in einem Speicherarray (5 ) angeordnete Speicherzellen (4 ) und – eine Menge von programmierbaren Arrayreferenzzellen (6 ), die als Referenzen zum Lesen der Speicherzellen (4 ) vorgesehen sind, wobei der Schaltungsbereich (3 ) Folgendes umfasst: – eine Menge von Hauptreferenzzellen (7 ), die als Referenzen zum Feststellen des Zustands von Arrayreferenzzellen (6 ) oder Speicherzellen (4 ) vorgesehen sind. - Nichtflüchtiges Halbleiterspeicherbauelement (
1 ) nach Anspruch 1, wobei die Menge von Hauptreferenzzellen (7 ) Folgendes umfasst: – eine erste Hauptreferenzzelle (7 ), die vorgesehen ist, um eine Schwellenspannung aufzuweisen, die einem programmierten Zustand einer Speicherzelle entspricht, – eine zweite Hauptreferenzzelle (7 ), die vorgesehen ist, um eine Schwellenspannung aufzuweisen, die einem gelöschten Zustand einer Speicherzelle entspricht, und wobei die Menge von programmierbaren Arrayreferenzzellen (6 ) Folgendes umfasst: – eine erste Arrayreferenzzelle (6 ), die vorgesehen ist, um eine aufzuweisen, die einem programmierten Zustand einer Speicherzelle entspricht, – eine zweite Arrayreferenzzelle (6 ), die vorgesehen ist, um eine Schwellenspannung aufzuweisen, die einem gelöschten Zustand einer Speicherzelle entspricht. - Nichtflüchtiges Halbleiterspeicherbauelement (
1 ) nach Anspruch 1, wobei die Menge von Hauptreferenzzellen (7 ) Folgendes umfasst – eine erste Hauptreferenzzelle (7 ), die vorgesehen ist, um eine Schwellenspannung aufzuweisen, die einem programmierten Zustand einer Speicherzelle entspricht, – eine zweite Hauptreferenzzelle (7 ), die vorgesehen ist, um eine Schwellenspannung aufzuweisen, die einem gelöschten Zustand einer Speicherzelle entspricht, und wobei die Menge von programmierbaren Arrayreferenzzellen (6 ) Folgendes umfasst: – eine Lesereferenzzelle (6 ), die vorgesehen ist, um eine Schwellenspannung aufzuweisen, die die Grenze zwischen einem gelöschten Zustand und einem programmierten Zustand einer Speicherzelle (4 ) definiert und die zum Lesen von Daten aus den Speicherzellen (4 ) verwendet werden kann. - Nichtflüchtiges Halbleiterspeicherbauelement (
1 ) nach Anspruch 3, wobei die Menge von Hauptreferenzzellen (7 ) zusätzlich Folgendes umfasst: – eine Lesereferenzzelle (7 ), die vorgesehen ist, um eine Schwellenspannung aufzuweisen, die die Grenze zwischen einem gelöschten Zustand und einem programmierten Zustand einer Speicherzelle (4 ) definiert und die als eine Referenz zum Feststellen des Zustands der Lesereferenzzelle (6 ) vorgesehen ist, die in der Menge von Arrayreferenzzellen (6 ) enthalten ist. - Nichtflüchtiges Halbleiterspeicherbauelement (
1 ) nach einem der Ansprüche 2, 3 oder 4, wobei die Menge von Hauptreferenzzellen (7 ) zusätzlich eine Referenzzelle (7 ) umfasst, die vorgesehen ist, um eine Schwellenspannung aufzuweisen, die einem übergelöschten Zustand einer Speicherzelle (4 ) entspricht. - Nichtflüchtiges Halbleiterspeicherbauelement (
1 ) nach einem der Ansprüche 2, 3 oder 4, wobei aus den Speicherzellen (4 ) mehrere Gruppen ausgebildet werden und für jede Gruppe eine Menge von Arrayreferenzzellen (6 ) vorgesehen ist. - Nichtflüchtiges Halbleiterspeicherbauelement (
1 ) nach Anspruch 6, wobei in jeder der Menge von programmierbaren Arrayreferenzzellen (6 ) eine zusätzliche Statuszelle vorgesehen ist, um über einen vordefinierten Logikzustand anzuzeigen, ob alle Zellen (4 ) einer vordefinierten Gruppe von Speicherzellen (4 ) einen gelöschten Zustand aufweisen. - Nichtflüchtiges Halbleiterspeicherbauelement (
1 ) nach Anspruch 1, wobei die Speicherzellen (4 ) Mehrbit-Speicherzellen sind. - Nichtflüchtiges Halbleiterspeicherbauelement (
1 ) nach Anspruch 8, wobei jede Speicherzelle (4 ) aus einem Transistor mit einer elektrische Ladungen fangenden Schicht (86 ) konfiguriert ist, die in der Lage ist, zwei binäre Informationsbits (90a ,90b ) zu speichern. - Nichtflüchtiges Halbleiterspeicherbauelement (
1 ) nach Anspruch 9, wobei die elektrische Ladungen fangende Schicht (86 ) der Transistoren (4 ) aus einem Nitridmaterial besteht. - Nichtflüchtiges Halbleiterspeicherbauelement (
1 ) nach Anspruch 8, wobei die Arrayreferenzzellen (6 ) aus einem Transistor mit einer elektrische Ladungen fangenden Schicht (86 ) konfiguriert ist, die in der Lage ist, zwei binäre Informationsbits (90a ,90b ) zu speichern, wobei eines dieser Bits (90a ) den Logikzustand der Referenzzelle (6 ) definiert. - Nichtflüchtiges Halbleiterspeicherbauelement (
1 ) nach Anspruch 11, wobei das zweite Bit (90b ) des Transistors einer gelöschten Arrayreferenzzelle (6 ) in einen entgegengesetzten Logikzustand gesetzt wird. - Nichtflüchtiges Halbleiterspeicherbauelement (
1 ) nach Anspruch 1, wobei das Speicherbauelement (1 ) so eingerichtet ist, – dass es in einem Testmodus betrieben wird, bei dem ein Setzen der Hauptreferenzzellen (7 ) in einem programmierten oder gelöschten Zustand freigegeben ist, – und ein Setzen der Hauptreferenzzellen (7 ) in einen programmierten oder gelöschten Zustand nach dem Verlassen des Testmodus blockiert wird. - Verfahren zum Betreiben eines nichtflüchtigen Halbleiterspeicherbauelements (
1 ), wobei das Speicherbauelement (1 ) Folgendes aufweist: einen Speicherbereich (2 ) und einen Schaltungsbereich (3 ), wobei der Speicherbereich (2 ) Folgendes umfasst: – mehrere in einem Speicherarray (5 ) angeordnete Speicherzellen (4 ) und – eine Menge von programmierbaren Arrayreferenzzellen (6 ), die als Referenzen zum Lesen der Speicherzellen (4 ) vorgesehen sind, wobei der Schaltungsbereich (3 ) Folgendes umfasst: – eine Menge von vorprogrammierten Hauptreferenzzellen (7 ), die als Referenzen zum Feststellen des Zustands von Arrayreferenzzellen (6 ) oder Speicherzellen (4 ) vorgesehen sind, wobei das Verfahren die folgenden Schritte umfasst: a) Setzen mindestens einer der Arrayreferenzzellen (6 ) in einen vordefinierten Zustand unter Verwendung mindestens einer der vorprogrammierten Hauptreferenzzellen (7 ) als Referenz, b) Lesen des Zustands mindestens einer Speicherzelle (4 ) unter Verwendung der mindestens einen der Arrayreferenzzellen (6 ) als Referenz, c) Feststellen des Zustands mindestens einer Speicherzelle (4 ,6 ) beim Löschen oder Programmieren der Speicherzelle (4 ,6 ) unter Verwendung mindestens einer der Hauptreferenzzellen (7 ) als Referenz. - Verfahren nach Anspruch 14, wobei – eine erste Referenzzelle (
7 ) der Menge von Hauptreferenzzellen (7 ) vorprogrammiert ist, um eine Schwellenspannung aufzuweisen, die einem programmierten Zustand einer Speicherzelle (4 ,6 ) entspricht, – eine zweite Referenzzelle (7 ) der Menge von Hauptreferenzzellen (7 ) vorprogrammiert ist, eine Schwellenspannung aufzuweisen, die einem gelöschten Zustand einer Speicherzelle (4 ,6 ) entspricht, und das Verfahren die folgenden Schritte umfasst: a) Setzen einer ersten der Arrayreferenzzellen (6 ) in einen gelöschten Zustand unter Verwendung der gelöschten Hauptreferenzzelle (7 ) als Referenz, b) Setzen einer zweiten der Arrayreferenzzellen (6 ) in einen programmierten Zustand unter Verwendung der programmierten Hauptreferenzzelle (7 ) als Referenz, c) Lesen mindestens einer der Speicherzellen (4 ) unter Verwendung der gelöschten und programmierten Referenzzellen (6 ,7 ) zum Erzeugen eines Vergleichswerts für die Leseoperation. - Verfahren nach Anspruch 15, wobei die Schritte a) und b) von Anspruch 15 ausgeführt werden, wenn Daten in die Speicherzellen (
4 ) geschrieben werden. - Verfahren nach Anspruch 14, wobei – eine erste Referenzzelle (
7 ) der Menge von Hauptreferenzzellen (7 ) vorprogrammiert ist, um eine Schwellenspannung aufzuweisen, die einem programmierten Zustand einer Speicherzelle (4 ,6 ) entspricht, – eine zweite Referenzzelle (7 ) der Menge von Hauptreferenzzellen (7 ) vorprogrammiert ist, eine Schwellenspannung aufzuweisen, die einem gelöschten Zustand einer Speicherzelle (4 ,6 ) entspricht, und – die Menge von Arrayreferenzzellen (6 ) eine Lesereferenzzelle (6 ) umfasst, wobei das Verfahren die folgenden Schritte umfasst: – Erzeugen eines Vergleichswerts unter Verwendung der gelöschten und programmierten Hauptreferenzzelle (7 ), – Setzen der Lesereferenzzelle (6 ) auf eine Schwellenspannung, die die Grenze zwischen einem gelöschten Zustand und einem programmierten Zustand einer Speicherzelle (4 ,6 ) unter Verwendung des Vergleichswerts definiert, – Lesen mindestens einer der Speicherzellen (4 ) unter Verwendung der Lesereferenzzelle (6 ) als Referenz. - Verfahren nach Anspruch 14, wobei – eine erste Referenzzelle (
7 ) der Menge von Hauptreferenzzellen (7 ) vorprogrammiert ist, um eine Schwellenspannung aufzuweisen, die einem programmierten Zustand einer Speicherzelle (4 ,6 ) entspricht, – eine zweite Referenzzelle (7 ) der Menge von Hauptreferenzzellen (7 ) vorprogrammiert ist, eine Schwellenspannung aufzuweisen, die einem gelöschten Zustand einer Speicherzelle (4 ,6 ) entspricht, und – eine dritte Referenzzelle (7 ) der Menge von Hauptreferenzzellen (7 ) vorprogrammiert ist, um eine Schwellenspannung aufzuweisen, die die Grenze zwischen einem gelöschten Zustand und einem programmierten Zustand einer Speicherzelle (4 ,6 ) definiert, und – die Menge von Arrayreferenzzellen (6 ) eine Lesereferenzzelle (6 ) umfasst, wobei das Verfahren die folgenden Schritte umfasst: – Setzen der Lesereferenzzelle (6 ) auf einen Lesezustand unter Verwendung der dritten Hauptreferenzzelle (7 ) als Referenz, – Lesen mindestens einer der Speicherzellen (4 ) unter Verwendung der Lesereferenzzelle (6 ) als Referenz. - Verfahren nach Anspruch 14, wobei mit den folgenden Schritten: – Zuweisen vordefinierter Speicherzellen (
4 ) zu einer Gruppe, – Bereitstellen einer Statuszelle für die Gruppe von Speicherzellen (4 ), – Setzen der Statuszelle in einen vordefinierten Logikzustand, wenn alle der Gruppe zugewiesene Speicherzellen (4 ) einen gelöschten Zustand aufweisen. - Verfahren nach Anspruch 19, wobei alle Zellen (
4 ) einer Gruppe mit einer gemeinsamen Wortleitung (61 ) verbunden sind, wobei jede Wortleitung (61 ) mit einer Statuszelle verbunden ist. - Verfahren nach Anspruch 20, mit den folgenden Schritten: – Lesen der Statuszelle vor dem Schreiben von Daten in die der Wortleitung (
61 ) zugewiesenen Zellen (4 ), – falls der Lesezustand der Statuszelle der vordefinierte Logikzustand ist, Ausführen einer Neuprogrammierung der programmierten Arrayreferenz (6 ) unter Verwendung der programmierten Hauptreferenzzelle (7 ). - Verfahren nach Anspruch 14, wobei Schritt a) während der Lebensdauer des Speicherbauelements (
1 ) wiederholt wird. - Verfahren nach Anspruch 14, wobei Schritt a) ausgeführt wird, wenn ein vordefinierter Benutzerbefehl, vorgesehen für Aktionen unabhängig von dem Setzen von Arrayreferenzzellen (
6 ), gestartet wird. - Verfahren nach einem der Ansprüche 15 bis 23, wobei Schritt a) von Anspruch 15 die folgenden Schritte umfasst: – Setzen der ersten Arrayreferenzzelle (
6 ) in einen programmierten Zustand und dann, – Setzen der ersten Arrayreferenzzelle (6 ) in einen gelöschten Zustand. - Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeicherbauelements (
1 ), umfassend: Bereitstellen – mehrerer in einem Speicherarray (5 ) angeordneter Speicherzellen (4 ), – einer Menge von mindestens zwei programmierbaren Arrayreferenzzellen (6 ), – einer Menge von mindestens zwei programmierbaren Hauptreferenzzellen (7 ), Setzen mindestens einer der Hauptreferenzzellen (7 ), so dass sie eine Schwellenspannung aufweist, die einem gelöschten Zustand entspricht, und Setzen mindestens einer anderen Hauptreferenzzelle (7 ), so dass sie eine Schwellenspannung aufweist, die einem programmierten Zustand entspricht. - Verfahren nach Anspruch 25, wobei die Schritte hinsichtlich des Setzens der Hauptreferenzzellen (
7 ), so dass sie vordefinierte Schwellenspannungen aufweisen, während der Wafersortierung ausgeführt werden. - Verfahren nach Anspruch 25 oder 26, wobei die Schritte hinsichtlich des Setzens von Hauptreferenzzellen (
7 ), so dass sie vordefinierte Schwellenspannungen aufweisen, beim Testen des nichtflüchtigen Halbleiterspeicherbauelements (1 ) ausgeführt werden.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/145,520 US7259993B2 (en) | 2005-06-03 | 2005-06-03 | Reference scheme for a non-volatile semiconductor memory device |
US11/145,520 | 2005-06-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102005030661A1 true DE102005030661A1 (de) | 2006-12-07 |
DE102005030661B4 DE102005030661B4 (de) | 2007-01-25 |
Family
ID=37402055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102005030661A Expired - Fee Related DE102005030661B4 (de) | 2005-06-03 | 2005-06-30 | Nichtflüchtiges Halbleiterspeicherbauelement und Verfahren zum Betreiben und Herstellen eines nichtflüchtigen Halbleiterspeicherbauelementes |
Country Status (4)
Country | Link |
---|---|
US (1) | US7259993B2 (de) |
CN (1) | CN1892907A (de) |
DE (1) | DE102005030661B4 (de) |
TW (1) | TWI313007B (de) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7443753B2 (en) * | 2006-11-21 | 2008-10-28 | Macronix International Co., Ltd. | Memory structure, programming method and reading method therefor, and memory control circuit thereof |
US7852669B2 (en) * | 2007-03-16 | 2010-12-14 | Spansion Llc | Division-based sensing and partitioning of electronic memory |
US7643337B2 (en) * | 2007-07-17 | 2010-01-05 | Macronix International Co., Ltd. | Multi-bit flash memory and reading method thereof |
US7663926B2 (en) | 2007-07-27 | 2010-02-16 | Micron Technology, Inc. | Cell deterioration warning apparatus and method |
US7688634B2 (en) * | 2007-08-06 | 2010-03-30 | Qimonda Ag | Method of operating an integrated circuit having at least one memory cell |
US7969788B2 (en) * | 2007-08-21 | 2011-06-28 | Micron Technology, Inc. | Charge loss compensation methods and apparatus |
JP5057517B2 (ja) * | 2007-12-06 | 2012-10-24 | スパンション エルエルシー | 半導体装置及びその制御方法 |
DE102008014123B4 (de) * | 2008-03-13 | 2015-09-03 | Austriamicrosystems Ag | Speicher mit Sense-Amplifier und Referenzstromerzeugung |
US7808819B2 (en) * | 2008-04-29 | 2010-10-05 | Sandisk Il Ltd. | Method for adaptive setting of state voltage levels in non-volatile memory |
US7808836B2 (en) * | 2008-04-29 | 2010-10-05 | Sandisk Il Ltd. | Non-volatile memory with adaptive setting of state voltage levels |
US7821839B2 (en) * | 2008-06-27 | 2010-10-26 | Sandisk Il Ltd. | Gain control for read operations in flash memory |
US8004890B2 (en) * | 2009-05-08 | 2011-08-23 | Macronix International Co., Ltd. | Operation method of non-volatile memory |
US8406072B2 (en) * | 2010-08-23 | 2013-03-26 | Qualcomm Incorporated | System and method of reference cell testing |
US9003255B2 (en) | 2011-07-01 | 2015-04-07 | Stmicroelectronics International N.V. | Automatic test-pattern generation for memory-shadow-logic testing |
CN103456362A (zh) * | 2013-08-29 | 2013-12-18 | 上海宏力半导体制造有限公司 | 参考单元的擦除方法 |
FR3012654A1 (fr) | 2013-10-25 | 2015-05-01 | St Microelectronics Rousset | Procede d'ecriture et de lecture d'une memoire morte electriquement programmable et effacable multi-niveaux et dispositif de memoire correspondant |
CN114664355B (zh) * | 2022-03-16 | 2022-11-25 | 珠海博雅科技股份有限公司 | 非易失性存储器的参考电流产生模块和参考电流设置方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5172338A (en) * | 1989-04-13 | 1992-12-15 | Sundisk Corporation | Multi-state EEprom read and write circuits and techniques |
US6011725A (en) * | 1997-08-01 | 2000-01-04 | Saifun Semiconductors, Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
US6055187A (en) * | 1996-04-30 | 2000-04-25 | Stmicroelectronics S.R.L. | Sensing circuitry for reading and verifying the contents of electrically programmable/erasable non-volatile memory cells |
US20020118566A1 (en) * | 2001-02-28 | 2002-08-29 | Fuh-Cheng Jong | Method of reading two-bit memories of NROM cell |
Family Cites Families (55)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US483285A (en) * | 1892-09-27 | auilleaume | ||
BE480485A (de) * | 1945-09-07 | |||
US2804494A (en) * | 1953-04-08 | 1957-08-27 | Charles F Fenton | High frequency transmission cable |
DE3405852A1 (de) * | 1984-02-15 | 1985-08-22 | Siemens AG, 1000 Berlin und 8000 München | Mehradrige flexible elektrische leitung |
US4755629A (en) * | 1985-09-27 | 1988-07-05 | At&T Technologies | Local area network cable |
US4807962A (en) * | 1986-03-06 | 1989-02-28 | American Telephone And Telegraph Company, At&T Bell Laboratories | Optical fiber cable having fluted strength member core |
FR2669143B1 (fr) * | 1990-11-14 | 1995-02-10 | Filotex Sa | Cable electrique a vitesse de propagation elevee. |
US5177809A (en) * | 1990-12-19 | 1993-01-05 | Siemens Aktiengesellschaft | Optical cable having a plurality of light waveguides |
US5132488A (en) * | 1991-02-21 | 1992-07-21 | Northern Telecom Limited | Electrical telecommunications cable |
US5298680A (en) * | 1992-08-07 | 1994-03-29 | Kenny Robert D | Dual twisted pairs over single jacket |
CA2078928A1 (en) * | 1992-09-23 | 1994-03-24 | Michael G. Rawlyk | Optical fiber units and optical cables |
FR2709860B1 (fr) * | 1993-09-09 | 1995-10-20 | Filotex Sa | Câble de transmission haute fréquence. |
US5508958A (en) * | 1994-09-29 | 1996-04-16 | Intel Corporation | Method and apparatus for sensing the state of floating gate memory cells by applying a variable gate voltage |
US5574250A (en) * | 1995-02-03 | 1996-11-12 | W. L. Gore & Associates, Inc. | Multiple differential pair cable |
US6353554B1 (en) * | 1995-02-27 | 2002-03-05 | Btg International Inc. | Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell |
US5742002A (en) * | 1995-07-20 | 1998-04-21 | Andrew Corporation | Air-dielectric coaxial cable with hollow spacer element |
FR2738947B1 (fr) * | 1995-09-15 | 1997-10-17 | Filotex Sa | Cable multipaires, blinde par paire et aise a raccorder |
US5789711A (en) * | 1996-04-09 | 1998-08-04 | Belden Wire & Cable Company | High-performance data cable |
US6222130B1 (en) * | 1996-04-09 | 2001-04-24 | Belden Wire & Cable Company | High performance data cable |
US5902962A (en) * | 1997-04-15 | 1999-05-11 | Gazdzinski; Robert F. | Cable and method of monitoring cable aging |
US6684030B1 (en) * | 1997-07-29 | 2004-01-27 | Khamsin Technologies, Llc | Super-ring architecture and method to support high bandwidth digital “last mile” telecommunications systems for unlimited video addressability in hub/star local loop architectures |
US6091025A (en) * | 1997-07-29 | 2000-07-18 | Khamsin Technologies, Llc | Electrically optimized hybird "last mile" telecommunications cable system |
US5969295A (en) * | 1998-01-09 | 1999-10-19 | Commscope, Inc. Of North Carolina | Twisted pair communications cable |
US6150612A (en) * | 1998-04-17 | 2000-11-21 | Prestolite Wire Corporation | High performance data cable |
KR100285065B1 (ko) * | 1998-06-12 | 2001-03-15 | 윤종용 | 불 휘발성 반도체 메모리 장치 |
KR100281798B1 (ko) * | 1998-10-30 | 2001-03-02 | 윤종용 | 플래시 메모리 장치 |
US6248954B1 (en) * | 1999-02-25 | 2001-06-19 | Cable Design Technologies, Inc. | Multi-pair data cable with configurable core filling and pair separation |
US6812408B2 (en) * | 1999-02-25 | 2004-11-02 | Cable Design Technologies, Inc. | Multi-pair data cable with configurable core filling and pair separation |
EP1198800A4 (de) * | 1999-05-28 | 2006-06-07 | Krone Digital Communications I | Vielpaariges kabel mit niedriger verschiebung und herstellungverfahren |
US6153826A (en) * | 1999-05-28 | 2000-11-28 | Prestolite Wire Corporation | Optimizing lan cable performance |
US6506976B1 (en) * | 1999-09-14 | 2003-01-14 | Avaya Technology Corp. | Electrical cable apparatus and method for making |
US6297454B1 (en) * | 1999-12-02 | 2001-10-02 | Belden Wire & Cable Company | Cable separator spline |
JP2001184881A (ja) * | 1999-12-28 | 2001-07-06 | Toshiba Corp | 不揮発性半導体メモリの読み出し回路 |
GB2373092B (en) * | 2000-01-19 | 2004-03-10 | Belden Wire & Cable Co | A cable channel filler with imbedded shield and cable containing the same |
US6259627B1 (en) * | 2000-01-27 | 2001-07-10 | Multi Level Memory Technology | Read and write operations using constant row line voltage and variable column line load |
US6800811B1 (en) * | 2000-06-09 | 2004-10-05 | Commscope Properties, Llc | Communications cables with isolators |
US6625057B2 (en) * | 2000-11-17 | 2003-09-23 | Kabushiki Kaisha Toshiba | Magnetoresistive memory device |
JP2002184190A (ja) * | 2000-12-11 | 2002-06-28 | Toshiba Corp | 不揮発性半導体記憶装置 |
KR100386296B1 (ko) * | 2000-12-30 | 2003-06-02 | 주식회사 하이닉스반도체 | 멀티레벨을 가지는 플래쉬 메모리를 프로그램/리드하기위한 회로 및 그 방법 |
ITRM20010001A1 (it) * | 2001-01-03 | 2002-07-03 | Micron Technology Inc | Circuiteria di rilevazione per memorie flash a bassa tensione. |
US6449190B1 (en) * | 2001-01-17 | 2002-09-10 | Advanced Micro Devices, Inc. | Adaptive reference cells for a memory device |
US6639152B2 (en) * | 2001-08-25 | 2003-10-28 | Cable Components Group, Llc | High performance support-separator for communications cable |
US7177197B2 (en) * | 2001-09-17 | 2007-02-13 | Sandisk Corporation | Latched programming of memory and method |
US6624359B2 (en) * | 2001-12-14 | 2003-09-23 | Neptco Incorporated | Multifolded composite tape for use in cable manufacture and methods for making same |
US6421275B1 (en) * | 2002-01-22 | 2002-07-16 | Macronix International Co. Ltd. | Method for adjusting a reference current of a flash nitride read only memory (NROM) and device thereof |
US6818832B2 (en) * | 2002-02-26 | 2004-11-16 | Commscope Solutions Properties, Llc | Network cable with elliptical crossweb fin structure |
JP3796457B2 (ja) * | 2002-02-28 | 2006-07-12 | 富士通株式会社 | 不揮発性半導体記憶装置 |
US6690602B1 (en) * | 2002-04-08 | 2004-02-10 | Advanced Micro Devices, Inc. | Algorithm dynamic reference programming |
US6799256B2 (en) * | 2002-04-12 | 2004-09-28 | Advanced Micro Devices, Inc. | System and method for multi-bit flash reads using dual dynamic references |
JP2004039075A (ja) * | 2002-07-02 | 2004-02-05 | Sharp Corp | 不揮発性半導体メモリ装置 |
US6813189B2 (en) * | 2002-07-16 | 2004-11-02 | Fujitsu Limited | System for using a dynamic reference in a double-bit cell memory |
US6983428B2 (en) * | 2002-09-24 | 2006-01-03 | Sandisk Corporation | Highly compact non-volatile memory and method thereof |
JP2004145910A (ja) * | 2002-10-21 | 2004-05-20 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
JP4113423B2 (ja) * | 2002-12-04 | 2008-07-09 | シャープ株式会社 | 半導体記憶装置及びリファレンスセルの補正方法 |
JP2005222625A (ja) * | 2004-02-06 | 2005-08-18 | Sharp Corp | 不揮発性半導体記憶装置 |
-
2005
- 2005-06-03 US US11/145,520 patent/US7259993B2/en not_active Expired - Fee Related
- 2005-06-30 DE DE102005030661A patent/DE102005030661B4/de not_active Expired - Fee Related
-
2006
- 2006-05-12 TW TW095117044A patent/TWI313007B/zh not_active IP Right Cessation
- 2006-06-02 CN CNA2006100887148A patent/CN1892907A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5172338A (en) * | 1989-04-13 | 1992-12-15 | Sundisk Corporation | Multi-state EEprom read and write circuits and techniques |
US5172338B1 (en) * | 1989-04-13 | 1997-07-08 | Sandisk Corp | Multi-state eeprom read and write circuits and techniques |
US6055187A (en) * | 1996-04-30 | 2000-04-25 | Stmicroelectronics S.R.L. | Sensing circuitry for reading and verifying the contents of electrically programmable/erasable non-volatile memory cells |
US6011725A (en) * | 1997-08-01 | 2000-01-04 | Saifun Semiconductors, Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
US20020118566A1 (en) * | 2001-02-28 | 2002-08-29 | Fuh-Cheng Jong | Method of reading two-bit memories of NROM cell |
Also Published As
Publication number | Publication date |
---|---|
CN1892907A (zh) | 2007-01-10 |
TWI313007B (en) | 2009-08-01 |
DE102005030661B4 (de) | 2007-01-25 |
TW200701237A (en) | 2007-01-01 |
US20060274581A1 (en) | 2006-12-07 |
US7259993B2 (en) | 2007-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102005030661B4 (de) | Nichtflüchtiges Halbleiterspeicherbauelement und Verfahren zum Betreiben und Herstellen eines nichtflüchtigen Halbleiterspeicherbauelementes | |
DE19724221B4 (de) | Nichtflüchtiger Speicher | |
DE60220590T2 (de) | Verfahren zur Reduzierung von Kopplungseffekten zwischen multi-level Speicherelementen eines nicht flüchtigen Speichers | |
DE60115716T2 (de) | Weichprogrammierung und weichprogrammierverifikation von flash-speicherzellen | |
DE4207934C2 (de) | Nichtflüchtige Halbleiterspeichervorrichtung und Programmierverfahren für eine nichtflüchtige Halbleiterspeichervorrichtung | |
DE19860506B4 (de) | System und Verfahren zum Programmieren eines nichtflüchtigen Speichers | |
DE102004033443B4 (de) | Flashspeicherbauelement mit Mehrpegelzelle | |
DE112005001595B4 (de) | Verfahren zum Verbessern der Löschspannungsverteilung für ein Flash-Speicher-Array mit Platzhalterwortleitungen | |
DE10052326B4 (de) | Nichtflüchtiges Halbleiterspeicherbauelement und Programmierverfahren hierfür | |
DE4110371C2 (de) | Nichtflüchtige Halbleiterspeichervorrichtung | |
DE60301839T2 (de) | Nichtflüchtiger Halbleiterspeicher und Verfahren zu dessen Betrieb | |
DE60318659T2 (de) | Nichtflüchtiger Speicher und Auffrischungsverfahren | |
DE102005037287B3 (de) | Nicht-flüchtiger Halbleiterspeicher und Verfahren zum Bestimmen einer Lesespannung zum Auslesen von Daten aus derartigen Speichern | |
DE60216010T2 (de) | Verfahren und Schaltung zum Auslesen von Doppelbit-Speicherzellen unter Verwendung einer Vielzahl von Doppelbit-Referenz-Speicherzellen, die beidseitig gelesen werden | |
DE102006020180B3 (de) | Verfahren zum Programmieren eines Blocks von Speicherzellen, nicht-flüchtiger Speicher und Speicherkarte | |
DE19649410C2 (de) | Nichtflüchtige Speicherzelle und Verfahren zum Programmieren derselben | |
DE60318714T2 (de) | System und verfahren zur steuerung einer löschspannung während des löschens mehrerer sektoren eines flash-speichers | |
DE60303511T2 (de) | Verfahren zum löschen eines flash-speichers unter verwendung eines prä-lösch verfahrensschritts | |
DE112005003380T5 (de) | Mehrpegel-ONO-Flash-Programmieralgorithmus zur Steuerung der Breite der Schwellwertverteilung | |
DE602005004253T2 (de) | Speicher, bei dem zum Lesen an die Wortleitung eine Spannungs-Rampe angelegt wird, die mit einem Stromgenerator erzeugt wird | |
DE112004000703B4 (de) | Verfahren zum Betrieb einer Doppelzellenspeichereinrichtung mit einer verbesserten Lesebereichsspanne über die Lebensdauer hinweg | |
DE102008007685B4 (de) | Integrierte Schaltung und Verfahren zum Betreiben einer integrierten Schaltung | |
DE102005030874B3 (de) | Verfahren und integrierter Schaltkreis zum Erkennen eines Zustandes einer Speicherzelle | |
DE19704999A1 (de) | Verfahren zum Programmieren eines nichtflüchtigen Speichers | |
EP1571674B1 (de) | Verfahren zum Betreiben einer elektrischen beschreib- und löschbaren Speicherzelle und eine Speichereinrichtung zum elektrischen Speichern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE Owner name: INFINEON TECHNOLOGIES FLASH GMBH & CO. KG, 010, DE |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA FLASH GMBH, 01099 DRESDEN, DE Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |