DE102005024371A1 - Metalloxid-Halbleitertransistor und Verfahren zum Herstellen desselben - Google Patents

Metalloxid-Halbleitertransistor und Verfahren zum Herstellen desselben Download PDF

Info

Publication number
DE102005024371A1
DE102005024371A1 DE102005024371A DE102005024371A DE102005024371A1 DE 102005024371 A1 DE102005024371 A1 DE 102005024371A1 DE 102005024371 A DE102005024371 A DE 102005024371A DE 102005024371 A DE102005024371 A DE 102005024371A DE 102005024371 A1 DE102005024371 A1 DE 102005024371A1
Authority
DE
Germany
Prior art keywords
source
contacts
drain
mos transistor
constant voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102005024371A
Other languages
English (en)
Inventor
Jun-Gi Ichon Choi
Hi-Hyun Ichon Han
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE102005024371A1 publication Critical patent/DE102005024371A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

Ein Metalloxid-Halbleiter-(MOS)Transistor beinhaltet: einen Quellebereich, welcher wenigstens einen Quellekontakt besitzt; einen Drain-Bereich, welcher wenigstens einen Drain-Kontakt besitzt; und ein Gate, welches zwischen dem Quellebereich und dem Drain-Bereich angeschlossen ist, wobei die Anzahl der Quellekontakte, welche in dem Quellebereich beinhaltet sind, unterschiedlich von der Anzahl der Drain-Kontakte ist, welche in dem Quellebereich beinhaltet sind.

Description

  • Bereich der Erfindung
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitereinrichtung; und speziell auf einen Metalloxid-Halbleiter-(MOS-)Transistor, welcher in der Lage ist, eine Änderung des Sättigungsstromes zu verhindern.
  • Im Allgemeinen ändert sich der Sättigungsstrom, welcher zwischen einer Source bzw. Quelle und einem Drain bzw. Senke eines Metalloxid-Halbleiter-(MOS-)Transistors erzeugt wird, aufgrund einer Temperaturänderung. D.h., dass sich die Charakteristik einer integrierten Schaltung, wie z.B. einer Schaltung zum Erzeugen einer konstanten Spannung oder einer Verzögerungsschaltung, welche den MOS-Transistor beinhaltet, sich aufgrund der Temperaturänderung ändert. Wenn sich die Charakteristik der integrierten Schaltung so sehr basierend auf vorher festgelegten Konditionen, wie z.B. der Temperatur und des Druckes, verändert, kann die integrierte Schaltung nicht normal betrieben werden.
  • Dementsprechend werden während der Herstellungsschritte integrierte Schaltungen bei einer strengen bzw. extremen Temperatur, z.B. –10°C oder 90°C, geprüft, um eine defekte Schaltung auszusondern. Da die defekte Schaltung nicht von Anwendern genutzt werden kann, ist es wünschenswert, einen MOS-Transistor herzustellen, welcher ungeachtet von Temperaturänderungen stabil arbeiten kann.
  • 1 ist ein schematisches Schaltbild, welches einen herkömmlichen Schaltkreis zur Erzeugung einer konstanten Spannung zeigt, welcher herkömmliche MOS-Transistoren beinhaltet.
  • Wie gezeigt wird, beinhaltet die herkömmliche Schaltung zur Erzeugung einer konstanten Spannung einen ersten und einen zweiten n-Typ-Metalloxid-Halbleiter-(NMOS-)Transistor M1 und M2; einen ersten und einen zweiten p-Typ-Metalloxid-Halbleiter-(PMOS-)Transistor M3 und M4; und einen Widerstand R.
  • Eine Quelle des zweiten NMOS-Transistors M2 ist mit der Erde GND gekoppelt. Ein Gate des zweiten NMOS-Transistors M2 ist mit einem Gate des ersten NMOS-Transistors M1 gekoppelt. Das Gate des ersten NMOS-Transistors M1 ist auch mit einem Drain des ersten NMOS-Transistors M1 gekoppelt. Eine Quelle des ersten NMOS-Transistors M1 ist mit einem ersten Anschluss des Widerstands R gekoppelt, und ein zweiter Anschluss des Widerstands R ist mit der Erde verbunden.
  • Jede Quelle des ersten PMOS-Transistors M3 und des zweiten PMOS-Transistors M4 ist an eine Versorgungsspannung VCC angeschlossen. Jedes Gate des ersten PMOS-Transistors M3 ist mit jedem Gate des zweiten PMOS-Transistors M4 gekoppelt. Ein Drain des ersten PMOS-Transistors M3 und ein Drain des zweiten PMOS-Transistors M4 ist jeweils mit dem Drain des ersten NMOS-Transistors M1 und dem Drain des zweiten NMOS-Transistors M4 gekoppelt.
  • Der erste und der zweite PMOS-Transistor M3 und M4 dienen als eine Stromspiegelschaltung, um die ersten und zweiten NMOS-Transistoren M1 und M2 zu betreiben. Die MOS-Transistoren M1 bis M4, welche in 1 gezeigt werden, dienen als Stromspiegelschaltung vom Widlar-Typ, um eine konstante Spannung VR0 zu erzeugen.
  • Hierzu wird bemerkt, dass der Widerstand R zwischen dem ersten NMOS-Transistor M1 und der Erde GND angeschlossen ist. Die Rolle des Widerstandes R wird nachfolgend beschrieben.
  • 2 stellt das Layout jedes MOS-Transistors dar, z.B. M1, welcher in der herkömmlichen Schaltung zur Erzeugung einer konstanten Spannung beinhaltet ist, wie sie in 1 gezeigt wird.
  • Wie gezeigt wird, beinhaltet der erste MOS-Transistor M1 eine Gate-Leitung 201, einen Quellebereich 202 und einen Drain-Bereich 203.
  • Jeder Quellebereich 202 und jeder Drain-Bereich 203 beinhaltet eine Vielzahl von Kontakten, z.B. einen Kontakt 204, welcher in dem Quellebereich 202 beinhaltet ist, und einen Kontakt 205, welcher in dem Drain-Bereich 203 beinhaltet ist, um Leistung zu liefern und die internen Elemente zu verbinden. Hierzu wird bemerkt, dass die Anzahl der Kontakte, welche in dem Quellebereich 202 beinhaltet ist, gleich der Anzahl der Kontakte ist, welche in dem Drain-Bereich 203 beinhaltet ist.
  • Außerdem wird die Abmessung des ersten NMOS-Transistors M1 durch ein Verhältnis von Breite zu Länge bestimmt. Die Länge entspricht einer Entfernung zwischen dem Quellebereich 202 und dem Drain-Bereich 203, und die Breite entspricht einer Länge einer Tangentialleitung zwischen der Gate-Leitung 201 und dem Quellebereich 202 oder dem Drain-Bereich 203.
  • Wie oben erwähnt, kann sich zwischenzeitlich der Sättigungsstrom eines herkömmlichen MOS-Transistors, welcher eine Struktur, wie z.B. das Layout, welches in 2 gezeigt wird, besitzt, anomal aufgrund der instabilen Temperatur ändern. Entsprechend kann die herkömmliche Schaltung zum Erzeugen einer konstanten Spannung, welche den herkömmlichen MOS-Transistor besitzt, anomal arbeiten.
  • Deshalb, um das Ändern der Leistungsfähigkeit der obigen Schaltung zur Herstellung einer konstanten Spannung zu kompensieren, ist es notwendig, dass der Widerstand R zwischen dem ersten NMOS-Transistor M1 und der Erde GND angeschlossen wird. D.h., zum Reduzieren der Änderung der Charakteristik, welche durch eine Temperaturänderung verursacht wird, werden der Widerstand des Widerstands R und die Abmessung des ersten NMOS-Transistors M1 in geeigneter Weise justiert bzw. eingestellt.
    •
  • Zusammenfassung der Erfindung
  • Es ist deshalb Aufgabe der vorliegenden Erfindung, einen Metalloxid-Halbleiter-(MOS-)Transistor zu liefern, welcher in der Lage ist, stabil in Abhängigkeit von einer Temperaturänderung zu arbeiten.
  • Entsprechend einem Gesichtspunkt der vorliegenden Erfindung wird ein Metalloxid-Halbleiter-(MOS-)Transistor geliefert, welcher beinhaltet: einen Quellebereich, welcher wenigstens einen Quellekontakt besitzt; einen Drain-Bereich, welcher wenigstens einen Drain-Kontakt besitzt; und ein Gate, welches zwischen dem Quellebereich und dem Drain-Bereich angeschlossen ist, wobei die Anzahl der Quellekontakte, welche in dem Quellebereich beinhaltet sind, von der Anzahl der Drain-Kontakte, welche in dem Quellebereich beinhaltet ist, unterschiedlich ist.
  • Entsprechend einem anderen Gesichtspunkt der vorliegenden Erfindung wird eine Schaltung zum Erzeugen einer konstanten Spannung geliefert, welche beinhaltet: einen ersten MOS-Transistor zum Empfangen einer Stromversorgungsspannung; einen zweiten MOS-Transistor zum Empfangen der Stromversorgungsspan nung, ein Gate des zweiten MOS-Transistors, welches mit einem Gate des ersten MOS-Transistors gekoppelt ist; einen dritten MOS-Transistor, welcher zwischen dem ersten MOS-Transistor und der Erde angeschlossen ist; und einen vierten MOS-Transistor, welcher zwischen dem zweiten MOS-Transistor und der Erde angeschlossen ist, ein Gate des dritten MOS-Transistors, welches mit einem Gate des vierten MOS-Transistors gekoppelt ist, wobei jeder MOS-Transistor beinhaltet: einen Quellebereich, welcher wenigstens einen Quellekontakt besitzt, einen Drain-Bereich, welcher wenigstens einen Drain-Kontakt besitzt, und ein Gate, dessen Anzahl von Quellekontakten, welche in dem Quellebereich beinhaltet sind, unterschiedlich von der Anzahl der Drain-Kontakte ist, welche in dem Drain-Bereich beinhaltet sind.
    •
  • Kurze Beschreibung der Zeichnungen
  • Obige und andere Aufgaben und Merkmale der vorliegenden Erfindung werden aus der folgenden Beschreibung bevorzugter Ausführungsformen offensichtlich, welche in Verbindung mit den beigefügten Zeichnungen gegeben werden, in welchen:
  • 1 ein schematisches Schaltbild ist, welches eine herkömmliche Schaltung zum Erzeugen einer konstanten Spannung zeigt;
  • 2 ein Layout eines MOS-Transistors ist, welcher in der herkömmlichen Schaltung zur Erzeugung einer konstanten Spannung beinhaltet ist, welche in 1 gezeigt wird;
  • 3 ein Layout ist, welches einen MOS-Transistor entsprechend einer bevorzugten Ausführungsform der vorliegenden Erfindung zeigt;
  • 4A ein Graph ist, welcher ein erstes Simulationsergebnis der Widerstandscharakteristik eines NMOS-Transistors entspre chend einer bevorzugten Ausführungsform der vorliegenden Erfindung zeigt;
  • 4B ein Graph ist, welcher ein zweites Simulationsergebnis der Widerstandscharakteristik eines PMOS-Transistors entsprechend der bevorzugten Ausführungsform der vorliegenden Erfindung zeigt;
  • 5A ein Graph ist, welcher ein drittes Simulationsergebnis eines Quelle-Drain-Stromes und einer Gate-Quelle-Spannung des NMOS-Transistors zeigt, welcher in 4A gezeigt wird;
  • 5B ein Graph ist, welcher ein viertes Simulationsergebnis eines Quelle-Drain-Stromes und einer Gate-Quelle-Spannung des PMOS-Transistors zeigt, welcher in 4B gezeigt wird,
  • 6A eine Tabelle ist, welche ein fünftes Simulationsergebnis einer Änderung des Sättigungsstromes des NMOS-Transistors zeigt, welcher in 4A gezeigt wird;
  • 6B eine Tabelle ist, welche ein sechstes Simulationsergebnis einer Änderung des Sättigungsstromes des PMOS-Transistors zeigt, welcher in 4B gezeigt wird;
  • 7A und 7B Graphen sind, welche jeweils simulierte Ergebnisse zeigen, welche in 6A und 6B gezeigt werden; und
  • 8 ein schematisches Schaltbild ist, welcher eine Schaltung zur Erzeugung einer konstanten Spannung entsprechend der vorliegenden Erfindung zeigt.
  • Detaillierte Beschreibung der Erfindung
  • Nachfolgend wird ein Metalloxid-Halbleiter-(MOS-)Transistor entsprechend der vorliegenden Erfindung im Detail mit Bezug auf die beigefügten Zeichnungen beschrieben.
  • 3 ist eine Zeichnung, welche das Layout eines MOS-Transistors entsprechend einer bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
  • Wie gezeigt wird, beinhaltet der MOS-Transistor eine Gate-Leitung 301, einen Quellebereich 302 und einen Drain-Bereich 303. Jeder Quellebereich 302 und Drain-Bereich 303 beinhaltet wenigstens einen Kontakt, z.B. 304, welcher in dem Quellebereich 302 beinhaltet ist, und 305, welcher in dem Drain-Bereich 303 beinhaltet ist, um eine Energie zu liefern und interne Elemente zu verbinden.
  • Die Größe des MOS-Transistors wird durch ein Verhältnis von Breite zu Länge bestimmt, wie dies in 3 gezeigt wird.
  • Hierbei ist, im Vergleich zum herkömmlichen MOS-Transistor, die Anzahl der Kontakte, welche in dem Quellebereich 302 beinhaltet sind, kleiner als die Anzahl der Kontakte, welche in dem Drain-Bereich 303 beinhaltet sind. Außerdem ist die Länge kleiner als diejenige des herkömmlichen MOS-Transistors.
  • Wenn die Anzahl der Kontakte des Quellebereiches 302 abnimmt, nimmt ein Quellekontaktwiderstand zu. Da der Quellekontaktwiderstand erhöht wird, ist der Quellekontaktwiderstand relativ empfindlicher gegenüber einer Temperaturänderung. D.h., eine Änderung der Charakteristik des MOS-Transistors, welche durch die Temperaturänderung hervorgerufen wird, wird durch eine Veränderung des Quellekontaktwiderstandes kompensiert. Obwohl ein Stromfluss abnimmt, wenn der Quellekontaktwiderstand erhöht wird, wird hierin die Stromreduzierung durch die abnehmende Länge kompensiert.
  • 4A ist ein Graph, welcher ein erstes Simulationsergebnis der Widerstandscharakteristik eines n-Typ-Metalloxid-Halbleiter-(NMOS-)Transistors entsprechend der bevorzugten Ausführungsform der vorliegenden Erfindung zeigt, wenn eine Temperatur auf verschiedene Weise geändert wird.
  • Hierbei wird angenommen, dass ein Verhältnis von Breite zu Länge, z.B. W/L, 10/1 ist. Ein Kanalwiderstand ist als "1/gmmax_n(W/L = 10/1)" gekennzeichnet, und ein Quellekontaktwiderstand ist als "BLC-N + Rc_1EA" gekennzeichnet. Der Quellekontaktwiderstand 1/gmmax_n(W/L = 10/1) zeigt einen Widerstand von einem Quellekontakt. Ein Widerstand eines Quellebereiches ist gekennzeichnet als "N+ Rsh".
  • 4B ist ein Graph, welcher ein zweites Simulationsergebnis einer Widerstandscharakteristik eines p-Typ-Metalloxid-Halbleiter-(PMOS-)Transistors entsprechend der bevorzugten Ausführungsform der vorliegenden Erfindung zeigt, wenn eine Temperatur auf verschiedene Weise geändert wird.
  • Hierbei wird angenommen, dass ein Verhältnis der Breite zur Länge, z.B. W/L, 20/1 ist. Ein Kanalwiderstand ist als "1/gmmax_p(W/L = 20/1)" gekennzeichnet, und ein Quellekontaktwiderstand ist als "BLC-P+ Rc_1EA" gekennzeichnet. Der Quellekontaktwiderstand 1/gmmax_p(W/L = 20/1) zeigt einen Widerstand eines Quellekontaktes. Ein Widerstand eines Quellebereiches ist als "P+ Rsh" gekennzeichnet.
  • Mit Bezug auf 4A und 4B nimmt jeder Quellekontaktwiderstand des NMOS-Transistors und des PMOS-Transistors ab, wenn die Temperatur erhöht wird.
  • 5A ist ein Graph, welcher ein drittes Simulationsergebnis eines Quelle-Drain-Stromes Id und einer Gate-Quelle-Spannung Vgs des NMOS-Transistors zeigt, wenn die Temperatur geändert wird.
  • Wie gezeigt wird, nimmt der Quelle-Drain-Strom Id ab, wenn die Temperatur an der Gate-Quelle-Spannung Vgs erhöht wird.
  • 5B ist ein Graph, welcher ein viertes Simulationsergebnis eines Quelle-Drain-Stromes Id und einer Gate-Quelle-Spannung Vgs des PMOS-Transistors zeigt, wenn die Temperatur geändert wird.
  • Wie gezeigt wird, nimmt der Quelle-Drain-Strom Id ab, wenn die Temperatur an der Gate-Quelle-Spannung Vgs erhöht wird.
  • Mit Bezug auf 4A und 5B kann man von einer Sättigungsstromänderung und einer Quellekontaktänderung ausgehen, welche durch die Temperaturvariation verursacht wird. Durch genaues Einstellen der Anzahl von Quellekontakten, basierend auf den Daten, kann die Änderung des Sättigungsstromes, welche durch die Temperaturveränderung verursacht wird, kompensiert werden.
  • 6A ist eine Tabelle, welche ein fünftes Simulationsergebnis einer Sättigungsstromänderung des NMOS-Transistors entsprechend der Anzahl von Quellekontakten und der Temperaturänderung zeigt.
  • Wie gezeigt wird, falls die Anzahl der Quellekontakte 30 ist, beträgt die Änderung des Sättigungsstromes zwischen einer Maximaltemperatur und einer Minimaltemperatur 27 μA. Wenn jedoch die Anzahl der Quellekontakte 1 ist, ist die Änderung des Sättigungsstromes zwischen der Maximaltemperatur und der Minimaltemperatur 2,5 μA.
  • 6B ist eine Tabelle, welche ein sechstes Simulationsergebnis der Änderung eines Sättigungsstromes des PMOS-Transis tors entsprechend der Anzahl von Quellekontakten und der Temperaturänderung zeigt.
  • Wie gezeigt wird, falls die Anzahl der Quellekontakte 30 ist, beträgt die Änderung des Sättigungsstromes zwischen einer Maximaltemperatur und einer Minimaltemperatur 1,0 μA. Wenn jedoch die Anzahl der Quellekontakte 1 ist, beträgt die Änderung des Sättigungsstromes zwischen der Maximaltemperatur und der Minimaltemperatur 0,3 μA.
  • 7A und 7B sind jeweils Graphen, welche Simulationsergebnisse zeigen, welche in 6A und 6B gezeigt werden. Wie gezeigt wird, nimmt jede Änderung des Sättigungsstromes (Idsat) entsprechend der Temperaturänderung ab, wenn die Anzahl der Quellekontakte abnimmt.
  • 8 ist ein schematisches Schaltbild, welches eine Schaltung zum Erzeugen einer konstanten Spannung entsprechend der vorliegenden Erfindung zeigt.
  • Wie gezeigt wird, beinhaltet die Schaltung zur Erzeugung einer konstanten Spannung einen ersten NMOS-Transistors M901, einen zweiten NMOS-Transistor M902, einen ersten PMOS-Transistor M903 und einen zweiten PMOS-Transistors M904. Hierbei wird die Anzahl der Quellekontakte, welche in jedem MOS-Transistor der Schaltung zur Erzeugung einer konstanten Spannung beinhaltet ist, für das Kompensieren einer Änderung des Sättigungsstromes zwischen einer Quelle und einem Drain, welche durch eine Temperaturänderung verursacht wird, geeignet festgelegt. Jeder MOS-Transistor, welcher in der Schaltung zum Erzeugen einer konstanten Spannung beinhaltet ist, besitzt ein Layout, wie es in 3 gezeigt wird.
  • Im Detail ist eine Quelle des ersten PMOS-Transistors M903 an eine Versorgungsspannung VCC gekoppelt, und ein Gate des er sten PMOS-Transistors M903 ist an ein Gate des zweiten PMOS-Transistors M904 gekoppelt. In ähnlicher Weise ist eine Quelle des zweiten PMOS-Transistors M904 an die Versorgungsspannung VCC gekoppelt. Das Gate und ein Drain des zweiten PMOS-Transistors M904 sind miteinander gekoppelt.
  • Ein Drain des ersten NMOS-Transistors 901 ist an den Drain des ersten PMOS-Transistors M903 gekoppelt, und eine Quelle des ersten NMOS-Transistors M901 ist an die Erde GND gekoppelt. Der Drain und ein Gate des ersten NMOS-Transistors M901 sind miteinander gekoppelt. In ähnlicher Weise ist ein Drain des zweiten MOS-Transistors M903 mit dem Drain des zweiten PMOS-Transistors M904 gekoppelt, und eine Quelle des zweiten NMOS-Transistors M903 ist an die Erde GND gekoppelt.
  • Eine konstante Spannung VR0 wird an einem Knoten, welcher im Allgemeinen mit dem Drain des ersten NMOS-Transistors M901 und dem Drain des ersten PMOS-Transistors M903 gekoppelt ist, erzeugt.
  • Als Ergebnis kann durch Bestimmen der Anzahl von Quellekontakten, welche in jedem MOS-Transistor der Schaltung zum Erzeugen einer konstanten Spannung enthalten ist, um den Sättigungsstrom zu kompensieren, die konstante Spannung VR0 stabil erzeugt werden, indem kein Widerstand zum Kompensieren einer Temperatur benutzt wird, z.B. R, welcher in 1 gezeigt wird.
  • Der MOS-Transistor entsprechend der vorliegenden Erfindung kann nicht nur für eine Schaltung zum Erzeugen einer konstanten Spannung, sondern auch für andere integrierte Schaltungen benutzt werden.
  • Entsprechend ist es in Übereinstimmung mit der vorliegenden Erfindung möglich, die Anzahl der defekten integrierten Schal tungen zu reduzieren, wodurch Herstellungskosten reduziert werden können.
  • Die vorliegende Anmeldung beinhaltet als Gegenstand einen Bezug zur koreanischen Patentanmeldung Nr. 2004-113576, welche beim Koreanischen Patentamt am 28. Dezember 2004 eingereicht wurde, auf deren gesamten Inhalt hier Bezug genommen wird.
  • Während die vorliegende Erfindung mit Bezug auf einzelne Ausführungsformen beschrieben wurde, wird es für Fachleute offensichtlich sein, dass verschiedene Änderungen und Modifikationen durchgeführt werden können, ohne vom Geist und Umfang der Erfindung abzuweichen, wie sie in den folgenden Ansprüchen definiert werden.

Claims (13)

  1. Metalloxid-Halbleiter-(MOS-)Transistor, welcher aufweist: einen Quellebereich, welcher wenigstens einen Quellekontakt besitzt; einen Drain-Bereich, welcher wenigstens einen Drain-Kontakt besitzt; und ein Gate, welches zwischen dem Quellebereich und dem Drain-Bereich angeschlossen ist, wobei die Anzahl der Quellekontakte, welche in dem Quellebereich beinhaltet ist, unterschiedlich von der Anzahl der Drain-Kontakte ist, welche in dem Quellebereich beinhaltet ist.
  2. MOS-Transistor nach Anspruch 1, in welchem die Anzahl der Quellekontakte bestimmt wird, um einen Quellekontaktwiderstand zu erhöhen.
  3. MOS-Transistor nach Anspruch 2, in welchem die Anzahl der Quellekontakte kleiner als die Anzahl der Drain-Kontakte ist.
  4. MOS-Transistor nach Anspruch 3, in welchem ein Verhältnis aus Breite zu Länge des MOS-Transistors bestimmt wird, um den erhöhten Quellekontaktwiderstand zu kompensieren.
  5. MOS-Transistor nach Anspruch 1, in welchem die Anzahl der Quellekontakte basierend auf einer Relation zwischen einer Änderung des Sättigungsstromes, welche durch eine Temperaturänderung verursacht wird, und der Anzahl der Quellekontakte bestimmt wird.
  6. MOS-Transistor nach Anspruch 5, in welchem die Änderung des Sättigungsstromes abnimmt, wenn die Anzahl der Quellekontakte erniedrigt wird.
  7. Schaltung zum Erzeugen einer konstanten Spannung, welche aufweist: einen ersten MOS-Transistor zum Empfangen einer Versorgungsspannung; einen zweiten MOS-Transistor zum Empfangen der Versorgungsspannung, wobei ein Gate des zweiten MOS-Transistors mit einem Gate des ersten MOS-Transistors gekoppelt ist; einen dritten MOS-Transistor, welcher zwischen dem ersten MOS-Transistor und der Erde angeschlossen ist; und einen vierten Transistor, welcher zwischen dem zweiten MOS-Transistor und der Erde angeschlossen ist, wobei ein Gate des dritten MOS-Transistors mit einem Gate des vierten MOS-Transistors gekoppelt ist, wobei jeder MOS-Transistor beinhaltet: einen Quellebereich, welcher wenigstens einen Quellekontakt besitzt, einen Drain-Bereich, welcher wenigstens einen Drain-Kontakt besitzt, und ein Gate, wobei die Anzahl der Quellekontakte, welche in dem Quellebereich beinhaltet ist, unterschiedlich von der Anzahl der Drain-Kontakte ist, welche in dem Drain-Bereich beinhaltet ist.
  8. Schaltung zum Erzeugen einer konstanten Spannung nach Anspruch 7, in welcher die Anzahl der Quellekontakte bestimmt wird, um einen Quellekontaktwiderstand zu erhöhen.
  9. Schaltung zum Erzeugen einer konstanten Spannung nach Anspruch 8, in welcher die Anzahl der Quellekontakte kleiner als die Anzahl der Drain-Kontakte ist.
  10. Schaltung zum Erzeugen einer konstanten Spannung nach Anspruch 9, in welcher jeder MOS-Transistor eine Breite und Länge besitzt, wobei die Länge einem Abstand zwischen dem Quellebereich und dem Drain-Bereich entspricht und die Breite der Länge einer Tangentialleitung zwischen dem Gate und dem Quellebereich oder dem Drain-Bereich entspricht.
  11. Schaltung zum Erzeugen einer konstanten Spannung nach Anspruch 10, in welcher ein Verhältnis der Breite zur Länge bestimmt wird, um den erhöhten Quellekontaktwiderstand zu kompensieren.
  12. Schaltung zum Erzeugen einer konstanten Spannung nach Anspruch 7, in welcher die Anzahl der Quellekontakte basierend auf einer Beziehung zwischen einer Sättigungsstromänderung, die durch eine Temperaturänderung verursacht wird, und der Anzahl der Quellekontakte bestimmt wird.
  13. Schaltung zum Erzeugen einer konstanten Spannung nach Anspruch 12, in welcher die Änderung des Sättigungsstromes abnimmt, wenn die Anzahl der Quellekontakte abnimmt.
DE102005024371A 2004-12-28 2005-05-27 Metalloxid-Halbleitertransistor und Verfahren zum Herstellen desselben Withdrawn DE102005024371A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR102004-0113576 2004-12-28
KR1020040113576A KR100558046B1 (ko) 2004-12-28 2004-12-28 온도에 둔감한 포화전류를 갖는 모스트랜지스터 및 그를이용한 정전압 발생기

Publications (1)

Publication Number Publication Date
DE102005024371A1 true DE102005024371A1 (de) 2006-07-06

Family

ID=36599094

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005024371A Withdrawn DE102005024371A1 (de) 2004-12-28 2005-05-27 Metalloxid-Halbleitertransistor und Verfahren zum Herstellen desselben

Country Status (6)

Country Link
US (2) US7301186B2 (de)
JP (1) JP2006190946A (de)
KR (1) KR100558046B1 (de)
CN (1) CN100456494C (de)
DE (1) DE102005024371A1 (de)
TW (1) TWI264049B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100605581B1 (ko) * 2004-12-28 2006-07-31 주식회사 하이닉스반도체 콘택 저항의 온도 특성을 이용한 디지털 온도 감지기 및그를 사용한 셀프 리프레시 구동장치
JP2009123842A (ja) * 2007-11-13 2009-06-04 Ricoh Co Ltd 半導体装置
KR20100053311A (ko) * 2008-11-12 2010-05-20 삼성전자주식회사 트랜지스터 어레이의 전기적 특성변화를 보상할 수 있는 반도체 장치
JP5533345B2 (ja) * 2009-12-25 2014-06-25 ミツミ電機株式会社 電流源回路及びそれを用いた遅延回路及び発振回路
JP5411029B2 (ja) * 2010-03-11 2014-02-12 ルネサスエレクトロニクス株式会社 基準電流生成回路
JP2012054502A (ja) * 2010-09-03 2012-03-15 Elpida Memory Inc 半導体装置
KR101865840B1 (ko) * 2011-08-10 2018-06-08 삼성전자주식회사 반도체 소자
KR20150118648A (ko) * 2014-04-14 2015-10-23 삼성전자주식회사 불 휘발성 메모리 장치
US9806019B2 (en) * 2015-09-22 2017-10-31 Nxp Usa, Inc. Integrated circuit with power saving feature
US20190204293A1 (en) * 2017-12-28 2019-07-04 Life Technologies Corporation Sensor for chemical analysis and methods for manufacturing the same
US11703531B2 (en) * 2021-05-20 2023-07-18 Changxin Memory Technologies, Inc. Contact resistor test method and device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5992910U (ja) * 1982-12-09 1984-06-23 日産自動車株式会社 定電流回路
GB2243233A (en) * 1990-04-06 1991-10-23 Mosaid Inc DRAM word line driver
US5650739A (en) * 1992-12-07 1997-07-22 Dallas Semiconductor Corporation Programmable delay lines
TW305071B (en) * 1996-08-14 1997-05-11 Winbond Electronics Corp The MOSFET in electro-static discharge protecting circuit
TW320773B (en) * 1996-11-25 1997-11-21 Winbond Electronics Corp Multi-finger MOS component
EP0845815A3 (de) * 1996-11-28 1999-03-03 Matsushita Electric Industrial Co., Ltd. Halbleiteranordnung, Entwurfverfahren und Halbleiter-integrierte Schaltungsanordnung
JP3289276B2 (ja) * 1999-05-27 2002-06-04 日本電気株式会社 半導体装置
KR100322539B1 (ko) * 1999-07-10 2002-03-18 윤종용 반도체 집적회로의 감지 증폭장치
JP3437831B2 (ja) * 2000-12-04 2003-08-18 沖電気工業株式会社 Ｃｍｏｓ出力回路
KR100401499B1 (ko) * 2001-04-04 2003-10-17 주식회사 하이닉스반도체 정전기 보호장치가 구비된 반도체 장치 및 그의 제조방법
JP2003007723A (ja) * 2001-06-26 2003-01-10 Kitakyushu Foundation For The Advancement Of Industry Science & Technology 半導体素子及び半導体集積回路
JP2003142681A (ja) * 2001-10-31 2003-05-16 Sony Corp 絶縁ゲート型電界効果トランジスタを有する半導体装置
US6724244B2 (en) * 2002-08-27 2004-04-20 Winbond Electronics Corp. Stable current source circuit with compensation circuit
US6798022B1 (en) * 2003-03-11 2004-09-28 Oki Electric Industry Co., Ltd. Semiconductor device with improved protection from electrostatic discharge
JP3768201B2 (ja) * 2003-04-21 2006-04-19 沖電気工業株式会社 Ｃｍｏｓ出力回路
JP2005019452A (ja) * 2003-06-23 2005-01-20 Toshiba Corp 半導体装置
US6939752B1 (en) * 2003-08-22 2005-09-06 Altera Corporation Apparatus and methods for integrated circuit with devices with body contact and devices with electrostatic discharge protection
US6768143B1 (en) * 2003-08-26 2004-07-27 International Business Machines Corporation Structure and method of making three finger folded field effect transistors having shared junctions
TWI263311B (en) * 2003-12-22 2006-10-01 Vanguard Int Semiconduct Corp High-voltage device structure having high endurance capability of ESD
KR100605581B1 (ko) * 2004-12-28 2006-07-31 주식회사 하이닉스반도체 콘택 저항의 온도 특성을 이용한 디지털 온도 감지기 및그를 사용한 셀프 리프레시 구동장치
US7646063B1 (en) * 2005-06-15 2010-01-12 Pmc-Sierra, Inc. Compact CMOS ESD layout techniques with either fully segmented salicide ballasting (FSSB) in the source and/or drain regions

Also Published As

Publication number Publication date
US7301186B2 (en) 2007-11-27
CN100456494C (zh) 2009-01-28
US20060138560A1 (en) 2006-06-29
TWI264049B (en) 2006-10-11
CN1797784A (zh) 2006-07-05
TW200623208A (en) 2006-07-01
US20080067614A1 (en) 2008-03-20
JP2006190946A (ja) 2006-07-20
KR100558046B1 (ko) 2006-03-07

Similar Documents

Publication Publication Date Title
DE102005024371A1 (de) Metalloxid-Halbleitertransistor und Verfahren zum Herstellen desselben
DE69323818T2 (de) Vorrichtung zur Erzeugung einer MOS temperaturkompensierten Referenzspannung für niedrige Spannungen und grosse Betriebsspannungsbereiche
DE69323239T2 (de) Referenz Spannungsgenerator
DE69634711T2 (de) VBB-Referenz für spannungsgepümptes Substrat
DE4124427C2 (de) Schaltung zum Erzeugen einer inneren temperaturstabilisierten Versorgungsspannung
DE69422239T2 (de) Referenzspannungsgeneratorschaltung
DE69701176T2 (de) Elektronische Schaltung versehen mit Neutralisierungseinrichtung
DE3606203C3 (de) Konstantspannungs-Erzeugerschaltung
DE102014114763A1 (de) Bandgap Circuits and Related Method
DE4305850A1 (de) Bezugsspannungsgeneratorschaltung und Halbleitervorrichtung mit derselben
DE19958438A1 (de) Spannungsreferenzschaltung
DE69217209T2 (de) Einschalt-Rücksetzschaltung mit niedrigem Ruhestromverbrauch
DE69332303T2 (de) Gleichrichtende Übertragungstorschaltung
DE4017617C2 (de) Spannungserzeugungsschaltung mit geringer Leistungsaufnahme und stabiler Ausgangsspannung bei kleiner Schaltkreisfläche
DE69803073T2 (de) Elektronischer analogschalter
DE19502598B4 (de) Eingangspuffer für CMOS-Schaltungen
DE19843482C2 (de) Kapazitive Struktur in einer integrierten Schaltung
DE69111869T2 (de) Referenzspannungserzeugungsschaltung.
DE69517287T2 (de) Pegelumsetzer
DE3586568T2 (de) Halbleitereinrichtung.
EP0499673A1 (de) Regelschaltung für einen Substratvorspannungsgenerator
DE102015122521B4 (de) Spannungsreferenzschaltung, integrierte Schaltung mit einer Spannungsreferenzschaltung und Verfahren zum Betrieb einer Spannungsreferenzschaltung
DE19813707A1 (de) Spannungspegelumformschaltung
DE102014111900B4 (de) Oszillatorschaltung
DE69411312T2 (de) BiCMOS Ausgangstreiberschaltung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20131203