JP2009123842A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2009123842A JP2009123842A JP2007294828A JP2007294828A JP2009123842A JP 2009123842 A JP2009123842 A JP 2009123842A JP 2007294828 A JP2007294828 A JP 2007294828A JP 2007294828 A JP2007294828 A JP 2007294828A JP 2009123842 A JP2009123842 A JP 2009123842A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- source
- drain
- gate electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000010410 layer Substances 0.000 description 23
- 238000009792 diffusion process Methods 0.000 description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000002513 implantation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- -1 phosphorus ions Chemical class 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】半導体基板1に互いに間隔をもって形成されたソース5とドレイン7と、ソース5とドレイン7の間の半導体基板1上にゲート絶縁膜9を介して形成されたゲート電極11をもつMOSトランジスタを備えている。ドレイン7のゲート電極11側の端部は上方から見てゲート電極11に重複している。ソース5は上方から見てゲート電極11とは間隔をもって形成されている。
【選択図】図1
Description
図8は従来のドライバートランジスタを概略的に示す断面図である。
シリコン基板41上にドライバートランジスタ形成領域を画定するためのLOCOS酸化膜43が形成されている。ドライバートランジスタ形成領域のシリコン基板41にN型不純物拡散層からなるソース45とドレイン47が形成されている。ソース45とドレイン47は互いに間隔をもって交互に配置されている。
さらに、上記ソースオフセット型MOSトランジスタはドライバートランジスタを構成する例を挙げることができる。
さらに、ソースオフセット型MOSトランジスタはドライバートランジスタを構成しているようにすれば、温度変化に対してドライバートランジスタの出力を安定させることができる。
例えばP型のシリコン基板(半導体基板)1に、トランジスタ形成領域を画定するためのSTI(shallow trench isolation)3が形成されている。トランジスタ形成領域のシリコン基板1にはP型ウェル(図示は省略)が形成されている。トランジスタ形成領域のシリコン基板1にN型不純物拡散層からなるソース5とドレイン7が互いに間隔をもって形成されている。この実施例では、ソース5は1つの拡散層によって形成され、ドレイン7は低濃度拡散層7aと高濃度拡散層7bの2つの拡散層からなるLDD(light doped drain)構造を備えている。
このように、ソースオフセット型MOSトランジスタのソースとゲート電極の距離を調整することにより、ドレイン電圧−ドレイン電流温度特性を調整できる。
この実施例において、ソースオフセット型トランジスタは、上方から見たソース5とゲート電極11の間の距離が例えば0.3μmに設定されており、第2MOSトランジスタとは逆に、温度が上昇するとドレイン電流が上昇する特性をもっている。
5 ソース
5a 低濃度拡散層
5b 高濃度拡散層
7 ドレイン
7a 低濃度拡散層
7b 高濃度拡散層
9 ゲート絶縁膜
11ゲート電極SICボート(ウエハ保持部)
21 出力端子
Claims (6)
- 半導体基板に互いに間隔をもって形成されたソースとドレインと、ソースとドレインの間の半導体基板上にゲート絶縁膜を介して形成されたゲート電極をもつMOSトランジスタを備えた半導体装置において、
前記ドレインの前記ゲート電極側の端部は上方から見て前記ゲート電極に重複又は隣接しており、前記ソースは上方から見て前記ゲート電極とは間隔をもって形成されているソースオフセット型MOSトランジスタを備えていることを特徴とする半導体装置。 - 前記ソースオフセット型MOSトランジスタは、前記ソースと前記ゲート電極との上方から見た距離が、ドレイン電圧−ドレイン電流温度特性に関してドレイン電流の飽和領域において温度特性が一定になる距離に設定されている請求項1に記載の半導体装置。
- 前記ソースオフセット型MOSトランジスタはドライバートランジスタを構成する請求項2に記載の半導体装置。
- 前記ドレインの前記ゲート電極側の端部及び前記ソースの前記ゲート電極側の端部が上方から見て前記ゲート電極に重複又は隣接している第2MOSトランジスタを同一基板上にさらに備え、
前記ソースオフセット型MOSトランジスタと前記第2MOSトランジスタは、並列に接続されて同一の出力端子に接続されており、
前記ソースオフセット型MOSトランジスタと前記第2MOSトランジスタは、ドレイン電圧−ドレイン電流温度特性に関して互いに逆の特性をもっている請求項1に記載の半導体装置。 - 前記ソースオフセット型MOSトランジスタにおける前記ソースと前記ゲート電極との上方から見た距離が、前記出力端子におけるドレイン電圧−ドレイン電流温度特性に関してドレイン電流の飽和領域において温度特性が一定になる距離に設定されている請求項4に記載の半導体装置。
- 並列に接続された前記ソースオフセット型MOSトランジスタと前記第2MOSトランジスタの組はドライバートランジスタを構成する請求項5に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007294828A JP2009123842A (ja) | 2007-11-13 | 2007-11-13 | 半導体装置 |
US12/263,127 US7906820B2 (en) | 2007-11-13 | 2008-10-31 | Source offset MOSFET optimized for current voltage characteristic invariance with respect to changing temperatures |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007294828A JP2009123842A (ja) | 2007-11-13 | 2007-11-13 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009123842A true JP2009123842A (ja) | 2009-06-04 |
Family
ID=40622915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007294828A Pending JP2009123842A (ja) | 2007-11-13 | 2007-11-13 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7906820B2 (ja) |
JP (1) | JP2009123842A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04119665A (ja) * | 1990-09-10 | 1992-04-21 | Matsushita Electron Corp | 半導体記憶装置とその製造方法 |
JPH07161850A (ja) * | 1993-12-09 | 1995-06-23 | Nec Corp | 不揮発性半導体集積回路装置 |
JPH0992825A (ja) * | 1995-09-26 | 1997-04-04 | Fuji Film Micro Device Kk | 半導体装置およびその製造方法 |
JPH10116986A (ja) * | 1996-08-22 | 1998-05-06 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2006190946A (ja) * | 2004-12-28 | 2006-07-20 | Hynix Semiconductor Inc | 温度に鈍感な飽和電流を有するmosトランジスタ及びそれを用いた定電圧発生器 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5198379A (en) * | 1990-04-27 | 1993-03-30 | Sharp Kabushiki Kaisha | Method of making a MOS thin film transistor with self-aligned asymmetrical structure |
FR2677481B1 (fr) * | 1991-06-07 | 1993-08-20 | Commissariat Energie Atomique | Procede de fabrication d'une cellule de memoire non volatile et cellule de memoire obtenue. |
US6187645B1 (en) | 1999-01-19 | 2001-02-13 | United Microelectronics Corp. | Method for manufacturing semiconductor device capable of preventing gate-to-drain capacitance and eliminating birds beak formation |
JP2001185724A (ja) | 1999-12-24 | 2001-07-06 | Seiko Epson Corp | Dmos型トランジスタの製造方法 |
JP2002261273A (ja) | 2001-02-28 | 2002-09-13 | Ricoh Co Ltd | 半導体装置、基準電圧発生回路及び電源回路 |
JP2006216607A (ja) | 2005-02-01 | 2006-08-17 | Ricoh Co Ltd | 抵抗素子およびそれを備えた半導体装置 |
JP5072396B2 (ja) | 2006-06-12 | 2012-11-14 | 株式会社リコー | 抵抗素子調整方法、抵抗素子調整方法によって抵抗値及び温度依存特性が調整された抵抗素子、その抵抗素子を用いた電流発生装置 |
-
2007
- 2007-11-13 JP JP2007294828A patent/JP2009123842A/ja active Pending
-
2008
- 2008-10-31 US US12/263,127 patent/US7906820B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04119665A (ja) * | 1990-09-10 | 1992-04-21 | Matsushita Electron Corp | 半導体記憶装置とその製造方法 |
JPH07161850A (ja) * | 1993-12-09 | 1995-06-23 | Nec Corp | 不揮発性半導体集積回路装置 |
JPH0992825A (ja) * | 1995-09-26 | 1997-04-04 | Fuji Film Micro Device Kk | 半導体装置およびその製造方法 |
JPH10116986A (ja) * | 1996-08-22 | 1998-05-06 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2006190946A (ja) * | 2004-12-28 | 2006-07-20 | Hynix Semiconductor Inc | 温度に鈍感な飽和電流を有するmosトランジスタ及びそれを用いた定電圧発生器 |
Also Published As
Publication number | Publication date |
---|---|
US20090121294A1 (en) | 2009-05-14 |
US7906820B2 (en) | 2011-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5655195B2 (ja) | 半導体装置 | |
KR100584711B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US8354723B2 (en) | Electro-static discharge protection device, semiconductor device, and method for manufacturing electro-static discharge protection device | |
JP4845410B2 (ja) | 半導体装置 | |
US7902600B2 (en) | Metal oxide semiconductor device | |
US8445960B2 (en) | Self-aligned body fully isolated device | |
JP3383219B2 (ja) | Soi半導体装置及びその製造方法 | |
US9184287B2 (en) | Native PMOS device with low threshold voltage and high drive current and method of fabricating the same | |
JP2006510206A (ja) | 集積回路構造体 | |
US20110133276A1 (en) | Gate Dielectric Formation for High-Voltage MOS Devices | |
JP5882046B2 (ja) | 半導体集積回路装置の製造方法 | |
US20100187606A1 (en) | Semiconductor device that includes ldmos transistor and manufacturing method thereof | |
JP4787709B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US9324714B2 (en) | Semiconductor device | |
JP2011108773A (ja) | 半導体装置 | |
JP2013115056A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2009123842A (ja) | 半導体装置 | |
US10325981B2 (en) | High-side power device and manufacturing method thereof | |
TWI581430B (zh) | 金氧半導體元件結構 | |
JP4628399B2 (ja) | 半導体装置 | |
JP2008053389A (ja) | 半導体装置及びその製造方法 | |
JP2006185952A (ja) | 半導体装置及びその製造方法 | |
JP2010050233A (ja) | 半導体装置 | |
JP2011096862A (ja) | 半導体装置及びその製造方法 | |
JP2002270827A (ja) | 半導体装置及びその製造方法、並びにその応用装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100518 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121126 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130212 |