JP5072396B2 - 抵抗素子調整方法、抵抗素子調整方法によって抵抗値及び温度依存特性が調整された抵抗素子、その抵抗素子を用いた電流発生装置 - Google Patents
抵抗素子調整方法、抵抗素子調整方法によって抵抗値及び温度依存特性が調整された抵抗素子、その抵抗素子を用いた電流発生装置 Download PDFInfo
- Publication number
- JP5072396B2 JP5072396B2 JP2007071412A JP2007071412A JP5072396B2 JP 5072396 B2 JP5072396 B2 JP 5072396B2 JP 2007071412 A JP2007071412 A JP 2007071412A JP 2007071412 A JP2007071412 A JP 2007071412A JP 5072396 B2 JP5072396 B2 JP 5072396B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- resistance
- diffusion region
- resistance element
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
アナログ回路において半導体装置の抵抗や容量のばらつき、さらには温度依存特性や電圧依存特性は回路の特性に大きな影響を及ぼす。特に温度変化による特性のバラツキは、デジタル回路では無視できる程度であってもアナログ回路では無視することができないことがある。
トランジスタM1,M2及びM3はそれぞれのソースが同一の電源端子38に接続されてカレントミラー接続となっている。バイポーラトランジスタQ1とQ2は同一特性をもっており、ベース‐エミッタ間面積の比を1:n(n>1)とする。
=Vt×ln(I0/IS1)−Vt×ln(I0/IS2)
=Vt×ln(n) (1)
但し、Vtは熱電圧を表わし、Vt=kT/qとする。kはボルツマン定数、Tは絶対温度、qは電気素量である。
ここでは、k=1.38×10-13(J/K)、q=1.6×10-19(C)とする
TC(I)=1/I×∂I/∂T
=TC(Vt)+TC(1/R)
=TC(Vt)−TC(R) (2)
したがって、上記(2)式から、基準となる温度を絶対温度300Kとすると、TC(Vt)は3333ppm/℃となる。すなわち、抵抗Rの温度依存係数TC(R)を3333ppm/℃にすることで、基準電流の温度依存係数TC(I)が0になる。
TC(R)=(RT−RRT)/RRT (3)
RTは基準温度での抵抗値、RRTは室温(例えば、25℃)での抵抗値である。
しかしこの方法は、ウェル抵抗領域4の抵抗値を調整することはできるが、抵抗値の温度依存特性を調整することはできなかった。そのため、ウェル抵抗と温度依存特性の異なる別の抵抗素子との組み合わせで抵抗素子全体としての温度特性を調整する方法も提案されているが、2つの抵抗間の製造プロセスによるバラツキの影響により所望の温度依存特性を得ることは困難であった。
そして本発明の抵抗素子は本発明の抵抗素子調整方法によって抵抗値及び温度依存特性が調整されたものであり、ウェル抵抗領域内のコンタクト領域の間の表面側に、抵抗値及び温度依存特性を調整するための拡散領域が形成されているものである。
拡散領域がウェル抵抗領域と反対導電型であればウェル抵抗領域の抵抗値が減少し、同じ導電型であればウェル抵抗領域の抵抗値がさらに減少する。
このグラフから、温度依存係数はウェル抵抗領域におけるP+拡散領域の占める面積割合に依存していることがわかる。そして、図16に示されているような、ウェル抵抗領域内にP+拡散領域を形成していない(面積割合が0%)場合の温度依存係数が3350ppm/℃程度であるのに対し、ウェル抵抗領域内にP+拡散領域を50%の面積割合で形成すれば温度依存係数が3600ppm/℃まで上昇されられている。この結果からN型のウェル抵抗領域におけるP+拡散領域の占める面積割合を増加させることで温度依存係数を増加させることができ、逆にP+拡散領域の占める面積割合を減少させると温度依存係数を減少させることができることがわかった。
特に、素子分離膜をその形成領域の半導体基板をエッチングして窪み部を形成し、窪み部を含む半導体基板上に堆積法によって絶縁膜を形成した後、平坦化処理によって窪み部のみに絶縁膜を残すことで形成するようにしてもよい。すなわち、素子分離膜を半導体基板に埋め込まれたSTI構造のものとするようにしてもよい。素子分離膜をSTI構造に形成することで、半導体基板の表面が平坦化されているので、素子分離膜が形成されている領域と形成されていない領域に対して不純物のイオン注入を行なっても、半導体基板の表面から均等な深さの位置に不純物を注入することができる。したがって、素子分離膜がSTI構造で形成されている場合においては、ウェル抵抗領域を形成するための不純物注入は、素子分離膜を形成した後で行なうことができる。
さらに、STI構造の素子分離膜によって拡散領域の形成領域を画定するようにすれば、拡散領域を自己整合的に形成することができ、また、その形成領域に注入された不純物が形成領域よりも外側に拡散することを素子分離膜で防止できる。
そして本発明の抵抗素子は、本発明の抵抗素子調整方法によって、ウェル抵抗領域内のコンタクト領域の間の表面側に、抵抗値及び温度依存特性を調整するための拡散領域が形成されているので、抵抗素子を所望の抵抗値や温度依存特性をもつものにすることができる。
また、ウェル抵抗領域と同じ導電型の不純物を注入して形成しても、拡散領域を形成しない場合に比べて抵抗値を低下させて温度依存係数を増加させることができる。
本発明の抵抗値及び温度依存特性調整方法は、特にシリサイド層を抵抗値及び温度依存特性調整用の拡散領域上に形成することとの組み合わせにより、より広い範囲での抵抗値及び温度依存特性の調整が可能になる。
そして、素子分離部膜をSTI構造で形成することで、STI構造の素子分離膜によって確定された拡散領域の形成領域よりも外側に不純物が拡散するのを防止できるので、所望の領域に拡散領域を形成することができる。そうすれば、抵抗値及び温度依存特性調整用の拡散領域の形成面積を精度良く制御することができるようになるので、抵抗値及び温度依存特性の調整精度が向上する。
P型の半導体基板2の主表面側にN型のウェル抵抗領域4が形成されている。ウェル抵抗領域4の周囲部に、STI構造のシリコン酸化膜からなる素子分離膜12が形成されている。
ウェル抵抗領域4内のコンタクト領域6の間に、この抵抗素子の抵抗値及び温度依存特性調整用のP+拡散領域14が形成されている。ウェル抵抗領域4内のコンタクト領域6及びP+拡散領域14を除く領域の主表面側にもSTI構造の素子分離膜12が形成されている。
素子分離膜12としては、STI構造で形成されたシリコン酸化膜の他、LOCOS法により形成されたLOCOS酸化膜であってもよい。
その後、コンタクト領域6上にシリサイド層8及びコンタクト10を形成することで、図1の抵抗素子が完成する。
この実施例の抵抗素子は、P型の半導体基板2の主表面側にN型のウェル抵抗領域4が形成されている。ウェル抵抗領域4の周囲部にSTI構造のシリコン酸化膜からなる素子分離膜12が形成されており、ウェル抵抗領域4が他の素子とは電気的に分離されている。ウェル抵抗領域4内の2箇所に高濃度のN+拡散領域であるコンタクト領域6が互いに離間して形成されている。コンタクト領域6上には、シリサイド層8を介して例えばタングステンからなるコンタクト10が形成されている。
その後、コンタクト領域6上にシリサイド層8及びコンタクト10を形成することで、図4の抵抗素子が完成する。
この抵抗素子は、図4の抵抗素子と同様に、半導体基板2の主表面側に、素子分離膜12によって電気的に分離されたN型のウェル抵抗領域4が形成されている。ウェル抵抗領域4内の2箇所にコンタクト領域6が互いに離間して形成されている。コンタクト領域6上には、シリサイド層8を介して例えばタングステンからなるコンタクト10が形成されている。
ウェル抵抗領域4内でコンタクト領域6の間に、この抵抗素子の抵抗値及び温度依存特性調整用のN+拡散領域34が形成されている。N+拡散領域34の表面側には、例えばCo(コバルト)とシリコンが反応して形成されたシリサイド層28が形成されている。ウェル抵抗領域4のコンタクト領域4及びN+拡散領域34が形成されている領域を除く領域にはSTI構造の素子分離膜12が形成されている。
コンタクト領域6上のシリサイド層8上にコンタクト10を形成することで、図6の抵抗素子が完成する。
また、上記形成工程(i)〜(l)に示されるように、N+拡散領域34上のシリサイド層28を形成する工程として、コンタクト領域6上のシリサイド層8を形成する工程を利用しているので、工程数を増加させることなく抵抗値の低下を図ることができる。
この実施例の抵抗素子は、P型の半導体基板2の主表面側の2箇所に、素子分離膜44によって電気的に分離された2つのN型ウェル抵抗領域4a,4bが互いに離間して形成されている。素子分離膜44としては、図に示されているSTI構造のものの他、LOCOS法により形成されたLOCOS酸化膜であってもよい。
その後、コンタクト領域6a,6b上のシリサイド層8a,8b上にコンタクト10a,10bを形成して、図9の抵抗素子が完成する。
以上の実施例に示されているような抵抗値及び温度依存特性を調整した抵抗素子の用途としては、例えば図12に示されるような電流発生装置の一実施例としての定電流回路を挙げることができる。
M1,M2及びM3はカレントミラー接続された同一のペアMOSトランジスタであり、トランジスタM1,M2及びM3のソースは電源端子38を介して電源回路に接続されている。トランジスタM1はバイポーラトランジスタQ1を介して接地されており、トランジスタM2は抵抗R、バイポーラトランジスタQ2を介して接地されている。バイポーラトランジスタQ1及びQ2はベースとコレクタが接地されている。バイポーラトランジスタQ1とQ2は同一特性をもっているが、それぞれのベース‐エミッタ間面積は異なっている。
この定電流回路では、トランジスタM1,M2、バイポーラトランジスタQ1,Q2、オペアンプ44が、本発明の電流発生装置における温度変化に対して固有の依存性をもつ電圧を生成する電圧生成部を構成し、抵抗Rが電圧生成部により生成された電圧が両端に印加される抵抗素子を構成し、トランジスタM3が電圧生成部によって生成された電圧と抵抗素子のそれぞれの温度特性に応じて電流を出力する電流出力部を構成している。
図14は、その評価に用いたサンプルの概略構造示す図であり、(A)は従来技術の断面図、(B)はN+拡散領域34を備えた構造の断面図、(C)はP+拡散領域14を備えた構造の断面図、(D)はレイアウトを示す平面図である。N型ウェル抵抗領域4、P+拡散領域14、N+拡散領域34の形成条件は上記実施例と同じである。これらのサンプルでは、N型ウェル抵抗領域4の幅寸法を6μm、コンタクト領域6,6間の寸法を60μmとした。また、P+拡散領域14及びN+拡散領域34の長さ寸法を58μm、幅寸法を4μmとした。素子分離膜12の深さは、N型ウェル抵抗領域4とP+拡散領域14又はN+拡散領域34のジャンクション位置よりも深くなるようにした。
N+拡散領域34を備えた構造(B)及びP+拡散領域14を備えた構造(C)の温度依存係数(TCR)は、ともに従来技術の構造(A)に比べて大きくなる。
図15は、その評価に用いたサンプルの概略構造示す図であり、(A)は従来技術の断面図、(B)はN+拡散領域34を備えた構造の断面図、(C)はP+拡散領域14を備えた構造の断面図、(D)はレイアウトを示す平面図である。N型ウェル抵抗領域4、P+拡散領域14、N+拡散領域34の形成条件は上記実施例と同じである。これらのサンプルでは、N型ウェル抵抗領域4の幅寸法を2μm、コンタクト領域6,6間の寸法を300μmとした。また、P+拡散領域14及びN+拡散領域34の長さ寸法を298.8μm、幅寸法をN型ウェル抵抗領域4の幅寸法と同じく2μmとした。素子分離膜13の深さは、N型ウェル抵抗領域4とP+拡散領域14又はN+拡散領域34のジャンクション位置よりも浅くなるようにした。
また、N+拡散領域34を備えた構造(B)及びP+拡散領域14を備えた構造(C)の温度依存係数(TCR)は、ともに従来技術の構造(A)に比べて小さくなる。
さらに、N型ウェル抵抗領域にP+拡散領域を備えた構造では、従来技術に比べて温度依存係数を小さくすることができるので(表2及び図15を参照)、温度依存係数の補完に用いる抵抗素子も小さくすることができる。
4 ウェル抵抗領域
6 コンタクト領域
8,28 シリサイド層
10 コンタクト
12 素子分離膜
14 P+拡散領域
34 N+拡散領域
Claims (14)
- 半導体基板に形成されたウェル抵抗領域と、そのウェル抵抗領域内に互いに離間して形成されたコンタクト領域とを備えた抵抗素子の抵抗値及び温度依存特性を調整する方法であって、
前記ウェル抵抗領域内の前記コンタクト領域の間の表面側に、抵抗値及び温度依存特性を調整するための拡散領域を形成する工程と、
前記拡散領域を形成する前に、前記ウェル抵抗領域内の前記拡散領域を形成する領域の周囲に素子分離膜を形成する工程と、を含むことを特徴とする抵抗素子調整方法。 - 前記ウェル抵抗領域とは反対導電型の不純物を注入して前記拡散領域を形成する請求項1に記載の抵抗素子調整方法。
- 前記ウェル抵抗領域と同じ導電型の不純物を注入して前記拡散領域を形成する請求項1に記載の抵抗素子調整方法。
- 前記拡散領域の表面側にシリサイド層を形成する請求項1から3のいずれかに記載の抵抗素子調整方法。
- 前記ウェル抵抗領域において前記拡散領域が占める面積割合を変化させることで前記抵抗値及び前記温度依存特性を調整する請求項1から4のいずれかに記載の抵抗素子調整方法。
- 前記素子分離膜は、その形成領域の半導体基板をエッチングして窪み部を形成し、前記窪み部を含む前記半導体基板上に堆積法によって絶縁膜を形成した後、平坦化処理によって前記窪み部のみに前記絶縁膜を残すことで形成する請求項1から5のいずれかに記載の抵抗素子調整方法。
- 前記ウェル抵抗領域は、前記素子分離膜を形成した後で不純物注入を行なって形成する請求項1から6のいずれかに記載の抵抗素子調整方法。
- 前記拡散領域を形成するための不純物注入は、前記半導体基板の他の領域の素子を形成するための工程を利用する請求項1から7のいずれかに記載の抵抗素子調整方法。
- 半導体基板の主表面側に形成されたウェル抵抗領域と、前記ウェル抵抗領域内の互いに離間した2つの領域に形成されたコンタクト領域と、前記コンタクト領域上に形成されたコンタクトと、を備えた抵抗素子において、
前記ウェル抵抗領域の前記コンタクト領域の間の領域の表面側に、抵抗値及び温度依存特性を調整するための拡散領域が形成されており、
前記ウェル抵抗領域の前記コンタクト領域及び前記拡散領域とは異なる領域に素子分離膜が形成されていることを特徴とする抵抗素子。 - 前記拡散領域は前記ウェル抵抗領域とは反対導電型である請求項9に記載の抵抗素子。
- 前記拡散領域は前記ウェル抵抗領域と同導電型である請求項9に記載の抵抗素子。
- 前記素子分離膜は前記半導体基板に形成された窪み部に絶縁膜が埋め込まれたものである請求項9から11のいずれかに記載の抵抗素子。
- 複数のウェル抵抗領域を備え、少なくとも1つの前記ウェル抵抗領域に抵抗値及び温度依存特性を調整するための拡散領域が形成されている請求項9から12のいずれかに記載の抵抗素子。
- 温度変化に対して固有の依存性をもつ電圧を生成する電圧生成部と、前記電圧生成装置により生成された電圧が両端に印加される抵抗素子と、前記電圧と前記抵抗素子のそれぞれの温度特性に応じて電流を出力する電流出力部と、を備えた電流発生装置において、
前記抵抗素子として請求項9から13のいずれかに記載の温度特性調整用抵抗素子が用いられていることを特徴とする電流発生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007071412A JP5072396B2 (ja) | 2006-06-12 | 2007-03-19 | 抵抗素子調整方法、抵抗素子調整方法によって抵抗値及び温度依存特性が調整された抵抗素子、その抵抗素子を用いた電流発生装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006162022 | 2006-06-12 | ||
JP2006162022 | 2006-06-12 | ||
JP2007071412A JP5072396B2 (ja) | 2006-06-12 | 2007-03-19 | 抵抗素子調整方法、抵抗素子調整方法によって抵抗値及び温度依存特性が調整された抵抗素子、その抵抗素子を用いた電流発生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008021962A JP2008021962A (ja) | 2008-01-31 |
JP5072396B2 true JP5072396B2 (ja) | 2012-11-14 |
Family
ID=39077682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007071412A Expired - Fee Related JP5072396B2 (ja) | 2006-06-12 | 2007-03-19 | 抵抗素子調整方法、抵抗素子調整方法によって抵抗値及び温度依存特性が調整された抵抗素子、その抵抗素子を用いた電流発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5072396B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009123842A (ja) | 2007-11-13 | 2009-06-04 | Ricoh Co Ltd | 半導体装置 |
JP6341362B2 (ja) * | 2013-12-24 | 2018-06-13 | セイコーエプソン株式会社 | 発熱体、振動デバイス、電子機器及び移動体 |
JP6424448B2 (ja) * | 2014-03-28 | 2018-11-21 | 株式会社ソシオネクスト | 半導体記憶装置 |
JP2016040814A (ja) | 2014-08-13 | 2016-03-24 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP7027176B2 (ja) * | 2018-01-22 | 2022-03-01 | ラピスセミコンダクタ株式会社 | 半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5456777A (en) * | 1977-10-14 | 1979-05-08 | Nec Corp | Semiconductor device |
JPS57196558A (en) * | 1981-05-27 | 1982-12-02 | Nec Corp | Semiconductor integrated circuit device |
JPS5961954A (ja) * | 1982-10-01 | 1984-04-09 | Hitachi Ltd | 半導体抵抗素子 |
JPS62163359A (ja) * | 1986-01-14 | 1987-07-20 | Sanyo Electric Co Ltd | 半導体抵抗装置 |
-
2007
- 2007-03-19 JP JP2007071412A patent/JP5072396B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008021962A (ja) | 2008-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100838609B1 (ko) | 저항 소자 특성 조정 방법, 이에 따라 저항값 및 온도 의존 특성이 조정된 저항 소자 및 이를 이용한 전류 발생 장치 | |
US20120032303A1 (en) | Bipolar Junction Transistor Based on CMOS Technology | |
JP5072396B2 (ja) | 抵抗素子調整方法、抵抗素子調整方法によって抵抗値及び温度依存特性が調整された抵抗素子、その抵抗素子を用いた電流発生装置 | |
US7564298B2 (en) | Voltage reference circuit and current reference circuit using vertical bipolar junction transistor implemented by deep n-well CMOS process | |
KR20090055008A (ko) | 바이폴라 접합 트랜지스터 및 그 형성 방법 | |
JP4829793B2 (ja) | 精密ポリシリコン・レジスタ・プロセス | |
JP2007115971A (ja) | 半導体装置とその製造方法 | |
TWI323490B (en) | A method for forming a semiconductor structure, a method of forming a mask set for forming semiconductor devices, a resistor | |
US20060202306A1 (en) | Bipolar junction transistor with high beta | |
TWI657584B (zh) | 高電壓與類比之雙極性元件 | |
JP2006216607A (ja) | 抵抗素子およびそれを備えた半導体装置 | |
TW495921B (en) | Improved BiCMOS process with low temperature coefficient resistor (TCRL) | |
US20180182751A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US20080217664A1 (en) | Gate self aligned low noise JFET | |
US7842578B2 (en) | Method for fabricating MOS devices with a salicided gate and source/drain combined with a non-silicide source drain regions | |
JP2006303185A (ja) | 半導体装置及びその製造方法 | |
JP2009049167A (ja) | 半導体装置の製造方法 | |
JP2009065157A (ja) | 半導体素子、高電圧トランジスタ及び半導体素子の製造方法 | |
JP3983751B2 (ja) | 半導体装置及びその製造方法 | |
CN108336067B (zh) | 半导体装置和半导体装置的制造方法 | |
JP2004079775A (ja) | 半導体装置及びその製造方法 | |
JPS59182566A (ja) | 半導体装置 | |
US5404043A (en) | Semiconductor devices of the planar type bipolar transistors and combination bipolar/MIS type transistors | |
JP2024008710A (ja) | 圧力検出装置および製造方法 | |
KR100505416B1 (ko) | 고저항을 가진 반도체소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120531 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120821 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120821 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |