DE102005014744B4 - Trenchtransistor mit erhöhter Avalanchefestigkeit und Herstellungsverfahren - Google Patents

Trenchtransistor mit erhöhter Avalanchefestigkeit und Herstellungsverfahren Download PDF

Info

Publication number
DE102005014744B4
DE102005014744B4 DE102005014744A DE102005014744A DE102005014744B4 DE 102005014744 B4 DE102005014744 B4 DE 102005014744B4 DE 102005014744 A DE102005014744 A DE 102005014744A DE 102005014744 A DE102005014744 A DE 102005014744A DE 102005014744 B4 DE102005014744 B4 DE 102005014744B4
Authority
DE
Germany
Prior art keywords
trenches
conductivity type
regions
adjacent
areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005014744A
Other languages
English (en)
Other versions
DE102005014744A1 (de
Inventor
Markus Dr. Zundel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005014744A priority Critical patent/DE102005014744B4/de
Priority to US11/393,092 priority patent/US7675114B2/en
Publication of DE102005014744A1 publication Critical patent/DE102005014744A1/de
Application granted granted Critical
Publication of DE102005014744B4 publication Critical patent/DE102005014744B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Trenchtransistor mit
– innerhalb eines Halbleiterkörpers (HK) von einem ersten Leitfähigkeitstyp entlang einer ersten Richtung (x) ausgebildeten und entlang einer zur ersten Richtung senkrechten zweiten Richtung (y) benachbarten Trenches (T);
– einer innerhalb der Trenches (T) an den Halbleiterkörper (HK) angrenzenden Isolationsschicht (ISO, GOX, FOX);
– einer innerhalb der Trenches (T) an die Isolationsschicht (ISO, GOX, FOX) angrenzenden Gateelektrode (G);
– zwischen den Trenches (T) ausgebildeten Mesagebieten (M), die Driftgebiete (D) vom ersten Leitfähigkeitstyp aufweisen;
– einem in den Mesagebieten (M) oberhalb der Driftgebiete (D) ausgebildeten Bodygebiet (B) von einem vom ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyp mit an
eine Oberfläche (OF) des Halbleiterkörpers (HK) reichenden Bodykontaktgebieten (BK) vom zweiten Leitfähigkeitstyp und Sourcegebieten (S) vom ersten Leitfähigkeitstyp,
dadurch gekennzeichnet,
dass eine Konzentration von Dotierstoffen zur Erhöhung der Leitfähigkeit vom ersten Leitfähigkeitstyp innerhalb der Driftgebiete (D) in einem von einem Bodenbereich der Trenches (T)...

Description

  • Die Erfindung betrifft einen Trenchtransistor gemäß dem Oberbegriff des Patentanspruchs 1.
  • Die Entwicklung neuer Generationen von DMOS-Leistungstransistoren, insbesondere von Trenchtransistoren, wird durch die Verringerung des spezifischen Einschaltwiderstandes Ron·A getrieben. Da neben dem niedrigen Ron·A auch kontrollierte Durchbruchseigenschaften und eine hohe Avalanchefestigkeit wünschenswert sind, ist eine Optimierung der Transistorzellen als auch des Chiprandes von Trenchtransistoren, insbesondere von Dense-Trenchtransistoren, erforderlich. Dense-Trenchtransistoren zeichnen sich durch ein derart schmales Mesagebiet aus, dass der Durchbruchsort im Trenchbodenbereich liegt.
  • DE 102 07 309 A1 beschreibt einen Dense-Trenchtransistor mit einem Durchbruchsgebiet am Trenchboden, das sich entlang des gesamten Trenchstreifens erstreckt. Dort generierte Ladungsträger führen im Falle eines elektrischen Durchbruchs aufgrund eines Durchbruchstroms zu einem Spannungsabfall entlang des Bodygebiets. Das Bodygebiet stellt die Basis eines parasitären Bipolartransistors dar, dessen Emitter durch die Sourcegebiete und dessen Kollektor durch die Driftgebiete ausgebildet sind. Bei zunehmender Stromdichte im Durchbruchsbetrieb erreicht der Spannungsabfall über dem Bodygebiet die Größenordnung einer Diodenflussspannung, so dass der parasitäre Bipolartransistor durchschaltet. Der positive Temperaturkoeffizient dieses Transistorstroms führt durch Überhitzung zur Zerstörung des Bauelements.
  • Eine bekannte Möglichkeit, den Spannungsabfall über dem Bodygebiet zu verringern und damit dem Durchschalten des parasitären Bipolartransistors entgegenzuwirken, ist durch eine lokal ausgebildete und in die Tiefe reichende Bodyverstärkung gegeben. Hierbei werden die entlang der Bodenbereiche der Trenchstreifen generierten Ladungsträger weiträumig abgesaugt, so dass sich lediglich ein geringer Spannungsabfall entlang dem als parasitäre Basis des Bipolartransistors wirkenden Bodygebiets aufbaut. Jedoch nimmt diese in die Tiefe reichende Bodyverstärkung aufgrund deren lateraler Streuung beim Implantieren und der nachfolgenden lateralen Ausdiffusion viel Platz in Anspruch, so dass dieser Platz für die Kanalweite verloren geht. Ebenso bleiben die im Bereich der Bodyverstärkung ausgebildeten Kapazitäten erhalten, so dass die Figure of Merrit FOM (Produkt aus Ron·A·QGate/A mit Ron als Einschaltwiderstand, A als Transistorfläche und QGate/A als auf die Oxidtransistorfläche A bezogene Gateladung QGate) nachteilige Werte annimmt.
  • Eine weitere Möglichkeit zur Verbesserung des Avalancheverhaltens eines Dense-Trenchtransistors ist in DE 10223699 A1 beschrieben. Hierbei wird die Trench- und Mesaweite entlang der Trenchstreifen im Dense-Trenchbereich variiert, so dass der Durchbruchsbereich an bestimmten Stellen entlang der Trenchstreifen am Trenchboden festgelegt werden kann. Wird diese Festlegung der Durchbruchsbereiche mit einer entsprechenden Platzierung der Bodykontaktgebiete kombiniert, so lassen sich im Durchbruchsbetrieb/Avalanchebetrieb die an den festgelegten Durchbruchsbereichen generierten Ladungsträger ohne Aufbau eines Spannungsabfalls entlang Bodygebiets absaugen. In der Praxis hat sich jedoch gezeigt, dass eine gezielte Modulation der Trenchweite als auch der Mesaweite schwierig umzusetzen ist, da im Prozessablauf zur Vermeidung von Ecken innerhalb des Trenchs häufig Oxidationen zur Verrundung eingesetzt werden. Derartige Oxidationen haben zur Folge, dass sich vorgegebene Trenchweiten- sowie Mesaweitenmodulationen lediglich sehr gering an der Siliziumoberfläche und nahezu nicht im Trenchbodenbereich ausbilden.
  • US 6,285,060 B1 beschreibt einen Trench-Gate MOSFET mit einem leicht dotierten Driftgebiet eines n-Typ Drains innerhalb des Mesagebietes zwischen den Gräben. Das Gate ist mit n-Typ Material dotiert, so dass die Verarmungszonen bei verschwinden der Gatespannung innerhalb des Driftgebiets ausgebildet werden. Die Verarmungszonen treffen sich in der Mitte des Mesas, was zu einem Pinch-Off des Stromflusses bei ausgeschaltetem Bauelement führt. Dieses Strom-Pinch-Effekt ermöglicht es, das p-Typ Bodygebiet vergleichsweise schwächer dotiert und flach zu gestalten ohne ein Punch-Problem hervorzurufen, da sich die durch die Verarmungszonen gegebene Barriere zur gewöhnlichen Strom-Sperrfähigkeit des pn-Übergangs zwischen dem Body- und Draingebiet hinzuaddiert. Wird das Bauelement durch Anlegen einer positiven Spannung an das Gate eingeschaltet, bildet sich innerhalb des Driftgebiets neben den Gräben eine Anreicherungsschicht mit geringem Widerstand aus.
  • EP 1 168 455 A2 beschreibt ein Halbleiterelement mit einer Driftschicht eines ersten Leitfähigkeitstyp, die auf einem Halbleitersubstrat des ersten Leitfähigkeitstyps ausgebildet ist. Zudem enthält das Halbleiterelement eine zur Oberfläche der Driftschicht hin selektiv ausgebildete Wannenschicht von einem zweiten Leitfähigkeitstyp, eine zur Oberfläche der Wannenschicht hin selektiv ausgebildete Sourceschicht eines ersten Leitfähigkeitstyps, einen von der Oberfläche der Sourceschicht durch die Wannenschicht wenigstens in das Innere der Driftschicht reichenden Graben, einer auf einer ersten Isolationsschicht innerhalb des Grabens ausgebildeten vergrabenen Elektrode und einer über eine zweite Isolationsschicht von der Driftschicht, der Wannenschicht und der Sourceschicht getrennten Steuerelektrode.
  • Der Erfindung liegt die Aufgabe zugrunde, einen Trenchtransistor mit erhöhter Avalanchefestigkeit sowie ein Verfahren zu dessen Herstellung bereitzustellen.
  • Die Aufgabe wird erfindungsgemäß durch einen Trenchtransistor nach Anspruch 1 und ein Verfahren gemäß Anspruch 13 gelöst. Bevorzugte Ausführungsformen sowie Verfahrensschritte zur Herstellung des Trenchtransistors sind den abhängigen Ansprüchen zu entnehmen und werden in der weiteren Beschreibung näher erläutert.
  • Die Erfindung beschreibt einen Trenchtransistor mit innerhalb eines Halbleiterkörpers von einem ersten Leitfähigkeitstyp entlang einer ersten Richtung ausgebildeten und entlang einer zur ersten Richtung senkrechten zweiten Richtung benachbarten Trenches, einer innerhalb der Trenches an den Halbleiterkörper angrenzenden Isolationsschicht, einer innerhalb der Trenches an die Isolationsschicht angrenzenden Gateelektrode, zwischen den Trenches ausgebildeten Mesagebieten, die Driftgebiete vom ersten Leitfähigkeitstyp aufweisen, einem in den Mesagebieten oberhalb der Driftgebiete ausgebildeten Bodygebiet von einem vom ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyp mit an eine Oberfläche des Halbleiterkörpers reichenden Bodykontaktgebieten vom zweiten Leitfähigkeitstyp und Sourcegebieten vom ersten Leitfähigkeitstyp, wobei der Durchbruchsort des Avalanchedurchbruchs in den Mesagebieten zur Erhöhung der Avalanchefestigkeit bevorzugt unterhalb der Bodykontaktgebiete in einer im Bereich der Trenchböden liegenden Tiefe ausgebildet ist. Ein bevorzugt unterhalb der Bodykontaktgebiete im Trenchbodenbereich lokalisierter Durchbruchsort führt zu einem vertikalen Stromfluss in die Bodykontaktgebiete, so dass ein durch einen entlang der Bodygebiete unterhalb der Sourcegebiete hervorgerufener Spannungsabfall erheblich reduziert wird. Infolgedessen wird ein frühzeitiges Durchschalten des parasitären Bipolartransistors vermieden und die Avalanchefestigkeit des Trenchtransistors erhöht.
  • Bei einer ersten vorteilhaften Ausführungsform der Erfindung wird eine Konzentration der Dotierstoffe zur Erhöhung der Leitfähigkeit vom ersten Leitfähigkeitstyp innerhalb der Driftgebiete in einem im Wesentlichen vom Boden der Trenches bis zu den Bodygebieten unterhalb der Sourcegebiete ausgebildeten bevorzugten Durchlassbereich größer gewählt als in einem entsprechend unterhalb der Bodykontaktgebiete ausgebildeten bevorzugten Durchbruchsbereich. Da eine Erniedrigung der Dotierstoffkonzentration innerhalb der Driftgebiete zu einer Reduzierung der Durchbruchsspannung im Dense-Trenchtransistorregime führt, ermöglicht ein derart alternierender Verlauf der Dotierstoffkonzentration den Avalanchedurchbruch entlang der ersten Richtung im bevorzugten Durchbruchsbereich festzulegen. Hieraus resultiert die eingangs beschriebene Erhöhung der Avalanchefestigkeit, da der parasitäre Transistor aufgrund des geringen Spannungsabfalls entlang der als Basis wirkenden Bodygebiete erst bei vergleichsweise hohen Durchbruchsströmen durchgeschaltet werden kann. Die Erhöhung der Dotierstoffkonzentration in einem unterhalb der Sourcegebiete ausgebildeten bevorzugten Durchlassbereich bringt zudem den Vorteil mit sich, dass eine mit der erhöhten Dotierstoffkonzentration einhergehende Erhöhung der Leitfähigkeit innerhalb der Driftgebiet zu einer Verkleinerung des Einschaltwiderstands des Trenchtransistors führt.
  • Bei einer zweiten bevorzugten Ausführungsform ist eine Dicke der Isolationsschicht in einem zu den Bodykontaktgebieten in der zweiten Richtung benachbarten Bodenbereich der Trenches kleiner als in einem zu den Sourcegebieten in der zweiten Richtung benachbarten Bodenbereich. Folglich alterniert die Dicke der Isolationsschicht im Bodenbereich der Trenches entlang der ersten Richtung. Da eine Erhöhung der Dicke der Isolationsschicht, beispielsweise der Feldoxiddicke, im Trenchbodenbereich zu einer Erniedrigung der Durchbruchspannung im Trenchbodenbereich führt, lässt sich somit der Durchbruchsort an gewünschten Stellen entlang der Trenches in der ersten Richtung festlegen. Eine Erhöhung der Dicke der Isolationsschicht in eine zu den Bodykontaktgebieten in der zweiten Richtung benachbarten Bodenbereich verglichen mit einem zu den Sourcekontaktgebieten entsprechenden benachbarten Bodenbereich legt den Durchbruch des Trenchtransistors entlang der ersten Richtung unterhalb der Bodykontaktgebiete im Trenchbodenbereich fest. Wie in den beiden vorangehenden Abschnitten beschrieben, lässt sich somit die Avalanchefestigkeit des Trenchtransistors durch erschwertes Durchschalten des parasitären Bipolartransistors verbessern.
  • Besonders vorteilhaft ist es, die Bodykontaktgebiete und die Sourcegebiete entlang der ersten Richtung alternierend anzuordnen.
  • Vorteilhaft ist es weiterhin, die Konzentration der Dotierstoffe im bevorzugten Durchbruchsbereich um im Wesentlichen 10% bis 40% kleiner als im bevorzugten Durchlassbereich zu wählen. Somit kann die Durchbruchspannung im bevorzugten Durchbruchsbereich unterhalb der Bodykontaktgebiete um einige % bis einige 10% abgesenkt werden.
  • Ebenso ist es von Vorteil, die Dicke der Isolationsschicht in einem zu den Bodykontaktgebieten in der zweiten Richtung benachbarten Bodenbereich der Trenches um im Wesentlichen 10% kleiner als in einem zu den Sourcegebieten in der zweiten Richtung benachbarten Bodenbereich der Trenches zu wählen. Mit einer derartigen Dickenmodulation der Isolationsschicht lässt sich die Durchbruchspannung in Mesabereichen unterhalb der Bodykontaktgebiete ebenso wie bei der Modulation der Dotierstoffkonzentration um einige bis einige 10% absenken. Der Durchbruch tritt dabei stets in einer Tiefe des Trenchbodenbereichs auf. Kombiniert man die Dickenmodulation der Isolationsschicht mit dem alternierenden Verlauf der Dotierstoffkonzentration entlang der ersten Richtung, so ermöglicht dies eine flexible Festlegung des Durchbruchs.
  • Bevorzugt wird eine Erniedrigung der Dotierstoffkonzentration im bevorzugten Durchbruchsbereich als auch eine Vergrößerung der Dicke der Isolationsschicht in einem zum bevorzugten Durchbruchsbereich in der zweiten Richtung benachbarten Bodenbereich der Trenches kombiniert mit einer im Bereich der Bodykontaktgebiete geringeren Breite der Mesagebiete verglichen mit der Breite im Bereich der Sourcegebiete. Eine derartige Modulation der Breite der Mesagebiete entlang der ersten Richtung bietet eine weitere Möglichkeit, den Durchbruchsort unterhalb der Bodykontaktgebiete im Trenchbodenbereich festzulegen und ermöglicht in Kombination mit der Dickenmodulation der Isolationsschicht und/oder dem alternierenden Verlauf der Dotierstoffkonzentration eine vorteilhafte, flexible Festlegung des Durchbruchsorts im Trenchtransistor. Eine Verkleinerung der Breite der Mesagebiete kann mit einer entsprechenden Verbreiterung der in der zweiten Richtung benachbarten Trenches einhergehen. Dies führt zu einer Modulation der Breite der Mesagebiete und der Trenches entlang der ersten Richtung. Ebenso ist es möglich, trotz Verbreiterung der Mesagebiete die Trenchbreite entlang der ersten Richtung konstant zu halten. Dies lässt sich beispielsweise dadurch erzielen, dass die verbreiterten Bereiche von benachbarten Mesagebieten entlang der ersten Richtung versetzt zueinander angeordnet werden.
  • Es ist ebenso von Vorteil, den Halbleiterkörper aus einem Halbleitersubstrat mit aufgebrachter Epitaxieschicht vom jeweils ersten Leitfähigkeitstyp auszubilden, wobei die Dotierstoffkonzentration in der Epitaxieschicht niedriger ist als die Dotierstoffkonzentration im Halbleitersubstrat. Auf diese Art und Weise lässt sich beispielsweise ein Transistor mit vertikalem Stromfluss realisieren, der sowohl eine hohe Spannungsfestigkeit als auch einen geringen Einschaltwiderstand aufweist. Hierbei dient die Epitaxieschicht zur Aufnahme der Spannung und das höher dotierte Halbleitersubstrat trägt zum geringen Einschaltwiderstand bei. Der Halbleiterkörper, d. h. die Epitaxieschicht als auch das Halbleitersubtrat, bestehen vorzugsweise aus Silizium. Es ist jedoch ebenso denkbar, ein von Silizium verschiedenes Halbleitermaterial, beispielsweise SiGe, Ge oder einen III/V Halbleiter wie GaAs zu verwenden.
  • Bevorzugt wird die Isolationsschicht innerhalb der Trenches im Wesentlichen unterhalb einer Eindringtiefe der Bodygebiete dicker ausgebildet als oberhalb hiervon. Unterhalb der Eindringtiefe ist beispielsweise ein Feldoxid zur Aufnahme der Spannung vorgesehen und oberhalb der Eindringtiefe ist eine in der zweiten Richtung zu den Bodykontakt- und Sourcegebieten angrenzende und zur Dicke des Feldoxids vergleichsweise dünne Gateisolationsschicht, beispielsweise ein Gateoxid, ausgebildet.
  • Eine vorteilhafte Ausführungsform weist innerhalb der Trenches eine Mehrzahl von Elektroden auf. Somit sind innerhalb der Trenches neben der Gateelektrode eine oder mehrere weitere Elektroden ausgebildet. Diese Elektroden können an verschiedene Potentiale angeschlossen sein. Beispielsweise lässt sich die Gate-Drain Kapazität durch eine weitere Elektrode im Trenchbodenbereich, die an das Source-Potential angeschlossen ist, im Vergleich zu einer bis in den Trenchbodenbereich reichenden Gatelektrode erniedrigen.
  • Vorteilhaft ist es weiterhin, innerhalb der Trenches eine weitere Elektrode zum seitlichen Anschluss der Bodykontaktgebiete sowie der Sourcegebiete auszubilden. Eine derartige weitere Elektrode innerhalb des Trenchs lässt sich von der Gateelektrode durch eine Isolationsschicht isolieren. Ebenso kann die weitere Elektrode beispielsweise oberhalb der Gateelektrode ausgebildet sein. Ein seitlicher Anschluss der Bodykontaktgebiete und der Sourcegebiete ermöglicht es, Dense-Trenchtransistoren bereitzustellen, die sich durch besonders schmale Mesagebiete auszeichnen. Da die Kontaktierung der Bodykontakt- und der Sourcegebiete lateral erfolgt, ist keine vertikale Kontaktierung, beispielsweise über Kontaktlöcher, erforderlich. Somit werden auch keine Anforderungen hinsichtlich minimaler Mesabreiten zur vertikalen Kontaktierung gestellt, so dass eine Reduzierung der Mesabreite erleichtert wird.
  • In vorteilhafter Weise ist die erste und die zweite Richtung eine x- und eine y-Richtung eines parallel zur Oberfläche des Halbleiterkörpers liegenden kartesischen Koordinatensystems. Der Trenchtransistor kann somit als Zellenfeld mit in der x-Richtung ausdehnenden Trenchstreifen, die in der y-Richtung parallel zueinander liegend benachbart sind, ausgebildet sein.
  • Ebenso ist es vorteilhaft, falls die erste Richtung eine radiale und die zweite Richtung eine azimutale Richtung eines parallel zur Oberfläche liegenden Polarkoordinatensystems bilden. Somit sind die Trenches kreisförmig im Halbleiterkörper ausgebildet und radial zueinander benachbart. Es sei an dieser Stelle ausdrücklich darauf hingewiesen, dass die Beschreibung der Trenches mit Hilfe der ersten und der zweiten Richtung auch auf Teilbereiche des Trenchtransistors bezogen sein kann, d. h. Trenchanordnungen im Halbleiterkörper als Vielecke, beispielsweise oktaedrischer Geometrie, die zueinander benachbart oder auch ineinander geschachtelt sein können als auch radial zueinander benachbarte, einen Kreisausschnitt oder einen Kreisringausschnitt bildende Trenches sind möglich.
  • Der Trenchtransistor ist in vorteilhafter Weise als Dense-Trenchtransistor ausgebildet.
  • In vorteilhafter Weise wird eine Erhöhung der Konzentration der Dotierstoffe im Durchlassbereich durch eine Implantation von Dotierstoffen über eine photolithografisch strukturierte Implantationsmaske bereitgestellt.
  • Besonders vorteilhaft ist es, zur Strukturierung der Implantationsmaske eine zur Ausbildung der Sourcegebiete dienende Sourcemaske zu verwenden. Dies bringt den Vorteil mit sich, dass eine im Prozessablauf vorhandene Maske verwendet werden kann und keine neue und zusätzliche Kosten verursachende Maske erstellt werden muss.
  • Besonders vorteilhaft lässt sich die Implantation zur Erhöhung der Konzentration der Dotierstoffe im Durchlassbereich als Hochenergieimplantation mit einer Implantationstiefe in einem Bereich von 2 μm bis 20 μm erzielen. Als Dotierstoff zur Erhöhung der Konzentration und der Leitfähigkeit vom n-Typ im bevorzugten Durchlassbereich EV kann beispielsweise Phosphor implantiert werden. Ebenso ist es jedoch denkbar, weitere die n-Typ Leitfähigkeit erhöhende Elemente oder Elementverbindungen wie beispielsweise Antimon oder Arsen zu implantieren. Zur Erhöhung der Konzentration sowie der Leitfähigkeit vom p-Typ im bevorzugten Durchlassbereich EV von p-Typ Driftgebieten können beispielsweise Bor oder weitere, die p-Typ-Leitfähigkeit erhöhende Elementverbindungen oder Elemente eingesetzt werden.
  • Von besonderem Vorteil ist es, die Isolationsschicht in den zu den Sourcegebieten in der zweiten Richtung benachbarten Bodenbereichen der Trenches zu verdicken, indem mit Hilfe einer High-Density-Plasma-Ätzung eine Materialverlagerung eines Teils der Isolationsschicht aus einem Bereich der Trenches in der Nähe der Oberfläche in den zu verdickenden Bodenbereich durchgeführt wird. Um jedoch eine Verdickung der Isolationsschicht lediglich in den in der zweiten Richtung zu den Sourcegebieten benachbarten Bodenbereichen der Trenches zu erzielen, werden die in der zweiten Richtung zu den Bodykontaktgebieten benachbarte Bodenbereiche der Trenches maskiert. Hierzu dient in vorteilhafter Weise eine photolithografisch strukturierte Maske auf der Isolationsschicht in den entsprechenden Bereichen. Somit lagern sich Teile der im Oberflächenbereich entfernten Isolationsschicht lediglich auf der Maske ab, die jedoch in einem späteren Schritt entfernt wird. Somit bleibt die Dicke der Isolationsschicht in den zu den Bodykontaktgebieten in der zweiten Richtung benachbarten Bodenbereichen der Trenches trotz High-Density-Plasma-Ätzung zur Materialverlagerung erhalten.
  • Die Erfindung und insbesondere bestimmte Merkmale, Aspekte und Vorteile werden anhand der folgenden detaillierten Beschreibung in Verbindung mit den beigefügten Figuren verdeutlicht.
  • 1A zeigt eine schematisch dargestellte Ansicht auf eine erste Ausführungsform des erfindungsgemäßen Trenchtransistors.
  • 1B zeigt eine schematische Querschnittsansicht in der in 1A gezeigten Querschnittsebene A-A' des Trenchtransistors.
  • 2 ist ein Diagramm, das eine Durchbruchsspannung Ubr eines Dense-Trenchtransistors in Abhängigkeit von einer Mesabreite w sowie von einer Dotierstoffkonzentration einer Epitaxieschicht in einem Driftgebiet zeigt.
  • 3A zeigt eine schematische Ansicht einer zweiten Ausführungsform des erfindungsgemäßen Trenchtransistors.
  • 3B zeigt eine schematische Querschnittsansicht in der in 3A gezeigten Schnittebene A-A' des erfindungsgemäßen Trenchtransistors.
  • 4 ist ein Diagramm, das die Durchbruchspannung Ubr eines Dense-Trenchtransistors in Abhängigkeit von einer relativen Dünnung Δd/d einer Isolationsschicht am Trenchboden darstellt.
  • 1A zeigt eine schematische Ansicht auf eine erste Ausführungsform des erfindungsgemäßen Dense-Trenchtransistors. Entlang einer x-Richtung in einem Halbleiterkörper HK von einem ersten Leitfähigkeitstyp streifenförmig ausgebildete Trenches T sind in einer y-Richtung durch ein Mesagebiet M der Breite w voneinander beabstandet. Das Mesagebiet M weist in der x-Richtung alternierend angeordnete Source- S und Bodykontaktgebiete BK auf, die sich an eine Oberfläche OF des Halbleiterkörpers HK erstrecken.
  • Die Sourcegebiete S sind von einem ersten Leitfähigkeitstyp, der entgegengesetzt ist zu einem zweiten Leitfähigkeitstyp der Bodykontaktgebiete BK. Der erste Leitfähigkeitstyp kann sowohl vom n-Typ oder vom p-Typ sein. Entsprechend ist der entgegengesetzte zweite Leitfähigkeitstyp vom p-Typ oder vom n-Typ. Die Bodykontaktgebiete BK dienen dem Anschluss eines die Bodykontaktgebiete BK als auch die Sourcegebiete S einbettenden und vergleichsweise tiefer in den Halbleiterkörper HK eindringenden Bodygebietes B. Das Bodygebiet B ist vom zweiten Leitfähigkeitstyp und definiert eine Länge eines sich senkrecht zur x- und y-Richtung erstreckenden Kanalbereichs des Trenchtransistors.
  • Unterhalb des Bodygebiets B ist innerhalb des Mesabereichs M ein Driftgebiet D vom ersten Leitfähigkeitstyp ausgebildet, welches in einem Bereich unterhalb der Sourcegebiete S in einem bevorzugten Durchlassbereich EV mit einer größeren Dotierstoffkonzentration ausgebildet ist im Vergleich zu einem unterhalb der Bodykontaktgebiete BK ausgebildeten Durchbruchsbereich E. Die bevorzugten Durchlassbereiche EV als auch die bevorzugten Durchbruchsbereiche E können als Epitaxieschicht ausgebildet sein, wobei die Erhöhung der Dotierstoffkonzentration in den Durchlassbereichen EV beispielsweise über Ionenimplantation eines geeigneten Dotierstoffs bereitgestellt werden kann.
  • Der bei Dense-Trenchtransistoren in einem Trenchbodenbereich auftretende Durchbruch ist wegen der im Vergleich zu den bevorzugten Durchlassbereichen EV vergleichsweise niedriger dotierten bevorzugten Durchbruchsbereichen E auf Durchbruchsorte BD im Trenchbodenbereich der bevorzugten Durchbruchsbereiche E, d. h. unterhalb der Bodykontaktgebiete BK, lokalisiert. Demzufolge fließt ein im Durchbruch generierter Avalanchestrom von den Durchbruchsorten BD vertikal nach oben in die Bodykontaktgebiete BK und erzeugt somit einen geringen Spannungsabfall entlang des Bodygebiets B in der x-Richtung. Dadurch wird ein Durchschalten des parasitären Bipolartran sistors mit einem durch die Sourcegebiete S gegebenen Emitter sowie einer durch die Bodygebiete B bestimmten Basis unterdrückt. Da ein Durchschalten dieses parasitären Bipolartransistors zur Zerstörung des Trenchtransistors führt und damit die Avalanchefestigkeit des Bauelements begrenzt, lässt sich somit die Festigkeit des Trenchtransistors im Avalanchedurchbruch erhöhen. Es sei darauf hingewiesen, dass ein Durchschalten des parasitären Bipolartransistors durch die beschriebene Maßnahme zwar nicht verhindert werden kann, jedoch erst bei wesentlich höheren Avalancheströmen im Vergleich zu üblichen Trenchtransistoren erfolgt.
  • In 1B ist eine Querschnittsansicht des in 1 gezeigten Dense-Trenchtransistors in der Querschnittsebene A-A' durch das Mesagebiet M gezeigt. Neben den im Halbleiterkörper HK in das Bodygebiet B entlang der x-Richtung alternierend eingebetteten Source- S und Bodykontaktgebieten BK sind die entlang der x-Richtung im Driftgebiet D alternierend ausgebildeten bevorzugten Durchlassbereiche EV sowie bevorzugten Durchbruchsbereiche E dargestellt. Hierbei sind die bevorzugten Durchlassbereiche EV unterhalb der Sourcegebiete S und die Durchbruchsbereiche E unterhalb der Bodykontaktgebiete BK angeordnet. Die Durchbruchsorte BD im Trenchbodenbereich liegen unterhalb der Bodykontaktgebiete BK am Boden der bevorzugten Durchbruchsbereiche E.
  • Befindet sich der Dense-Trenchtransistor in einem eingeschalteten Zustand, so führt dies zu einem vertikalen Stromfluss, der mit Hilfe von Stromflusslinien Ion dargestellt ist. Ein aus dem Sourcegebiet S austretender Strom fließt vertikal entlang des im Bodygebiet B ausgebildeten Inversionskanals in das Driftgebiet D und von dort aus weiter in eine nicht dargestellte Drainelektrode. Wegen der in den bevorzugten Durchlassbereichen EV im Vergleich zu den bevorzugten Durchbruchsbereichen E vergleichsweise höher ausgebildeten Dotierstoff konzentration ist die Leitfähigkeit in den bevorzugten Durchlassbereichen EV größer als in den bevorzugten Durchbruchsbereichen E. Folglich dehnt sich eine aus einem Sourcegebiet vertikal nach unten austretende Stromverteilung Ion lateral nur wenig lateral in die bevorzugten Durchbruchsbereiche E aus. Eine Erhöhung der Dotierstoffkonzentration und damit der Leitfähigkeit der Durchlassbereiche EV bringt den Vorteil einer Erniedrigung des Einschaltwiderstands des Dense-Trenchtransistors mit sich. Eine Erniedrigung dieses Einschaltwiderstands basiert auf einem durch die Erhöhung der Dotierstoffkonzentration im bevorzugten Durchlassbereich EV hervorgerufenen niedrigeren Widerstandsbeitrag des Driftgebiets D zum Einschaltwiderstand Ron, der sich aus mehreren Beiträgen, beispielsweise von Kanal oder Substrat, zusammensetzt.
  • Eine im Durchbruch in den Durchbruchsorten BD in einer Tiefe des Trenchbodenbereichs der bevorzugten Durchbruchsbereiche E generierte Stromverteilung IBD fließt in im Wesentlichen vertikal nach oben in die Bodykontaktgebiete BK. Da die im Durchbruch gezeigte Verteilung der Stromflusslinien IBD im Wesentlichen vertikal von unten durch die Bodykontaktgebiete führt, fehlen entsprechende laterale Stromkomponenten entlang der x-Richtung im Bodygebiet B unterhalb der Sourcegebiete S, die zu einem Spannungsabfall im Bodygebiet B gegenüber den Sourcegebieten S und damit zu einem Durchschalten des parasitären Bipolartransistors führen würden. Dieses erschwerte Durchschalten des parasitären Bipolartransistors führt zur Erhöhung der Avalanchefestigkeit des Dense-Trenchtransistors.
  • In 2 sind simulierte Durchbruchsspannungen Ubr (in Volt) eines Dense-Feldplatten-Trenchtransistors über der Breite w des Mesagebiets gezeigt. Als wZ ist ein Zielwert der Breite des Mesagebiets bezeichnet, wobei Δw einer Änderung der Breite des Mesagebiets entspricht. Eine Verkleinerung der Mesabreite w führt zu einer Reduzierung der Durchbruchsspannung Ubr. Die Simulationen wurden unter anderem für Dense-Feldplatten-Trenchtransistoren mit typischen Werten der Mesabreite w im Bereich von wZ – 2Δw bis wZ + Δw durchgeführt. In diesem Bereich erfolgte der Durchbruch in der Simulation am Trenchboden. Bei Vergrößerung der Mesabreite w oberhalb von wZ + Δw erfolgte der Durchbruch an einem Feldplattenfußpunkt, d. h. im Bereich des Übergangs zwischen einer im Trench T ausgebildeten und an eine Gateelektrode G angrenzenden Gateoxidschicht GOX und einer Feldoxidschicht FOX (siehe etwa 1A) des Dense-Feldplatten-Trenchtransistors. Als Scharparameter der dargestellten verschiedenen Kurvenverläufe diente die Dotierstoffkonzentration NEpi im als Epitaxieschicht ausgebildeten Driftgebiet D. Als NEpi,Z wird ein Zielwert der Dotierstoffkonzentration der Epitaxieschicht bezeichnet, wobei ΔNEpi einer Änderung der Dotierstoffkonzentration entspricht. Eine Erniedrigung der Dotierstoffkonzentration NEpi führt zu einer Reduzierung der Durchbruchspannung Ubr. Durch Reduzieren von NEpi von NEpi,Z + ΔNEpi auf NEpi,Z – 2ΔNEpi kann eine Erniedrigung der Durchbruchspannung Ubr von 68 Volt auf etwa 64 Volt bei einer Mesabreite wZ erreicht werden. Die vorangehend mit Hilfe der 1A und 1B dargestellte und beschriebene erste Ausführungsform eines Trenchtransistors mit erhöhter Avalanchefestigkeit kann somit durch Erhöhung der Dotierstoffkonzentration in den bevorzugten Durchlassbereichen EV verglichen mit der Dotierstoffkonzentration in den bevorzugten Durchbruchsbereichen E bereitgestellt werden.
  • In 3A ist eine schematische Ansicht auf eine zweite Ausführungsform des erfindungsgemäßen Trenchtransistors gezeigt. Diese unterscheidet sich von der in 1A gezeigten ersten Ausführungsform dadurch, dass die Dotierstoffkonzentration innerhalb des Driftgebiets D keine Modulation entlang der x-Richtung aufweist. Folglich zeichnet sich das Mesagebiet M durch einen unterhalb des Bodygebiets B liegenden gemeinsamen Durchlassbereich E aus. Das Bodygebiet B als auch die entlang der x-Richtung alternierend angeordneten Bodykontaktgebiete BK und Sourcegebiete S sind wie bei der in 1A gezeigten Querschnittsansicht der ersten Ausführungsform angeordnet. Zur Festlegung des Durchbruchs unterhalb der Bodykontaktgebiete BK wird eine Dicke d der Isolationsschicht ISO im Trenchbodenbereich der Trenches T entlang der x-Richtung moduliert. Da eine Reduzierung der Isolationsschichtdicke d eine Erniedrigung der Durchbruchsspannung hervorruft, wird die Isolationsschichtdicke d in einem in der y-Richtung zu den Bodykontaktgebieten BK benachbarten Trenchbodenbereich der Trenches T geringer gewählt als in einem zu den Sourcegebieten S in der y-Richtung benachbarten Trenchbodenbereich. Somit wird durch Modulation der Isolationsschichtdicke d im Trenchbodenbereich entlang der x-Richtung der Durchbruch des Dense-Trenchtransistors an Durchbruchsorten BD im Trenchbodenbereich unterhalb der Bodykontaktgebiete BK festgelegt. Das hiermit verbundene erschwerte Durchschalten des parasitären Bipolartransistors führt zur Erhöhung der Avalanchefestigkeit des Dense-Trenchtransistors.
  • 3B zeigt eine Querschnittsansicht des in 3A gezeigten Dense-Trenchtransistors in der Schnittebene A-A', die einen Schnitt durch einen Trench T entlang der x-Richtung darstellt. Zur Veranschaulichung sind die Bodykontaktgebiete BK entlang der x-Richtung ebenfalls dargestellt. Der Schnitt ist in der Trenchmitte geführt, so dass die Gateelektrode G als auch die zur Oberfläche OF hin ausgebildete Isolationsschicht ISO erkennbar sind. Die als Feldoxid FOX ausgebildete Isolationsschicht ISO zeigt im Trenchbodenbereich den entlang der x-Richtung moduliert ausgebildeten Verlauf der Isolationsschichtdicke d. Das Feldoxid FOX weist unterhalb der Bodykontaktgebiete BK im Trenchbodenbereich eine minimale Isolationsschichtdicke d auf. Somit ist der Durchbruchsort BD an diesen Stellen im Trenchbodenbereich fixiert. Die Stromfluss verteilung IBD im Durchbruch ist vertikal in die Bodykontaktgebiete BK gerichtet. Stromkomponenten entlang der x-Richtung, die zu einem Spannungsabfall entlang des Bodygebiets B und damit zu einem Durchschalten des parasitären Bipolartransistors führen würden, werden somit in vorteilhafter Weise unterdrückt. Hieraus resultiert der Anstieg in der Avalanchefestigkeit.
  • In 4 sind simulierte Druchbruchsspannungen Ubr (in Volt) in Abhängigkeit von der relativen Dünnung Δd/d (in %) der Isolationsschicht ISO am Trenchboden eines Dense-Trenchtransistors dargestellt. Zu erkennen ist eine näherungsweise lineare Abnahme der Durchbruchspannung Ubr mit der relativen Dünnung Δd/d. Eine relative Dünnung Δd/d der Isolationsschicht ISO am Trenchboden von 50% führt zu einer Abnahme der Durchbruchsspannung Ubr von etwa 64 V auf etwa 43 V, d. h. zu einer Abnahme der Durchbruchspannung Ubr um etwa 33%. Die in 4 mit Hilfe von Simulationsergebnissen veranschaulichte Abhängigkeit der Durchbruchspannung Ubr von der relativen Dünnung Δd/d der Isolationsschicht ISO am Trenchboden wird in der vorangehend mit Hilfe der 3A und 3B gezeigten und beschriebenen zweiten Ausführungsform des Trenchtransistors erfindungsgemäß zur Erhöhung der Avalanchefestigkeit genutzt.
    • A, A'
    Querschnittsebene durch Trenchtransistor
    B
    Bodygebiet
    BD
    Durchbruchsort
    BK
    Bodykontaktgebiet
    d
    Dicke der Isolationsschicht im Trenchbodenbereich
    D
    Driftgebiet
    E
    bevorzugter Durchbruchsbereich
    EV
    bevorzugter Durchlassbereich
    FOX
    Feldoxidschicht
    G
    Gateelektrode
    GOX
    Gateoxidschicht
    HK
    Halbleiterkörper
    IBD
    Stromflussverteilung im Durchbruchbetrieb
    ION
    Stromflussverteilung im Durchlassbetrieb
    ISO
    Isolationsschicht
    M
    Mesagebiet
    NEpi
    Dotierstoffkonzentration der Epitaxieschicht
    NEpi,Z
    Zielwert der Dotierstoffkonzentration
    ∆NEpi
    Änderung der Dotierstoffkonzentration
    OF
    Oberfläche des Halbleiterkörpers
    S
    Sourcegebiet
    T
    Trench
    Ubr
    Durchbruchspannung
    w
    Mesabreite
    wZ
    Zielwert der Mesabreite
    Δw
    Änderung der Mesabreite

Claims (16)

  1. Trenchtransistor mit – innerhalb eines Halbleiterkörpers (HK) von einem ersten Leitfähigkeitstyp entlang einer ersten Richtung (x) ausgebildeten und entlang einer zur ersten Richtung senkrechten zweiten Richtung (y) benachbarten Trenches (T); – einer innerhalb der Trenches (T) an den Halbleiterkörper (HK) angrenzenden Isolationsschicht (ISO, GOX, FOX); – einer innerhalb der Trenches (T) an die Isolationsschicht (ISO, GOX, FOX) angrenzenden Gateelektrode (G); – zwischen den Trenches (T) ausgebildeten Mesagebieten (M), die Driftgebiete (D) vom ersten Leitfähigkeitstyp aufweisen; – einem in den Mesagebieten (M) oberhalb der Driftgebiete (D) ausgebildeten Bodygebiet (B) von einem vom ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyp mit an eine Oberfläche (OF) des Halbleiterkörpers (HK) reichenden Bodykontaktgebieten (BK) vom zweiten Leitfähigkeitstyp und Sourcegebieten (S) vom ersten Leitfähigkeitstyp, dadurch gekennzeichnet, dass eine Konzentration von Dotierstoffen zur Erhöhung der Leitfähigkeit vom ersten Leitfähigkeitstyp innerhalb der Driftgebiete (D) in einem von einem Bodenbereich der Trenches (T) bis zu den Bodygebieten (B) unterhalb der Sourcegebiete (S) ausgebildeten Durchlassbereich (EV) größer ist als in einem unterhalb der Bodykontaktgebiete (BK) ausgebildeten Durchbruchsbereich (E).
  2. Trenchtransistor mit – innerhalb eines Halbleiterkörpers (HK) von einem ersten Leitfähigkeitstyp entlang einer ersten Richtung (x) ausgebildeten und entlang einer zur ersten Richtung senkrechten zweiten Richtung (y) benachbarten Trenches (T); – einer innerhalb der Trenches (T) an den Halbleiterkörper (HK) angrenzenden Isolationsschicht (ISO, GOX, FOX); – einer innerhalb der Trenches (T) an die Isolationsschicht (ISO, GOX, FOX) angrenzenden Gateelektrode (G); – zwischen den Trenches (T) ausgebildeten Mesagebieten (M), die Driftgebiete (D) vom ersten Leitfähigkeitstyp aufweisen; – einem in den Mesagebieten (M) oberhalb der Driftgebiete (D) ausgebildeten Bodygebiet (B) von einem vom ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyp mit an eine Oberfläche (OF) des Halbleiterkörpers (HK) reichenden Bodykontaktgebieten (BK) vom zweiten Leitfähigkeitstyp und Sourcegebieten (S) vom ersten Leitfähigkeitstyp, dadurch gekennzeichnet, dass eine Dicke (d) der Isolationsschicht (ISO, FOX) in einem zu den Bodykontaktgebieten (BK) in der zweiten Richtung (y) benachbarten Bodenbereich der Trenches (T) kleiner ist als in einem zu den Sourcegebieten (S) in der zweiten Richtung (y) benachbarten Bodenbereich.
  3. Trenchtransistor nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Bodykontaktgebiete (BK) und die Sourcegebiete (S) entlang der ersten Richtung (x) alternierend angeordnet sind.
  4. Trenchtransistor nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Konzentration der Dotierstoffe zur Erhöhung der Leitfähigkeit vom ersten Leitfähigkeitstyp im Durchbruchsbereich (E) um 10% bis 40% kleiner ist als im Durchlassbereich (EV).
  5. Trenchtransistor nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Dicke (d) der Isolationsschicht (ISO, FOX) in einem zu den Bodykontaktgebieten (BK) in der zweiten Richtung (y) benachbarten Bodenbereich der Trenches (T) um 10% bis 40% kleiner ist als in einem zu den Sourcegebieten (S) in der zweiten Richtung (y) benachbarten Bodenbereich.
  6. Trenchtransistor nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Mesagebiete (M) im Bereich der Bodykontaktgebiete (BK) eine geringere Breite (w) aufweisen als im Bereich der Sourcegebiete (S).
  7. Trenchtransistor nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, – dass der Halbleiterkörper (HK) aus einem Halbleitersubstrat und einer Epitaxieschicht vom jeweils ersten Leitfähigkeitstyp besteht; und dass – die Dotierstoffkonzentration in der Epitaxieschicht niedriger ist als die Dotierstoffkonzentration im Halbleitersubstrat.
  8. Trenchtransistor nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, – dass die Bodygebiete (B) bis zu einer Eindringtiefe im Halbleiterkörper (HK) ausgebildet sind; und dass – die Isolationsschicht (ISO, GOX, FOX) innerhalb der Trenches (T) unterhalb der Eindringtiefe der Bodygebiete (B) dicker ausgebildet ist als oberhalb der Eindringtiefe.
  9. Trenchtransistor nach einem der vorangehenden Ansprüche dadurch gekennzeichnet, dass innerhalb der Trenches eine Mehrzahl von gegeneinander isolierten Elektroden ausgebildet ist.
  10. Trenchtransistor nach einem der vorangehenden Ansprüche dadurch gekennzeichnet, dass innerhalb der Trenches (T) eine weitere Elektrode zum seitlichen Anschluss der Bodykontaktgebiete (BK) und der Sourcegebiete (S) ausgebildet ist.
  11. Trenchtransistor nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, die Trenches (T) als parallel zueinander liegende Trenchstreifen ausgebildet sind.
  12. Trenchtransistor nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die Trenches (T) kreisförmig im Halbleiterkörper (HK) ausgebildet und radial zueinander benachbart sind.
  13. Verfahren zur Herstellung eines Trenchtransistors mit den Schritten: – Ausbilden von entlang einer ersten Richtung (x) verlaufenden und entlang einer zur ersten Richtung senkrechten zweiten Richtung (y) benachbarten Trenches (T) innerhalb eines Halbleiterkörpers (HK) von einem ersten Leitfähigkeitstyp; – Ausbilden einer innerhalb der Trenches (T) an den Halbleiterkörper (HK) angrenzenden Isolationsschicht (ISO, GOX, FOX); – Ausbilden einer innerhalb der Trenches (T) an die Isolationsschicht (ISO, GOX, FOX) angrenzenden Gateelektrode (G), wobei zwischen den Trenches (T) ausgebildete Mesagebiete (M) Driftgebiete (D) vom ersten Leitfähigkeitstyp aufweisen; – Ausbilden eines Bodygebiets (B) in den Mesagebieten (M) oberhalb der Driftgebiete (D) von einem vom ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyp mit an eine Oberfläche (OF) des Halbleiterkörpers (HK) reichenden Bodykontaktgebieten (BK) vom zweiten Leitfähigkeitstyp und Sourcegebieten (S) vom ersten Leitfähigkeitstyp, dadurch gekennzeichnet, dass eine Konzentration von Dotierstoffen zur Erhöhung der Leitfähigkeit vom ersten Leitfähigkeitstyp innerhalb der Driftgebiete (D) in einem von einem Bodenbereich der Trenches (T) bis zu den Bodygebieten (B) unterhalb der Sourcegebiete (S) ausgebildeten Durchlassbereich (EV) größer gewählt wird als in einem unterhalb der Bodykontaktgebiete (BK) ausgebildeten Durchbruchsbereich (E) und dies über eine Implantation von Dotierstoffen durch eine photolithografisch strukturierte Implantationsmaske hindurch erfolgt.
  14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass zur Strukturierung der Implantationsmaske eine zur Ausbildung der Sourcegebiete (S) dienende Sourcemaske eingesetzt wird.
  15. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass die Implantation eine Hochenergieimplantation zur Erzielung einer Implantationstiefe im Bereich von 2 μm bis 20 μm ist.
  16. Verfahren zur Herstellung eines Trenchtransistors mit den Schritten: – Ausbilden von entlang einer ersten Richtung (x) verlaufenden und entlang einer zur ersten Richtung senkrechten zweiten Richtung (y) benachbarten Trenches (T) innerhalb eines Halbleiterkörpers (HK) von einem ersten Leitfähigkeitstyp; – Ausbilden einer innerhalb der Trenches (T) an den Halbleiterkörper (HK) angrenzenden Isolationsschicht (ISO, GOX, FOX); – Ausbilden einer innerhalb der Trenches (T) an die Isolationsschicht (ISO, GOX, FOX) angrenzenden Gateelektrode (G), wobei zwischen den Trenches (T) ausgebildete Mesagebiete (M) Driftgebiete (D) vom ersten Leitfähigkeitstyp aufweisen; – Ausbilden eines Bodygebiets in den Mesagebieten (M) oberhalb der Driftgebiete (D) von einem vom ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyp mit an eine Oberfläche (OF) des Halbleiterkörpers (HK) reichenden Bodykontaktgebieten (BK) vom zweiten Leitfähigkeitstyp und Sourcegebieten (S) vom ersten Leitfähigkeitstyp, dadurch gekennzeichnet, dass eine Dicke (d) der Isolationsschicht (ISO, FOX) in einem zu den Bodykontaktgebieten (BK) in der zweiten Richtung (y) benachbarten Bodenbereich der Trenches (T) kleiner gewählt wird als in einem zu den Sourcegebieten (S) in der zweiten Richtung (y) benachbarten Bodenbereich, indem eine High-Density-Plasma-Ätzung zur Materialverlagerung eines Teils der Isolationsschicht (ISO, FOX) aus einem Bereich der Trenches (T) in der Nähe der Oberfläche in einen Bodenbereich der Trenches (T) verwendet wird, wobei eine durch die Materialverlagerung hervorgerufene Verdickung der Isolationsschicht (ISO, FOX) in einem in der zweiten Richtung (y) zu den Bodykontaktgebieten (BK) benachbarten Bodenbereich der Trenches (T) durch eine Maske auf der Isolationsschicht (ISO, FOX) verhindert wird.
DE102005014744A 2005-03-31 2005-03-31 Trenchtransistor mit erhöhter Avalanchefestigkeit und Herstellungsverfahren Expired - Fee Related DE102005014744B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005014744A DE102005014744B4 (de) 2005-03-31 2005-03-31 Trenchtransistor mit erhöhter Avalanchefestigkeit und Herstellungsverfahren
US11/393,092 US7675114B2 (en) 2005-03-31 2006-03-30 Trench transistor with increased avalanche strength

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005014744A DE102005014744B4 (de) 2005-03-31 2005-03-31 Trenchtransistor mit erhöhter Avalanchefestigkeit und Herstellungsverfahren

Publications (2)

Publication Number Publication Date
DE102005014744A1 DE102005014744A1 (de) 2006-10-12
DE102005014744B4 true DE102005014744B4 (de) 2009-06-18

Family

ID=37026124

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005014744A Expired - Fee Related DE102005014744B4 (de) 2005-03-31 2005-03-31 Trenchtransistor mit erhöhter Avalanchefestigkeit und Herstellungsverfahren

Country Status (2)

Country Link
US (1) US7675114B2 (de)
DE (1) DE102005014744B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790571B1 (ko) * 2006-09-29 2008-01-02 주식회사 하이닉스반도체 트랜지스터 및 그 제조방법
US20100264486A1 (en) * 2009-04-20 2010-10-21 Texas Instruments Incorporated Field plate trench mosfet transistor with graded dielectric liner thickness
US9184284B2 (en) * 2012-12-31 2015-11-10 Infineon Technologies Ag Method for operating field-effect transistor, field-effect transistor and circuit configuration
CN114122113B (zh) * 2022-01-27 2022-05-03 江苏游隼微电子有限公司 一种高可靠的mosfet功率半导体器件结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285060B1 (en) * 1999-12-30 2001-09-04 Siliconix Incorporated Barrier accumulation-mode MOSFET
EP1168455A2 (de) * 2000-06-30 2002-01-02 Kabushiki Kaisha Toshiba Leistungshalbleiter-Schaltelement
DE10207309A1 (de) * 2002-02-21 2003-09-11 Infineon Technologies Ag MOS-Transistoreinrichtung
DE10223699A1 (de) * 2002-05-28 2003-12-18 Infineon Technologies Ag MOS-Transistoreinrichtung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6262453B1 (en) * 1998-04-24 2001-07-17 Magepower Semiconductor Corp. Double gate-oxide for reducing gate-drain capacitance in trenched DMOS with high-dopant concentration buried-region under trenched gate
KR100789033B1 (ko) * 2003-12-22 2007-12-26 마쯔시다덴기산교 가부시키가이샤 종형게이트 반도체장치 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285060B1 (en) * 1999-12-30 2001-09-04 Siliconix Incorporated Barrier accumulation-mode MOSFET
EP1168455A2 (de) * 2000-06-30 2002-01-02 Kabushiki Kaisha Toshiba Leistungshalbleiter-Schaltelement
DE10207309A1 (de) * 2002-02-21 2003-09-11 Infineon Technologies Ag MOS-Transistoreinrichtung
DE10223699A1 (de) * 2002-05-28 2003-12-18 Infineon Technologies Ag MOS-Transistoreinrichtung

Also Published As

Publication number Publication date
US7675114B2 (en) 2010-03-09
DE102005014744A1 (de) 2006-10-12
US20060278922A1 (en) 2006-12-14

Similar Documents

Publication Publication Date Title
DE19913375B4 (de) Verfahren zur Herstellung einer MOS-Transistorstruktur
DE102006036347B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
DE10339488B3 (de) Laterales Halbleiterbauelement mit einer wenigstens eine Feldelektrode aufweisenden Driftzone
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE69936050T2 (de) Graben-gate halbleiterbauelemente und verfahren zur deren herstellung
DE102005009000B4 (de) Vertikales Halbleiterbauelement vom Grabenstrukturtyp und Herstellungsverfahren
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
EP1794803B1 (de) Verfahren zur Herstellung eines lateralen DMOS-Transistors
DE10358697A1 (de) Halbleiteranordnung und Verfahren zur Herstellung derselben
DE102005041322A1 (de) Trenchtransistorstruktur mit Feldelektrodenanordnung
DE112007001578T5 (de) Lateraler Fet mit Trench-Gate mit direktem Source-Drain-Strompfad
DE102012204420A1 (de) Halbleitervorrichtung
DE112006003714T5 (de) Ladungsgleichgewichts-Isolierschicht-Bipolartransistor
DE112007000700T5 (de) Trench-FET mit hoher Dichte und integrierter Schottky-Diode und Herstellungsverfahren
DE102013112009A1 (de) Superjunction-Halbleitervorrichtung mit einem Zellengebiet und einem Randgebiet
DE102004041198B4 (de) Laterales Halbleiterbauelement mit einer Feldelektrode und einer Entladestruktur
DE112004001846B4 (de) LDMOS-Transistor
DE102006049043B4 (de) Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102004057235B4 (de) Vertikaler Trenchtransistor und Verfahren zu dessen Herstellung
DE102005014744B4 (de) Trenchtransistor mit erhöhter Avalanchefestigkeit und Herstellungsverfahren
DE102015109538B3 (de) Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
DE10306597A1 (de) Halbleiterstruktur mit einer erhöhten Durchbruchspannung und ein Verfahren zum Herstellen der Halbleiterstruktur
DE102005048447A1 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
EP0973205B1 (de) Hochspannungs-MOS-Transistor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee