DE10223699A1 - MOS-Transistoreinrichtung - Google Patents

MOS-Transistoreinrichtung

Info

Publication number
DE10223699A1
DE10223699A1 DE10223699A DE10223699A DE10223699A1 DE 10223699 A1 DE10223699 A1 DE 10223699A1 DE 10223699 A DE10223699 A DE 10223699A DE 10223699 A DE10223699 A DE 10223699A DE 10223699 A1 DE10223699 A1 DE 10223699A1
Authority
DE
Germany
Prior art keywords
region
area
width
trench
mesa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10223699A
Other languages
English (en)
Other versions
DE10223699B4 (de
Inventor
Markus Zundel
Franz Hirler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10223699A priority Critical patent/DE10223699B4/de
Priority to US10/446,600 priority patent/US6911693B2/en
Publication of DE10223699A1 publication Critical patent/DE10223699A1/de
Application granted granted Critical
Publication of DE10223699B4 publication Critical patent/DE10223699B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Abstract

Zur Ausbildung einer MOS-Transistoreinrichtung mit besonders geringem Einschaltwiderstand bei gleichzeitiger Avalanchefestigkeit wird vorgeschlagen, die Position und/oder die Anordnung von Avalanchedurchbruchbereichen (A) durch eine Variation und/oder einen Verlauf der Weite oder Breite und/oder der Tiefe der jeweiligen Grabenstruktur (30) und/oder der jeweiligen Mesabereiche (M) zu definieren.

Description

  • Die vorliegende Erfindung betrifft eine MOS-Transistoreinrichtung vom Grabenstruktur- oder Trenchtyp und insbesondere eine Trench-MOS-Transistoreinrichtung mit einer erhöhten Avalanchefestigkeit im Rahmen eines Deep-Trench-Konzepts.
  • Bei der Fortentwicklung der Transistortechnologien und insbesondere bei der Entwicklung neuer Generationen von DMOS-Leistungstransistoren ist ein maßgeblicher Parameter der jeweiligen Transistoreinrichtungen der spezifische Einschaltwiderstand Ron.A. Des Weiteren spielt bei vielen Anwendungen von Transistoren und insbesondere von MOS-Leistungstransistoreinrichtung die sogenannte Avalanchefestigkeit eine große Rolle. Die Avalanchefestigkeit beschreibt unter anderem das Bestreben der MOS-Transistoreinrichtungen, bei bestimmten Potenzialverhältnissen parasitär ausgebildete Bipolartransistoren in den eingeschalteten Zustand zu versetzen, wodurch eine Veränderung des MOS-Transistors oder gar dessen Zerstörung erfolgen kann. Eine gesteigerte Avalanchefestigkeit bedeutet in diesem Zusammenhang, dass parasitär ausgebildete Bipolartransistoren mit geringerer Wahrscheinlichkeit oder erst bei höheren Potenzialdifferenzen durchschalten werden.
  • Der Erfindung liegt die Aufgabe zugrunde, eine MOS-Transistoreinrichtung zu schaffen, die bei verringertem spezifischen Einschaltwiderstand und gesteigerter Avalanchefestigkeit konzeptionell und fertigungstechnisch besonders einfach ist.
  • Die Aufgabe wird bei einer MOS-Transistoreinrichtung vom Grabenstrukturtyp oder vom Trenchtyp erfindungsgemäß durch die kennzeichnenden Merkmale des Anspruchs 1 oder erfindungsgemäß durch die kennzeichnenden Merkmale des Anspruchs 3 gelöst. Vorteilhafte Weiterbildungen der erfindungsgemäßen MOS- Transistoreinrichtung sind Gegenstand der abhängigen Unteransprüche.
  • Die MOS-Transistoreinrichtung vom Grabenstrukturtyp oder Trenchtyp weist gemäß einer ersten erfindungsgemäßen Lösung der Aufgabe eine sich im Wesentlichen in einer ersten oder im Wesentlichen vertikalen Richtung in einem Halbleiterbereich erstreckende Grabenstruktur mit einem entsprechenden Graben auf. Erfindungsgemäß ist der Avalanchedurchbruchbereich der MOS-Transistoreinrichtung in einem Endbereich oder in einem unteren Bereich dieser Grabenstruktur ausgebildet. Sie befindet sich insbesondere im Bereich des Bodens der Grabenstruktur. Es ist weiterhin erfindungsgemäß vorgesehen, dass die Position und/oder die Anordnung des Avalanchedurchbruchbereiches in mindestens einer lateralen und zur ersten Richtung im Wesentlichen senkrechten Richtung durch einen Verlauf und/oder durch eine Variation der Breite oder der Weite und/oder der Tiefe der Grabenstruktur bestimmt und eingestellt ist. Dabei bezieht sich der Begriff Breite oder Weite der Grabenstruktur auf eine zur ersten und zur zweiten Richtung im Wesentlichen senkrechte dritte Richtung, wobei dann die Variation, also die Änderung oder der Verlauf der Breite oder Weite der Grabenstruktur in der ersten und/oder zweiten Richtung vorliegt. Durch diese Maßnahmen wird erfindungsgemäß erreicht, dass ein besonders geringer Einschaltwiderstand der MOS-Transistoreinrichtung ausgebildet oder ausbildbar ist.
  • Es ist somit eine Kernidee dieser ersten Lösung, die Breite oder die Weite und/oder die Tiefe der Grabenstruktur und/oder des Grabens zu variieren, um dadurch die Position und/oder die Anordnung des Avalanchedurchbruchbereiches im unteren Bereich der Grabenstruktur oder in einem Endbereich davon festzulegen oder zu definieren.
  • Alternativ oder zusätzlich dazu wird eine zweite Lösung angeboten, gemäß welcher die Position und/oder die Anordnung des Avalanchedurchbruchbereiches im Gegensatz zur ersten erfindungsgemäßen Lösung in mindestens einer lateralen und zur ersten Richtung im Wesentlichen senkrechten zweiten Richtung durch einen Verlauf und/oder durch eine Variation der Breite oder der Weite eines Mesabereiches als Nachbarbereich oder Zwischenbereich der Grabenstruktur im Halbleiterbereich außerhalb der Grabenstruktur bestimmt und eingestellt ist. Hierbei wird die Breite oder Weite des Mesabereiches wiederum in einer zur ersten und zur zweiten Richtung im Wesentlichen senkrechten dritten Richtung bestimmt und definiert. Als Mesabereich wird dabei der Halbleiterbereich außerhalb der Grabenstruktur bezeichnet. Dieser Bereich außerhalb der Grabenstruktur dient bei einer Anordnung von mehreren MOS-Transistoreinrichtungen als Zwischenbereich oder Nachbarbereich zwischen benachbarten MOS-Transistoreinrichtungen, welche in voneinander separierten Grabenstrukturen oder Gräben ausgebildet sind.
  • Es ist somit eine Kernidee der zweiten erfindungsgemäßen Lösung, eine Variation oder einen Verlauf der Breite oder Weite dieses Mesabereiches auszubilden, um die Position und/oder die Anordnung des Avalanchedurchbruchbereiches zu definieren und zu bestimmen.
  • Die beiden erfindungsgemäß vorgeschlagenen Lösungen, nämlich zum einen die Variation oder der Verlauf der Breite oder Weite und/oder der Tiefe der Grabenstruktur und zum anderen die Variation oder der Verlauf der Breite oder Weite des Mesabereiches, können als Alternativen aufgefasst werden, diese beiden Lösungsmöglichkeiten können aber auch miteinander kombiniert werden, um die Position und/oder die Anordnung des Avalanchedurchbruchbereiches zu bestimmen.
  • Aufgrund dieses generellen Konzepts der Variation oder des Verlaufs der Breite oder Weite und/oder der Tiefe der Grabenstruktur und/oder des Mesabereiches ergeben sich verschiedene geometrische Ausführungsformen zur Realisierung des erfindungsgemäßen Konzepts beim Strukturieren einer erfindungsgemäßen MOS-Transistoreinrichtung und insbesondere beim Strukturieren der Grabenstruktur und/oder des Mesabereiches.
  • Gemäß einer besonders vorteilhaften Ausgestaltungsform der erfindungsgemäßen MOS-Transistoreinrichtung ist es vorgesehen, dass die Position und/oder die Anordnung des Avalanchedurchbruchbereiches durch mindestens einen Bereich oder in mindestens einem Bereich einer verringerten Breite oder Weite des Mesabereiches definiert bzw. ausgebildet ist. Durch das Ausbilden eines Bereiches mit geringerer Mesabreite oder Mesaweite wird somit eine Potenzial- oder Feldverteilung erzeugt, welche die Position und/oder die Anordnung des Avalanchedurchbruchbereiches der erfindungsgemäßen MOS-Transistoreinrichtung definiert und festlegt.
  • Der Bereich verringerter Mesabreite oder Mesaweite kann durch verschiedene Maßnahmen erreicht werden. Zum einen bietet sich die direkte Beeinflussung des Mesabereiches selbst an. Gemäß einer anderen bevorzugten Ausführungsform der erfindungsgemäßen MOS-Transistoreinrichtung ist es aber vorgesehen, dass der Bereich einer verringerten Breite oder Weite des Mesabereiches durch einen komplementären Bereich mit gesteigerter Breite oder Weite Grabenstruktur gebildet ist. Hierbei ist insbesondere daran gedacht, dass bei einer streifenförmigen Anordnung der Grabenstruktur, des Grabens oder des Trenches mit ebenfalls dazu parallel und benachbart verlaufenden Mesabereichen praktisch eine Verbreiterung des Trenches und somit die Ausbildung eines Bereiches mit gesteigerter Breite oder Weite der Grabenstruktur erfolgt. Aufgrund dieser Ausbuchtung oder des Bereiches mit gesteigerter Breite oder Weite der Grabenstruktur wird entsprechend, sofern nicht besondere andere Maßnahmen getroffen werden, der Mesabereich selbst derart eingeschnürt, so dass ein Bereich mit verringerter Mesabreite oder Mesaweite entsteht, welcher zur Verbreiterung der Grabenstruktur oder des Trenches komplementär ausgebildet ist.
  • Insbesondere dann, wenn mehrere MOS-Transistoreinrichtungen im Bereich einer Halbleiterschaltungsanordnung oder Transistoranordnung in voneinander getrennten Grabenstrukturen oder Trenches in einem gemeinsamen Halbleiterbereich ausgebildet werden, bieten sich durch Wahl der Geometrie der Grabenstrukturen deren Verläufe Gestaltungsmöglichkeiten für den Mesabereich an. So ist es vorgesehen, dass der Bereich einer verringerten Breite oder Weite des Mesabereiches durch einen Bereich einer Variation des Verlaufs oder der Verlaufsrichtung der Grabenstruktur gebildet ist. Dabei kann die Grabenstruktur selbst insbesondere eine konstante Breite oder Weite aufweisen. Damit ist gemeint, dass durch den Verlauf des Grabens oder der Grabenstruktur, welcher unverändert lokal als Streifen ausgebildet ist, und durch Änderung der Verlaufsrichtung dieses Streifens Einbuchtungen oder Ausstülpungen im Mesabereich erzeugt werden können, ohne dass die Breite oder Weite des Grabens selbst beeinflusst wird. Diese Maßnahme bietet sich insbesondere dann an, wenn, wie bereits oben erwähnt, in einem gemeinsamen Halbleiterbereich mehrere Gräben benachbart zueinander ausgebildet werden. Dann können die benachbarten Gräben entweder parallel zueinander verlaufen oder lokal aufeinander zu verlaufen, um Bereiche verringerter Mesabrelte oder Mesaweite auszubilden, oder sie können lokal sich voneinander entfernend verlaufen, um Bereiche einer gesteigerten Mesabreite oder Mesaweite auszubilden.
  • Die Positionen und/oder die Anordnung des Avalanchedurchbruchbereiches können auch durch andere Maßnahmen beeinflusst werden. So bietet es sich zum Beispiel an, verschiedene Kontakte, welche zum Betrieb der erfindungsgemäßen MOS-Transistoreinrichtung notwendig sind, an bestimmten Positionen auf oder im Halbleiterbereich auszubilden. Dadurch werden die Potenzialverteilung, die Feldverteilung und/oder die entsprechenden Stromflüsse, also Ladungsbewegungen in vorteilhafter Weise beeinflussbar.
  • Demgemäß ist es bei einer anderen vorteilhaften Weiterbildung der Erfindung vorgesehen, dass im Bereich einer verringerten Breite oder Weite des Mesabereiches und/oder in einer Nachbarschaft davon auf dem Halbleiterbereich ein Kontaktbereich für einen im Halbleiterbereich und insbesondere im Mesabereich vorgesehenen Bodybereich ausgebildet ist. Die Ausbildung dieses Kontaktbereiches für den Bodybereich kann lokal geschehen, es können aber auch sogenannte Bodykontaktstreifen vorgesehen sein, welche insbesondere im Wesentlichen senkrecht zur Verlaufsrichtung, also der zweiten Richtung der Grabenstruktur verlaufen, also insbesondere in der dritten Richtung, welche zur ersten und zur zweiten Richtung im Wesentlichen vertikal verläuft.
  • Die erfindungsgemäße MOS-Transistoreinrichtung weist vorteilhafterweise einen Sourcebereich und einen Drainbereich auf, welche in einem Halbleiterbereich mit einem ersten Leitfähigkeitstyp oder Leitungstyp ausgebildet sind, aus. Im Wesentlichen zwischen dem Sourcebereich und Drainbereich ist durch einen Isolationsbereich isoliert eine Gateelektrodeneinrichtung vorgesehen.
  • Es ist gemäß einer bevorzugten Ausführungsform vorgesehen, den Avalanchedurchbruchbereich durch einen Bereich maximaler elektrischer Feldstärke auszubilden oder durch diesen zu definieren.
  • Dies wird zum Beispiel durch die entsprechende Anordnung der Source- und/oder Drainanschlüsse und/oder die Nachbarschaft zu anderen Bauteilen gewährleistbar, weil sich die jeweilige MOS-Transistoreinrichtung in der Regel nicht alleine im jeweiligen Halbleiterbereich befindet, sondern in direkter Nachbarschaft zu anderen Halbleitereinrichtungen, zum Beispiel anderen Transistoren oder dergleichen.
  • Dabei kann der Bereich maximaler elektrischer Feldstärke insbesondere gemäß einer bevorzugten Ausführungsform der Erfindung zwischen dem Sourcebereich und dem Drainbereich in unmittelbarer Nachbarschaft zum Isolationsbereich und in unmittelbarer Nachbarschaft zum Endbereich oder unteren Bereich der Grabenstruktur von der Gateelektrode abgewandt ausgebildet sein. Insbesondere liegt dabei der Bereich maximaler elektrischer Feldstärke direkt an der Außenseite der Trenchwand im unteren Bereich der Grabenstruktur, also zum Beispiel in der Nähe des Trenchbodens.
  • Bei einer anderen Ausführungsform der erfindungsgemäßen MOS- Transistoreinrichtung ist es vorgesehen, dass der Bereich maximaler Feldstärke zwischen dem Source- und dem Drainbereich in unmittelbarer Nachbarschaft zum Endbereich oder unteren Bereich der Grabenstruktur und von der Gateelektrodeneinrichtung abgewandt ausgebildet ist. Dies geschieht vorzugsweise im Bereich einer Raumladungszone, welche sich insbesondere zwischen einem vorgesehenen Bodybereich oder einem vorgesehenen Bodyverstärkungsbereich und dem Drainbereich, insbesondere bei anliegender Durchbruchsspannung, erstreckt und dort in der zweiten, unteren oder dem Drainbereich zugewandten Hälfte davon.
  • Bei einer besonders bevorzugten Ausführungsform der erfindungsgemäßen MOS-Transistoreinrichtungen ist es vorgesehen, dass der Mesabereich als Zwischenbereich in einer im Wesentlichen zur ersten Richtung senkrecht verlaufenden Richtung, insbesondere zu einer benachbarten Halbleitereinrichtung hin, eine Breite DMesa aufweist, welche kleiner ist als die Breite DTrench der Grabenstruktur oder des Trenches selbst in dieser Richtung, so dass gilt: DMesa < DTrench. Durch diese Maßnahme der Einengung der Mesaweite und damit der dichteren Nachbarschaft benachbarter Bauelemente wird also nicht nur eine höhere Integrationsdichte der Halbleiterbauelemente erreicht, sondern auch die erfindungsgemäße Verringerung der Einschaltwiderstände von erfindungsgemäßen MOS-Transistoreinrichtungen bewirkt.
  • Bei einer weiter bevorzugten Ausführungsform ist es vorgesehen, dass der Mesabereich als Zwischenbereich in einer im Wesentlichen zur ersten Richtung senkrecht verlaufenden Richtung, insbesondere zu einer benachbart vorgesehenen Halbleitereinrichtung hin, eine Breite DMesa aufweist, welche kleiner ist als das 2,5-fache der maximalen Stärke DGOX des Gateisolationsbereiches GOX, so dass gilt: DMesa < 2,5.GOX.
  • Dabei ist zu berücksichtigen, dass die Mesabreite DMesa nur soweit eingeschränkt werden darf, wie die Wechselwirkung benachbarter Halbleitereinrichtungen oder Halbleiterbauelemente dies zulässt. Die elektrischen Felder benachbarter und durch den jeweils vorgesehenen Mesabereich getrennten Halbleiterbauelemente dürfen sich nicht derart beeinflussen, dass sich eine negative Tendenz im Hinblick auf die Durchbruchsspannung ergibt.
  • Besonders vorteilhaft lässt sich die zuletzt genannte Maßnahme des Inbezugsetzens der Mesabreite mit der maximalen Stärke des Isolationsbereichs oder der Gateisolation dann ausnutzen, wenn die erfindungsgemäße MOS-Transistoreinrichtung als Feldplattentransistoreinrichtung ausgebildet ist, wobei der Isolationsbereich eine Feldplattenstruktur aufweist (siehe Fig. 8a).
  • Es ist dabei besonders vorteilhaft, wenn in Bereichen von Mesaengstellen ein Feldoxid (FOX) im Trench oder im Graben vorgesehen wird (siehe Fig. 8b). Dadurch lassen sich die Avalanchefestigkeit steigern und die Kapazitäten, die beim schnellen Schalten für Schaltverluste verantwortlich sind, verringern. Die Dicke des Feldoxids (FOX) ist dabei deutlich größer als die Dicke des Gateoxids (GOX) im oberen Bereich des Trenches oder Grabens (siehe Fig. 8).
  • Es ist ferner vorgesehen, dass im Wesentlichen zwischen dem Sourcebereich und dem Drainbereich von der Gateelektrodeneinrichtung isoliert ein Bodybereich eines zweiten Leitfähigkeitstyps oder Leitungstyps ausgebildet ist, insbesondere in unmittelbarer Nachbarschaft zum Sourcebereich.
  • Dabei ist es vorgesehen, dass der Bodybereich zum Drainbereich hin mit einem Bodyverstärkungsbereich vom zweiten Leitfähigkeitstyp oder Leitungstyp verstärkt ausgebildet ist.
  • Bei einer weiteren vorteilhaften Ausführungsform der erfindungsgemäßen MOS-Transistoreinrichtung ist es vorgesehen, dass die Grabenstruktur sich in etwa bis zum ersten Halbleiterunterbereich des Halbleiterbereichs, bis zum Substrat und/oder bis in das Substrat der MOS-Transistoreinrichtung reichend ausgebildet ist.
  • Diese und weitere Aspekte der vorliegenden Erfindung werden an Hand der nachstehenden Bemerkungen weiter erläutert:
    Bei der Entwicklung neuer Generationen von MOS- oder DMOS- Leistungstransistoren ist ein wichtiges Ziel die Verringerung des spezifischen Einschaltwiderstandes Ron.A. Damit kann einerseits die statische Verlustleistung minimiert werden. Andererseits lassen sich höhere Stromdichten erreichen, wodurch kleinere und billigere Chips für den gleichen Gesamtstrom verwendet werden können.
  • Darüberhinaus wird für viele Applikationen eine sehr gute Avalanchefestigkeit gefordert. In der Regel wird ein sehr niedriger Ron.A mit einer etwas geringerer Avalanchefestigkeit erkauft, umgekehrt weisen Bauelemente mit hervorragender Avalanchefestigkeit meist nicht die besten Ron.A Werte auf. Ein sehr niedriger Ron.A läßt sich durch das Konzept des Dense-Field-Plate-Trenches erreichen. Das Erreichen einer hohen Avalanchfestigkeit bei Dense-Field-Plate-Trenchtransistoren hängt stark von den eingesetzten Bodykontaktkonzepten ab. Die vorgeschlagene Layoutidee ermöglicht eine Verbesserung der Avalanchefestigkeit bei gleichzeitig konstantem oder sogar leicht verbessertem Ron.A innerhalb eines Querstreifenbodykontaktkonzeptes.
  • Ein erstes Bodykontaktkonzept geht dabei von einem Bodykontakt aus, der längs der Trenchstreifen ausgebildet ist. Diese Variante ist hinsichtlich der Avalanchefestigkeit die beste Ausführung, da die im Avalanche am Trenchboden erzeugten Ladungsträger über die gesamte Trenchstreifenlänge auf kürzestem Wege abgeführt werden können. Es fällt also kein Querleitungswiderstand innerhalb des Bodygebietes ab. Allerdings ist diese Variante die technologisch riskanteste und teuerste Ausführung.
  • Ein zweites Bodykontaktkonzept ist dagegen ein technologisch wenig riskantes und billigeres Konzept, weshalb es zur Zeit bevorzugt wird. Es sieht vor, den Bodykontakt in Quersteifen zu den Trenchstreifen auszuführen. Dabei ist jedoch der Abstand zwischen den Bodykontaktquersteifen eine kritische Größe, sie bestimmt die Wegstrecke, die die im Avalanche erzeugten Ladungsträger quer durch das Bodygebiet fließen müssen. Ist diese Wegstrecke zu groß, so besteht die Gefahr, dass eine ausreichend hohe Spannung im Bodygebiet abfällt, so dass der parasitäre Bipolartransistor einschalten kann und zur Zerstörung des Bauelements führt. In diesem Falle wäre das Bauelement nicht ausreichend avalanchefest. Deshalb müssen die Bodykontaktsteifen beim zweiten Bodykontaktkonzept in ausreichend dichten Abständen ausgeführt werden. Dies benötigt jedoch Chipfläche, die für die Kanalweite verloren geht und dadurch den Ron.A verschlechtert.
  • Es wird erfindungsgemäß vorgeschlagen, innerhalb des Dense- Fieldplate-Trench-Konzeptes die Trenchweite und/oder die Mesaweite entlang der Trenchsteifen derart zu variieren, dass sich dadurch entlang der Trenchstreifen jeweils in den Gebieten, in denen die Mesaweite am geringsten ist, bevorzugte Avalanche-Durchbruchsorte am Trenchboden ausbilden. Dies liegt daran, dass diese bevorzugten Avalanche-Durchbruchsorte, an denen die Mesaweite etwas geringer als beim Standardlayout ist, eine um mehrere Volt niedrigere Durchbruchsspannung besitzen. Direkt über diesen bevorzugten Avalanchedruchbruchsorten sollen bevorzugt an der Si-Oberfläche die Bodykontakte angeordnet werden, so dass die im Avalanche generierten Ladungsträger auf dem kürzest möglichen Weg durch das Bodygebiet hindurch vom Bodykontakt abgesaugt werden können. Die so erzwungene Ausbildung des Avalanchestrompfades ermöglicht größere Abstände zwischen den Bodykontaktstreifen gegenüber dem Standardlayout, was zu einer Absenkung des Ron.A führt.
  • Eine erfinderische Idee liegt in der Ausbildung bevorzugter Avalanchdurchbruchsorte am Trenchboden entlang der Trenchstreifen durch gezielte Variation der Trenchweite bzw. Mesaweite (Trenchlayout).
  • Eine zusätzliche oder alternative erfinderische Idee liegt in der Ausbildung der Bodykontaktgebiete direkt oberhalb dieser bevorzugten Avalanchedurchbruchsorte (Bodykontaktlayout) derart, dass sich kürzest mögliche Avalanchestrompfade und damit erhöhte Avalanchefestigkeit ergeben.
  • Dabei muss dass Mesagebiet hinreichend klein sein, so dass der Ort der maximalen Feldstärke sich im Trenchbodenbereich befindet. Innerhalb dieses Regimes bewirkt eine Verringerung der Mesaweite bzw. Erhöhung der Trenchweite eine Absenkung der Durchbruchsspannung um bis zu ca. 10%, gemäß Fig. 5.
  • Ein besonders kurzer möglicher Avalanchestrompfad ergibt sich durch Platzierung der Bodykontaktgebiete direkt oberhalb der bevorzugten Avalanchedurchbruchsorte, gemäß Fig. 4.
  • Es ergeben sich z. B. folgende Möglichkeiten der Variation des Layouts: Layout, bei dem die Trenchweite variiert ist, Layout, bei dem die Mesaweite variiert ist. Die Form der Trenchweiten- bzw. Mesaweitenvariation ist beliebig, die minimale verbleibende Trenchweite bzw. Mesaweite werden der jeweiligen Spannungsklasse der Trenchtransistoren angepasst.
  • Fig. 7 zeigt die qualitative Darstellung des Avalanchedurchbruchsortes und der möglichen Avalanchstrompfade in einer Querschnittsansicht auf die Trenchseitenwand im Falle des Standardlayouts.
  • Fig. 4 zeigt die qualitative Darstellung der Avalanchedurchbruchsorte direkt unterhalb der Bodykontakte und der möglichen Avalanchstrompfade in einer Querschnittsansicht auf die Trenchseitenwand im Falle der neuen Layoutidee.
  • In der allgemeinsten Ausführungsform ist der Trench als Standardtrench mit gleichbleibender Oxiddicke ausgeführt.
  • In einer weiteren allgemeinen Ausführungsform ist der Trench als Standardtrench ausgeführt, und es kann sowohl die Trenchweite und/oder die Trenchtiefe derart variiert werden, dass sich vorzugte Avalanchedurchbruchsorte ergeben. Der Bodykontakt wird dann direkt oberhalb der so definierten bevorzugten Avalanchedurchbruchsorte angeordnet, z. B. beim Standardtrench bei Variation der Trenchtiefe oberhalb derjenigen Stellen, an denen die Trenchtiefe maximal oder minimal ist.
  • Nachfolgend wird die Erfindung anhand einer schematischen Zeichnung auf der Grundlage bevorzugter Ausführungsformen näher erläutert.
  • Fig. 1 zeigt in schematischer, geschnittener und perspektivischer Ansicht eine Ausführungsform der erfindungsgemäßen MOS-Transistoreinrichtung.
  • Fig. 2 und 3 zeigen erfindungsgemäße Mesa- und Trenchlayouts.
  • Fig. 4 zeigt in schematischer und geschnittener Seitenansicht bei einer Ausführungsform der erfindungsgemäßen MOS-Transistoreinrichtung Avalanchedurchbruchbereiche und Avalanchestrompfade.
  • Fig. 5 zeigt in Form eines Graphens die Durchbruchsspannung bei einer erfindungsgemäßen MOS-Transistoreinrichtung als Funktion der Trench- oder Grabenweite unter Variation der Dotierstoffkonzentration im EP-Bereich.
  • Fig. 6 zeigt ein herkömmliches Mesa- und Trenchlayout.
  • Fig. 7 zeigt in Form einer schematischen und geschnittenen Seitenansicht Avalanchedurchbruchbereiche und Avalanchestrompfade bei einer MOS-Transistoreinrichtung mit herkömmlichem Mesa- und Trenchlayout.
  • Fig. 8 zeigt in der Form eines schematischen Schnittes einen Trench mit Gateoxid (Fig. 8a) und einen Trench mit Feldoxid (Fig. 8b).
  • Fig. 1 zeigt in schematischer, geschnittener und perspektivischer Ansicht einen Ausschnitt aus einer Halbleiterschaltungsanordnung mit zwei erfindungsgemäßen Halbleiterbauelementen 10, die als sogenannte Trench-MOSFETs 10 ausgebildet sind.
  • Dargestellt ist ein Halbleitersubstratbereich 20, welcher aus zwei Halbleiterbereichen 21, z. B. mit Phosphor n--dotiertes Silizium, und 22, z. B. p--dotiertes Silizium, besteht. In den Halbleitersubstratbereich 20 sind Gräben 30 eingebracht und mit entsprechenden Materialkombinationen zur Ausbildung eines MOSFETs gefüllt.
  • Die ursprünglichen Gräben 30 bestehen aus einem oberen Grabenabschnitt 30o, einem mittleren Grabenabschnitt 30m und einem unteren Grabenabschnitt 30u. Jeder Grabenabschnitt 30o, 30m, 30u besitzt einen entsprechenden oberen, mittleren bzw. unteren Wandabschnitt 32o, 32m bzw. 32u eines Wandbereichs 32b des Grabens 30. Des Weiteren ist ein Bodenbereich 32a des Grabens 30 ausgebildet. Sämtliche Wandbereiche 32o, 32m und 32u und der Bodenbereich 32a sind mit einem Isolationsbereich, nämlich einem sogenannten Gateoxid GOX, konform ausgekleidet. Eingefüllt in den verbleibenden Freiraum ist ein z. B. mittels Phosphor n+-dotiertes Polysilizium als sogenannter Plug. Diese Füllung dient als Gate G des jeweiligen herkömmlichen Halbleiterbauelements als MOSFET. Das Gate G, in der folgenden Nomenklatur auch als dritter Kontaktbereich G bezeichnet, wird über einen entsprechenden Anschlussbereich oder vierten Anschlussbereich, extern kontaktiert und im Betrieb mit einer entsprechenden Steuerspannung beaufschlagt.
  • Bei einem Feldplattentransistor können die Gräben 30 die in den Fig. 8a und 8b gezeigte Struktur mit dem Gateoxid GOX und dem gegenüber diesem wesentlich dickeren Feldoxid FOX haben. Nur das Feldoxid FOX, wie in Fig. 8b gezeigt, wird dabei bevorzugt in Bereichen von Mesaengstellen und/oder in einer Nachbarschaft von diesen vorgesehen. Sonst kann die in Fig. 8a gezeigte Struktur vorliegen, bei der das Gateoxid GOX im oberen Bereich des Grabens 30 deutlich dünner ist als das Feldoxid FOX in dessen unterem Bereich.
  • Außerhalb des jeweiligen Grabens 30 sind Anschlüsse AS, AB, AD für Source S. Body B oder Substrat B sowie Drain D vorgesehen, die in der nachfolgenden Nomenklatur auch als erste, zweite bzw. vierte Kontaktbereiche S, B bzw. D bezeichnet werden.
  • Über eine gemeinsame Metallisierung und z. B. die entsprechende p+-Dotierung mittels Bor im Zwischenbereich M zwischen den benachbarten Halbleiterbauelementen 10 wird ein gemeinsamer Anschlussbereich AS bzw. AB für den Sourcekontaktbereich 5 und den Bodykontaktbereich B geschaffen.
  • Der Zwischenbereich oder Mesabereich M zwischen den herkömmlichen Halbleiterbauelementen, welche auch als Silizium-Mesa oder Mesastruktur bezeichnet wird, nimmt aufgrund der Prozessgenauigkeit, die derzeit erzielbar ist, und aufgrund der Anordnung der Anschlussbereiche AS und AB für Source S und Body B zwischen den Halbleiterbauelementen 200 eine nicht unterschreitbare Mindestausdehnung an. Dies hängt auch damit zusammen, dass ein auszubildendes Kontaktloch 40, welches zur Prozessierung der Anschlussbereiche AS und AB notwendig ist, eine Mindestgröße besitzt. Des Weiteren sind die Positionen und Ausdehnungen der Gräben 30, des Gateoxids GOX sowie der weiteren Isolationsbereiche 50 aufgrund der gängigen Prozessführungen mit Schwankungen versehen.
  • Es wird darauf hingewiesen, dass die Mesastruktur zwischen benachbarten erfindungsgemäßen Halbleiterbauelementen 10 im Vergleich zur Mesastruktur herkömmlicher Anordnungen mit herkömmlichen Halbleiterbauelementen eine sehr viel geringere laterale Ausdehnung besitzt: M' < M.
  • Dies wird erfindungsgemäß dadurch erreicht, dass zumindest ein Teil der Anschlussbereiche AS und AB für die Sourcekontaktbereiche S und Bodykontaktbereiche B als erste und dritte Kontaktbereiche S bzw. B der erfindungsgemäßen Halbleiterbauelemente 10 in das Innere des jeweiligen Grabens 30 und ggf. in den Bereich darüber verlegt werden.
  • Bei der Ausführungsform der Fig. 1 ist die Höhe des Polysiliziumplugs G als Gatekontaktbereich G fast bis auf das Niveau der Grenzfläche zwischen Sourcekontaktbereich S und Bodykontaktbereich B herab abgesenkt. Des Weiteren ist auf dem Oberflächenbereich Ga des Gatekontaktbereichs G zur elektrischen Isolation eine weitere Oxidschicht 60 als Isolationsbereich 60 abgeschieden. Danach ist zur Ausbildung der gemeinsamen Anschlussbereiche AS und AB für die Sourcekontaktbereiche S und Bodykontaktbereiche B eine weitere, gegebenenfalls dotierte, Polysiliziumschicht 110 ausgebildet. Diese Polysiliziumschicht 110 als Anschlussbereich AS für den Sourcekontaktbereich S steht in direktem Kontakt mit dem Sourcekontaktbereich S, so dass dieser direkt angeschlossen und kontaktiert ist.
  • Die Kontaktierung zwischen dem gemeinsamen Anschlussbereich AS, AB, nämlich dem Polysiliziumbereich 110, und dem Bodykontaktbereich B als zweitem Kontaktbereich findet z. B. durch einen entsprechenden p+-dotierten Bodykontaktstreifen Bk statt, welcher in lokalisierter Form senkrecht zum Verlauf des jeweiligen Grabens 30 lateral nach hinten versetzt vorgesehen ist. Durch die Abfolge, zum Beispiel in äquidistanter Form, einer Mehrzahl derartiger Bodykontaktstreifen BK, welche in die Zeichenebene nach hinten versetzt ausgebildet sind, wird der sich längs der Zeichenebene erstreckende Graben 30 somit in eine Vielzahl aufeinanderfolgender erfindungsgemäßer Halbleiterbauelemente 10 oder erfindungsgemäßer MOSFET-Transistoren 10 unterteilt.
  • Im Oberflächenbereich des Halbleiterbereiches 20 sind in der Darstellung der Fig. 1 Bereiche E einer verringerten Breite DMesa der Mesabreite oder Mesaweite (Mesaengstellen) dargestellt, welche durch entsprechende komplementäre Bereiche K einer vergrößerten Grabenbreite oder Grabenweite DTrench komplementär gebildet werden. Mit diesen Bereichen E und K der verringerten Mesabreite bzw. der verstärkten Trenchbreite sind auch Bereiche A des Avalanchedurchbruches dargestellt, bzw. deren Projektion an den Bereich der Oberfläche des Halbleitersubstrats 20, weil die Avalanchedurchbrüche selbst - wie oben bereits im Detail dargelegt wurde - im Bereich eines unteren Abschnittes 32u oder 30u der Grabenwand bzw. des Grabens 30 erfolgen.
  • Zusätzlich zur oder anstelle der Variation der Trenchbreite kann auch die Tiefe des Grabens variiert werden, um den Avalanchedurchbruchbereich einzustellen.
  • Die Fig. 2 und 3 zeigen in schematischer Draufsicht den Verlauf der Grabenstrukturen 30 oder Trenches T bzw. der Mesabereiche M bei zwei verschiedenen erfindungsgemäßen MOS-Transistoreinrichtungen, wobei identische Bezugszeichen gleich oder gleichwirkende Elemente oder Strukturen bezeichnen, ohne dass an jeder Stelle ihres Auftretens eine detaillierte Beschreibung wiederholt wird.
  • Bei der Ausführungsform der Fig. 2 werden im Wesentlichen die Verhältnisse der Ausführungsform der Fig. 1 widergespiegelt, wobei eine Mehrzahl von Trenches T oder Grabenstrukturen 30 parallel zueinander in einer X-Richtung verlaufend angeordnet sind. Zwischen direkt benachbarten Trenches T oder Grabenstrukturen 30 sind jeweils Mesabereiche M vorgesehen. Senkrecht zur X-Richtung also in Y-Richtung verlaufen Bodykontaktstreifen Bk zur Kontaktierung entsprechender Bodybereiche im Halbleiterbereich 20. Die Bodykontaktstreifen Bk sind so angeordnet und ausgebildet, dass sie oberhalb der Avalanchedurchbruchbereiche A aufliegen, deren Position oder Anordnung bei der in Fig. 2 gezeigten Ausführungsform der erfindungsgemäßen MOS-Transistoreinrichtung definiert werden durch Bereiche E einer verringerten Mesaweite und dazu komplementären Bereichen K einer vergrößerten Trenchbreite.
  • Bei der Ausführungsform der Fig. 3 sind die Bodykontaktbereiche Bk nicht als Bodykontaktstreifen ausgebildet, sondern als lokale Metallisierungen. Diese befinden sich wieder oberhalb der Avalanchedurchbruchbereiche A, also im Bereich von deren Projektion auf den Oberflächenbereich des Halbleitersubstrats 20. Auch hier werden die Avalanchedurchbruchbereiche A bzw. deren Position und/oder Anordnung im Halbleiterbereich 20 durch Bereiche E einer verringerten Mesaweite oder Mesabreite bestimmt und definiert. Dabei sind aber die Trenches mit einer im Wesentlichen konstanten Trenchbreite oder Trenchweite versehen, und die Bereiche E mit verringerter Mesabreite oder Mesaweite werden gebildet durch Bereiche K mit einer veränderten Verlaufsrichtung des jeweiligen Trenches T oder der jeweiligen Grabenstruktur 30. Immer dort, wo zwei direkt benachbarte Trenches T oder Grabenstruktur 30 in ihrem Verlauf aufeinander zulaufen, entsteht ein Bereich E mit verringerter Mesabreite oder Mesaweite und somit im Inneren des Halbleiterbereiches 20 im Bereich eines unteren Abschnitts des Grabens 30 ein Avalanchedurchbruchbereich A. In Bereichen voneinander divergierender benachbarter Trenches T oder Grabenstrukturen 30 ergeben sich Bereiche mit vergrößerter Mesabreite oder Mesaweite, in denen kein Avalanchedurchbruch realisiert wird.
  • Fig. 4 zeigt anhand einer schematischen Querschnittsansicht einer erfindungsgemäßen MOS-Transistoreinrichtung die Positionierung und Anordnung der Avalanchedurchbruchbereiche A im Inneren des Halbleiterbereiches 20, und zwar unterhalb der Bodykontaktbereiche Bk, welche auf dem Oberflächenbereich des Halbleiterbereiches 20, nämlich zwischen benachbarten Sourcebereichen 5 angeordnet sind. Beim Avalanchedurchbruch erfolgt der Avalanchestrompfad I aus den in X-Richtung lokalisierten und konzentrierten Avalanchebereichen A zu den direkt darüber angeordneten Bodykontaktbereichen Bk hin.
  • Der Graph der Fig. 5 zeigt die Abhängigkeit der Durchbruchsspannung Ubr als Funktion der Trenchbreite oder Grabenbreite DTrench. Dabei bezeichnen die einzelnen Messpunkte die Durchbruchsspannung Ubr bei gegebener Trenchbreite DTrench. Die Mesaweite oder Mesabreite ergibt sich dabei durch die Zellenausdehnung oder den Pitch abzüglich der Trenchbreite oder Trenchweite.
  • Es ergibt sich, dass die Durchbruchsspannung Ubr des Trerichtransistors mit abnehmender Mesabreite DMesa, das heißt steigender Trenchbreite DTrench und mit sinkender Dotierkonzentration Epi im Epi-Bereich sinkt, wobei unterhalb einer bestimmten Trenchbreite DTrench oder oberhalb einer bestimmten Mesabreite DMesa das Regime des Durchbruchsorts am Trenchboden verlassen wird und der Durchbruchsort außerhalb des Bodenbereiches, bei einem Feldplattentransistor im Bereich der Feldplatte, erfolgt.
  • Fig. 6 zeigt ein herkömmliches Mesa-Trenchlayout, wobei zueinander parallel und äquidistant und zueinander benachbart Grabenstrukturen 30 oder Trenches T mit dazwischen angeordneten Mesabereichen M ausgebildet sind, so dass die Verlaufsrichtung der Mesabereiche M und der Grabenstrukturen 30 in einer X-Richtung erfolgt, und die Abfolge von Grabenstrukturen 30 und Mesabereichen M und einer dazu senkrecht stehenden Y-Richtung erfolgt. In X-Richtung äquidistant und zueinander parallel in Y-Richtung verlaufend sind die entsprechenden Bodykontaktstreifen Bk ausgebildet.
  • Mit der in Fig. 6 gezeigten herkömmlichen Trench-Mesaanordnung ergibt sich der in Fig. 7 mit einer schematischen Querschnittsansicht beschriebene Verlauf des Avalanchestrompfades I' von einem verbreiterten Avalanchedurchbruchbereich A' zunächst auf breiter Front zum Bodybereich B und dann gesammelt zu den vorgesehenen Bodykontaktstreifen Bk. Bezugszeichenliste 10 Halbleiterbauelement, Trench-MOSFET
    20 Halbleitersubstratbereich
    21 erster Halbleitersubstratbereich, erstes Leitfähigkeitsgebiet (für D), z. B. n--dotiert
    22 zweiter Halbleitersubstratbereich, zweites Leitfähigkeitsgebiet (für B)
    22a Oberflächenbereich
    30 Graben
    30m mittlerer Grabenabschnitt
    oberer Grabenabschnitt
    30u unterer Grabenabschnitt
    32a Bodenbereich
    32b Wandbereich
    32m mittlerer Wandabschnitt
    32o oberer Wandabschnitt
    32u unterer Wandabschnitt
    33 Zwischenraum
    50 Isolationsbereich
    60 Isolationsbereich
    70 Plug, Plugbereich, Siliziumnitrid
    70a Oberflächenbereich
    80 Polysilizium (für G, G1, G2)
    90 Trennoxid
    100 Polysilizium (für AS, AB), Pluganteil
    100a Oberflächenbereich
    110 Polysilizium (für AS, AB), Pluganteil
    110a Oberflächenbereich
    AB Anschlussbereich für Bodykontaktbereich oder zweiten Kontaktbereich B
    AD Anschlussbereich für Drainkontaktbereich oder vierten Kontaktbereich D
    AG Anschlussbereich für Gatekontaktbereich oder dritten Kontaktbereich G
    AS Anschlussbereich für Sourcekontaktbereich oder ersten Kontaktbereich S
    B zweiter Kontaktbereich, Bodykontaktbereich
    Bk Bodykontaktstreifen, Bodykontaktgebiet
    D vierter Kontaktbereich, Drainkontaktbereich
    G dritter Kontaktbereich, Gatekontaktbereich
    Ga Oberflächenbereich
    GOX Gateoxid, Isolationsbereich
    FOX Feldoxid
    K Kanalbereich
    M Mesa, Mesabereich, Trenchseitenbereich, Grabenseitenbereich
    S erster Kontaktbereich, Sourcekontaktbereich

Claims (22)

1. MOS-Transistoreinrichtung vom Grabenstruktur- oder Trenchtyp mit einer sich im Wesentlichen in einer ersten oder im Wesentlichen vertikalen Richtung (Z) in einem Halbleiterbereich (20) erstreckenden Grabenstruktur (30),
- bei welcher der Avalanchedurchbruchbereich (A) der MOS- Transistoreinrichtung (10) in einem Endbereich (30u) oder in einem unteren Bereich (30u) der Grabenstruktur (30), insbesondere im Bereich des Bodens (30b) davon ausgebildet ist,
- bei welcher die Position (P) und/oder die Anordnung des Avalanchedurchbruchbereichs (A) in mindestens einer lateralen und zur ersten Richtung (Z) im Wesentlichen senkrechten zweiten Richtung (X) durch einen Verlauf und/oder eine Variation der Breite (DTrench) oder Weite und/oder der Tiefe der Grabenstruktur (30) - gemessen für die Breite oder Weite in einer zur ersten und zur zweiten Richtung (Z, X) im Wesentlichen senkrechten dritten Richtung (Y) und für die Tiefe in der ersten Richtung (Z) - bestimmt und eingestellt ist, und
- bei welcher dadurch insbesondere ein besonders geringer Einschaltwiderstand der MOS-Transistoreinrichtung (10) ausgebildet oder ausbildbar ist.
2. MOS-Transistoreinrichtung nach Anspruch 1, bei welcher die Position (P) und/oder die Anordnung des Avalanchedurchbruchbereichs (A) in mindestens einer lateralen und zur ersten Richtung (Z) im Wesentlichen senkrechten zweiten Richtung (X) durch einen Verlauf und/oder eine Variation der Breite (DMesa) oder Weite eines Mesabereichs (M) als Nachbarbereich oder Zwischenbereich der Grabenstruktur (30) im Halbleiterbereich (20) außerhalb der Grabenstruktur (30) - gemessen in einer zur ersten und zur zweiten Richtung (Z, X) im Wesentlichen senkrechten dritten Richtung (Y) - bestimmt und eingestellt ist.
3. MOS-Transistoreinrichtung vom Grabenstruktur- oder Trenchtyp mit einer sich im Wesentlichen in einer ersten oder im Wesentlichen vertikalen Richtung (Z) in einem Halbleiterbereich (20) erstreckenden Grabenstruktur (30),
- bei welcher der Avalanchedurchbruchbereich (A) der MOS- Transistoreinrichtung (10) in einem Endbereich (30u) oder in einem unteren Bereich (30u) der Grabenstruktur (30), insbesondere im Bereich des Bodens (30b) davon ausgebildet ist,
- bei welcher die Position (P) und/oder die Anordnung des Avalanchedurchbruchbereichs (A) in mindestens einer lateralen und zur ersten Richtung (Z) im Wesentlichen senkrechten zweiten Richtung (X) durch einen Verlauf und/oder eine Variation der Breite (DMesa) oder Weite eines Mesabereichs (M) als Nachbarbereich oder Zwischenbereich der Grabenstruktur (30) im Halbleiterbereich (20) außerhalb der Grabenstruktur (30) - gemessen in einer zur ersten und zur zweiten Richtung (Z, X) im Wesentlichen senkrechten dritten Richtung (Y) - bestimmt und eingestellt ist, und
- bei welcher dadurch insbesondere ein besonders geringer Einschaltwiderstand der MOS-Transistoreinrichtung (10) ausgebildet oder ausbildbar ist.
4. MOS-Transistoreinrichtung nach Anspruch 3, bei welcher die Position (P) und/oder die Anordnung des Avalanchedurchbruchbereichs (A) in mindestens einer lateralen und zur ersten Richtung (Z) im Wesentlichen senkrechten zweiten Richtung (X) durch einen Verlauf und/oder eine Variation der Breite (DTrench) oder Weite und/oder der Tiefe der Grabenstruktur (30) - gemessen für die Breite oder Weite in einer zur ersten und zur zweiten Richtung (Z, X) im Wesentlichen senkrechten dritten Richtung (Y) und für die Tiefe in der ersten Richtung (Z) - bestimmt und eingestellt ist.
5. MOS-Transistoreinrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Position (P) und/oder die Anordnung des Avalanchedurchbruchbereiches (A) durch mindestens einen Bereich (E) oder in mindestens einem Bereich (E) einer verringerten Breite (DMesa) oder Weite des Mesabereiches (M) definiert bzw. ausgebildet ist.
6. MOS-Transistoreinrichtung nach Anspruch 5, dadurch gekennzeichnet, dass der Bereich (E) einer verringerten Breite (DMesa) oder Weite des Mesabereiches (M) durch einen komplementären Bereich (K) gesteigerter Breite (DTrench) oder Weite der Grabenstruktur (30) gebildet ist.
7. MOS-Transistoreinrichtung nach einem der Ansprüche 5 oder 6, dadurch gekennzeichnet, dass der Bereich (E) einer verringerten Breite (DMesa) oder Weite des Mesabereiches (M) durch einen Bereich (K) einer Variation des Verlaufs oder der Verlaufsrichtung der Grabenstruktur (30) gebildet ist, insbesondere bei im Wesentlichen konstanter Breite (DTrench) oder Weite der Grabenstruktur (30).
8. MOS-Transistoreinrichtung nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass im Bereich (E) einer verringerten Breite (DMesa) oder Weite des Mesabereiches (M) und/oder in einer Nachbarschaft davon auf dem Halbleiterbereich (20) ein Kontaktbereich (Bk) für einen im Halbleiterbereich (20) und insbesondere im Mesabereich (M) vorgesehenen Bodybereich (B) ausgebildet ist, insbesondere als Bodykontaktstreifen und/oder insbesondere im Wesentlichen senkrecht zur Verlaufsrichtung (X) der Grabenstruktur (30).
9. MOS-Transistoreinrichtung nach einem der vorangehenden Ansprüche,
- bei welcher ein Sourcebereich (S) und ein Drainbereich (D) im Halbleiterbereich (20) mit einem ersten Leitfähigkeits- oder Leitungstyp ausgebildet sind und
- bei welcher im Wesentlichen dazwischen im Inneren der Grabenstruktur (30) durch einen Isolationsbereich (GOX) isoliert eine Gateelektrodeneinrichtung (G) ausgebildet ist.
10. MOS-Transistoreinrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Avalanchedurchbruchbereich (A) der MOS-Transistoreinrichtung (10) durch einen Bereich maximaler elektrischer Feldstärke ausgebildet oder durch diesen definiert ist.
11. MOS-Trasistoreinrichtung nach Anspruch 10, dadurch gekennzeichnet, dass der Bereich maximaler elektrischer Feldstärke zwischen dem Sourcebereich (S) und dem Drainbereich (D) in unmittelbarer Nachbarschaft zum Isolationsbereich (GOX) und zum Endbereich (30u) oder zum unteren Bereich (30u) der Grabenstruktur (30) von der Gatelektrodeneinrichtung (G) abgewandt ausgebildet ist.
12. MOS-Transistoreinrichtung nach einem der Ansprüche 10 oder 11, dadurch gekennzeichnet, dass der Bereich maximaler elektrischer Feldstärke zwischen dem Sourcebereich (S) und dem Drainbereich (D) in unmittelbarer Nachbarschaft zum Endbereich (30u) oder zum unteren Bereich (30u) der Grabenstruktur (30) und von der Gateelektrodeneinrichtung (G) abgewandt ausgebildet ist, vorzugsweise im Bereich einer Raumladungszone (R), die insbesondere bei anliegender Durchbruchsspannung zwischen einem vorgesehenen Bodybereich (B) oder Bodyverstärkungsbereich (BV) und dem Drainbereich (D) ausgebildet ist, insbesondere in einer zweiten, unteren oder dem Drainbereich (D) zugewandten Hälfte davon.
13. MOS-Transistoreinrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Mesabereich (M) im Halbleiterbereich (20) als Zwischenbereich in einer im Wesentlichen zur ersten Richtung (Z) senkrecht verlaufenden Richtung und insbesondere zu einer benachbarten Halbleitereinrichtung eine Breite DMesa aufweist, welche kleiner ist als die Breite DTrench der Grabenstruktur (30) in dieser Richtung, so dass gilt: DMesa < DTrench.
14. MOS-Transistoreinrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Mesabereich (M) im Halbleiterbereich (20) als Zwischenbereich in einer im Wesentlichen zur ersten Richtung senkrecht verlaufenden Richtung und insbesondere zu einer benachbart vorgesehenen Halbleitereinrichtung eine Breite DMesa aufweist, welche kleiner ist als das 2,5 fache der maximalen Stärke DGOX des Isolationsbereiches (GOX), so dass gilt: DMesa < 2,5.DGOX.
15. MOS-Transistoreinrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass im Wesentlichen zwischen dem Sourcebereich (S) und dem Drainbereich (D) von der Gateelektrodeneinrichtung (G) isoliert ein Bodybereich (B) eines zweiten Leitfähigkeits- oder Leitungstyps vorgesehen ist, insbesondere in unmittelbarer Nachbarschaft zum Sourcebereich (S).
16. MOS-Transistoreinrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Bodybereich (B) zum Drainbereich (D) hin mit einem Bodyverstärkungsbereich (BV) vom zweiten Leitfähigkeits- oder Leitungstyp verstärkt ausgebildet ist.
17. MOS-Transistoreinrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Grabenstruktur (30) in etwa bis zum ersten Halbleiterunterbereich (21) des Halbleiterbereichs (20) und/oder bis zum und/oder in das Substrat reichend ausgebildet ist.
18. MOS-Transistoreinrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass in der Grabenstruktur (30) eine Mehrzahl von Elektrodeneinrichtungen vorgesehen ist, insbesondere für eine Mehrzahl von Gatebereichen (G) und/oder für eine Mehrzahl von Sourcebereichen (S).
19. MOS-Transistoreinrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet,
dass der Drainbereich (D) oder der Anschlussbereich dafür unter weitestgehender Vermeidung einer Rückseitenkontaktierung des Halbleiterbereichs (20) auf derselben Seite des Halbleiterbereichs (20) ausgebildet ist wie der Sourcebereich (5) oder der Anschlussbereich dafür,
wobei der erste Halbleiterunterbereich (21), insbesondere in hoch dotierter Form, als Anschlussgebiet und lateral versetzt sich zum Oberflächenbereich 20a, 22a des Halbleiterbereichs (20) bzw. des zweiten Halbleiterunterbereichs (22) erstreckend ausgebildet ist.
20. MOS-Transistoreinrichtung nach einem der vorangehenden Ansprüche, welche als Feldplattentransistoreinrichtung (10) ausgebildet ist, wobei der Isolationsbereich (GOX) eine Feldplattenstruktur aufweist.
21. MOS-Transistoreinrichtung nach Anspruch 20, dadurch gekennzeichnet, dass im Isolationsbereich, insbesondere im Bereich und/oder in einer Nachbarschaft von Mesaengstellen in der Grabenstruktur (30), ein Feldoxid (FOX) ausgebildet ist.
22. MOS-Transistoreinrichtung nach Anspruch 21, dadurch gekennzeichnet, dass die Dicke des Feldoxids (FOX) deutlich größer ist als die Dicke des Gateoxids (GOX) im oberen Bereich der Grabenstruktur.
DE10223699A 2002-05-28 2002-05-28 MOS-Transistoreinrichtung vom Trenchtyp Expired - Fee Related DE10223699B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10223699A DE10223699B4 (de) 2002-05-28 2002-05-28 MOS-Transistoreinrichtung vom Trenchtyp
US10/446,600 US6911693B2 (en) 2002-05-28 2003-05-28 MOS transistor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10223699A DE10223699B4 (de) 2002-05-28 2002-05-28 MOS-Transistoreinrichtung vom Trenchtyp

Publications (2)

Publication Number Publication Date
DE10223699A1 true DE10223699A1 (de) 2003-12-18
DE10223699B4 DE10223699B4 (de) 2007-11-22

Family

ID=29557355

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10223699A Expired - Fee Related DE10223699B4 (de) 2002-05-28 2002-05-28 MOS-Transistoreinrichtung vom Trenchtyp

Country Status (2)

Country Link
US (1) US6911693B2 (de)
DE (1) DE10223699B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005014744A1 (de) * 2005-03-31 2006-10-12 Infineon Technologies Ag Trenchtransistor mit erhöhter Avalanchefestigkeit

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004005774B4 (de) * 2004-02-05 2006-09-28 Infineon Technologies Ag Verfahren zur Herstellung von Gateelektroden in einem Feldplattentrench-Transistor sowie Feldplattentrench-Transistor
US7402863B2 (en) * 2004-06-21 2008-07-22 International Rectifier Corporation Trench FET with reduced mesa width and source contact inside active trench
DE102005014743B4 (de) * 2005-03-31 2013-12-05 Infineon Technologies Austria Ag MOS-Feldplattentrench-Transistoreinrichtung
JP4955222B2 (ja) 2005-05-20 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7667265B2 (en) * 2006-01-30 2010-02-23 Fairchild Semiconductor Corporation Varying mesa dimensions in high cell density trench MOSFET
US7859026B2 (en) * 2006-03-16 2010-12-28 Spansion Llc Vertical semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US6140678A (en) * 1995-06-02 2000-10-31 Siliconix Incorporated Trench-gated power MOSFET with protective diode
US5742076A (en) * 1996-06-05 1998-04-21 North Carolina State University Silicon carbide switching devices having near ideal breakdown voltage capability and ultralow on-state resistance
US6037628A (en) * 1997-06-30 2000-03-14 Intersil Corporation Semiconductor structures with trench contacts
US6429481B1 (en) * 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
US6084264A (en) * 1998-11-25 2000-07-04 Siliconix Incorporated Trench MOSFET having improved breakdown and on-resistance characteristics
GB0028031D0 (en) * 2000-11-17 2001-01-03 Koninkl Philips Electronics Nv Trench-gate field-effect transistors and their manufacture

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005014744A1 (de) * 2005-03-31 2006-10-12 Infineon Technologies Ag Trenchtransistor mit erhöhter Avalanchefestigkeit
DE102005014744B4 (de) * 2005-03-31 2009-06-18 Infineon Technologies Ag Trenchtransistor mit erhöhter Avalanchefestigkeit und Herstellungsverfahren
US7675114B2 (en) 2005-03-31 2010-03-09 Infineon Technologies Ag Trench transistor with increased avalanche strength

Also Published As

Publication number Publication date
DE10223699B4 (de) 2007-11-22
US20040026737A1 (en) 2004-02-12
US6911693B2 (en) 2005-06-28

Similar Documents

Publication Publication Date Title
DE19611045C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE10262418B3 (de) MOS-Transistoreinrichtung
DE60225768T2 (de) LDMOS-Feldeffekttransistoren
DE102005014743B4 (de) MOS-Feldplattentrench-Transistoreinrichtung
DE10324754B4 (de) Halbleiterbauelement
DE10153739B4 (de) Halbleiterbauelement
DE102008023349B4 (de) Halbleitervorrichtung
DE4405682C2 (de) Struktur einer Halbleiteranordnung
DE102012204420A1 (de) Halbleitervorrichtung
DE112012000755T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE112007001578T5 (de) Lateraler Fet mit Trench-Gate mit direktem Source-Drain-Strompfad
DE10358697A1 (de) Halbleiteranordnung und Verfahren zur Herstellung derselben
DE102004029435A1 (de) Feldplattentrenchtransistor
DE4111046A1 (de) Mos-einrichtung mit einer als kanal arbeitenden anreicherungsschicht
DE10153315B4 (de) Halbleiterbauelement
DE102010061189A1 (de) Halbleiterbauelement
DE10038177A1 (de) Mittels Feldeffekt steuerbares Halbleiterschaltelement mit zwei Steuerelektroden
DE10355588B4 (de) MOS-Transistoreinrichtung
DE102012200056A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung hiervon
DE102014119395A1 (de) Transistorbauelement mit Feldelektrode
DE102020116653B4 (de) Siliziumcarbid-halbleiterbauelement
DE10309400B4 (de) Halbleiterbauelement mit erhöhter Spannungsfestigkeit und/oder verringertem Einschaltwiderstand
DE102021108386A1 (de) Isolationsstruktur für igbt-vorrichtungen mit einer integrierten diode
DE102014113746B4 (de) Transistorbauelement mit einer feldelektrode
DE102004047772B4 (de) Lateraler Halbleitertransistor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee