DE102005011369A1 - Automatische Ressourcenzuordnung in Einrichtungen mit gestapelten Modulen - Google Patents

Automatische Ressourcenzuordnung in Einrichtungen mit gestapelten Modulen Download PDF

Info

Publication number
DE102005011369A1
DE102005011369A1 DE102005011369A DE102005011369A DE102005011369A1 DE 102005011369 A1 DE102005011369 A1 DE 102005011369A1 DE 102005011369 A DE102005011369 A DE 102005011369A DE 102005011369 A DE102005011369 A DE 102005011369A DE 102005011369 A1 DE102005011369 A1 DE 102005011369A1
Authority
DE
Germany
Prior art keywords
resource
module
modules
address
related signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102005011369A
Other languages
English (en)
Inventor
Michael Wendt
Frank Schneider
Frank Edelhaeuser
Helmut Prengel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spansion LLC
Original Assignee
Advanced Micro Devices Inc
Spansion LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc, Spansion LLC filed Critical Advanced Micro Devices Inc
Priority to DE102005011369A priority Critical patent/DE102005011369A1/de
Priority to US11/158,509 priority patent/US7286384B2/en
Publication of DE102005011369A1 publication Critical patent/DE102005011369A1/de
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646Configuration or reconfiguration
    • G06F12/0669Configuration or reconfiguration with decentralised address assignment
    • G06F12/0676Configuration or reconfiguration with decentralised address assignment the address being position dependent

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Es werden eine Einrichtung mit gestapelten Modulen und ein entsprechendes Modul und ein Verfahren bereitgestellt, wobei mindestens einige Module Eingangsanschlüsse aufweisen, die angeschlossen sind, erste ressourcenbezogene Signale zu empfangen, und Ausgangsanschlüsse aufweisen, die angeschlossen sind, zweite ressourcenbezogene Signale bereitzustellen. Die ersten und die zweiten Signale sind unterschiedlich und jedes Modul umfasst eine Ressourcentransformationseinheit zum Erzeugen der zweiten Signale aus den ersten Signalen. Die Ressourcensignaltransformationseinheiten von jeweiligen Modulen sind von gleicher Bauart. Ressourcen können Adressen sein. Ferner wird eine softwarekonfigurierbare Adressenzuordnung bereitgestellt.

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die Erfindung betrifft im Allgemeinen Einrichtungen mit gestapelten Modulen und entsprechende stapelbare Module und Betriebsverfahren und betrifft insbesondere die Zuordnung von Ressourcen in derartigen Einrichtungen.
  • Stapelmoduleinrichtungen treten auf, wenn eine Anzahl von kompatiblen Modulen auf eine Leitrechnerplatine zu stapeln sind. Die Module können PCB (gedruckte Schaltungsplatinen) sein, die übereinander angeordnet sind, wobei die Module aber auch einzelne Chips oder größere Gruppen von Komponenten sein können. In jedem Falle besitzt ein Modul eine Unterseitenverbindung, um eine Verbindung zu dem benachbarten Modul herzustellen, das unterhalb des entsprechenden Moduls angeordnet ist, und besitzt ferner eine Oberseitenverbindung, um eine Verbindung zu dem nächsten oberen Modul herzustellen.
  • Derartige Stapelmoduleinrichtungen empfangen häufig ressourcenbezogene Signale von ganz unten. Ressourcensignale können in diesem Zusammenhang beispielsweise Taktsignale, Chipauswahlsignale oder Adressensignale sein. Das unterste Modul empfängt die Signale und gibt die Signale über das nächste Modul, das darüber angeordnet ist, weiter. Dieses Modul führt im Wesentlichen das gleiche aus, d. h. es gibt die empfangenen Signale zu dem nächst oberen Modul weiter. Durch dieses Schema können alle Module auf die Ressourcen zugreifen.
  • 1 zeigt eine konventionelle Stapelmoduleinrichtung mit vier Modulen 100 bis 130. In dem Beispiel aus 1 werden sechs ressourcenbezogene Eingangssignale durch die Module geleitet, wodurch ein Signalbus gebildet wird. Wie aus 1 hervorgeht, kann jedes Modul eine oder mehrere der Ressourcen verwenden, um beispielsweise synchron mit einem speziellen Taktsignal zu arbeiten, um damit spezielle Chipauswahlsignale zu ver wenden, oder um eine Adressierbarkeit bei einer gegebenen Adresse zu ermöglichen oder Zugriff zu einem separaten Speicher (nicht gezeigt) bei einer gegebenen Adresse zu ermöglichen.
  • Jedoch kann es einen Ressourcenkonflikt geben, wenn zwei oder mehr Module 100 bis 120 auf die gleichen Ressourcen zugreifen. Aus diesem Grunde benötigt jedes Modul 100 bis 130 eine individuelle Ressourcenauswahleinrichtung 140 bis 170, um der entsprechenden Stapelposition Ressourcen zuzuweisen. Die Ressourcenauswahleinrichtungen 140 bis 170 können vorkonfiguriert sein, oder es kann ein extra Signalbus vorgesehen sein, der die Ressourcenauswahleinrichtungen miteinander verbindet, so dass die Einrichtungen 140 bis 170 miteinander kommunizieren können, um einen Konflikt zu vermeiden.
  • Jedoch wird die Notwendigkeit, Auswahleinrichtungen für jede Stapelposition vorzusehen, häufig als nachteilig empfunden, da dies einen zusätzlichen Hardwareaufwand erfordert und ferner die Flexibilität verringert. Ferner kann durch das Hinzufügen eines weiteren Moduls zu dem Stapel eine Neukonfigurierung der bestehenden Module in dem Stapel erforderlich machen. Dies kann die Zuverlässigkeit des Gesamtsystems weiter verringern.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Es wird eine verbesserte Einrichtung mit gestapelten Modulen und ein entsprechendes Modul und ein Verfahren bereitgestellt, die die Zuverlässigkeit und den Arbeitsbereich verbessern und die Anzahl der Komponenten reduzieren können.
  • In einer Ausführungsform wird eine Einrichtung mit gestapelten Modulen bereitgestellt, wobei mindestens einige der Module Eingangsanschlüsse aufweisen, die angeschlossen sind, um erste ressourcenbezogene Signale von einem ersten benachbarten Modul zu empfangen, und Ausgangsanschlüsse aufweisen, die angeschlossen sind, um zweite ressourcenbezogene Signale zu einem zweiten benachbarten Modul zuzuführen. Die zweiten ressourcenbezogenen Signale sind unterschiedlich zu den ersten ressourcenbezogenen Signalen. Jedes einzelne der mindestens einige Module umfasst eine Ressourcensignaltransformationseinheit, die ausgebildet ist, die zweiten ressourcenbezogenen Signale aus den ersten ressourcenbezogenen Signalen zu erzeugen. Die Ressourcensignaltransformationseinheit des einzelnen der mindestens einigen Module sind von gleicher Bauart.
  • In einer weiteren Ausführungsform wird ein Modul bereitgestellt, das in oder auf eine Einrichtung mit gestapelten Modulen stapelbar ist. Das stapelbare Modul weist Eingangsanschlüsse auf, die angeschlossen sind, um erste ressourcenbezogene Signale von einem ersten benachbarten Modul zu empfangen, und weist Ausgangsanschlüsse auf, die angeschlossen sind, um zweite ressourcenbezogene Signale zu einem zweiten benachbarten Modul zuzuführen. Die zweiten ressourcenbezogenen Signale sind unterschiedlich zu den ersten ressourcenbezogenen Signalen. Jedes einzelne der mindestens einigen Module umfasst eine Ressourcensignaltransformationseinheit, die ausgebildet ist, die zweiten ressourcenbezogenen Signale aus den ersten ressourcenbezogenen Signalen zu erzeugen. Die Ressourcensignaltransformationseinheiten jedes der mindestens einigen Module sind von gleicher Bauart.
  • In einer noch weiteren Ausführungsform wird ein Verfahren zum Betreiben einer Einrichtung mit gestapelten Modulen bereitgestellt. Das Verfahren umfasst in mindestens einigen der Module das Empfangen erster ressourcenbezogener Signale an Eingangsanschlüssen des entsprechenden Moduls von einem ersten benachbarten Modul, das Erzeugen zweiter ressourcenbezogener Signale aus den ersten ressourcenbezogenen Signalen, wobei die zweiten ressourcenbezogenen Signale unterschiedlich sind zu den ersten ressourcenbezogenen Signalen, und das Bereitstellen der zweiten ressourcenbezogenen Signale an Ausgangsanschlüssen des entsprechenden Moduls für ein zweites benachbartes Modul. Das Erzeugen der zweiten ressourcenbezogenen Signale aus den ersten ressourcenbezogenen Signale umfasst das Betreiben einer Ressourcensignaltransformationseinheit, die in jedem der mindestens einigen Module von gleicher Bauart ist.
  • In einer noch weiteren Ausführungsform wird ein Verfahren zum Betreiben einer Einrichtung mit gestapelten Modulen bereitgestellt. Das Verfahren umfasst das Empfangen eines ersten Adressensignals in einem ersten Modul und das Zugreifen auf das erste Modul an einer Adresse, die durch das erste Adressensignal repräsentiert ist. Das Verfahren umfasst ferner das Konfigurieren einer softwarekonfigurierbaren Adressenzuordnungseinheit des ersten Moduls, um ein zweites Adressensignal zu einem zweiten Modul auszugeben. Das Verfahren umfasst ferner das Empfangen des zweiten Adressensignals in dem zweiten Modul und das Zugreifen auf das zweite Modul an einer Adresse, die durch das zweite Adressensignal repräsentiert ist.
  • Gemäß einer weiteren Ausführungsform wird eine Einrichtung mit einem Stapel an Modulen bereitgestellt. Mindestens einige der Module weisen einen oder mehrere Eingangsanschlüsse zum Empfang einer ersten Anzahl an Adressenbits und einen oder mehrere Ausgangsanschlüsse zum Ausgeben einer zweiten Anzahl an Adressenbits auf. Das mindestens eine Modul umfasst eine Einrichtung, die ausgebildet ist, die zweite Anzahl an Adressenbits zu bestimmen.
  • Gemäß einer noch weiteren Ausführungsform wird ein Verfahren zum Betreiben eines Stapels aus Modulen bereitgestellt, wobei mindestens einige der Module die Schritte ausführen: Empfangen einer ersten Anzahl an Adressenbits, Bestimmen einer zweiten Anzahl an Adressenbits und Ausgeben der zweiten Anzahl an Adressenbits.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen sind in die Beschreibung integriert und bilden einen Teil davon, um die Prinzipien der Erfindung zu erläutern. Die Zeichnungen sollen nicht so betrachtet werden, dass diese die Erfindung auf lediglich die gezeigten und beschriebenen Beispiele einschränken, wie die Erfindung praktiziert und angewendet werden kann. Weitere Merkmale und Vorteile gehen aus der folgenden detaillierteren Beschreibung der Erfindung hervor, wie sie auch in den begleitenden Zeichnungen dargestellt ist, wobei:
  • 1 konventionelle Einrichtung mit gestapelten Module mit vier Modulen zeigt;
  • 2 ein stapelbares Modul gemäß einer Ausführungsform zeigt;
  • 3 eine Einrichtung mit stapelbaren Modulen gemäß einer Ausführungsform darstellt;
  • 4 ein stapelbares Modul gemäß einer weiteren Ausführungsform zeigt;
  • 5 eine Einrichtung mit stapelbaren Modulen gemäß einer weiteren Ausführungsform darstellt;
  • 6 ein stapelbares Modul gemäß einer noch weiteren Ausführungsform zeigt;
  • 7 ein stapelbares Modul gemäß einer weiteren Ausführungsform repräsentiert;
  • 8 ein noch weiteres stapelbares Modul gemäß einer Ausführungsform zeigt;
  • 9 ein weiteres stapelbares Modul gemäß einer weiteren Ausführungsform darstellt;
  • 10 ein noch weiteres stapelbares Modul gemäß einer Ausführungsform zeigt;
  • 11 ein stapelbares Modul gemäß einer weiteren Ausführungsform repräsentiert;
  • 12 ein stapelbares Modul gemäß einer noch weiteren Ausführungsform zeigt;
  • 13 ein stapelbares Modul gemäß einer weiteren Ausführungsform darstellt; und
  • 14 ein Flussdiagramm ist, das ein iteratives Verfahren zum Ausführen einer softwaregestützten Adressenzuweisung gemäß einer Ausführungsform darstellt.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Die anschaulichen Ausführungsformen der vorliegenden Erfindung werden nunmehr mit Bezug zu den Zeichnungen beschrieben, in denen gleiche Elemente und Strukturen durch die gleichen Bezugszeichen belegt sind.
  • Unter Bezugnahme auf die Zeichnungen werden nun eine Reihe von Ausführungsformen beschrieben, die eine automatische konfigurationsfreie Resourcenzuweisung in gestapelten Systemen oder anderen Einrichtungen mit gestapelten Modulen ermöglichen.
  • In einer Ausführungsform nehmen die Module das erste oder die ersten der Eingangssignale von der Unterseitenverbindung, d. h. der Verbindung, die zu der Leitrechnerplatine führt, auf. Das Modul verschiebt dann den Ressourcenvektor um einen Betrag an Ressourcen, der von dem Modul benutzt wird.
  • 2 zeigt ein Beispiel, in welchem die ressourcenbezogenen Signale Taktsignale sind. Das Modul 200 verwendet das erste Taktsignal CLK 0 und verschiebt die verbleibenden Takteingangssignale um eine Position. D. h., das als Signal CLK 1 empfangene Signal wird dem nächsten Modul als CLK 0 zugeführt. Das höchste Taktsignal, das dem nächsten Modul zuzuführen ist, ist mit einer vordefinierten Signalquelle, etwa Masse, verbunden.
  • 3 zeigt eine Einrichtung mit vier Modulen, wie dies zuvor erläutert ist. Jedoch ist in der Ausführungsform aus 3 die Anzahl der Takteingangssignale auf vier reduziert. Wie aus der Zeichnung ersichtlich ist, weist jedes Modul den gleichen Aufbau auf und besitzt keine hardwarebenötigende Ressourcenauswahleinrichtung. Dennoch verwendet jedes Modul ein anderes Taktsignal, wodurch ein Ressourcenkonflikt vermieden wird.
  • In dem Beispiel aus 3 verwendet jedes Modul das an seinem ersten Eingangsanschluss empfangene Taktsignal. Durch Weiterleiten des an dem zweiten Eingangsanschluss empfangenen Taktsignals zu dem ersten Ausgangsanschluss weist jedes Modul das entsprechende Taktsignal dem nächsten Modul in dem Stapel zu. D. h., jedes Modul besitzt eine Verbindung zwischen dem zweiten Eingangsanschluss und dem ersten Ausgangsanschluss und diese Verbindung dient als eine Zuordnungseinrichtung, um die entsprechende Taktsignalressource zu dem entsprechenden nächsten Modul zuzuweisen.
  • Um es ferner den verbleibenden Modulen zu ermöglichen, in korrekter Weise die entsprechende Ressource zuzuweisen, leitet jedes Modul ferner die Signale, die an den restlichen Eingangsanschlüssen empfangen werden, zu den entsprechenden verschobenen Ausgangsanschlüssen weiter. D. h., das Modul 300 besitzt eine Signalübertragungseinrichtung, um das dritte Takteingangssignal CLK 2, das an den dritten Eingangsanschluss empfangen wird, zu dem zweiten Ausgangsanschluss weiterzuleiten, wodurch das Modul 310 dieses Taktsignal dem Modul 320 zuweisen kann.
  • Eine weitere Ausführungsform ist in den 4 und 5 beschrieben. Die ressourcenbezogenen Eingangssignale dieser Ausführungsform sind Chipauswahlsignale. Wiederum verwendet jedes Modul ein einzelnes Chipauswahlsignal, so dass die verbleibenden Signale um eine einzelne Anschlussposition verschoben werden. Der höchste Ausgangsanschluss ist dann mit einer vordefinierten Signalquelle verbunden, die in den 4 und 5 als außerhalb des entsprechenden Moduls liegend gezeigt ist, die aber auch innerhalb des entsprechenden Moduls vorgesehen sein kann.
  • Wie zuvor beschrieben ist, werden die Ressourcen automatisch zugewiesen, indem jedem Modul erlaubt ist, so viele ressourcenbezogene Eingangssignale zu nehmen, wie benötigt werden und alle verbleibenden Signale weiterzuleiten, die dann zu dem nächst oberen Modul verschoben werden.
  • 6 zeigt ein Beispiel, in welchem das Modul 600 zwei ressourcenbezogene Eingangssignale entnimmt und wobei die verbleibenden Signale um zwei Anschlusspositionen verschoben werden. In weiteren Ausführungsformen können 3, 4, 5 oder mehr ressourcenbezogene Eingangssignale in jedem Modul verwendet werden.
  • Obwohl zuvor erläutert ist, dass jedes Modul das erste bzw. die ersten Signal bzw. Signale entnimmt, können in anderen Ausführungsformen das bzw. die letzte(n) Signal bzw. Signale verwendet werden. Dies ist in einer Ausführungsform in 7 gezeigt, wobei das Modul 700 das letzte Eingangssignal verwendet und die verbleibenden Eingangssignale um eine Anschlussposition nach rechts verschiebt. Somit ist der erste Ausgangsanschluss dann mit einer vordefinierten Signalquelle verbunden.
  • Zu beachten ist, dass in anderen Ausführungsformen andere vordefinierte Anschlusspositionen durch die Module verwendet werden können, selbst wenn diese Anschlüsse irgendwo in der Mitte angeordnet sind.
  • Die zuvor erläuterten Ausführungsformen können beispielsweise zum Zuweisen von Ressourcen verwendet werden, die eine Punkt-zu-Punkt-Verbindung in gestapelten Bussystemen erfordern. Anzumerken ist, dass derartige Ressourcen nicht auf Taktgebung und Chipauswahl beschränkt sind, sondern dass diese andere Punkt-zu-Punkt-Verbindungen umfassen können.
  • Wie zuvor erläutert ist, sind in den beschriebenen Beispielen alle Module von gleichem Aufbau. Dies ermöglicht es, dass die gleiche Schaltung für alle Speicherschnittstellen identisch verwendet wird, so dass die Einrichtung einer beliebigen Kombination an Speicherbänken in zusammengesetzten Einrichtungen möglich ist. Ein EEPROM (elektrisch lösch barer programmierbarer Nur-Lesespeicher) mit Zwei-Draht-Konfiguration kann verwendet werden, um die Speicherbänke zu beschreiben. Die Software kann dann die wirksame Ressourcenzuweisung erkennen.
  • Während in den zuvor aufgeführten Ausführungsformen Taktsignale, Chipauswahlsignale und andere Punkt-zu-Punkt-Ressourcen erläutert sind, können in weiteren Ausführungsformen Adressensignale als Ressourcensignal verwendet werden, um eine konfigurationsfreie Adressenzuweisung für gestapelte Module in Bussystemen oder anderen Einrichtungen mit gestapelten Modulen zu ermöglichen. Wie detaillierter nachfolgend beschrieben ist, ermöglichen die Ausführungsformen eine Aufteilung von Adressen zu gestapelten Modulen mit oder ohne Logikgatter und insbesondere mit lediglich einem einzelnen Gatter und/oder mit geringem zusätzlichen Aufwand.
  • Im Allgemeinen kann jedes Modul Adresseneingangsbits a0 – an-1 und die gleiche Anzahl an Adressenausgangsbits b0 bis bn-1 aufweisen, wobei der Ausgang b0 – bn-1 als eine Logikfunktion berechnet werden kann und wobei die Eingangsadresse [a0, an-1] oder die Ausgangsadresse [b0, bn-1] als eine Adresse auf dem aktuellen Stapel verwendet wird.
  • Mit Bezugnahme zu den 8 und 9 empfängt beispielsweise das Modul 800 drei Eingangsadresssignale, die eine Eingangsadresse bilden. Das Modul 800 verwendet diese Eingangsadresse in dem Stapel. Des weiteren besitzt das Modul eine Logik 810, das in der Ausführungsform kein oder ein einzelnes Logikgatter aufweist, um eine Ausgangsadresse aus der Eingangsadresse zu erzeugen. Die Ausgangsadresse wird dann dem nächsten oberen Modul zur Verfügung gestellt.
  • Die Ausführungsform aus 9 unterscheidet sich von jener aus 8 dahingehend, dass das Modul 900 selbst die Eingangsadresse nicht verwendet, sondern stattdessen die Ausgangsadresse verwendet.
  • Wie nachfolgend detaillierter beschrieben ist, können bis zu 7 Module individuelle Adressen in einem 3-Bit-Adressbus erhalten, wenn Adressleitungen verschoben und ein einzelnes Gatter verwendet wird. Die Anzahl unterscheidbarer Module hängt von der Art des verwendeten Gatters ab. In dem Beispiel mit dem 3-Bit-Adressbus können vier Adressen unterschieden werden, wenn kein Logikgatter verwendet wird, es können 6 Adressen unter schieden werden, wenn ein Nicht-Gatter verwendet wird, und es können 7 Adressen verwendet werden, wenn ein XOR oder XNOR-Gatter verwendet wird.
  • Es sei zunächst eine Ausführungsform erläutert, in der die Logik 810, 910 ein binärer Addierer ist, so dass die Adresse von Modul zu Modul um eins erhöht wird. Für einen 3-Bit-Adressbus kann dann die Verwendung eines Addierers zu 8 einzeln adressierbaren Modulen führen.
  • Eine viel einfachere Implementierung ist in 10 gezeigt, wobei die Logik 810 kein Logikgatter aufweist. Vielmehr wird das zweite Eingangsadressenbit zu dem ersten Ausgangsadressenanschluss gesendet, das dritte Adressenbit wird zu dem zweiten Ausgangsadressenanschluss weitergeleitet und der dritte Ausgangsanschluss ist mit einer vordefinierten Signalquelle verbunden.
  • Die (binären und dezimalen) Adressen, die sich aus der Anordnung aus 10 für jede Stapelposition ergeben, ist in der folgenden Tabelle gezeigt (wobei angenommen wird, dass das signifikanteste Bit an dem ersten Anschluss anliegt):
    Figure 00090001
  • Die Bitzuordnung, die von dem in 10 gezeigten Modul 1000 zwischen der Eingangsadresse und der Ausgangsadresse ausgeführt wird, ist in der folgenden Tabelle gezeigt:
    Figure 00100001
  • Die entsprechenden Funktionsgleichen für das Modul 1000 sind durch die folgenden Formeln gegeben: AD0 = a0 AD1 = a1 AD2 = a2 b0 = 1 b1 = a0 b2 = a1
  • Wobei ADi die Adressenbits bezeichnet, die von der Leitrechnerplatine bereitgestellt werden.
  • In 11 ist ein Modul 1100 gezeigt, das ein einzelnes Nicht-Gatter 1110 aufweist. Wie mit Bezug zu 10 erläutert ist, werden die an dem zweiten und den dritten Eingangsanschluss empfangenen Adressenbits um eine Anschlussposition verschoben. Der verbleibende Ausgangsanschluss wird jedoch mit dem invertierten Bit beaufschlagt, das an dem ersten Eingangsanschluss empfangen wird. Dies führt zu der folgenden Adressenzuweisung:
    Figure 00110001
  • Die entsprechende Adressenbitzuordnung ist in der folgenden Tabelle gezeigt:
    Figure 00110002
  • Die Funktionsgleichungen für das beschriebene Modul mit einem einzelnen Nicht-Gatter sind wie folgt: AD0 = a0 AD1 = a1 AD2 = a2 b0 = a2 b1 = a0 b2 = a1
  • 12 zeigt eine weitere Ausführungsform, wobei das Modul 1200 ein XOR-Gatter 1210 aufweist. Die sich ergebenden Stapeladressen und Adressfunktionen sind wie folgt:
    Figure 00120001
    AD0 = a0 AD1 = a1 AD2 = a2 b0 = (a0 ∧ a2) ∨ (a0 ∧ a2) b1 = a0 b2 = a1
  • Ein ähnliches Ergebnis wird durch die Verwendung eines XNOR-Gatters 1310 in dem Modul 1300 erhalten, das in 13 gezeigt ist:
    Figure 00130001
    AD0 = a0 AD1 = a1 AD2 = a2 b0 = (a0 ∧ a2) ∨ (a0 ∧ a2) b1 = a0 b2 = a1
  • Wenn somit kein Logikgatter vorgesehen ist, können vier Module unterschieden werden. Unter Verwendung eines Nicht-Gatters können 6 Module unterschieden werden. Durch Verwendung eines XOR oder XNOR-Gatters können 7 Module unterschieden werden, und die Verwendung einer Addierlogik ermöglicht eine individuelle Adressierung von bis zu 8 Modulen.
  • In jeder der obigen Ausführungsformen kann die Anzahl der ressourcenbezogenen Eingangssignale, etwa die Anzahl der Adressenbits, in beliebiger Weise gewählt werden und kann sich insbesondere von der Anzahl der Module unterscheiden. Ferner ist es in den Anordnungen der 8 bis 13 möglich, die am wenigsten signifikanten Bits an den höchsten Anschlusspositionen vorzusehen, während die signifikantesten Bits an den untersten Anschlusspositionen anliegen, wobei in anderen Ausführungsformen auch andere Anschlusszuordnungen möglich sind.
  • In einer Ausführungsform ist die Anzahl der Module so gewählt, dass diese nicht zwei hoch die Anzahl an Adressenbits übersteigt, so dass jedes Modul eine einzigartige Adresse zugewiesen erhalten kann.
  • Ferner kann in jede der obigen Ausführungsformen ein EEPROM mit einer Zwei-Draht-Konfiguration verwendet werden. Dies ermöglicht eine automatische Chipauswahl/Taktzuweisung für alle Speicherschnittstellen und eine automatische Zwei-Draht-Adresserzeugung. In anderen Ausführungsformen kann die Software die gestapelte Konfiguration aus dem Zwei-Draht-EEPROMS bestimmen und die Software kann dann die Speichersteuerungseinstellungen auf der Grundlage von Parametern einstellen, die aus den Zwei-Draht-EEPROMS ausgelesen werden.
  • In einer weiteren Ausführungsform kann eine I/O- (Eingang/Ausgang) Erweiterung vorgesehen sein, die die gleiche Zwei-Draht-Adresse wie das EEPROM verwenden kann. Die I/O-Erweiterung kann mit dem Zwei-Draht-EEPROM kombiniert werden. In einer Ausführungsform sind nach einem Zurücksetzen alle Eingangs- und Ausgangsanschlüsse hochpegelig, d. h. die Adressen sind auf Null gesetzt. Das unterste Modul antwortet dann auf die Zwei-Draht-Adresse Null, während alle anderen Module auf die Zwei-Draht-Adresse 7 antworten.
  • 14 zeigt ein Flussdiagramm, das für die Softwarekonfiguration verwendet werden kann. Nachdem ein Zurücksetzen im Schritt 1400 erkannt ist, erkennt die Software im Schritt 1410, ob das unterste Modul vorhanden ist. Wenn dies der Fall ist, wird die I/O- Erweiterung, die eine 8-Bit-I/O-Erweiterung ist, im Schritt 1420 so konfiguriert, dass eine obere Adresse von 1 angesteuert wird. Das zweite Modul antwortet dann auf die Adresse 1 und die Software kann dann dieses Modul konfigurieren, um eine Ausgangsadresse 2 bereitzustellen. Durch erneute Iteration fährt die Software fort, eine um eins erhöhte Adresse zuzuweisen, bis sie das Ende des Stapels erreicht. Dies kann ein Prozess sein, der nach einer Hardware-Rücksetzung einmalig ausgeführt wird.
  • Obwohl die Erfindung in Bezug auf die physikalischen Ausführungsformen, die in Übereinstimmung damit ausgeführt sind, beschrieben ist, erkennt der Fachmann, dass diverse Modifizierungen, Variationen und Verbesserungen der vorliegenden Erfindung im Lichte der obigen Lehren und innerhalb des Bereichs der angefügten Patentansprüche möglich sind, ohne von dem Grundgedanken und dem beabsichtigten Schutzbereich der Erfindung abzuweichen. Ferner wurden jene Bereiche, von denen angenommen wird, dass der Fachmann damit vertraut ist, nicht beschrieben, um die hierin beschriebene Erfindung nicht unnötig zu verdunkeln. Daher sollte die Erfindung nicht durch die speziellen anschaulichen Ausführungsformen eingeschränkt, sondern lediglich durch den Bereich der angefügten Patentansprüche definiert betrachtet werden.

Claims (30)

  1. Einrichtung mit gestapelten Modulen, wobei mindestens einige der Module (200, 300-330, 400, 500.-530, 600, 700, 800, 900, 1000, 1100, 1200, 1300) Eingangsanschlüsse aufweisen, die angeschlossen sind, um erste ressourcenbezogene Signale von einem ersten benachbarten Modul zu empfangen, und Ausgangsanschlüsse aufweisen, die angeschlossen sind, zweite ressourcenbezogene Signale zu einem zweiten benachbarten Modul zuzuführen, wobei die zweiten ressourcenbezogenen Signale unterschiedlich zu den ersten ressourcenbezogenen Signale sind, wobei jedes der mindestens einigen Module eine Ressourcensignaltransformationseinheit (810, 910) aufweist, die ausgebildet ist, die zweiten ressourcenbezogenen Signale aus den ersten ressourcenbezogenen Signalen zu erzeugen, wobei jeweils die Ressourcensignaltransformationseinheiten jedes der mindestens einigen Module den gleichen Aufbau aufweisen.
  2. Einrichtung nach Anspruch 1, wobei die ersten und die zweiten ressourcenbezogenen Signale Adressensignale sind.
  3. Einrichtung nach Anspruch 2, wobei jedem der mindestens einigen Module die Adresse zugewiesen ist, die von den ersten ressourcenbezogenen Signale repräsentiert ist.
  4. Einrichtung nach Anspruch 2, wobei jedem der mindestens einigen Module die Adresse zugewiesen ist, die durch die zweiten ressourcenbezogenen Signale repräsentiert ist.
  5. Einrichtung nach Anspruch 2, wobei jedem Eingangs- und Ausgangsanschluss ein Adressenbit der entsprechenden Adresse zugewiesen ist.
  6. Einrichtung nach Anspruch 2, wobei die Ressourcensignaltransformationseinheit (810, 910, 1000) eingerichtet ist, indem jeder Ausgangsanschluss direkt mit einem einzelnen der Eingangsanschlüsse oder einer Signalquelle, die einen vordefinierten Signalpegel liefert, verbunden ist.
  7. Einrichtung nach Anspruch 2, wobei die Ressourcensignaltransformationseinheit (810, 910, 1100, 1200, 1300) mindestens ein Logikgatter (1110, 1210, 1310) aufweist, das mit mindestens einem Eingangsanschluss verbunden ist, um mindestens ein erstes ressour cenbezogenes Signal zu modifizieren, bevor dieses an einen Ausgangsanschluss weitergeleitet wird.
  8. Einrichtung nach Anspruch 7, wobei die Ressourcensignaltransformationseinheit ausgebildet ist, einen vordefinierten Wert zu einer Adresse hinzuzufügen, die durch die ersten ressourcenbezogenen Signale repräsentiert ist, um die zweiten ressourcenbezogenen Signale zu erzeugen.
  9. Einrichtung nach Anspruch 7, wobei das mindestens eine Logikgatter ein Nicht-Gatter (1110) ist, das angeschlossen ist, um ein erstes ressourcenbezogenes Signal von einem Eingangsanschluss zu empfangen und ein invertiertes Signal zu einem Ausgangsanschluss zu führen, der nicht dem Eingangsanschluss in der Anordnung der Anschlüsse entspricht.
  10. Einrichtung nach Anspruch 7, wobei das mindestens eine Logikgatter ein XOR-Gatter (1210) ist, das angeschlossen ist, zwei erste ressourcenbezogene Signale von zwei Eingangsanschlüssen zu empfangen und ein durch die XOR-Funktion erzeugtes Signal an einem Ausgangsanschluss bereitzustellen.
  11. Einrichtung nach Anspruch 7, wobei das mindestens eine Logikgatter ein XNOR-Gatter (1310) ist, das angeschlossen ist, zwei erste ressourcenbezogene Signale von zwei Eingangsanschlüssen zu empfangen und ein durch die XNOR-Funktion erzeugtes Signal an einem Ausgangsanschluss bereitzustellen.
  12. Einrichtung nach Anspruch 1, das ein gestapeltes Bussystem repräsentiert.
  13. Einrichtung nach Anspruch 1, wobei für jedes der mindestens einigen Module die Anzahl der Eingangsanschlüsse gleich der Anzahl der Ausgangsanschlüsse ist.
  14. Einrichtung nach Anspruch 1, wobei die Anzahl gestapelter Module gleich der Anzahl an Eingangsanschlüssen ist.
  15. Einrichtung nach Anspruch 1, wobei die Anzahl gestapelter Module sich von der Anzahl der Eingangsanschlüsse unterscheidet.
  16. Einrichtung nach Anspruch 1, wobei das erste benachbarte Modul das nächsttiefere Modul in dem Stapel ist und wobei das zweite benachbarte Modul das nächsthöhere Modul in dem Stapel ist.
  17. Einrichtung nach Anspruch 1, wobei das erste benachbarte Modul das nächsthöhere Modul in dem Stapel ist und wobei das zweite benachbarte Modul das nächsttiefere Modul in dem Stapel ist.
  18. Einrichtung nach Anspruch 1, wobei die Ressourcentaktsignale sind.
  19. Einrichtung nach Anspruch 1, wobei die Ressourcenchip Auswahlsignale sind.
  20. Einrichtung nach Anspruch 1, wobei mindestens eines der Module einen Speicher aufweist.
  21. Einrichtung nach Anspruch 20, wobei der Speicher ein Zwei-Draht-EEPROM (elektrisch löschbarer programmierbarer Nur-Lesespeicher) ist.
  22. Einrichtung nach Anspruch 1, wobei die Ressourcensignaltransformationseinheit jedes der mindestens einigen Module durch Software konfigurierbar ist.
  23. Modul, das in oder auf einer Einrichtung mit stapelbaren Modulen stapelbar ist, wobei das stapelbare Modul Eingangsanschlüsse aufweist, die angeschlossen sind, um erste ressourcenbezogene Signale von einem ersten benachbarten Modul zu empfangen, und Ausgangsanschlüsse aufweist, die angeschlossen sind, zweite ressourcenbezogene Signale zu einem zweiten benachbarten Modul zu liefern, wobei die zweiten ressourcenbezogenen Signale sich von den ersten ressourcenbezogenen Signalen unterscheiden, wobei jedes der mindestens einigen Module eine Ressourcensignaltransformationseinheit aufweist, die ausgebildet ist, die zweiten ressourcenbezogenen Signale aus den ersten ressourcenbezogenen Signalen zu erzeugen, und wobei die Ressourcensignaltransformationseinheiten jedes der mindestens einigen Module von gleicher Bauart sind.
  24. Verfahren zum Betreiben einer Einrichtung mit gestapelten Modulen, das in zumindest einigen der Module umfasst: Empfangen erster ressourcenbezogener Signale an Eingangsanschlüssen des entsprechenden Moduls von einem ersten benachbarten Modul; Erzeugen zweiter ressourcenbezogener Signale aus den ersten ressourcenbezogenen Signalen, wobei die zweiten ressourcenbezogenen Signale sich von den ersten ressourcenbezogenen Signalen unterscheiden; und Bereitstellen der zweiten ressourcenbezogenen Signale an Ausgangsanschlüssen des entsprechenden Moduls für ein zweites benachbartes Modul, wobei Erzeugen der zweiten ressourcenbezogenen Signale aus den ersten ressourcenbezogenen Signale Betreiben einer Ressourcensignaltransformationseinheit umfasst, die in jedem der mindestens einigen Module von gleicher Bauart ist.
  25. Verfahren zum Betreiben einer Einrichtung mit gestapelten Modulen, mit: Empfangen eines ersten Adressensignals in einem ersten Modul; Zugreifen auf das erste Modul an einer Adresse, die durch das erste Adressensignal repräsentiert ist; Konfigurieren einer softwarekonfigurierbaren Adressenzuordnungseinheit des ersten Moduls, um ein zweites Adressensignal zu einem zweiten Modul auszugeben; Empfangen des zweiten Adressensignals in dem zweiten Modul; und Zugreifen auf das zweite Modul an einer Adresse, die durch das zweite Adressensignal repräsentiert ist.
  26. Einrichtung mit einem Stapel aus Modulen, wobei mindestens einige der Module einen oder mehrere Eingangsanschlüsse zum Empfangen einer ersten Anzahl an Adressenbits und einen oder mehrere Ausgangsanschlüsse zum Ausgeben einer zweiten Anzahl an Ad ressenbits aufweist, und wobei die mindestens einigen Module eine Vorrichtung aufweisen, die ausgebildet ist, die zweite Anzahl an Adressenbits zu bestimmen.
  27. Einrichtung nach Anspruch 26, wobei die Vorrichtung verdrahtete Verbindungen ohne eine Logikgatterfunktion umfasst.
  28. Einrichtung nach Anspruch 26, wobei die Vorrichtung eine Logik aufweist, die ausgebildet ist, eine Logikgatterfunktion auszuführen.
  29. Einrichtung nach Anspruch 28, wobei die Logikgatterfunktion eine oder mehrere ist von: einer Nicht-Gatterfunktion, einer XOR-Gatterfunktion und einer XNOR-Gatterfunktion.
  30. Verfahren zum Betreiben eines Modulstapels, wobei mindestens einige der Module die Schritte ausführen: Empfangen einer ersten Anzahl an Adressenbits; Bestimmen einer zweiten Anzahl an Adressenbits; und Ausgeben der zweiten Anzahl an Adressenbits
DE102005011369A 2005-03-11 2005-03-11 Automatische Ressourcenzuordnung in Einrichtungen mit gestapelten Modulen Ceased DE102005011369A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005011369A DE102005011369A1 (de) 2005-03-11 2005-03-11 Automatische Ressourcenzuordnung in Einrichtungen mit gestapelten Modulen
US11/158,509 US7286384B2 (en) 2005-03-11 2005-06-22 Automatic resource assignment in stacked module devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005011369A DE102005011369A1 (de) 2005-03-11 2005-03-11 Automatische Ressourcenzuordnung in Einrichtungen mit gestapelten Modulen

Publications (1)

Publication Number Publication Date
DE102005011369A1 true DE102005011369A1 (de) 2006-09-14

Family

ID=36914743

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005011369A Ceased DE102005011369A1 (de) 2005-03-11 2005-03-11 Automatische Ressourcenzuordnung in Einrichtungen mit gestapelten Modulen

Country Status (2)

Country Link
US (1) US7286384B2 (de)
DE (1) DE102005011369A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007039462A1 (de) * 2007-08-10 2009-02-12 Qimonda Flash Gmbh Verfahren und Vorrichtung zur Aufzählung

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7840732B2 (en) * 2006-09-25 2010-11-23 Honeywell International Inc. Stacked card address assignment
US8560735B2 (en) 2008-08-15 2013-10-15 Micron Technology, Inc. Chained bus method and device
KR101069710B1 (ko) * 2009-10-29 2011-10-04 주식회사 하이닉스반도체 반도체 장치 및 이의 칩 선택방법
KR101053534B1 (ko) * 2009-10-29 2011-08-03 주식회사 하이닉스반도체 반도체 장치 및 이의 칩 선택방법
TWI423033B (zh) * 2009-12-22 2014-01-11 Ind Tech Res Inst 可串接之序列匯流排卡裝置及其管理方法及串接方法
US20110289247A1 (en) * 2010-05-21 2011-11-24 National Semiconductor Corporation Autonomous positional addressing in stacked multi-board systems
JP5647014B2 (ja) * 2011-01-17 2014-12-24 ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. 半導体装置
KR101662576B1 (ko) * 2011-12-02 2016-10-05 인텔 코포레이션 오프셋 상호접속들을 제공하는 인터페이스를 갖는 적층형 메모리 및 시스템
KR101937951B1 (ko) * 2012-05-31 2019-01-14 에스케이하이닉스 주식회사 반도체 집적회로 및 그의 구동방법
US20150364466A1 (en) * 2013-01-31 2015-12-17 Hewlett-Packard Development Company, L.P. Selecting circuits of a multi-level integrated circuit
CN111245974B (zh) * 2020-02-10 2022-09-30 深信服科技股份有限公司 一种地址分配方法、装置、设备及存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004020038A1 (de) * 2003-04-21 2004-12-09 Elpida Memory, Inc. Speichermodul und Speichersystem

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963464A (en) * 1998-02-26 1999-10-05 International Business Machines Corporation Stackable memory card
US6269411B1 (en) * 1999-08-12 2001-07-31 Hewlett-Packard Company System for enabling stacking of autochanger modules
US6654849B1 (en) 2000-02-18 2003-11-25 Hewlett-Packard Development Company, L.P. Method and apparatus to minimize additional address bits and loading when adding a small patch RAM to a microcode ROM
US6469375B2 (en) * 2001-02-28 2002-10-22 William F. Beausoleil High bandwidth 3D memory packaging technique
DE10135812C1 (de) * 2001-07-23 2002-10-24 Infineon Technologies Ag Integrierter Halbleiterschaltkreis mit Kontaktstellen und Anordnung mit mindestens zwei solchen Schaltkreisen
US6913471B2 (en) * 2002-11-12 2005-07-05 Gateway Inc. Offset stackable pass-through signal connector
US20060206745A1 (en) * 2005-03-11 2006-09-14 Advanced Micro Devices, Inc. Automatic resource assignment in devices having stacked modules

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004020038A1 (de) * 2003-04-21 2004-12-09 Elpida Memory, Inc. Speichermodul und Speichersystem

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007039462A1 (de) * 2007-08-10 2009-02-12 Qimonda Flash Gmbh Verfahren und Vorrichtung zur Aufzählung
US7831742B2 (en) 2007-08-10 2010-11-09 Qimonda Ag Method and device for enumeration
DE102007039462B4 (de) * 2007-08-10 2013-07-18 Qimonda Ag Verfahren und Vorrichtung zur Aufzählung

Also Published As

Publication number Publication date
US7286384B2 (en) 2007-10-23
US20060202712A1 (en) 2006-09-14

Similar Documents

Publication Publication Date Title
DE102005011369A1 (de) Automatische Ressourcenzuordnung in Einrichtungen mit gestapelten Modulen
DE102011052959B4 (de) Halbleiterspeichervorrichtung
DE102012215525B4 (de) Bildsensor mit flexiblen Verbindungsfähigkeiten
DE102006023172A1 (de) Verfahren zum Zuordnen von Rank-Adressen in einem Speichermodul
DE102004020038A1 (de) Speichermodul und Speichersystem
DE102005025947A1 (de) Hierarchisches Modul
DE3882990T2 (de) Verfahren und gerät zur simulation von m-dimensionalen verbindungsnetzwerken in einem n-dimensionalen netzwerk, worin m kleiner ist als n.
DE102007035180B4 (de) Speichermodul
DE69326236T2 (de) Speicher mit variabeler Verschachtelungshöhe und verwandte Konfigurationseinheit
DE102008034335A1 (de) Halbleiterspeicheranordnung
DE102005042427A1 (de) Speichervorrichtung, Speichersteuereinheit und Speichersystem mit bidirektionalen Taktsignalleitungen
DE102005005063A1 (de) Platine zur Reduzierung des Übersprechens von Signalen
DE10036160A1 (de) Kommunikationsprotokoll-Umsetzsystem und Monitoreinrichtung
DE10306149B4 (de) Verfahren zum Zuweisen von Speicheranordnungs-Adressen, Pufferbaustein und Speichermodul
DE69130722T2 (de) Arbeitsstation und dazugehöriges Konfigurationsverfahren
DE102006017947B4 (de) Speicherbaustein, entsprechende Baugruppe sowie entsprechendes Herstellungsverfahren
DE102005011368A1 (de) Automatische Ressourcenzuordnung in Einrichtungen mit gestapelten Modulen
DE19606673C1 (de) Aktuator-Sensor-Interface-System
DE2851608A1 (de) Schaltungsaufbau
DE102008035085B4 (de) Bauteil zum Anschluss an einen seriellen Bus und Verfahren zum Zuweisen einer Adresse an ein Bauteil
DE19857255C1 (de) Selbstkonfigurierendes modulares Elektroniksystem, insbesondere Computersystem
DE19838178B4 (de) Leiterplatte bei einem programmierbaren Steuerungssystem, wobei eine Energieversorgungseinheit und eine Zentraleinheit an der Leiterplatte angebracht sind
DE102006000715A1 (de) Speichermodul und Speichersystem mit demselben
DE3587401T2 (de) Maskensignalgenerator.
EP0240580B1 (de) Dreistufige Koppelanordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: SPANSION LLC (N.D.GES.D. STAATES DELAWARE), SU, US

8131 Rejection