-
Die Erfindung betrifft ein Bauteil zum Anschluss an einen seriellen Bus und Verfahren zum Zuweisen einer Adresse an ein Bauteil. Serielle Busse werden dazu verwendet, eine Vielzahl von Bauteilen an einen gemeinsamen Bus anzuschließen, über den sie untereinander kommunizieren können, wobei die Anzahl der Busleitungen gering sein soll. Die auf seriellen Bussen übertragenen Daten sind als Datenpakete gegliedert, die von den angeschlossenen Komponenten entweder verarbeitet oder verworfen werden.
-
Bekannte serielle Busse sind z. B. der SPI (Serial Peripheral Interface) Bus, der ein synchroner serieller Datenbus ist, mit dem digitale Schaltungen nach Master-Slave-Prinzip miteinander verbunden werden können. Dabei ist jeder Teilnehmer an drei gemeinsame Leitungen angeschlossen. Der I2C-Bus kommt sogar mit nur zwei gemeinsamen Busleitungen aus, um Daten zwischen Bauteilen über den Bus zu transportieren.
-
Da mehrere Bauteile an den gleichen Bus angeschlossen sind, muss bei einer Datenübertragung einer dieser Bauteile ausgewählt werden, damit es zu keinem Konflikt auf dem Bus kommt. Die Auswahl erfolgt beim I2C-Bus über eine Adresse, wobei eine Adresse im seriellen Datenstrom mitgeführt wird, die mit einer im Bauteil eingestellten Adresse verglichen werden muss. Es ist möglich, die Adresse bei der Herstellung des Bauteils fest vorzusehen oder mittels einer Programmierstation einzuprägen oder mittels eines Pins oder mehrerer Pins einzustellen.
-
Das Programmieren einer Adresse eines I2C-Bausteils ist beispielsweise in der
US 2005/0097255 A1 gezeigt. Dabei muss allerdings eine Programmierstation bereitgestellt werden, was auch die Kosten erhöht. Das Programmieren der Adresse dauert zudem lang.
-
Es ist auch möglich, jedes Bauteil über eine eigene ”Chip Select Signal” (CS) Leitung zu adressieren, wobei jedes dieser CS Signale entweder direkt von einem Controller erzeugt wird oder von einem dazwischen geschalteten Dekoder angesteuert wird. Dabei erhöhen sich die Anzahl der Leitungen und die Anzahl der Anschlüsse am Bauteil, was die Kosten für das System erhöht.
-
Die
WO 2009/018124 A1 beschreibt ein Bauteil zum Anschluss an einen seriellen Bus, wobei das Bauteil einen Busanschluss zum Anschluss an den seriellen Bus, einen Aktivierungsanschluss zum Aktivieren des Bauteils, einen Konfigurationsanschluss zum Programmieren der Adresse des Bauteils, einen Analog-Digital-Wandler zum Umwandeln der während eines Signalwechsels am Konfigurationsanschluss anliegenden Spannung in einen Digitalwert und zum Abspeichern des Digitalwerts in ein Adressregister aufweist. Die
WO 2009/018124 A1 offenbart dabei einen Schalter, mittels dem an einem Anschluss entweder ein interner Widerstand oder eine „Primary Function” angeschlossen werden kann. Allerdings erfolgt dort die Zuweisung einer spezifischen Adresse ausschließlich durch Ermitteln der über den eingestellten Spannungsteiler aus dem externen Widerstand und dem internen Widerstand definierten Spannungspegel, während das Umschalten auf die „Primary Function” lediglich eine zusätzliche Verwendung des Anschlusses nach der Adressierung des Bausteins vorsieht.
-
Es ist somit Aufgabe der Erfindung, ein Bauteil zum Anschluss an einen seriellen Bus bereitzustellen, mit dem die Adresse des Bauteils im Bus flexibel eingestellt werden kann, wobei der Aufwand für das System verringert werden soll. Es ist ferner Aufgabe, ein entsprechendes Verfahren zum Zuweisen einer Adresse an einen seriellen Bus bereitzustellen.
-
Diese Aufgaben werden durch den Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den jeweiligen Unteransprüchen.
-
Es wird ein Bauteil zum Anschluss an einen seriellen Bus bereitgestellt, wobei das Bauteil einen Busanschluss zum Anschluss an den seriellen Bus aufweist und einen Aktivierungsanschluss zum Aktivieren des Bauteils aufweist. Ein Konfigurationsanschluss ist zum Programmieren der Adresse des Bauteils vorgesehen. Das Bauteil weist zudem einen Analog-Digital-Wandler zum Umwandeln der während eines Signalwechsels am Konfigurationsanschluss anliegenden Spannung in einen Digitalwert und Abspeichern des Digitalwerts in ein Adressregister auf. Mittels der analogen Spannung kann die Adresse während des Aktivierens mittels einer analogen Spannung in das Bauteil eingelesen werden. Dafür ist lediglich ein einziger Anschluss, und zwar der Konfigurationsanschluss, notwendig. Gleichzeitig kann eine Adresse mit einem großen Adressbereich, d. h. mit vielen Digitalstellen, eingelesen werden, da der Analogwert der Spannung eine Vielzahl von Werten, theoretisch unendlich viele Werte, aufweisen kann.
-
Gleichzeitig ist das Einlesen der Spannung schnell, da lediglich ein Signalwechsel am Aktivierungsanschluss benötigt wird und ein aufwändiges Protokoll, bei dem über eine Vielzahl von Taktzyklen der Wert eingelesen wird, nicht nötig ist.
-
Für die Vergabe der Adresse wird nur ein Anschluss, und zwar der Konfigurationsanschluss am Bauteil, benötigt. Falls das Adressregister flüchtigen Speicher enthält, kann dieser auf sehr kleiner Fläche vorgesehen werden, was die Kosten für das Bauteil verringert. Flüchtiger Speicher verliert seine Information beim Ausschalten der Versorgungsspannung und speichert die Information bspw. mithilfe von Flip-Flops oder Kondensatoren.
-
In erfindungsgemäßer Weise weist das Bauteil ein Modusregister auf. Das Modusregister speichert, ob das Bauteil in einem ersten oder einem zweiten Modus ist, wobei in dem ersten Modus des Bauteils mittels der im Adressregister gespeicherten Adresse adressiert wird. Im zweiten Modus wird dagegen das Bauteil durch Anlegen eines Pegels am Konfigurationsanschluss adressiert. Mittels des Modusregisters kann das Bauteil auch so eingestellt werden, dass es durch ein übliches Chipselect-Signal angesteuert werden kann, wodurch das Bauteil auch in herkömmlichen Systemen eingesetzt werden kann.
-
Vorzugsweise ist der Analog-Digital-Wandler zusätzlich zum Schreiben des Modusregisters vorgesehen, sodass das Modusregister gleichzeitig und somit ohne Zeitverzögerung mit der Adresse programmiert werden kann.
-
In einer Ausführungsform sind die Busanschlüsse zum Anschluss an einen SPI-Bus vorgesehen. Dadurch benötigt man keine Adresspins zum Anlegen der Adresse. Es wird lediglich ein Konfigurations-Pin im Bauteil verwendet. Dadurch sind kleinere Gehäuse möglich, bei denen lediglich sechs Anschlüsse und nicht acht Anschlüsse notwendig sind. Dadurch verringert sich auch der Leiterplattenflächenbedarf, da die einzelnen Bauteile weniger Fläche benötigen was auch die Kosten der Leiterplatte reduziert.
-
Der Aktivierungseingang versetzt beim Deaktivieren des Bauteils das Bauteil in einen vorbestimmten Zustand, damit das Bauteil nach der Aktivierung einen definierten Zustand aufweist, der dem ansteuernden System bekannt ist.
-
In einer Schaltungsanordnung mit einem erfindungsgemäßen Bauteil ist ein Widerstand zwischen dem Konfigurationsanschluss des Bauteils und einem von einer Stromquelle versorgten Knoten vorgesehen. Damit wird über den Widerstand eine Spannung an dem Konfigurationsanschluss angelegt. Der Widerstand kann lokal vorgesehen werden, sodass keine zusätzlichen Steuerleitungen zum Anschluss des Konfigurationseingangs auf der Leiterplatte vorgesehen werden müssen.
-
In einer Ausführungsform ist jeder der Buseingänge der Bauteile jeweils über eine Leitung mit Buseingängen der anderen Bauteile verbunden und die Aktivierungseingänge der Bauteile sind ebenfalls über eine Leitung miteinander verbunden. Damit werden nicht nur die Busleitungen gemeinsam verwendet, sondern auch die Leitung für das Aktivierungssignal. Dies verringert ebenfalls die Anzahl der benötigten Leitungen und somit den Steueraufwand zum Ansteuern der Bauteile. Zudem werden alle Bauteile gleichzeitig aktiviert und deaktiviert, was zeitsparend ist.
-
Besonders geeignet ist die Schaltungsanordnung, falls für die Anzahl r der Bauteile gilt: r ≥ 2, weil für eine größere Anzahl von Bauteilen viele Chipselect-Leitungen vorgesehen werden müssten.
-
Vorzugsweise ist für jeden der Vielzahl von Bauteilen jeweils ein Widerstand zwischen dem Konfigurationsanschluss des Bauteils und einem von einer Spannungsquelle versorgten Knoten vorgesehen. Somit kann jedem der Bauteile eine Spannungsversorgung am Konfigurationsanschluss vorgegeben werden, wobei die Widerstände jeweils lokal, d. h. in der Nähe des Konfigurationseingangs vorgesehen werden, sodass sich die Anzahl der Leitungen zwischen dem Bauteil klein bleibt.
-
Vorzugsweise wird jedes der Bauteile als integrierte Schaltung ausgebildet und die Vielzahl von Bauteilen ist auf einer Leiterplatte untergebracht.
-
Die Erfindung betrifft auch ein Verfahren zum Zuweisen einer Adresse an ein Bauteil, das an einen seriellen Bus angeschlossen ist. Dabei kennzeichnet die Adresse das Bauteil im Bussystem. Das Verfahren weist einen Schritt des Bereitstellens eines Bauteils auf, der Busanschlüsse zum Anschluss an einen seriellen Bus und einen Aktivierungsanschluss zum Aktivieren des Bauteils und einen Konfigurationsanschluss zum Programmieren der Adresse aufweist.
-
Zusätzlich wird während des Aktivierens des Bauteils die an dem Konfigurationsanschluss anliegende Spannung eingelesen und die so eingelesene Spannung wird in einen Digitalwert zum Erzeugen der Adresse des Bauteils gewandelt. Das Verfahren ermöglicht mittels des einzelnen Anschlusses, des Konfigurationsanschlusses, das Programmieren der Adresse, die durch einen mehrstelligen Digitalwert realisiert wird. Es wird dazu weder ein Adressdecoder noch mehrere Chipselect-Signale benötigt, wodurch die Anzahl der Leitungen auf der Leiterplatte, der Anschlüsse der Bauteile und der Anschlüsse der Ansteuerbauteile verringert wird.
-
In erfindungsgemäßer Weise wird während des Aktivierens des Bauteils ein zusätzliches Modusregister geschrieben, wobei in einem ersten Modus das Bauteil mittels der im Adressregister gespeicherten Adresse vom Bus adressiert wird. In dem zweiten Modus wird das Bauteil durch Anlegen eines Pegels am Konfigurationsanschluss adressiert. Das Verfahren ermöglicht, das Bauteil entsprechend der Buskonfiguration flexibel einzustellen, sodass bei jeder Aktivierung neu festgelegt werden kann, nach welchem Protokoll bzw. mit welcher Adressierungsart das Bauteil arbeitet. Das Bauteil ist somit flexibel in einer Vielzahl von herkömmlichen und erfindungsgemäßen Schaltungsanordnungen einsetzbar.
-
Vorzugsweise werden mehrere an einen Bus angeschlossene Bauteile gleichzeitig aktiviert, wobei während des Aktivierens die in mehreren Bauteilen jeweils die an dem Konfigurationsanschluss anliegende Spannung eingelesen wird. Während des Aktivierens wird die eingelesene Spannung in einen Digitalwert zum Erzeugen der Adresse des Bauteils gewandelt. Mit diesem Verfahren werden gleichzeitig mehreren an einen Bus angeschlossenen Bauteilen die Adressen zugewiesen, was die Zeit für das Zuweisen der Adressen für die Vielzahl von Bauteilen verringert.
-
Zur Adressierung von mehreren Peripheriebausteinen müssen keine multiplen Chips an diesem Bauteil zur Erzeugung von Adressen verwendet werden. Dadurch ergeben sich vorteilhafterweise Einsparungen von Pins an den betroffenen Bauteilen. Zudem werden die Fläche und somit die Kosten der Leiterplatten reduziert. Zusätzlich kann die Größe der Gehäuse reduziert werden, was auch die Gehäusekosten verringert.
-
Die Erfindung ist in den Zeichnungen anhand eines Ausführungsbeispiels näher veranschaulicht. Dabei zeigt
-
1 einen seriellen Bus mit vier daran angeschlossenen Bauteilen,
-
2 Details eines der Bauteile aus 1,
-
3 zeigt Signalverläufe in den Bauteilen aus 2 während des Aktivierens.
-
1 zeigt einen Bus mit daran angeschlossenen Bauteilen. Der Bus ist ein I2C-Bus, der zwei Leitungen aufweist, und zwar die Leitungen SDA und SCL. Die Leitungen verlaufen unter anderem auf der Leiterplatte 10. Auf dieser Leiterplatte 10 sind vier Bauteile 11, 12, 13 und 14 aufgebracht. Jeder dieser Bauteile 11, 12, 13 und 14 weist Busanschlüsse B1, B2, einen Aktivierungsanschluss R und einen Konfigurationsanschluss CS auf. Zudem enthält jeder der genannten Bauteile 11, 12, 13 und 14 zwei Spannungsversorgungsanschlüsse, einen für die Spannung VDD und die Masse 36, die auf 0 V liegt. Typische Werte für VDD sind 1,8 V, 3,3 V und 5 V.
-
Die Busanschlüsse B1 sind alle mit der Leitung SDA des Busses verbunden, während die Busanschlüsse B2 aller Bauteile 11, 12, 13 mit der Leitung SCL verbunden sind. Die Leitungen des Busses B verlaufen noch über weitere Leiterplatten, wobei auf einer der Leiterplatten ein Bauteil aufgebracht ist, der als Master arbeitet, der die Bauteile 11, 12, 13 und 14 als Slaves betreibt.
-
Die Aktivierungsanschlüsse R sind gemeinsam an die Leitung Reset angeschlossen. Auf der Leiterplatte 10 sind zudem Widerstände R1, R2, R3 und R4 vorgesehen, wobei der Widerstand R1 zwischen Masse und dem Konfigurationsanschluss CS des Bauteils 11 vorgesehen ist. Der Widerstand R2 ist zwischen Masse und dem Konfigurationsanschluss CS des Bauteils 12 angeschlossen, entsprechend des Widerstands R3 zwischen Masse dem Konfigurationsanschluss des Bauteils 13 und der Widerstand zwischen der Masse und dem Konfigurationsanschluss CS des Bauteils 14.
-
Die Bauteile 11, 12, 13, 14 werden gemeinsam über die Leitung Reset deaktiviert und aktiviert. Nach dem Aktivieren kann der Bus B auf die Bauteile 11, 12, 13 und 14 zugreifen, wobei einer der Bauteile 11, 12, 13 und 14 über die Leitung SDA im seriellen Datenstrom mitgeführte Adresse adressiert wird. Die Adresse wird von jedem der Bauteile 11, 12, 13 und 14 ausgelesen und mit einem Adressregister, das in jedem der Bauteile 11, 12, 13 und 14 vorhanden ist, verglichen. Es versteht sich, dass sich die in den Adressregistern der Bauteile 11, 12, 13 und 14 gespeicherten Adressen voneinander unterscheiden, sodass zu einem bestimmten Zeitpunkt jeweils höchstens nur eines der Bauteile 11, 12, 13 und 14 ausgewählt ist.
-
2 zeigt Teile des Bauteils 11 aus 1. Das Bauteil 11 weist die Busanschlüsse B1 und B2, den Aktivierungseingang R, den Konfigurationsanschluss CS sowie die Spannungsversorgungsanschlüsse VDD und GND auf. Das Bauteil 11 enthält einen Analog-Digital-Wandler (AD-Wandler) 50, einen Adressvergleicher 41 und einen Multiplexer 42.
-
Der Analog-Digital-Wandler 50 enthält einen Eingangswiderstand R22 und n + 2 Spannungsteiler-Widerstände R11 bis R1n + 2, wobei n eine natürliche Zahl ist. Der AD-Wandler enthält zudem n + 1 Komparatoren O1 bis On + 1, einen Dekoder 20 und ein Adresslatch 30. Der Eingangswiderstand R22 ist zwischen dem Spannungsversorgungseingang VDD und dem Konfigurationsanschluss CS vorgesehen.
-
Die Spannungsteiler-Widerstände R11 bis R1n + 2 sind in Reihe geschaltet, wobei diese Reihenschaltung zwischen dem Spannungsversorgungsanschluss VDD und dem Masseknoten 37 geschaltet ist. Dabei ist der Masseknoten 37 mit dem Spannungsversorgungseingang GND verbunden. Die Spannungsteiler-Widerstände R11 bis R1n + 2 sind jeweils gleich groß, sodass über jedem dieser Widerstände die gleiche Teilspannung abfällt.
-
Die Komparatoren O1 bis On + 1 weisen jeweils zwei Eingänge und einen Ausgang auf. Der erste Eingang ist jeweils mit dem Konfigurationsanschluss CS verbunden, während der zweite Eingang mit einem Anschluss der Spannungsteiler-Widerstände R11 bis R + n + 1 verbunden ist. Der erste Anschluss des ersten Spannungsteiler-Widerstands R11 ist mit dem zweiten Eingang des ersten Komparators O1 verbunden, während der erste Anschluss des zweiten Spannungsteiler-Widerstands R12 mit dem zweiten Anschluss des Komparators O2 verbunden ist. Dabei wird als erster Anschluss eines Spannungsteiler-Widerstand derjenige von zwei Anschlüssen bezeichnet, der auf einem höheren Potential liegt.
-
Die restlichen Komparatoren O3 bis On + 1 sind ebenfalls jeweils mit einem ersten Anschluss eines der Spannungsteiler-Widerstände R13 bis Rn + 1 verbunden, sodass an den zweiten Anschlüssen der Komparatoren O1 bis On + 1 jeweils unterschiedliche Potenziale anliegen. In einem Beispiel ist n = 8. Somit gibt es zehn Spannungsteiler-Widerstände. Bei einer Versorgungsspannung VDD von 5 V liegt der zweite Anschluss des ersten Komparators auf 0,5 V, der zweite Anschluss des zweiten Komparators auf 1 V usw.
-
Die Ausgänge I1 bis In der Komparatoren O1 bis On sind mit dem Dekoder 20 verbunden. Der Dekoder 20 weist m Ausgänge auf, die mit den Leitungen D0 bis Dm verbunden sind.
-
Das Adresslatch 30 weist m + 2 Eingänge auf, wobei die ersten m + 1 Eingänge mit den Ausgängen des Dekoders 20 verbunden sind, während der restliche Eingang mit dem Ausgang In + 1 des Komparators On + 1 verbunden ist. Das Adresslatch 30 weist ein Adressregister 32 sowie ein Modusregister M auf. In einer alternativen Ausführungsform können das Adressregister 32 und das Modusregister M auch außerhalb des Adresslatches 30 vorgesehen werden. Das Adressregister 32 und das Modusregister M speichern die in ihnen zu speichernden Daten in flüchtigem Speicher, beispielsweise in SRAM Zellen aus Transistoren. Ein solcher Speicher hat nur geringen Platzbedarf und bedarf im Gegensatz zu Flash-Speicher keiner speziellen Spannung, die höher als die angelegte Spannung VDD von 5 V ist.
-
Das Adressregister 32 gibt die Adressen A0 bis Am aus, während das Modusregister M den Moduswert Am + 1 ausgibt. Die Adressen A0 bis Am sind auf einen Eingang des Adressvergleichers 41 geführt.
-
Das Empfangsregister 40 enthält ein Adressfeld zum Speichern der von dem seriellen Bus gelieferten Adressen. Dieses Adressfeld weist m Ausgänge auf, die ebenfalls zu Eingängen des Adresskomparators 41 geführt werden. Der Multiplexer 42 empfängt den Ausgang des Adresskomparators, sowie das am Konfigurationsanschluss CS gelieferte Signal. An seinem Steuereingang empfängt der Multiplexer 42 den Moduswert An + 1. Je nach Pegel, logisch 0 oder 1 des Modussignals, wird entweder das Ausgangssignal des Adressvergleichers 41 oder das von dem Konfigurationsanschluss gelieferte Signal auf den Ausgang CS_int des Multiplexers 42 geliefert.
-
Die gezeigte Schaltung des Bauteils 11 dient dazu, das Bauteil 11 innerhalb des Bussystems auszuwählen. Bei dem I2C-Bus wird am Anfang einer Datenübertragung die Adresse des Slaves, in diesem Fall die Adresse eines der Bauteile 11 bis 14 mitgeliefert. Derjenige Slave, dessen gespeicherte Adresse mit der gesandten Adresse übereinstimmt, wird ausgewählt, um Daten zu empfangen oder Daten zu senden. Dabei wird in dem seriellen Datenstrom über die Anschlüsse B1 und B2 eine Adresse an alle Slaves gesandt, die in allen Bauteilen 11, 12, 13, 14 in einem Teil des Empfangsregisters 40 gespeichert werden. Diese Adresse wird im Adressvergleicher 41 mit der vom Adressregister 32 ausgegebenen Adresse verglichen.
-
Die Adresse des Adressregisters 32 wird während der Aktivierung des Bauteils 11 gespeichert. Üblicherweise wird beim Einschalten des den Bauteilen 11 bis 14 übergeordneten Systems eine Spannungsversorgung VDD von 5 V angelegt und die Bauteile 11 bis 14 zunächst deaktiviert, indem an den Eingängen R ein Low-Pegel angelegt wird. Damit werden sämtliche Flip-Flops des Bauteils 11 auf einen vorbestimmten Wert zurückgesetzt. Folglich befindet sich das Bauteil 11 in einem definierten Zustand. Um den Chip nun zu aktivieren, wird an dem Aktivierungseingang R ein High-Pegel angelegt, womit die Flip-Flops des Bauteils 11 wieder freigegeben sind. Während des Aktivierens wird auch die Adresse in das Adressregister 32 abgelegt. Der Widerstand R1 außerhalb des Bauteils 11 und der Eingangswiderstand R22 bewirken, dass an dem Konfigurationsanschluss CS eine analoge Spannung anliegt, die dem Teilerverhältnis der Widerstände R1 und R22 entspricht.
-
Jeder der Komparatoren O1 bis On + 1 gibt an seinem Ausgang einen digitalen Wert aus, der besagt, ob die Spannung an seinem ersten Eingang größer als die Spannung an seinem zweiten Eingang ist. Liegt bspw. eine Spannung von 2,1 V an dem Konfigurationsanschluss CS an, so geben die Komparatoren O1 bis O4 an ihren Ausgangssignalen I1 bis I4 jeweils eine 1 aus, während die übrigen Ausgangssignale I5 bis I9 eine 0 ausgeben.
-
Dieser Wert wird im Dekoder 30 in einen m + 1-großen Digitalwert umgewandelt, der mit der steigenden Flanke am Aktivierungseingang R in dem Adressregister 32 abgespeichert wird. Das Ablegen der Adresse erfolgt somit mit dem Deaktivieren des Reset-Signals am Bauteil. Für die Vergabe der Adresse wird nur ein zusätzlicher Anschluss bzw. ein zusätzlicher Konfigurationspin am Bauteil benötigt. Die gewünschte Adresse wird als analoge Spannung angelegt. Der angelegte Spannungswert wird eingelesen, im Bauteil eine digitale Adresse konvertiert und im Adressregister 32 des Bauteils 11 abgelegt.
-
Somit kann eine im seriellen Datenstrom, d. h. innerhalb eines Kommunikations-Rahmens, enthaltene Adresse in allen angeschlossenen Bauteilen mit der jeweils dort auf die oben angegebene Art und Weise abgespeicherten Adresse verglichen werden. Im Kommunikationsverband kann somit dasjenige Bauteil adressiert werden, bei dem jeweils die im Datenstrom übertragene und mit der im Bauteil abgelegen Adresse überstimmen.
-
Der Komparator On + 1 und der Multiplexer 42 ermöglichen, dass das Bauteil 11 auch rückwärts kompatibel ist. Übersteigt beim Einschalten des Bauteils die Spannung am Konfigurationsanschluss CS eine vorgegebene Schwelle, im Beispiel 4,5 V, so gibt der Komparator On + 1 an seinem Ausgang In + 1 eine 1 aus. Dieser Wert wird während der steigenden Taktflanke des Aktivierungssignals R in dem Modusregister M gespeichert und sorgt dafür, dass das Signal am Aktivierungseingang CS direkt das interne Auswahlsignal CS_int des Bauteils 11 direkt ansteuert. Der Konfigurationsanschluss hat in diesem Modus eine aus dem Stand der Technik bekannten Chipselect-Funktion. Der Konfigurationsanschluss CS kann nach dem inaktiven Reset somit mit einem konventionellen Chipselect-Signal angesteuert werden.
-
Die Rückwärts-Kompatibilität stellt zudem sicher, dass das Bauteil 11 bis zum aktiven Ansteuern durch seinen Busmaster deselektiert bleibt.
-
In dem Adressvergleicher 41 wird die im Adressregister 42 abgespeicherte Adresse A0 bis Am mit der im Empfangsregister 40 abgespeicherten Adresse verglichen. Falls alle Bits dieser Adressen übereinstimmen, gibt der Adressvergleicher 41 eine 0 aus, andernfalls verbleibt der Ausgang auf 1.
-
3 zeigt Spannungs- und Signalverläufe in der Schaltung nach 2 beim Aktivieren des Bauteils 11. An dem Konfigurationsanschluss liegt eine Spannung von 2,7 V an. Am Anfang enthält das Adressregister A(2, 1, 0) den Wert 000. Mit steigender Flanke am Eingang R wird die Spannung am Eingang CS zunächst in einen digitalen Wert gewandelt und anschließend als Wert 101 in das Adressregister 31 gespeichert.
-
Wenn das Bauteil 11 von der Spannungsversorgung getrennt wird, werden die in flüchtigen Speichern des Adressregisters 32 gespeicherten Daten wieder gelöscht. Bei der nächsten Aktivierung des Bauteils 11 wird das Adressregister 32 wieder programmiert.
-
Das vorgestellte Verfahren kann auch bei einem SPI-Bus eingesetzt werden. Das Protokoll eines SPI-Busses kann so definiert werden, dass im seriellen Datenstrom ein übertragenes Datenpaket eine Adresse zum Auswählen eines der an den SPI-Bus angeschlossenen Bauteile mitführt. Die Bauteile speichern diese Adresse ab und vergleichen sie mit einer im Bauteil abgespeicherten Adresse.
-
Somit bedarf es keiner Chip-Selekt-Leitungen, um ein Bauteil aus der Vielzahl von Bauteilen auszuwählen.
