DE102005006638A1

DE102005006638A1 - Haftfeste Leiterbahn auf Isolationsschicht

Info

Publication number: DE102005006638A1
Application number: DE102005006638A
Authority: DE
Inventors: Karl Weidner; Robert Weinke; Hans Wulkesch
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 2005-02-14
Filing date: 2005-02-14
Publication date: 2006-08-31
Anticipated expiration: 2025-02-15
Also published as: DE102005006638B4; US20080191360A1; EP1849338A1; WO2006084525A1

Abstract

Die vorliegende Erfindung betrifft eine Vorrichtung mit mindestens einer elektrisch isolierenden Schicht (3), auf der mindestens eine Leiterstruktur (5) aus elektrisch leitendem Material aufgebracht ist. DOLLAR A Die vorliegende Erfindung zeichnet sich dadurch aus, dass die Leiterstruktur (5) an der der isolierenden Schicht (3) zugewandten Seite mindestens eine Erhebung (7) zur Aufnahme in mindestens eine Aussparung (9) in der isolierenden Schicht (3) aufweist.

Description

Die vorliegende Erfindung betrifft eine Vorrichtung und ein Verfahren gemäß den Oberbegriffen der Hauptansprüche.

Bedingt durch das unterschiedliche thermische Ausdehnungsverhalten der beteiligten Materialien, das heißt des Substrats, der Schicht aus elektrisch isolierendem Material und der Leiterbahnen, werden die Leiterbahnen unter Stressbedingungen infolge von Temperaturverläufen abgelöst und/oder sogar unterbrochen bzw. zerstört. Dies trifft insbesondere auf die in der WO 2003030247-A2 in Verbindung mit einem so genannten SiPLIT-(Siemens Planar Interconnect Technology)-Prozess erzeugten Cu-Strukturen zu, die sich unter Stressbedingungen aufgrund von Temperatur-Zyklen ablösen können.

Die Vermeidung von Ablösungen von Leiterbahnstrukturen erfolgt auf herkömmliche Weise mittels Anpassung der thermischen Ausdehnungskoeffizienten der beteiligten Materialien. Diese Lösung ist aufwändig. Materialien mit angepassten Ausdehnungskoeffizienten stehen nicht in jedem Fall zur Verfügung.

Es ist Aufgabe der vorliegenden Erfindung Leiterstrukturen an Halbleiterbauelementen beziehungsweise Substraten derart unempfindlich gegenüber thermomechanischen Spannungen zu erzeugen, dass ein Unterbrechen von elektrischen Verbindungen auf einfache Weise wirksam vermieden wird.

Die Aufgabe wird durch eine Vorrichtung gemäß dem Hauptanspruch und ein Verfahren gemäß dem Nebenanspruch gelöst. Vorteilhafte Ausgestaltungen finden sich in den Unteransprüchen.

Gemäß der vorliegenden Erfindung werden Vorrichtungen gemäß dem Oberbegriff des Hauptanspruchs 1 derart weitergebildet, dass eine zu fixierende Leiterstruktur an der einer isolierenden Schicht zugewandten Seite mindestens eine Erhebung beziehungsweise Materialerhebung zur Aufnahme in mindestens eine Aussparung beziehungsweise Materialaussparung in der isolierenden Schicht aufweist. Die Erhebung der Leiterstruktur ist in der Aussparung in der isolierenden Schicht aufgenommen. Leiterstruktur bedeutet jede Art einer zur elektrischen Verbindung dienenden Anordnung, beispielsweise in Form einer Leiterbahn oder als Flächenform. Es kann eine Vielzahl von Leiterstrukturen durch elektrisch isolierende Schichten beziehungsweise Dielektrika getrennt nebeneinander und/oder übereinander erzeugt sein. Insbesondere sollen Mehrlagen-Siplit-Strukturen erzeugbar sein. Als Material für die Leiterstrukturen eignet sich insbesondere Kupfer Cu. Andere Metalle sind ebenso verwendbar. Durch die Bereitstellung einer Erhebung aus der Leiterstruktur und deren Aufnahme in einer dazugehörigen Aussparung in der Dielektrikaschicht wird auf einfache und wirksame Weise eine mechanische Verbindung zwischen Leiterstruktur und isolierender Schicht erzeugt. Die Erhebung wird von der Aussparung umfasst und auf diese Weise fixiert beziehungsweise durch Reibung gehalten. Die Aussparung kann als „Sackgasse" oder als Durchgang durch die Isolierschicht (Dielektrikum) bereit gestellt sein. Für die mechanische Verbindung kann beispielsweise eine Sacklochform ausreichen. Ein Verkleben von Erhebung mit Aussparung ist ebenso möglich.

Gemäß einer vorteilhaften Ausgestaltung ist die Form der Aussparung der Form der Erhebung derart angepasst, dass ein Formschluss erzeugt ist. Das heißt die Erhebung liegt eng an der Aussparung an. Damit ist die Aussparung eine Art Negativform der Erhebung. Auf diese Weise kann beispielsweise ein Presssitz erzeugt werden oder zumindest eine Reibungskraft zwischen Erhebung und Aussparung geschaffen werden, die zur mechanischen Fixierung der Leiterstruktur auf dem Dielektrikum ausreicht.

Gemäß einer weiteren vorteilhaften Ausgestaltung ist die Form der Aussparung der Form der Erhebung derart angepasst, dass eine Verankerung der Erhebung in der Aussparung erzeugt ist. Das heißt, die Erhebung kann sich in der Aussparung verhaken und ist damit darin verankert. Alternativ oder kumulativ zum mechanischen Verbinden mittels Reibung kann eine Anpassung der Form von Aussparung und Erhebung ein mechanisches Verhaken ineinander schaffen. Dies kann beispielsweise mittels einer Schnappverbindung bereit gestellt sein. Andere Verankerungsmechanismen sind ebenso denkbar. Ist die Aussparung als Durchgang ausgeführt, kann die Erhebung der Leiterstruktur beispielsweise an der Kante der abgewandten Seite der Isolierschicht verhakt bzw. verankert sein.

Gemäß einer weiteren vorteilhaften Ausgestaltung sind die Erhebung als Steg und die Aussparung als Kanal ausgebildet. Steg und Kanal können entlang der Verbindungsfläche zwischen Leiterstruktur und Isolierschicht beliebige Verläufe aufweisen. Ein Beispiel ist eine Kreisform. Damit kann die mechanische Verbindung über einen größeren Bereich der mechanisch mit der Isolationsschicht zu verbindenden Leiterstruktur erzeugt sein. Die Leiterstruktur kann vorteilhaft beispielsweise als Fläche ausgebildet sein.

Gemäß einer weiteren vorteilhaften Ausgestaltung sind die Erhebung steckerartig und die Aussparung buchsenartig, beispielsweise in einer Sacklochform, ausgebildet. Damit kann die Erhebung auf einfache Weise durch Aufnahme in die Aussparung mechanisch fixiert werden. Mit zunehmender Anzahl von, insbesondere stecker- oder stiftartigen, durch Aussparungen aufgenommenen Erhebungen kann die Verbindungskraft zwischen Leiterstruktur und Isolierschicht vergrößert werden.

Gemäß einer weiteren vorteilhaften Ausgestaltung weist eine Erhebung die Form eines Stiftes, eines Zylinders, eines Kegels, eines Zacken, einer gezackten Struktur und/oder einer Schraube und die Aussparung die jeweils dazugehörige Negativ form auf. Ebenso kann die Erhebung entsprechende Hohlformen wie beispielsweise Hohlzylinder oder Hohlkegel annehmen. Soll beispielsweise eine bessere Haftung von verschiedenen SiPLIT-Schichten erzeugt sein, eignet sich insbesondere eine Dübelverbindung. Dazu wird in der Aussparung ein Dübel positioniert. Die Leiterstruktur weist lediglich an der entsprechenden Stelle eine Öffnung auf. Durch diese Öffnung hindurch wird eine Schraube in den Dübel in der Aussparung hinein gedreht. Damit ist die Erhebung der Leiterstruktur durch eine davon getrennte Einheit in Form einer Schraube erzeugt. Nach dem Verschrauben kann die Schraube als mechanisch mit der Leiterstruktur verbundene Erhebung angesehen werden.

Gemäß einer weiteren vorteilhaften Ausgestaltung ist die elektrisch isolierende Schicht an einem Substrat angeordnet. Auf diese Weise wird die mechanische Stabilität der Vorrichtung wesentlich erhöht. Auf dem Substrat können zwischen Isolierschicht und Substrat Halbleiterbauelemente, insbesondere Leistungshalbleiterbauelemente, angeordnet werden. Auf dem Substrat und/oder dem Halbleiterbauelement können Kontaktflächen zur elektrischen Kontaktierung bereit gestellt sein.

Gemäß einer weiteren vorteilhaften Ausgestaltung ist die Leiterstruktur mittels der Erhebung mit mindestens einem Kontaktbereich auf dem Substrat und/oder mit mindestens einem Kontaktbereich auf mindestens einem an der Oberfläche des Substrats angeordneten Halbleiterchip elektrisch kontaktiert, wobei die Aussparung als Durchgang für die Erhebung zu dem Kontaktbereich ausgebildet ist. Dadurch wird die Leiterstruktur, insbesondere mit einem Halbleiterchip, elektrisch kontaktiert. Die Ausnehmung durchdringt bevorzugt die Isolierschicht.

Gemäß einer weiteren vorteilhaften Ausgestaltung ist die Leiterstruktur durch mindestens ein Fenster in der elektrisch isolierenden Schicht hindurch flächig mit mindestens einer Kontaktfläche auf dem Substrat und/oder mit mindestens einer Kontaktfläche auf mindestens einem an der Oberfläche des Substrats angeordneten Halbleiterchips elektrisch kontaktiert. Dieses elektrische Kontaktieren entspricht dem Kontaktieren gemäß der vorstehend genannten SiPLIT-Technologie.

Gemäß der einer bevorzugten Ausführungsform wird ein Verfahren zur Erzeugung einer der vorstehend beschriebenen Vorrichtungen mit den Schritten Erzeugen mindestens einer Schicht aus elektrisch isolierendem Material mit mindestens einer Materialaussparung, und Aufbringen einer Leiterstruktur auf die Schicht und dabei erfolgendes Auffüllen der Materialaussparung mit Leitermaterial der Leiterstruktur bereitgestellt.

Gemäß einer vorteilhaften Ausgestaltung kann die mindestens eine Leiterstruktur mit mindestens einer Erhebung zur Aufnahme in der Materialaussparung vor dem Aufbringen auf der Schicht aus elektrisch isolierendem Material (Isolationsschicht) zunächst abgetrennt von der Schicht aus elektrisch isolierendem Material als selbstständige Einheit erzeugt sein. Diese Einheit, insbesondere die Erhebung, wird dann beispielsweise durch Pressen in die Isolationsschicht beziehungsweise in die Ausnehmung mechanisch an die Isolationsschicht gekoppelt und an dieser fixiert.

Gemäß einer weiteren vorteilhaften Ausgestaltung kann das Aufbringen der Leiterstruktur mittels physikalischer, chemischer und/oder elektrochemischer Metallisierung erfolgen. Mögliche Ausführungsformen sind beispielsweise Aufspritzen, Sputtern, und/oder Aufdampfen. Eine galvanische Verstärkung ist ebenso ausführbar.

Gemäß weiteren Ausführungsformen kann das Auffüllen der Aussparung mit dem Leitermaterial der Leiterstruktur vollständig oder mit einer Hohlform erfolgen. In letzterem Fall der teilweisen Befüllung kann die Erhebung die Form einer Hülse oder eines Hohlzylinders aufweisen, die einen Hohlraum umgeben. Dabei liegt das Leitermaterial insbesondere lediglich an der Wand der Aussparung an. Beliebige Hohlraumformen der Materialerhebung sind in Verbindung mit der dazugehörigen Materialausnehmung erzeugbar.

Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Aufbringen der Schicht aus elektrisch isolierendem Material auf die Oberfläche eines Substrats.

Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Erzeugen der Aussparung als Durchgang für die Erhebung zu mindestens einem Kontaktbereich auf dem Substrat und/oder zu mindestens einem Kontaktbereich auf mindestens einem an der Oberfläche des Substrats angeordneten Halbleiterchip, und elektrisches Kontaktieren der Leiterstruktur mittels der Erhebung mit dem Kontaktbereich. Dies kann beispielsweise über Löten erfolgen.

Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Erzeugen mindestens eines Fensters in der elektrisch isolierenden Schicht als Durchgang für die Leiterstruktur zu mindestens einem Kontaktbereich auf dem Substrat und/oder zu mindestens einem Kontaktbereich auf mindestens einem an der Oberfläche des Substrats angeordneten Halbleiterchip, und flächiges elektrisches Kontaktieren der Leiterstruktur durch das Fenster hindurch mit dem Kontaktbereich.

Gemäß einer weiteren vorteilhaften Ausgestaltung wird/werden die Aussparung und/oder das Fenster mittels Lasern, Plasmaätzen, chemischen Ätzen und/oder photographisch erzeugt.

Die vorliegende Erfindung wird anhand eines Ausführungsbeispiels in Verbindung mit der 1 näher beschrieben. Es zeigt
1 ein Ausführungsbeispiel einer mechanischen Verbindung einer Leiterbahn mit einem Dielektrikum.
1 zeigt einen Querschnitt eines Substrats 1 auf dem eine elektrisch isolierende Schicht 3 angeordnet ist. Die Schicht 3 kann beispielsweise auf das Substrat 2 auflaminiert worden sein. Andere Verbindungsverfahren sind ebenso möglich. Auf der dem Substrat 1 abgewandten Seite des Dielektrikums 3 ist eine Leiterstruktur 5 in Form einer Leiterbahn, und insbesondere in Form einer SiPLIT-Leiterbahn erzeugt. Bezugszeichen 7 bezeichnet eine Erhebung von der Leiterbahn 5 auf der Seite zur Isolierschicht 3. Diese Materialerhebung 7 ist zylinderförmig, kegelförmig und zackenförmig dargestellt. Andere Formen sind ebenso möglich. Die elektrisch isolierende Schicht 3 weist zu den Erhebungen 7 entsprechende Materialaussparungen 9 in Form eines Hohlzylinders, eine Hohlkegels und einer Hohlzackenform auf. 1 zeigt einen Formschluss zwischen Erhebung 7 und Aussparung 9. Zusätzlich zeigt die rechte mechanische Verbindungsstruktur, dass die Erhebung 7 mit der Aussparung verhakt ist. Auf diese Weise ist eine durch thermomechanische Kräfte belastbare Schichtfolge erzeugt, die ein Ablösen oder Unterbrechen der Leiterstruktur 5 infolge verschiedener Ausdehnungskoeffizienten der Materialien vermeidet. Durch die Fixierung mittels Erhebungen 7 und Aussparungen 9 bleibt die Leiterbahnstruktur 5 trotz thermisch verursachter Verbiegungen mit der elektrisch isolierenden Schicht 3 mechanisch sicher verbunden. Zusätzlich können diese mechanischen Verbindungsstellen zur elektrischen Kontaktierung der Leiterstruktur 5 mit weiteren elektrischen Kontaktbereichen verwendet werden. Es sind geeignete Öffnungen in der dielektrischen Schicht 3 zur festen Anbindung der Leiterbahn 5 und zur elektrischen Kontaktierung erzeugt. Öffnungen bzw. Materialaussparungen 9 können beispielsweise als Sacklochöffnungen oder als Durchgangsöffnungen erzeugt sein.
Der beschriebene Verbindungsmechanismus erlaubt insbesondere eine verbesserte Haftung der verschiedenen SiPLIT-Schichten aufeinander mittels angepasster Dübel- oder Schnappverbindungen.
Das Erzeugen von Öffnungen bzw. Materialaussparungen 9 kann mittels Laser, Photographie, Plasmaätzen oder chemisches Ätzen erfolgen.

Claims

Vorrichtung mit mindestens einer elektrisch isolierenden Schicht (3), auf der mindestens eine Leiterstruktur (5) aus elektrisch leitendem Material aufgebracht ist, dadurch gekennzeichnet, dass die Leiterstruktur (5) an der der isolierenden Schicht (3) zugewandten Seite mindestens eine Erhebung (7) zur Aufnahme in mindestens eine Aussparung (9) in der isolierenden Schicht (3) aufweist.
Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Form der Aussparung (9) der Form der Erhebung (7) derart angepasst ist, dass ein Formschluss erzeugt ist.
Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Form der Aussparung (9) der Form der Erhebung (7) derart angepasst ist, dass eine Verankerung der Erhebung (7) in der Aussparung (9), beispielsweise mittels einer Schnappverbindung, erzeugt ist.
Vorrichtung nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Erhebung (7) als Steg und die Aussparung (9) als Kanal ausgebildet sind.
Vorrichtung nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Erhebung (7) steckerartig und die Aussparung (9) buchsenartig, beispielsweise in einer Sacklochform, ausgebildet sind.
Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, dass die Erhebung (7) die Form eines Stifts, eines Zylinders, eines Hohlzylinders, eines Kegels, eines Hohlkegels, eines Zacken, einer gezackten Struktur und/oder einer Schraube und die Aussparung (9) die jeweils dazugehörige Negativform aufweist oder dass zwischen Leiterstruktur (5) und elektrisch isolierender Schicht (3) eine Dübelverbindung ausgebildet ist.
Vorrichtung nach einem oder mehreren der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die elektrisch isolierende Schicht (3) an einem Substrat (1) angeordnet ist.
Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, dass die Leiterstruktur (5) mittels der Erhebung (7) mit mindestens einem Kontaktbereich auf dem Substrat (1) und/oder mit mindestens einem Kontaktbereich auf mindestens einem an der Oberfläche des Substrats (1) angeordneten Halbleiterchip elektrisch kontaktiert ist, wobei die Aussparung (9) als Durchgang für die Erhebung (7) zu dem Kontaktbereich ausgebildet ist.
Vorrichtung nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass die Leiterstruktur (5) durch mindestens ein Fenster in der elektrisch isolierenden Schicht (3) hindurch flächig mit mindestens einer Kontaktfläche auf dem Substrat (1) und/oder mit mindestens einer Kontaktfläche auf mindestens einem an der Oberfläche des Substrats (1) angeordneten Halbleiterchips elektrisch kontaktiert ist.
Verfahren zur Erzeugung einer Vorrichtung nach einem oder mehreren der Ansprüche 1 bis 9, mit den Schritten: – Erzeugen mindestens einer Schicht (3) aus elektrisch isolierendem Material mit mindestens einer Aussparung (9), – Aufbringen mindestens einer Leiterstruktur (5) auf die Schicht (3) aus elektrisch isolierendem Material (3) und dabei erfolgendes Auffüllen der Aussparung (9) mit Leitermaterial der Leiterstruktur (5).
Verfahren nach Anspruch 10, gekennzeichnet durch – vor dem Aufbringen erfolgendes separates Erzeugen der mindestens einen Leiterstruktur (5) mit mindestens einer Erhebung (7) zur Aufnahme in der Aussparung (9).
Verfahren nach Anspruch 10 oder 11, gekennzeichnet durch – mittels physikalischer, chemischer und/oder elektrochemischer Metallisierung erfolgendes Aufbringen der Leiterstruktur.
Verfahren nach Anspruch 10, 11 oder 12, dadurch gekennzeichnet, dass – das Auffüllen der Aussparung (9) mit dem Leitermaterial der Leiterstruktur (5) vollständig oder mit einer Hohlform erfolgt.
Verfahren nach einem oder mehreren der Ansprüche 10 bis 13, mit dem Schritt: – Aufbringen der Schicht (3) aus elektrisch isolierendem Material auf die Oberfläche eines Substrats (1).
Verfahren nach Anspruch 14, mit den Schritten: – Erzeugen der Aussparung (9) als Durchgang für die Erhebung (7) zu mindestens einem Kontaktbereich auf dem Substrat (1) und/oder zu mindestens einem Kontaktbereich auf mindestens einem an der Oberfläche des Substrats (1) angeordneten Halbleiterchip, und – elektrisches Kontaktieren der Leiterstruktur (5) mittels der Erhebung (7) mit dem Kontaktbereich.
Verfahren nach Anspruch 14 oder 15, mit den Schritten: – Erzeugen mindestens eines Fensters in der elektrisch isolierenden Schicht (3) als Durchgang für die Leiterstruktur (5) zu mindestens einem Kontaktbereich auf dem Substrat (1) und/oder zu mindestens einem Kontaktbereich auf mindestens einem an der Oberfläche des Substrats (1) angeordneten Halbleiterchip, und – flächiges elektrisches Kontaktieren der Leiterstruktur (5) durch das Fenster hindurch mit dem Kontaktbereich.
Verfahren nach einem oder mehreren der vorangehenden Ansprüche 10 bis 16, dadurch gekennzeichnet, dass die Aussparung (9) und/oder das Fenster mittels Lasern, Plasmaätzen, chemischen Ätzen und/oder photographisch erzeugt wird/werden.