DE102005001924B4

DE102005001924B4 - Verfahren und Vorrichtung zur Übertragung versteckter Signale in einer Boundary Scan Testschnittstelle

Info

Publication number: DE102005001924B4
Application number: DE102005001924.2A
Authority: DE
Inventors: Bor-Sung Liang
Original assignee: Sunplus Technology Co Ltd
Current assignee: Sunplus Technology Co Ltd
Priority date: 2004-01-16
Filing date: 2005-01-14
Publication date: 2014-12-04
Anticipated expiration: 2025-01-15
Also published as: GB2410562A; GB0500238D0; GB2410562B; US20050172191A1; US7234091B2; TW200526005A; TWI235599B; DE102005001924A1

Abstract

Vorrichtung zur Übertragung versteckter Signale unter Verwendung einer Boundary Scan Testschnittstelle, wobei die Boundary Scan Testschnittstelle mit einem vorbestimmten Zustandsübergangsdiagramm arbeitet, um auf der Grundlage einer Eingabe Zustandsübergänge durchzuführen, worin mindestens eine Ungültiger-Zustandsübergang-Schleife in dem vorbestimmten Zustandsübergangsdiagramm vorgesehen ist und, die Vorrichtung umfasst: einen Zustandsdetektor (51), zur Überwachung der Eingabe, um erste Daten auszugeben, wenn ein erster vorbestimmter Eingabestrom entdeckt wird, und dann zweite Daten auszugeben, wenn ein zweiter vorbestimmter Eingabestrom entdeckt wird, worin der erste und der zweite vorbestimmte Eingabestrom unterschiedlichen Eingabeströmen der Ungültiger-Zustandsübergang-Schleife entsprechen.

Description

HINTERGRUND DER ERFINDUNG
1. Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf ein technisches Feld einer Boundary Scan Testschnittstelle, und genauer auf eine Vorrichtung und ein Verfahren zur Übertragung versteckter Signale unter Verwendung einer Boundary Scan Testschnittstelle.
2. Beschreibung der verwandten Technik
Da Chippakete und Mehrebenen-Leiterplatten (PCBs) immer komplizierter geworden sind, ist der konventionelle Test im Schaltkreis, der ein Nagelbett verwendet, nicht zufrieden stellend, da es schwierig ist, die Knoten auf einer PCB präzise zu kontaktieren. Wegen des Fortschritts der Oberflächenmontage-Technologie (Surface Mount Technology SMT) werden die meisten ICs darüber hinaus direkt auf die Oberfläche einer Leiterplatte montiert, was das Problem mit sich bringt, dass interne Signale der ICs nicht direkt getestet werden können. Um dem abzuhelfen, wurde die Boundary Scan Technologie entwickelt. Die Joint Test Action Group (JTAG) Boundary Scan, früher IEEE-Std-1149.1 und IEEE 1149.4 Digital Test Access Port Schnittstelle, definieren z. B. verfügbare Boundary Scan Testschnittstellen zum IC-Testen, das eine serielle Scan-Kette zum Testen der internen Module eines IC verwendet. 1 zeigt ein Blockdiagramm einer typischen JTAG Schnittstelle. In 1 benutzt die JTAG Schnittstelle fünf Signalpins (TDI, TDO, TMS, TCK und nTRST) in der Scan-Ketten-Datenoperation, d. h. TDI-Pin als serielle Dateneingabe, TDO-Pin als serielle Datenausgabe, TMS-Pin als Modusauswahleingabe, TCK-Pin als Takteingabe und nTRST-Pin als System-Reset. Wie in 1 dargestellt, beinhaltet die JTAG-Schnittstelle einen Testzugangsport (Test Access Port TAP) Controller 11, ein Testdatenregister 12, ein Befehlsregister 13 und einen Decoder 14.
Das Testdatenregister 12 beinhaltet ein Scan-Ketten-Register 121 als eine Scan-Kette, um serielle Daten zu speichern, die vom TDI-Pin erhalten wurden, ein ID-Code-Register 122, das spezielle auszugebende Zahlen speichert, ein Bypass-Register 123, um die seriellen Daten direkt vom TDI-Pin zum TDO-Pin zur Ausgabe weiterzuleiten.
Das Befehlsregister 13 speichert einen seriellen Befehl, der vom TDI-Pin erhalten wurde. Der Decoder 14 dekodiert den seriellen Befehl, um so die Operationen des TAP-Controllers 11 zu steuern.
Der TAP-Controller 11 führt auf der Grundlage der Eingabe am TMS-Pin einen Zustandsübergang durch und arbeitet mit den Daten des Registers 12 und der Ausgabe des Decoders 14. 2 ist ein Zustandsübergangsdiagramm des TAP-Controllers 11, wobei ein Zustandsübergang beim Abgreifen der TMS-Signaldaten bei den ansteigenden Flanken der TCK-Signalausgabe stattfindet. Wie in 2 dargestellt ist, ist der TAP-Controller 11 anfangs in einem Test-Logic Reset (Test-Logik Reset) Zustand. Als nächstes kann der Controller 11 in die Zustände Leerlaufprozess 21, Datenregisterprozess 22 und Befehlsregisterprozess 23 eintreten. Wenn TMS=1, bleibt der Test-Logic Reset Zustand unverändert, und wenn TMS=0, geht der Zustand in den Run-Test/Idle (Testlauf/Leerlauf) Zustand des Leerlaufesprozesses 21 über. Als nächstes bleibt der Run-Test/Idle Zustand unverändert, wenn TMS=0, und er geht in den Select-DR-Scan (DR-Scan-Auswahl) Zustand des Datenregisterprozesses 22 über, wenn TMS=1. Im Select-DR-Scan Zustand geht der Zustand in den Capture-DR (DR-Laden) Zustand über, wenn TMS=0, zur Verarbeitung des Registers 12, und andernfalls, wenn TMS=1, geht der Zustand in den Select-IR-Scan (IR-Scan-Auswahl) Zustand des Befehisregisterprozesses 23 über. Im Select-IR-Scan Zustand geht der Zustand, wenn TMS=0, in den Capture-IR (IR-Laden) Zustand über. zur Verarbeitung des Registers 13, und andernfalls, wenn TMS=1, geht der Zustand in den anfäglichen Test-Logic Reset Zustand über.
Die oben erwähnte JTAG kann Steuersignale übertragen oder auf Register durch TDI- und TDO-Pins zum Lesen oder Schreiben von Daten zugreifen. Das Lesen und Schreiben von Daten durch TDI- und TDO-Pins sind jedoch sequentiell und können leicht entdeckt werden. Solche geheimen Steuersignale können deshalb nicht geschützt werden. Derzeitige Prozessentwicklung muss jedoch Ausrüstung vor dem Stehlen durch andere schützen. Es ist daher wünschenswert, eine verbesserte Vorrichtung und ein Verfahren zur Verfügung zu stellen, um die oben genannten Probleme zu lindern oder zu vermeiden.
Bisher bekannt gewordene Verfahren zum Schutz versteckter Information in Schaltungen verwenden Sicherheitsschlüssel ( WO 03/081400 ) oder besondere Ablaufsteuerungen ( US 2003/0204801 ) und erfordern daher einen beträchtlichen Aufwand.
ZUSAMMENFASSUNG DER ERFINDUNG
Eine Aufgabe der Erfindung ist es, eine Vorrichtung und ein Verfahren zur Übertragung versteckter Signale unter Verwendung einer Boundary Scan Testschnittstelle zur Verfügung zu stellen, die Signale eingeben kann, ohne durch einen Standard-Eingabe-/Ausgabe-Pin zu gehen, wodurch eine sichere Übertragung für geheime Steuersignale in der Boundary Scan Testschnittstelle erreicht wird. Eine andere Aufgabe der Erfindung ist es, eine Vorrichtung und ein Verfahren zur Übertragung versteckter Signale unter Verwendung einer Boundary Scan Testschnittstelle zur Verfügung zu stellen, die geheime Steuersignale als kompatibel mit der Boundary Scan Testschnittstelle erhalten kann und die nicht vollständig auf Zustand und Datenpfad der Boundary Scan Testschnittstelle Auswirkungen hat.
Gemäß einer Eigenschaft der Erfindung wird eine Vorrichtung zur Übertragung versteckter Signale mit einer Boundary Scan Testschnittstelle zur Verfügung gestellt. Die Boundary Scan Testschnittstelle arbeitet mit einem vorbestimmten Zustandsübergangsdiagramm, um auf der Grundlage einer Eingabe Zustandsübergänge durchzuführen, wobei der durchgeführte Zustandsübergang mindestens eine Ungültiger-Zustandsübergang-Schleife beinhaltet. Die Vorrichtung beinhaltet: einen Zustandsdetektor zur Überwachung der Eingabe, um erste Daten auszugeben, wenn ein erster vorbestimmter Eingabestrom entdeckt wird, und dann zweite Daten auszugeben, wenn ein zweiter vorbestimmter Eingabestrom entdeckt wird, wobei der erste und der zweite vorbestimmte Eingabestrom verschieden sind und beide Eingabeströmen der Ungültiger-Zustandsübergang-Schleife entsprechen.
Gemäß einer weiteren Eigenschaft der Erfindung wird ein Verfahren zur Übertragung versteckter Signale mit einer Boundary Scan Testschnittstelle zur Verfügung gestellt. Die Boundary Scan Testschnittstelle arbeitet mit einem vorbestimmten Zustandsübergangsdiagramm, um auf der Grundlage einer Eingabe Zustandsübergänge durchzuführen, worin der durchgeführte Zustandsübergang mindestens eine Ungültiger-Zustandsübergang-Schleife beinhaltet, Das Verfahren beinhaltet die Schritte: (A) der Überwachung der Eingabe, um erste Daten auszugeben, wenn ein erster vorbestimmter Eingabestrom entdeckt wird, wobei der erste vorbestimmte Eingabestrom einem Eingabestrom der Ungültiger-Zustandsübergang-Schleife entspricht; und (B) der Überwachung der Eingabe, um zweite Daten auszugeben, wenn ein zweiter vorbestimmter Eingabestrom entdeckt wird, wobei der zweite vorbestimmte Eingabestrom vom ersten verschieden ist und auch einem Eingabestrom der Ungültiger-Zustandsübergang-Schleife entspricht.
Andere Aufgaben, Vorteile und neue Eigenschaften der Erfindung werden offensichtlicher werden von der folgenden detaillierten Beschreibung, wenn sie in Verbindung mit der beiliegenden Zeichnung genommen wird.
KURZE BESCHREIBUNG DER ZEICHUNG
1 ist ein Blockdiagramm einer typischen JTAG-Schnittstelle;
2 ist ein Zustandsübergangsdiagramm eines TAP-Controllers aus 1;
3 ist ein Blockdiagramm einer Vorrichtung zur Übertragung versteckter Signale mit einer Boundary Scan Testschnittstelle gemäß der Erfindung;
4 ist ein Flussdiagramm einer Ungültiger-Zustandsübergang-Schleife in einem Zustandsübergangsdiagramm eines TAP-Controllers gemäß der Erfindung;
5 ist ein Blockdiagramm eines Detektors für geheime Daten aus 3 gemäß der Erfindung; und
6 ist ein Flussdiagramm einer Operation eines Zustandsdetektors aus 3 gemäß der Erfindung.
DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
3 ist ein Blockdiagramm einer Vorrichtung zur Übertragung versteckter Signale in einer Boundary Scan Testschnittstelle gemäß der Erfindung. In 3 beinhaltet die Vorrichtung einen TAP-Controller 31, ein Testdatenregister 32, ein Befehlsregister 33, einen Decoder 34 und einen Detektor geheimer Daten 35. Die Boundary Scan Testschnittstelle kann JTAG, IEEE 1149.1, IEEE 1149.4 oder Ähnliches sein. In dieser Ausführungsform verwendet die Boundary Scan Testschnittstelle eine JTAG-Schnittstelle zur beispielhaften Beschreibung. Entsprechend werden der TAP-Controller 31, das Testdatenregister 32, das Befehlsregister 33 und der Decoder 34 mit JTAG-Standard betrieben, der Pins der seriellen Dateneingabe (TDI), der seriellen Datenausgabe (TDO), der Modusauswahleingabe (TMS), der Takteingabe (TCK) und des System-Resets (nTRST) verwendet, um Scan-Kettendaten zu handhaben. Der Detektor geheimer Daten 35 kann darüber hinaus geheime Signaleingabe basierend auf dem TMS-Signal haben.
Mit Bezug noch einmal auf 2 ist das Zustandsübergangsdiagramm, das durch den JTAG-Standard definiert wird, anfangs im Test-Logic Reset Zustand. Um die JTAG-Schnittstelle inaktiv zu machen, ist eine Eingabe des TMS-Pins bei logischen 1en (d. h., es wird ununterbrochen eine Sequenz von ‚1' eingegeben), um im Test-Logic Reset Zustand zu bleiben. Wenn man die JTAG-Schnittstelle aktivieren möchte, wird die Eingabe des TMS-Pins auf logisch ,0' verändert, für einen Zustandsübergang. Um jedoch zu vermeiden, dass eine ,0' versehentlich in einer ,1'-Sequenz auftritt und so die JTAG-Schnittstelle fälschlich aktiviert, kehrt der Zustandsübergang in den anfänglichen Test-Logic Reset Zustand über den Select-DR-Scan und Select-IR-Scan Zustand zurück, wenn die Eingabe am TMS-Pin bei ,1' bleibt, nachdem der Run-Test/Idle Zustand betreten wurde durch Eingabe von ,0' am TMS-Pin. Eine Ungültiger-Zustandsübergang-Schleife wird nämlich im Wesentlichen durchgeführt, ohne irgendeinen Zustand zu betreten, der eine tatsächliche Operation durchführt, wobei eine fehlerhafte Operation vermieden wird.
4 zeigt weiterhin die oben erwähnte Ungültiger-Zustandsübergang-Schleife. Ein TMS-Eingabestrom, der mit der Ungültiger-Zustandsübergang-Schleife konform geht, wird keine tatsächliche Operation in der JTAG-Schnittstelle verursachen. Die Erfindung definiert daher mindestens zwei TMS-Eingabeströme, die mit der Ungültiger-Zustandsübergang-Schleife konform gehen, um zwei unterschiedliche Eingabedaten A bzw. B darzustellen. In dieser Ausführungsform ist A binär ,0' und B ist binär ,1'. Wie in 4 dargestellt, ist es bevorzugt, einen TMS-Eingabestrom von ,0111 als die Eingabedaten B (= 1) zu definieren, und den nachfolgenden TMS-Eingabestrom von ,1' als die Eingabedaten A (= 0). Da der Run-Testdata/Idle Zustand nicht verändert wird, wenn ,0' eingegeben wird, ist es darüber hinaus anwendbar, einen TMS-Eingabestrom von ,00111' als die Eingabedaten A oder B zu definieren, wobei 0 mindestens eine ,0' darstellt.
5 zeigt ein Blockdiagramm des Detektors geheimer Daten 35 aus 3. In 5 beinhaltet der Detektor geheimer Daten 35 einen Zustandsdetektor 51 und ein Schieberegister 52. Die Operation des Zustandsdetektors 51 ist in 6 dargestellt. Wie in 6 dargestellt, wird nach TCK-Eingabe, TMS-Eingabe und durch den TAP-Controller 31 erzeugten JTAG-Zustand, wenn der TAP-Controller 31 als im Test-Logic Reset Zustand ermittelt wird, die Überwachung der TMS-Eingabe gestartet. Wenn ein TMS-Eingabestrom von ,0111' entdeckt wird, erzeugt die Datenausgabe 511 Daten B (= 1) zur Ausgabe (Schritt S601). Als nächstes erzeugt, wenn ein TMS-Eingabestrom von ,1' entdeckt wird, die Datenausgabe 511 Daten A (= 0) zur Ausgabe (Schritt S602). Datenkombination zur Ausgabe wird im Schieberegister 52 gespeichert, wenn die Datenausgabe 511 Daten ausgibt. Die erwünschte Datenkombination zur Eingabe kann daher durch die Datenausgabe 511 des Zustandsdetektors 51 erzeugt werden, durch Eingabe geeigneter Kombinationen von Strömen am TMS-Pin. Die Datenkombination wird im Schieberegister 52 zwischengespeichert, wodurch eine sichere versteckte Signalübertragung erreicht wird.
Angesichts des Vorangegangenen weiß man, dass die Erfindung die Ungültiger-Zustandsübergang-Schleife im Zustandsübergangsdiagramm der Boundary Scan Testschnittstelle anwendet, um versteckte Signale zu übertragen, ohne Signale durch die Standarddaten-Eingabe/Ausgabe-Pins einzugeben, wodurch eine geschützte Übertragung geheimer Steuersignale in der Boundary Scan Testschnittstelle erreicht wird, was vollständig kompatibel mit der Boundary Scan Testschnittstelle sein kann und Zustände und Datenpfade der Boundary Scan Testschnittstelle nicht vollständig beeinflusst.
Obwohl die vorliegende Erfindung mit Bezug auf ihre bevorzugte Ausführungsform erklärt wurde, muss verstanden werden, dass viele andere mögliche Veränderungen und Variationen gemacht werden können, ohne vom Geist und dem Schutzbereich der Erfindung, wie er nachfolgend beansprucht wird, abzuweichen.

Claims

Vorrichtung zur Übertragung versteckter Signale unter Verwendung einer Boundary Scan Testschnittstelle, wobei die Boundary Scan Testschnittstelle mit einem vorbestimmten Zustandsübergangsdiagramm arbeitet, um auf der Grundlage einer Eingabe Zustandsübergänge durchzuführen, worin mindestens eine Ungültiger-Zustandsübergang-Schleife in dem vorbestimmten Zustandsübergangsdiagramm vorgesehen ist und, die Vorrichtung umfasst: einen Zustandsdetektor (51), zur Überwachung der Eingabe, um erste Daten auszugeben, wenn ein erster vorbestimmter Eingabestrom entdeckt wird, und dann zweite Daten auszugeben, wenn ein zweiter vorbestimmter Eingabestrom entdeckt wird, worin der erste und der zweite vorbestimmte Eingabestrom unterschiedlichen Eingabeströmen der Ungültiger-Zustandsübergang-Schleife entsprechen.
Vorrichtung wie in Anspruch 1, weiter umfassend: ein Schieberegister (52) zur Speicherung einer Kombination der ersten Daten und der zweiten Daten, die durch den Zustandsdetektor (51) ausgegeben werden.
Vorrichtung wie in Anspruch 2, worin die Boundary Scan Testschnittstelle eine JTAG Schnittstelle ist und die Eingabe eine TMS Eingabe ist.
Vorrichtung wie in Anspruch 2, worin die Boundary Scan Testschnittstelle eine IEEE 1149.1 Schnittstelle ist und die Eingabe eine TMS Eingabe ist.
Vorrichtung wie in Anspruch 2, worin die Boundary Scan Testschnittstelle eine IEEE 1149.4 Digital Test Access Port Schnittstelle ist und die Eingabe eine TMS Eingabe ist.
Vorrichtung wie in Anspruch 3, worin das Zustandsübergangsdiagramm anfangs in einem Test-Logic Reset Zustand ist und unverändert bleibt, wenn die TMS Eingabe ,1' ist, in einen Run-Test/Idle Zustand übergeht, wenn die TMS Eingabe ,0' ist, im Run-Test/Idle Zustand bleibt, wenn die TMS Eingabe ,0' ist, und in den Test-Logic Reset Zustand übergeht, wenn die TMS Eingabe auf drei aufeinanderfolgende 1en stößt, um die mindestens eine Ungültiger-Zustandsübergang-Schleife zu bilden.
Vorrichtung wie in Anspruch 6, worin der erste vorbestimmte Eingabestrom ,0111' ist und der zweite vorbestimmte Eingabestrom ,1' ist.
Vorrichtung wie in Anspruch 7, worin die ersten Daten ,1' sind und die zweiten Daten ‚0' sind.
Vorrichtung wie in Anspruch 6, worin der erste vorbestimmte Eingabestrom ,00111' ist und der zweite vorbestimmte Eingabestrom ,1' ist, wobei 0 mindestens eine ,0' darstellt.
Vorrichtung wie in Anspruch 9, worin die ersten Daten ,1' sind und die zweiten Daten ,0' sind.
Verfahren zur Übertragung versteckter Signale unter Verwendung einer Boundary Scan Testschnittstelle, wobei die Boundary Scan Testschnittstelle mit einem vorbestimmten Zustandsübergangsdiagramm arbeitet, um auf der Grundlage einer Eingabe Zustandsübergänge durchzuführen, worin mindestens eine Ungültiger-Zustandsübergang-Schleife in dem vorbestimmten Zustandsübergangsdiagramm vorgesehen ist, und das Verfahren die Schritte umfasst: (A) der Überwachung der Eingabe, um erste Daten auszugeben, wenn ein erster vorbestimmter Eingabestrom entdeckt wird, worin der erste vorbestimmte Eingabestrom einem Eingabestrom der Ungültiger-Zustandsübergang-Schleife entspricht; und (B) der Überwachung der Eingabe, um zweite Daten auszugeben, wenn ein zweiter vorbestimmter Eingabestrom entdeckt wird, worin der zweite vorbestimmte Eingabestrom vom ersten verschieden ist und auch einem anderen Eingabestrom der Ungültiger-Zustandsübergang-Schleife entspricht.
Verfahren wie in Anspruch 11, weiterhin umfassend den Schritt: (C) des Speicherns der Kombination der ersten Daten und der zweiten Daten in einem Schieberegister (52).
Verfahren wie in Anspruch 12, worin die Boundary Scan Testschnittstelle eine JTAG Schnittstelle verwendet und die Eingabe eine TMS Eingabe ist.
Verfahren wie in Anspruch 12, worin die Boundary Scan Testschnittstelle eine IEEE 1149.1 Schnittstelle verwendet und die Eingabe eine TMS Eingabe ist.
Verfahren wie in Anspruch 12, worin die Boundary Scan Testschnittstelle eine IEEE 1149.4 Digital Test Access Port Schnittstelle verwendet und die Eingabe eine TMS Eingabe ist.
Verfahren wie in Anspruch 13, worin das Zustandsübergangsdiagramm anfangs in einem Test-Logic Reset Zustand ist und unverändert bleibt, wenn die TMS Eingabe ,1' ist, in einen Run-Test/Idle Zustand übergeht, wenn die TMS Eingabe ,0' ist, im Run-Test/Idle Zustand bleibt, wenn die TMS Eingabe ,0' ist, und in den Test-Logic Reset Zustand übergeht, wenn die TMS Eingabe auf drei aufeinanderfolgende 1en stößt, um die mindestens eine Ungültiger-Zustandsübergang-Schleife zu bilden.
Verfahren wie in Anspruch 16, worin in Schritt (A) der erste vorbestimmte Eingabestrom ,0111' ist, während die ersten Daten ,1' sind; in Schritt (B) der zweite vorbestimmte Eingabestrom in Schritt (B) ,1' ist, während die zweiten Daten ,0' sind.
Verfahren wie in Anspruch 16, worin in Schritt (A) der erste vorbestimmte Eingabestrom ,00111' ist, während die ersten Daten ,1' sind, wobei 0 mindestens eine ‚0' darstellt; in Schritt (B) der zweite vorbestimmte Eingabestrom ,1' ist, während die zweiten Daten ,0' sind.