DE102004051361A1 - Verfahren und System zum hermetischen Abdichten von Packungen für optische Bauelemente - Google Patents

Verfahren und System zum hermetischen Abdichten von Packungen für optische Bauelemente Download PDF

Info

Publication number
DE102004051361A1
DE102004051361A1 DE102004051361A DE102004051361A DE102004051361A1 DE 102004051361 A1 DE102004051361 A1 DE 102004051361A1 DE 102004051361 A DE102004051361 A DE 102004051361A DE 102004051361 A DE102004051361 A DE 102004051361A DE 102004051361 A1 DE102004051361 A1 DE 102004051361A1
Authority
DE
Germany
Prior art keywords
zones
zone
chips
recessed
road
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102004051361A
Other languages
English (en)
Inventor
Xiao Cupertino Yang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Miradia Inc
Original Assignee
Miradia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Miradia Inc filed Critical Miradia Inc
Publication of DE102004051361A1 publication Critical patent/DE102004051361A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y10T156/1092—All laminae planar and face to face
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y10T156/1092—All laminae planar and face to face
    • Y10T156/1093—All laminae planar and face to face with covering of discrete laminae with additional lamina

Abstract

Das Verfahren dient zum hermetischen Abdichten von Bauelementen und beinhaltet ein Vorsehen seines Substrats, welches mehrere einzelne Chips enthält. Jeder der Chips enthält mehrere Bauelemente, und jeder der Chips ist räumlich als ein erstes Array angeordnet. Das Verfahren sieht auch ein transparentes Element mit einer vorbestimmten Dicke vor, das mehrere ausgesparte Zonen, die räumlich als ein zweites Array angeordnet sind, und eine Abstandszone aufweist. Das Verfahren beinhaltet auch ein Ausrichten des transparenten Elements in einer Weise, um jede der mehreren ausgesparten Zonen mit einem jeweiligen der mehreren Chips zu koppeln. Das Verfahren schließt ferner ein hermetisches Abdichten jedes der Chips innerhalb einer der jeweiligen ausgesparten Zonen ein, indem zumindest ein Bondprozess genutzt wird, um jeden der Chips innerhalb einer der ausgesparten Zonen zu isolieren.

Description

  • Die vorliegende Erfindung bezieht sich allgemein auf die Herstellung von Objekten. Konkreter liefert die Erfindung ein Verfahren und eine Struktur, um eine transparente Abdeckung hermetisch an ein Halbleitersubstrat zu bonden. Die Erfindung wurde nur beispielhaft für eine transparente Glasabdeckung verwendet, die hermetisch an einen Halbleiterwafer gebondet wurde, der ein mikromechanisches elektrisches System enthielt. Das Verfahren und die Struktur können ebenso für eine Anzeigetechnologie wie zum Beispiel Arrays ladungsgekoppelter Anzeigekameras und Infrarotarrays verwendet werden.
  • Das Packen integrierter Siliciumschaltungen hat einen hohen Reifegrad erreicht. 1 veranschaulicht ein vereinfachtes Diagramm einer herkömmlichen Packung integrierter Siliciumschaltungen. Das Plättchen (engl. die) 110 der integrierten Siliciumschaltung ist auf einer Montagebasis 115 montiert, die ein Kugelgitterarray 120 aufweist. Am Siliciumplättchen 110 sind Drahtbondverbindungen 125 angebracht, um eine elektrische Verbindung mit der Montagebasis 115 zu schaffen. Das Siliciumplättchen 110 und die Drahtbondverbindungen 125 sind typischerweise unter Verwendung eines Kapselungsmaterials 130 aus Kunststoff gekapselt. Die resultierende Packung ist robust und kostengünstig.
  • Die in 1 veranschaulichte Packung weist mehrere Nachteile in Anwendungen auf, die oft mehr als einen elektrischen Betrieb der integrierten Siliciumschaltung erfordern. Ein Beispiel solch einer Anwendung ist eine optische Reflexion weg von einem Array aus Mikrospiegeln oder einer anderen MEMS-Struktur. Diese Anwendungen erfordern z.B. typischerweise, die Oberseite der integrierten Siliciumschaltung mit optischer Energie beleuchten und anschließend die optische Energie mit hoher Effizienz von der Oberseite der integrierten Siliciumschaltung weg reflektieren zu können. Die optischen Eigenschaften der Kunststoffkapselung einschließlich des Mangels an Transparenz, einer Ungleichmäßigkeit des Brechungsindex und einer Oberflächenrauhigkeit machen diese Packungen für diese Anwendung ungeeignet. Außerdem erfordern viele MEMS oftmals oberhalb der Oberfläche der integrierten Siliciumschaltung einen offenen Raum, um zu ermöglichen, dass mikroelektromechanische Strukturen sich in der Richtung parallel zur Ebene der MEMS sowie in der Richtung senkrecht zur Ebene der MEMS bewegen. Der physische Kontakt, den die Kunststoffkapselung mit der Oberfläche der integrierten Schaltung schafft, macht diese Packung daher für viele MEMS-Anwendungen ungeeignet.
    •
  • Diese vorliegende Erfindung bezieht sich allgemein auf die Herstellung von Objekten. Konkreter liefert die Erfindung ein Verfahren und eine Struktur zum hermetischen Bonden einer transparenten Abdeckung an ein Halbleitersubstrat. Die Erfindung wurde nur beispielhaft für eine transparente Glasabdeckung verwendet, die hermetisch an einen ein mikromechanisches elektrisches System aufweisenden Halbleiterwafer gebondet war. Das Verfahren und die Struktur können für eine Anzeigetechnologie ebenso wie beispielsweise Arrays ladungsgekoppelter Anzeigekameras und Infrarotarrays verwendet werden.
  • In einer spezifischen Ausführungsform gemäß der vorliegenden Erfindung wird ein Verfahren zum hermetischen Abdichten von Bauelementen geschaffen. Das Verfahren beinhaltet ein Vorsehen eines Substrats, das mehrere einzelne Chips enthält, wobei jeder der Chips mehrere Bauelemente aufweist. In dieser spezifischen Ausführungsform gemäß der vorliegenden Erfindung sind die Chips räumlich als ein erstes Array angeordnet. Die Array-Konfiguration in dieser Ausführungsform umfasst mehrere, in Streifen angeordnete erste Straßenzonen und mehrere, in Streifen angeordnete zweite Straßenzonen. Die zweiten Straßenzonen schneiden die ersten Straßenzonen, um die Array-Konfiguration zu schaffen. Das Verfahren beinhaltet auch ein Vorsehen eines transparenten Elements mit einer vorbestimmten Dicke. Das transparente Element in dieser Ausführungsform weist mehrere ausgesparte Zonen innerhalb der vorbestimmten Dicke auf, die räumlich als zweites Array angeordnet sind. Jede der ausgesparten Zonen ist vorzugsweise von einer Abstandszone begrenzt. In dieser spezifischen Ausführungsform hat die Abstandszone eine Dicke, die durch einen Teil der vorbestimmten Dicke definiert ist. Das Verfahren beinhaltet auch ein Ausrichten bzw. Justieren des transparenten Elements in einer Weise, um jede der mehreren ausgesparten Zonen mit einem jeweiligen der mehreren Chips zu koppeln. Das transparente Element ist so ausgerichtet, dass die Abstandszone mit jeder der mehreren ersten Zonen gekoppelt und mit jeder der mehreren zweiten Zonen gekoppelt ist, um jeden der Chips innerhalb einer der jeweiligen ausgesparten Zonen zu umschließen. Das Verfahren beinhaltet auch ein hermetisches Abdichten jedes der Chips innerhalb einer der jeweiligen ausgesparten Zonen, indem die Abstandszone des transparenten Elements mit den mehreren ersten Straßenzonen und zweiten Straßenzonen kontaktiert wird. Die hermetische Abdichtung nutzt vorzugsweise einen Kontaktier- bzw. Bondprozess, um jeden der Chips innerhalb einer der ausgesparten Zonen zu isolieren.
  • In einer alternativen spezifischen Ausführungsform liefert die Erfindung ein System zum hermetischen Abdichten von Bauelementen. Das System umfasst ein Substrat, das so konfiguriert ist, dass es mehrere einzelne Chips einschließt. Jeder der Chips enthält mehrere Bauelemente. Außerdem ist jeder der Chips räumlich als erstes Array angeordnet. Die Array-Konfiguration weist mehrere, in Streifen angeordnete erste Straßenzonen und mehrere, in Streifen angeordnete zweite Straßenzonen auf. Die zweiten Straßenzonen schneiden die ersten Straßenzonen, so dass die Array-Konfiguration gebildet wird. Das System weist ferner ein transparentes Element mit einer vorbestimmten Dicke auf. Das transparente Element ist so konfiguriert, dass es mehrere ausgesparte Zonen innerhalb der vorbestimmten Dicke enthält. Die mehreren ausgesparten Zonen sind räumlich als ein zweites Array angeordnet. Überdies ist jede der ausgesparten Zonen von einer Abstandszone mit einer Dicke begrenzt, die durch einen Teil der vorbestimmten Dicke definiert ist. Das Substrat und das transparente Element sind in einer Weise ausgerichtet, um jede der mehreren ausgesparten Zonen mit einem jeweiligen der mehreren Chips zu koppeln. Demgemäß ist die Abstandszone mit jeder der mehreren ersten Straßenzonen und mit jeder der mehreren zweiten Straßenzonen gekoppelt, um jeden der Chips innerhalb einer der jeweiligen ausgesparten Zonen zu umschließen. Jeder der Chips innerhalb einer der jeweiligen ausgesparten Zonen wird hermetisch abgedichtet, indem die Abstandszone des transparenten Elements unter Verwendung zumindest eines Kontaktier- bzw. Bondprozesses mit den mehreren ersten Straßenzonen und zweiten Straßenzonen kontaktiert wird, um jeden der Chips innerhalb einer der ausgesparten Zonen zu isolieren.
    •
  • Die Erfindung wird im Folgenden anhand der Zeichnung beispielhaft beschrieben; in dieser zeigt:
  • 1 ein vereinfachtes Diagramm einer herkömmlichen Packung einer integrierten Siliciumschaltung;
  • 2 ein vereinfachtes Diagramm einer herkömmlichen, hermetisch abgedichteten transparenten Packung einer integrierten Schaltung;
  • 3A–3D vereinfachte Diagramme einer hermetisch abgedichteten Packung auf Waferebene gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 4A und 4B vereinfachte Diagramme eines transparenten Elements gemäß einer Ausführungsform der vorliegenden Erfindung, das aus zwei transparenten Komponenten geschaffen ist;
  • 5A eine vereinfachte Draufsicht eines transparenten Elements und Substrats gemäß einer Ausführungsform der vorliegenden Erfindung zur Zeit eines hermetischen Abdichtens;
  • 5B ein vereinfachtes Diagramm von vier transparenten Elementen und eines Substrats gemäß einer alternativen Ausführungsform der vorliegenden Erfindung zur Zeit eines hermetischen Abdichtens;
  • 6 ein vereinfachtes Diagramm eines einzelnen Mikrospiegel-Chips nach einem hermetischen Abdichten gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 7 ein vereinfachtes Diagramm der Packung auf Plättchenebene einschließlich eines hermetisch abgedichteten Plättchens gemäß einer Ausführungsform der vorliegenden Erfindung; und
  • 8 ein vereinfachtes Diagramm, das den Betrieb eines reflektierenden Systems gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht.
  • Gemäß der vorliegenden Erfindung werden Techniken zum Herstellen von Objekten geschaffen. Insbesondere liefert die Erfindung ein Verfahren und System zum hermetischen Abdichten von Packungen für Objekte. Die Erfindung wurde nur beispielhaft zum hermetischen Abdichten einer Packung optischer Mikrospiegel angewendet. Das Verfahren und System können für eine Sensortechnologie sowie andere MEMS-Bauelemente verwendet werden, wo eine hermetische Packung erforderlich ist.
  • 2 veranschaulicht ein vereinfachtes Diagramm einer herkömmlichen, hermetisch abgedichteten transparenten Packung einer integrierten Schaltung, die für eine optische Beleuchtung eines Mikrospiegel-Arrays nützlich ist. In 2 ist ein MEMS-Plättchen 210 aus Silicium, das ein Mikrospiegel-Array 215 aufweist, auf einer Montagebasis 220 montiert. Das Plättchen wird an der Montagebasis unter Verwendung von Prozeduren zur Befestigung von Plättchen angebracht, die mit dem Fachmann bekannten Anforderungen an eine hermetisch abgedichtete Packung kompatibel sind. Drahtbondverbindungen 225 sind am Siliciumplättchen und der Montagebasis wie bei der in 1 veranschaulichten Packung angebracht.
  • Um einen offenen Raum über dem Mikrospiegel-Array 215 zu schaffen, ist typischerweise ein fester Abstandhalter 230 nahe dem Außenrand der Montagebasis angeordnet. Dieser Abstandhalter ist typischerweise als ein viereckiger Ring geformt und aus Covar oder anderen geeigneten Materia lien gefertigt. Der Abstandhalter ist oft an Kontaktpunkten 235 auf die Montagebasis gelötet. Eine Glasabdeckungsplatte 240 ist typischerweise an Kontaktpunkten 245 auf die Oberseite des Abstandhalters gelötet, um die Packung abzudichten.
  • Die Kosten der in 2 veranschaulichten Packung sind typischerweise hoch, in einigen Fällen ca. 70 $. Außerdem ist es gewöhnlich notwendig, die Packung in einer Reinraumumgebung zusammenzusetzen, um eine mögliche Beschädigung und Kontamination beim Handling zu verhindern. Folglich besteht ein Bedarf an einem verbesserten Verfahren und System zum hermetischen Abdichten von Packungen für Objekte.
  • 3A–3D sind vereinfachte Diagramme einer hermetisch abgedichteten Packung auf Waferebene gemäß einer Ausführungsform der vorliegenden Erfindung. Diese Diagramme veranschaulichen Beispiele gemäß der spezifischen Ausführungsformen. Der Fachmann erkennt verschiedene Modifikationen, Alternativen und Variationen. Die Ausbildung der Packung geschieht vorzugsweise vor einer Trennung der aktiven Bauelemente in die Plättchenform. Eine Trennung erfolgt hier oft unter anderen unter Verwendung eines Säge- und/oder Ritz- und Bruchprozesses. Zusätzliche Einzelheiten des vorliegenden Verfahrens werden in der vorliegenden Beschreibung und insbesondere im Folgenden geliefert.
  • In der in 3A veranschaulichten Ausführungsform wird ein Substrat 310 gemäß Verfahren bearbeitet, um ein Array aus einzelnen Chips 315 auf einem Substrat zu schaffen. In einer Ausführungsform gemäß der vorliegenden Erfindung ist das Substrat 310 ein CMOS-Halbleiterwafer, zum Beispiel Si, und die Chips 315 sind MEMS. Ein Beispiel eines Verfahrens zum Ausbilden dieser MEMS ist in der in Gemeinschaftsbesitz befindlichen US-Patentanmeldung mit Seriennummer 60/390,389 beschrie ben, die hiermit durch Verweis mit einbezogen ist. In der in 3A veranschaulichten Ausführungsform enthalten die Chips mehrere Bauelemente. Außerdem wird der CMOS-Wafer bearbeitet, um integrierte Schaltungen 312, Metallbahnen für elektrische Leitungen 314 und andere CMOS-Strukturen zu schaffen. In einer Ausführungsform gemäß der vorliegenden Erfindung sind die Bauelemente Mikrospiegel, die in einem mehrdimensionalen Array, zum Beispiel einem zweidimensionalen Array angeordnet sind. In alternativen Ausführungsformen umfassen die mehreren Bauelemente mehrere ladungsgekoppelte Schaltungen (CCD), mehrere Ablenkbauelemente, mehrere Abfühlbauelemente, ein integriertes Schaltungselement, eine beliebige Kombination dieser und dergleichen.
  • In der in 3B veranschaulichten Ausführungsform ist ein transparentes Element 320 vorgesehen, das in der Unterseite des transparenten Elements mehrere ausgesparte Zonen 325 aufweist. Das transparente Element hat eine vorbestimmte Dicke 330. In einer Ausführungsform gemäß der vorliegenden Erfindung beträgt die Dicke des transparenten Elements 1,2 mm. Alternativ dazu liegt in anderen Ausführungsformen die Dicke zwischen etwa 0,5 mm und etwa 3 mm. Natürlich hängt die Dicke von den besonderen Anwendungen ab.
  • Die ausgesparte Zone ist vorzugsweise ein innerhalb eines Elements definiertes Volumen. Das Volumen hat eine Tiefe 322, die durch die Distanz vom Boden des transparenten Elements 324 zur Oberseite der ausgeparten Zone 339 definiert ist. Die Außenränder der ausgesparten Zone sind durch die vertikalen Ränder der Abstandhalter 335 definiert. In einer Ausführungsform gemäß der vorliegenden Erfindung ist das Volumen der ausgesparten Zonen über das transparente Element einheitlich.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung umfassen einzelne Abstandhalter 335 einen ringförmigen rechtwinkligen Ring mit einer Höhe 322, der in einer Ebene parallel zur x-y-Ebene orientiert ist. Die Unterseite des Abstandhalters ist in einer Ausführungsform gemäß der vorliegenden Erfindung präpariert, um dem Substrat zu entsprechen und eine Bondverbindung zu schaffen, die ausreicht, um eine hermetisch abgedichtete Packung zu schaffen, wie im Folgenden ausführlich diskutiert wird.
  • In Ausführungsformen gemäß der vorliegenden Erfindung ist die Tiefe der ausgesparten Zone eine vorbestimmte Tiefe. In der in 3B veranschaulichten Ausführungsform beträgt die Tiefe 332 der ausgesparten Zonen 0,5 mm. Alternativ dazu liegt in anderen Ausführungsformen die Tiefe zwischen etwa 0,1 mm und etwa 1 mm. Natürlich hängt die Tiefe der ausgesparten Zone von den besonderen Anwendungen ab. Außerdem wird in Ausführungsformen gemäß der vorliegenden Erfindung die Fläche der individuellen ausgesparten Zonen eine vorbestimmte Größe haben. In der in 3B veranschaulichten Ausführungsform beträgt die Fläche der einzelnen ausgesparten Zonen etwa 14 mm × 18 mm. Je nach den spezifischen Anwendungen kann die Größe dieser Fläche schwanken.
  • Die im transparenten Element ausgebildeten ausgesparten Zonen sind räumlich so angeordnet, dass sie in der x-y-Ebene ein mehrdimensionales Array bilden. In einigen Ausführungsformen gemäß der vorliegenden Erfindung sind die ausgesparten Zonen so angeordnet, dass sie in der x-y-Ebene ein zweidimensionales Array bilden. In der in 3A–3D veranschaulichten Ausführungsform sind die Tiefe und die x-y-Abmessungen der ausgesparten Zonen 325 größer als die Höhe und die x-y-Abmessungen der Chips 315. Dementsprechend passen die Chips in die ausgesparten Zonen, und die Ränder der ausgesparten Zonen sind in allen drei Richtungen von den Außenrändern der Chips getrennt. Außerdem übertrifft in der in 3A und 3B veranschaulichten Ausführungsform der Abstand von Mitte zu Mitte der ausgesparten Zonen in sowohl der x- als auch y-Richtung jeweils die Größe der ausgesparten Zonen in sowohl der x- als auch y-Richtung, was Platz für die Abstandszonen 335 zwischen benachbarten Chips schafft. Die seitliche Abmessung der Abstandszonen hat eine vorbestimmte Größe. In einer Ausführungsform gemäß der vorliegenden Erfindung liegt die laterale Abmessung der Abstandszone zwischen 0,5 mm und 1,0 mm.
  • In einer Ausführungsform gemäß der vorliegenden Erfindung ist das transparente Element aus einem als Glassubstrat mit Anzeigegüte unter dem Namen Corning® Eagle2000TM verkauften Produkt geschaffen, das von Corning Incorporated aus Corning, New York, hergestellt wird. Das Glassubstrat ist gekennzeichnet durch eine hohe optische Güte einschließlich, nicht aber darauf beschränkt, eines Transmissionsgrads für optische Leistung im sichtbaren Bereich von mehr als 90 %. Der Transmissionsgrad für Licht durch das Element kann durch die Aufbringung von Antireflexionsbeschichtungen (AR) auf die optischen Oberflächen des Substrats erhöht werden, wie im Folgenden offenbart wird. Außerdem wird Glas mit Anzeigegüte Corning® Eagle2000TM in einigen Ausführungsformen gemäß der vorliegenden Erfindung benutzt, weil der thermische Expansionskoeffizient des Glassubstrats nahe dem thermischen Expansionskoeffizienten von Si liegt.
  • Für ein Material ist per definitionem die thermische Spannung bei einer Temperatur T die Änderung der Länge eines Elements aufgrund einer Temperaturänderung (T – Tref), geteilt durch die ursprüngliche Länge 1 dieses Elements. Bezeichnet man die thermische Dehnung bei einer Temperatur T als eT(T), gilt
    Figure 00110001
  • Ebenfalls per definitionem ist der thermische Expansionskoeffizient für ein Material, bezeichnet als α(T),
    Figure 00110002
  • In Ausführungsformen gemäß der vorliegenden Erfindung, worin eine Temperaturänderung als eine Funktion der Zeit erwartet wird, ist es nützlich, den thermischen Expansionskoeffizienten (CTE) der transparenten Abdeckung an den CTE des Substrats anzupassen. Die Anpassung dieser CTEs beschränkt den Umfang einer Verwindung und Spannung, die aufgrund einer Temperaturänderung in das Substrat eingebracht wird.
  • In der in 3A–3D veranschaulichten Ausführungsform ist das transparente Element so entworfen und gefertigt, um eine optische Absorption zu erzielen und dadurch die Transmission optischer Energie bei dem interessierenden Wellenlängenbereich zu erhöhen. In einer Ausführungsform gemäß der vorliegenden Erfindung ist der interessierende Wellenlängenbereich das sichtbare Spektrum zwischen 400 und 700 nm. Außerdem werden in dieser Ausführungsform die Oberseite des Elements 337 und die Oberseite der ausgesparten Zonen 339 poliert oder endbearbeitet, um Oberflächen mit optischer Güte zu schaffen. Außerdem können auf die Oberseite des transparenten Elements und die Oberseite der ausgesparten Zonen AR-Beschichtungen aufgebracht werden. Die auf die Oberseite des transparenten Elements aufgebrachten Ar-Beschichtungen reduzieren die Lichtmenge, die von der Oberseite des transparenten Elements weg reflek tiert wird, wenn sie auf die Packung auftrifft, und erhöhen dadurch die Lichtmenge, die das Mikrospiegel-Array 315 erreicht. Auf die Oberseite der ausgesparten Zonen aufgebrachte AR-Beschichtungen reduzieren außerdem die Lichtmenge, die vom transparenten Element weg reflektiert wird, während sie die Packung verlässt. Der gesamte Systemdurchsatz wird durch die Verwendung dieser AR-Beschichtungen erhöht. Viertelwellenbeschichtungen (λ/4) aus MgF2 oder anderen geeigneten dielektrischen Materialien können verwendet werden, um Breitband-AR-Beschichtungen zu bilden. Zum Beispiel ergibt eine λ/4-Beschichtung aus MgF2, die bei 550 nm (mit einem Brechungsindex von 1,38 bei 550 nm) zentriert und auf einem Glassubstrat mit Anzeigegüte Corning® Eagle2000TM abgeschieden ist, einen Leistungsreflexionsgrad von weniger als 2 % pro Oberfläche über das sichtbare Spektrum (400–700 nm).
  • Das transparente Element kann in einer Vielzahl von Verfahren bearbeitet werden, um die ausgesparten Zonen zu schaffen. Zum Beispiel können in einer Ausführungsform gemäß der vorliegenden Erfindung die ausgesparten Zonen unter Verwendung eines chemischen Trocken- oder Nassätzens, einer mechanischen Bearbeitung mit einem Laser, einer akustischen mechanischen Bearbeitung, einer Bearbeitung mit Wasserstrahl oder dergleichen in das transparente Element geätzt werden.
  • In einer alternativen Ausführungsform gemäß der vorliegenden Erfindung wird das transparente Element geschaffen, indem eine erste planare Komponente mechanisch bearbeitet und anschließend eine separate transparente Komponente an die erste Komponente gebondet wird, wie in 4 veranschaulicht ist. Die erste planare Komponente 410 ist ein planares Substrat, das mechanisch oder auf andere Weise bearbeitet wird, um Öffnungen an Stellen zu bilden, an denen ausgesparte Zonen 415 ange ordnet werden sollen. Zusätzliche Öffnungen werden an Positionen 417 ausgebildet, um Durchgangslöcher zu schaffen, die zur Anbringung von Drahtbondverbindungen an der Chipverbindungszone genutzt werden, wie unten beschrieben wird. Mechanisch nicht bearbeitete Flächen der ersten planaren Komponente werden die Abstandszonen 420 bilden. Eine zweite planare transparente Komponente 430 wird an die Oberseite der ersten planaren Komponente gebondet, um das vollständige transparente Element zu bilden. In einer spezifischen Ausführungsform gemäß der vorliegenden Erfindung sind die erste planare Komponente und die zweite planare transparente Komponente beide transparent. Eine Seitenansicht des vervollständigten transparenten Elements, gelegt entlang einer Ebene A-A von 4A, ist in 4B veranschaulicht. Wie in 4B veranschaulicht ist, sind die Abstandszonen 420 und die obere transparente Komponente 430 veranschaulicht.
  • Einer der Vorteile, der durch diesen alternativen Fertigungsprozess geliefert wird, besteht darin, dass die optischen Eigenschaften der beiden Komponenten nicht immer ähnlich sind. Tatsächlich beeinflussen für einige Anwendungen die optischen Eigenschaften der in 4A und 4B veranschaulichten ersten Komponente nicht die Systemleistung. Je nach dem optischen Weg durch die Packung kann zum Beispiel Licht nie auf die erste Komponente auftreffen. In anderen Ausführungsformen gemäß der vorliegenden Erfindung ist es wünschenswert, etwaiges Licht, das auf die untere Komponente trifft, zu absorbieren.
  • In einer Ausführungsform gemäß der vorliegenden Erfindung sind die optischen Eigenschaften des transparenten Elements vorbestimmt. In einer spezifischen Ausführungsform sind der Transmissionsgrad und der Absorptionskoeffizient des transparenten Elements als Funktion der Position in der x-y-Ebene einheitlich.
  • In einer Ausführungsform gemäß der vorliegenden Erfindung wird die Bondverbindung der beiden transparenten Komponenten durch Glass-Frit-Bonding bei niedriger Temperatur oder andere Verfahren, die dem Fachmann bekannt sind, bewerkstelligt. Außerdem werden auf die Oberseite und Unterseite der zweiten transparenten Komponente vor einem Bonden AR-Beschichtungen aufgebracht, um einen optischen Durchsatz zu erhöhen. Wie oben diskutiert wurde, wird in dieser Ausführungsform gemäß der vorliegenden Erfindung die optische Güte des zweiten transparenten Elements die optische Güte von Licht steuern, das durch die Oberseite der ausgesparten Zonen gelangt, was die Verwendung von Polier- und Beschichtungsverfahren ermöglicht, die für Ausführungsformen nicht anwendbar sind, in denen das transparente Element aus einem einzigen Substrat gebildet wird.
  • In einer Ausführungsform gemäß der vorlegenden Erfindung werden hermetisch abgedichtete Packungen auf Plättchenebene geschaffen, indem das transparente Element mit dem Substrat gekoppelt wird. 3C ist ein vereinfachtes Diagramm des transparenten Elements und des Substrats zur Zeit eines hermetischen Abdichtens. Das transparente Element ist in einer Weise ausgerichtet, so daß die Abstandszonen 340 und 342 über den Straßenzonen 344 und 346 positioniert sind. Die einzelnen Chips 350 befinden sich unter einer zugeordneten ausgesparten Zone 352, stehen in Verbindung mit ihr und sind durch die transparente Abdeckung 354 an Kontaktpunkten 356 hermetisch abgedichtet, die sich an der Basis der Abstandszonen 342 befinden. Die Durchgangslöcher 354 schaffen einen Zugang zu Bondkontaktstellen 358, die auf dem CMOS-Wafer liegen.
  • Eine hermetische Abdichtung des transparenten Elements am Substrat wird gemäß mehreren Verfahren durchgeführt, die dem Fachmann gut bekannt sind. Beispielsweise wird in einer Ausführungsform gemäß der vorliegenden Erfindung eine hermetische Abdichtung durch ein plasmaaktiviertes kovalentes Wafer-Bonden (PACWB) durchgeführt. PACWB wird bei Raumtemperatur durchgeführt, nachdem das Substrat und das transparente Element zum Beispiel in SCl (NH3:N2O2:H2O, 1:4:20) bei 60°C gereinigt, in entionisiertem (DI) Wasser gespült, 20 Sekunden in 2 % HF getaucht, in DI-Wasser gespült und mit N2 oder Luft getrocknet wurden. Das Substrat und das transparente Element werden dann in einer Einrichtung zum reaktiven Ionenätzen bei einem Kammerdruck von 35 mTorr beispielsweise einem Sauerstoffplasma ausgesetzt. In einer alternativen Ausführungsform gemäß der vorliegenden Erfindung werden das Substrat und das transparente Element einem Argonplasma ausgesetzt. Nach einer Plasmabehandlung ist die Oberfläche des Siliciumoxids hydrophil, was ein Bonden fördert. Das Substrat und das transparente Element werden bei Raumtemperatur in einer vorher ausgewählten Umgebungsatmosphäre in Kontakt gebracht. In alternativen Ausführungsformen gemäß der vorliegenden Erfindung werden andere Bondtechniken, zum Beispiel ein eutektisches Bonden bei niedriger Temperatur oder anodisches Bonden genutzt.
  • In einer Ausführungsform gemäß der vorliegenden Erfindung wird der in 3C veranschaulichten Prozess zum hermetischen Abdichten in einer Umgebung mit inerten Gasen durchgeführt. Beispiele von Inertgasen sind u.a. N2 und Ar. Die Vorteile, die durch ein hermetisches Abdichten in einer inerten Umgebung geliefert werden, schließen eine Abschwächung von Oszillationen, die in den Bauelementen vorliegen, und die Verhinderung eines elektrischen Überschlags ein, sind aber nicht darauf beschränkt. Falls beispielsweise die Bauelemente in einem Array angeordnete Mikrospiegel sind, werden Oszillationen, die während des Betriebs und einer Bewegung der Mikrospiegel auftreten, durch das Vorhandensein des Inertgases abgeschwächt und gedämpft. Außerdem wird durch das Vor handensein des Inertgases die Möglichkeit einer elektrischen Überschlags zwischen den Elementen des Mikrospiegel-Arrays und/oder der Ansteuerelektronik reduziert.
  • 5A ist eine Draufsicht des in 3C veranschaulichten Bauelements zur Zeit eines hermetischen Abdichtens. Die in der y-Richtung verlaufenden Abstandszonen 510 liegen oberhalb der parallelen Straßenzonen 512, und die Abstandszonen 515, die in der x-Richtung verlaufen, liegen oberhalb der parallelen Straßenzonen 517. Bondkontaktstellen 520 befinden sich an der rechten und linken Seite der aktiven Bauelemente 522. Wie in 3C veranschaulicht ist, schaffen Durchgangslöcher 348 im transparenten Element einen Zugang zu den Bondkontaktstellen.
  • In einer Ausführungsform gemäß der vorliegenden Erfindung wird der Prozess eines hermetischen Abdichtens mittels Bonden eines einzelnen transparenten Elements an ein einzelnes Substrat durchgeführt. In dieser Ausführungsform ist die Größe des einzelnen transparenten Elements so gewählt, dass sie der Größe des Substrats entspricht. Zum Beispiel wird ein transparentes Element mit einer Breite und einer Länge von ungefähr 30 cm an ein Substrat mit einem Durchmesser von 30 cm gebondet. Alternativ dazu kann das transparente Element rechtwinklig und größer als das Substrat sein. In einer alternativen Ausführungsform gemäß der vorliegenden Erfindung ist die Größe des transparenten Substrats nur ein Bruchteil der Substratgröße. In dieser alternativen Ausführungsform werden vor einem hermetischen Abdichten mehrere transparente Elemente so angeordnet, dass sie mit angepassten Flächen auf der Substratoberfläche ausgerichtet sind bzw. fluchten. Die mehreren transparenten Elemente werden anschließend an das Substrat gebondet. Zum Beispiel veranschaulicht 5B ein vereinfachtes Diagramm mit vier transparenten Elementen 552, 554, 556 und 558, die in einem zweidimensionalen Array oberhalb eines Arrays von Chips 560 angeordnet sind, die sich auf dem Substrat befinden. In der in 5B veranschaulichten alternativen Ausführungsform werden die transparenten Elemente so hergestellt, dass benachbarte transparente Elemente bei Ebenen 570 und 572 aneinanderstoßen. Dies ist jedoch nicht notwendig. Zusätzliche alternative Ausführungsformen gemäß der vorliegenden Erfindung können die transparenten Elemente verschieden ausrichten bzw. zu justieren.
  • 3D veranschaulicht gemäß einer Ausführungsform der vorliegenden Erfindung die Trennung einzelner Plättchen, nachdem ein hermetisches Abdichten abgeschlossen ist. In der in 3D veranschaulichten Ausführungsform sind die einzelnen Plättchen 360 entlang in der y-Richtung verlaufenden Linien getrennt, die zwischen benachbarten Bondkontaktstellen liegen. In der x-Richtung sind die Plättchen getrennt, um die Trennungsebene mit den Durchgangslöchern 362 auszurichten, die sich im transparenten Element außerhalb der ausgesparten Zone 364 befinden. Zum Vergleich sind in 5A die Linien in der y-Richtung und der x-Richtung als Linien 530 bzw. 535 gezeigt.
  • In einer spezifischen Ausführungsform gemäß der vorliegenden Erfindung werden die einzelnen Plättchen getrennt, indem das Substrat unter Verwendung einer Diamantsäge in Plättchen geschnitten wird. In einer alternativen Ausführungsform werden die Plättchen getrennt, indem das Substrat unter Verwendung eines Diamantritzers geritzt wird. In einer Ausführungsform gemäß der Erfindung, in der das Substrat ein Siliciumwafer ist, wird die Plättchentrennung durchgeführt, indem das Siliciumsubstrat mit einer rotierenden kreisförmigen abrasiven Sägeklinge gesägt wird.
  • 6 ist eine Draufsicht eines einzelnen Plättchens gemäß einer Ausführungsform der vorliegenden Erfindung. Die lateralen Abmessungen des Chips und der ausgesparten Zone sind vorbestimmte Größen. In der in 6 veranschaulichten Ausführungsform beträgt die laterale Abmessung des Chips 610 etwa 17 mm × 13 mm. Der Abstand von Mitte zu Mitte des Chips beträgt etwa 21 mm in der x-Richtung und 17 mm in der y-Richtung. Der Chip in dieser spezifischen Ausführungsform weist ein Array von 1024 × 768 Mikrospiegeln 615 auf. Die Ränder der Mikrospiegel sind von den Abstandszonen 620 in den x- und y-Richtungen durch eine Distanz von 0,5 mm getrennt. Die Abstandszonen sind 0,5 mm breit. Durchgangslöcher 625 und 627 rechts bzw. links der Abstandszonen schaffen einen Zugang zu Bondkontaktstellen 630, die 100 μm groß und in einem Abstand von 150 μm eingerichtet sind. Alternativ dazu beträgt der Abstand von Mitte zu Mitte des Chips 610 16 mm × 12 mm, was eine Trennung zwischen dem Chip und den Abstandszonen von 0,25 mm zur Folge hat. Natürlich hängen diese Abmessungen von den besonderen Anwendungen ab.
  • In einer Ausführungsform gemäß der vorliegenden Erfindung wird die Oberflächenrauhigkeit der Abstandszonen, die mit dem Substrat in Kontakt kommen, auf ein vorbestimmtes Niveau reduziert. Ein Rasterkraftmikroskop (AFM) wird typischerweise verwendet, um die Oberflächenrauhigkeit der Unterseite der Abstandszone zu charakterisieren. Zum Beispiel kann ein Digital Instruments EnviroScopeTM von Vecco Instruments, Inc. verwendet werden.
  • In einer spezifischen Ausführungsform gemäß der vorliegenden Erfindung ist zum Beispiel die Oberflächenrauhigkeit im quadratischen Mittel der Unterseite der Abstandszonen für eine Fläche von 2 μm mal 2 μm gleich 2 Å oder geringer. In alternativen Ausführungsformen gemäß der vorliegenden Erfindung beträgt die Oberflächenrauhigkeit im quadratischen Mittel 3 Å über eine Fläche von 2 μm mal 2 μm.
  • 7 ist ein vereinfachtes Diagramm einer Packung auf Plättchenebene, die nützlich ist, um eine elektrische Verbindung mit einer hermetisch abgedichteten Packung herzustellen und die Packung gemäß einer Ausführungsform der vorliegenden Erfindung zu montieren.
  • 7 veranschaulicht eine Ausführungsform gemäß der vorliegenden Erfindung, in der die hermetisch abgedichtete Packung auf einer Leiterrahmenstruktur wie z.B. einem Kugelgitterarray montiert ist. Das getrennte CMOS-Plättchen, der Chip und die hermetisch abgedichtete Packung, die vorher beschrieben wurden, sind als 705 veranschaulicht. In einer Ausführungsform gemäß der vorliegenden Erfindung ist jedem Chip auf dem Substrat zumindest eine Verbindungszone zugeordnet. In der in 7 veranschaulichten Ausführungsform befinden sich die Verbindungszone oder Bondkontaktstellen 710 beispielsweise auf oder nahe der Oberseite des Wafers. In einer Ausführungsform gemäß der vorliegenden Erfindung sind die Verbindungskontaktstellen mit den mehreren Bauelementen elektrisch verbunden, um die mechanischen Bauelemente gemäß einem MEMS-Algorithmus zu betätigen. Folglich haben elektrische Signale, die an die Verbindungszone 710 angelegt werden, eine mechanische Bewegung der Bauelemente 715 zur Folge. Wie vorher offenbart wurde, lenken in einer spezifischen Ausführungsform gemäß der vorliegenden Erfindung die an der Verbindungszone 710 angelegten elektrischen Signale einige oder alle in dem Mikrospiegel-Array vorhandene Mikrospiegel ab, um Licht vorzugsweise zu reflektieren, das durch das transparente Element 717 gelangt und auf das Mikrospiegel-Array fällt.
  • Um die Verbindungszone (und somit die Bauelemente) mit externen Antrieben elektrisch zu verbinden, sind Drahtbondverbindungen 720 von den Verbindungskontaktstellen 710 mit elektrischen Verbindungen ver bunden, die auf der Leiterrahmenstruktur 725 liegen. In einer Ausführungsform gemäß der vorliegenden Erfindung sind Drahtbondverbindungen unter Verwendung von Au-Drähten mit einem Durchmesser von 25 μm geschaffen, die einen Strom von mehr als 500 mA tragen können. In der Ausführungsform gemäß der vorliegenden Erfindung, die in 7 veranschaulicht ist, sind Drahtbondverbindungen in einer Kapselung 730 gekapselt. Die Verwendung von Kapselungen aus z.B. Kunststoff, um elektrische Komponenten vor einer Umweltschädigung zu schützen, ist dem Fachmann gut bekannt. Der Leiterrahmen ist in einigen Ausführungsformen an einen Wärmespreizer 742 gelötet, um die thermische Last auf der hermetisch abgedichteten Packung zu reduzieren.
  • In 7 wird die Kapselung genutzt, um zumindest einen Teil des Leiterrahmens, der Drahtbondverbindungen, der Zwischenzonen und der Seiten des transparenten Elements, die den Durchgangslöchern benachbart sind, zu kapseln, während eine Oberflächenzone 735 des transparenten Elements, die sich oberhalb der ausgesparten Zonen befindet, von dem Kapselungsmaterial freigehalten wird. Folglich werden die optischen Eigenschaften der Oberflächenzone 735 durch die Aufbringung des Kapselungsmaterials nicht beeinflusst. In der in 7 veranschaulichten Ausführungsform beträgt die Gesamtdicke 740 der Packung auf Plättchenebene 1,27 mm. Folglich kombiniert die in 7 veranschaulichte Packung sowohl eine hermetisch abgedichtete Packung, die für optische MEMS nützlich ist, als auch eine nicht hermetisch abgedichtete, mit Kunststoff gekapselte Packung kombiniert.
  • 8 veranschaulicht die Funktion eines Reflexionssystems, das eine spezifische Ausführungsform der vorliegenden Erfindung nutzt. In Ausführungsformen gemäß der vorliegenden Erfindung ist es wünschenswert, Licht, das auf die Packung fällt und von ihr reflektiert wird, räumlich zu filtern. In der in 8 veranschaulichten Ausführungsformen fällt von einer Lichtquelle 810 ein Lichtstrahl auf die Oberseite des transparenten Elements 815. Ein Teil des Lichts 830, der durch das transparente Element durchgeht, fällt auf die Oberfläche mehrerer Bauelemente, in dieser Ausführungsform ein Mikrospiegel-Array 820. Ein anderer Teil des Lichts 835 von der Lampe 810 wird durch eine am Umfang des transparenten Elements gelegene Filtermaske 825 blockiert oder gefiltert. Licht, das durch die linke, obere und untere Seite der Filtermaske 825 blockiert wird, kann das Mikrospiegel-Array nicht erreichen. Außerdem wird Licht, das von Teilen des Chips reflektiert wird, die vom Mikrospiegel-Array verschieden sind, durch die rechte Seite der Filtermaske blockiert. Durch die Verwendung der Filtermaske 825 ist folglich das zum Detektor 840 gelangende reflektierte Licht auf einen ausgewählten Teil des ursprünglichen Strahls beschränkt, der auf die Packung fällt.
  • In der in 8 veranschaulichten Ausführungsform befindet sich die Filtermaske auf der Oberseite des transparenten Elements; dies wird jedoch nicht gefordert. In alternativen Ausführungsformen befindet sich die Filtermaske auf der Unterseite oder Seiten des transparenten Elements. In einer zusätzlichen Ausführungsform gemäß der vorliegenden Erfindung kann die Verwendung nicht transparenter Materialien bei der Fertigung des transparenten Elements die Filtermaske ergänzen. In einer Ausführungsform der vorliegenden Erfindung weist die Filtermaske eine Chromschicht auf. In alternativen Ausführungsformen ist die Filtermaske aus anderen reflektiven oder absorptiven Materialien hergestellt.
  • In der in 8 veranschaulichten Ausführungsform bildet die Filtermaske eine Aperturzone, die verhindert, dass Licht auf Teile des Plättchens auftrifft oder von dort reflektiert wird, die von dem Mikrospiegel-Array verschieden sind. In alternativen Ausführungsformen wird die Filtermaske nur verwendet, um Licht auf der Einfallsseite (links) und nicht auf der Austrittsseite (rechts) von 8 zu blockieren.
  • Obgleich das obige eine vollständige Beschreibung spezifischer Ausführungsformen der Erfindung ist, soll die obige Beschreibung nicht als den Umfang der Erfindung, wie sie durch die Ansprüche definiert wird, beschränkend betrachtet werden. Das Verfahren dient zum hermetischen Abdichten von Bauelementen und beinhaltet ein Vorsehen seines Substrats, welches mehrere einzelne Chips enthält. Jeder der Chips enthält mehrere Bauelemente, und jeder der Chips ist räumlich als ein erstes Array angeordnet. Das Verfahren sieht auch ein transparentes Element mit einer vorbestimmten Dicke vor, das mehrere ausgesparte Zonen, die räumlich als eines zweites Array angeordnet sind, und eine Abstandszone aufweist. Das Verfahren beinhaltet auch ein Ausrichten des transparenten Elements in einer Weise, um jede der mehreren ausgesparten Zonen mit einem jeweiligen der mehreren Chips zu koppeln. Das Verfahren schließt ferner ein hermetisches Abdichten jedes der Chips innerhalb einer der jeweiligen ausgesparten Zonen ein, indem zumindest ein Bondprozess genutzt wird, um jeden der Chips innerhalb einer der ausgesparten Zonen zu isolieren.

Claims (60)

  1. Verfahren zum hermetischen Abdichten von Bauelementen, welches umfasst: Vorsehen eines Substrats, wobei das Substrat mehrere einzelne Chips aufweist, von denen jeder mehrere Bauelemente enthält, wobei jeder der Chips räumlich als ein erstes Array angeordnet ist, wobei die Array-Konfiguration mehrere erste, in Streifen angeordnete Straßenzonen und mehrere zweite, in Streifen angeordnete Straßenzonen umfasst, wobei die zweiten Straßenzonen die ersten Straßenzonen schneiden, um die Array-Konfiguration zu bilden; Vorsehen eines transparenten Elements mit einer vorbestimmten Dicke, das mehrere ausgesparte Zonen innerhalb der vorbestimmten Dicke umfasst und räumlich als ein zweites Array angeordnet ist, wobei jede der ausgesparten Zonen durch eine Abstandszone begrenzt ist, die eine durch einen Teil der vorbestimmten Dicke definierte Dicke aufweist; Ausrichten des transparenten Elements in einer Weise, um jede der mehreren ausgesparten Zonen mit einem jeweiligen der mehreren Chips zu koppeln, woraufhin die Abstandszone mit jeder der mehreren ersten Straßenzonen gekoppelt und mit jeder der mehreren zweiten Straßenzonen gekoppelt wird, um jeden der Chips innerhalb einer der jeweiligen ausgesparten Zonen zu umschließen; und hermetisches Abdichten jedes der Chips innerhalb einer der jeweiligen ausgesparten Zonen, indem die Abstandszone des transparenten Elements unter Verwendung zumindest eines Bondprozesses mit den mehreren ersten Straßenzonen und zweiten Straßenzonen kontaktiert wird, um jeden der Chips innerhalb einer der ausgesparten Zonen zu isolieren.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass jede der ersten Straßenzonen eine erste Breite mit einer Abmessung zwischen etwa 0,5 mm und 1,0 mm und jede der zweiten Straßenzonen eine zweite Breite mit einer Abmessung zwischen etwa 0,5 mm und 1,0 mm hat.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das transparente Element einen Transmissionsgrad für optische Leistung von mehr als etwa 99 % hat.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das transparente Element durch einen thermischen Expansionskoeffizienten αT gekennzeichnet ist, und der thermische Expansionskoeffizient etwa der gleiche wie ein thermischer Expansionskoeffizient αS des Substrats ist.
  5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das transparente Element eine antireflektierende Beschichtung aufweist, die so angeordnet ist, dass sie Oberflächenzonen jeder der ausgesparten Zonen überdeckt.
  6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass jede der ausgesparten Zonen durch einen Prozess gebildet wird, der aus einem Trocken- oder Nassätzen, einer mechanischen Bearbeitung mittels Laser, einer akustischen mechanischen Bearbeitung und Gießen ausgewählt wurde.
  7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das transparente Element ein erstes transparentes Element aufweist, das eine Abstandschicht überdeckt, die die Abstandszone einschließt.
  8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Abstandschicht ein zweites transparentes Element aufweist.
  9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Bondprozess aus zumindest einem plasmaaktivierten Bonden, eutektischen Bonden, Bonden mit Leim oder Klebstoff, Schweißen, anodischen Bonden und Fusionsbonden ausgewählt wird.
  10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das transparente Element durch eine Dicke gekennzeichnet ist, die zwischen etwa 0,1 mm und 1,2 mm liegt.
  11. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass jeder der Chips innerhalb einer der jeweiligen ausgesparten Zonen innerhalb einer inerten Umgebung gehalten wird.
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die inerte Umgebung aus Stickstoff, Argon oder einem Gemisch aus Stickstoff und Argon ausgewählt wird.
  13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass die inerte Umgebung einen abschwächenden Effekt bewirkt.
  14. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass die inerte Umgebung eine Reduzierung des elektrischen Durchbruchs bewirkt.
  15. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass jeder der Chips eine Verbindungszone aufweist, die außerhalb der ausgesparten Zone liegt.
  16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass die Verbindungszone durch eine Durchgangslochzone auf dem transparenten Element freigelegt ist.
  17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass die Verbindungszone mehrere Bondkontaktstellen aufweist.
  18. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Substrat ein Silicium tragendes Material aufweist.
  19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass das Substrat ein Siliciumwafer ist.
  20. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass jede der ausgesparten Zonen eine erste Oberflächenzone aufweist, die mit einer zweiten Oberflächenzone gekoppelt ist, wobei die erste Oberflächenzone und zweite Oberflächenzone dadurch gekennzeichnet sind, dass sie von optischer Güte sind.
  21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass die erste Oberflächenzone für eine Fläche von 2 μm mal 2 μm eine mittlere quadratische Oberflächenrauhigkeit von 2 Åoder weniger hat.
  22. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass jede der ausgesparten Zonen eine Ringform hat.
  23. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass jede der Aussparungszonen eine Tiefe von etwa 0,5 mm und weniger aufweist.
  24. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das transparente Element eine erste Seite und eine zweite Seite aufweist, wobei die erste Seite zur zweiten Seite parallel ist und die erste Seite und die zweite Seite mit einem antireflektierendem Material beschichtet sind.
  25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass die Beschichtung aus antireflektierendem Material das Reflexionsvermögen von sichtbarem Licht an der ersten Seite und der zweiten Seite auf weniger als 2 % pro Seite reduziert.
  26. Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass das antireflektierende Material MgF2 umfasst.
  27. Verfahren nach Anspruch 1, gekennzeichnet durch: Zersägen zumindest eines der Chips, indem ein Teil von jeder der ersten Straßenzonen geritzt und ein Teil von jeder der zweiten Straßenzonen geritzt wird; Anbringen zumindest eines der Chips innerhalb einer der jeweiligen ausgesparten Zonen an einer Leiterrahmenstruktur; Drahtbonden eines Teils des angebrachten Chips an einen Teil der Leiterrahmenstruktur; und Kapseln des drahtgebondeten Teils des angebrachten Chips und des Teils der Leiterrahmenstruktur, während eine Oberflächenzone des transparenten Substrats, die durch die ausgesparte Zone definiert ist, frei von Kapselungsmaterial gehalten wird.
  28. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass jede der ausgesparten Zonen eine Umfangszone aufweist, die Licht herausfiltert.
  29. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass jede der ausgesparten Zonen eine Umfangszone aufweist, die eine einen Teil eines der jeweiligen Chips überdeckende Aperturzone bildet.
  30. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass zumindest eines der mehreren Bauelemente mehrere ladungsgekoppelte Bauelemente, mehrere Ablenkelemente, mehrere Abfühlelemente und ein integriertes Schaltungselement aufweist.
  31. System zum hermetischen Abdichten von Bauelementen, mit: einem Substrat, das so konfiguriert ist, dass es mehrere einzelne Chips umfasst, wobei jeder der Chips mehrere Bauelemente umfasst; wobei jeder der Chips räumlich als ein erstes Array angeordnet ist, wobei die Array-Konfiguration mehrere erste, in Streifen angeordnete Straßenzonen und mehrere zweite, in Streifen angeordnete Straßenzonen umfasst, wobei die zweiten Straßenzonen die ersten Straßenzonen schneiden, um die Array-Konfiguration zu bilden; einem transparenten Element mit einer vorbestimmten Dicke, das so konfiguriert ist, dass es mehrere ausgesparte Zonen innerhalb der vorbestimmten Dicke umfasst, wobei die mehreren ausge sparten Zonen räumlich als ein zweites Array angeordnet sind und jede der ausgesparten Zonen von einer Abstandszone mit einer Dicke begrenzt ist, die durch einen Teil der vorbestimmten Dicke definiert ist; worin das Substrat und das transparente Element in einer Weise ausgerichtet sind, um jede der mehreren ausgesparten Zonen mit einem jeweiligen der mehreren Chips zu koppeln, woraufhin die Abstandszone mit jeder der mehreren ersten Straßenzonen und mit jeder der mehreren zweiten Straßenzonen gekoppelt ist, um jeden der Chips innerhalb einer der jeweiligen ausgesparten Zonen zu umschließen; worin jeder der Chips innerhalb einer der jeweiligen ausgesparten Zonen hermetisch abgedichtet ist, indem die Abstandszone des transparenten Elements unter Verwendung zumindest eines Bondprozesses mit den mehreren ersten Straßenzonen und zweiten Straßenzonen kontaktiert ist, um jeden der Chips innerhalb einer der ausgesparten Zonen zu isolieren.
  32. System nach Anspruch 31, dadurch gekennzeichnet, dass jede der ersten Straßenzonen eine erste Breite mit einer Abmessung zwischen etwa 0,5 mm und 1,0 mm und jede der zweiten Straßenzonen eine zweite Breite mit einer Abmessung zwischen etwa 0,5 mm und 1,0 mm aufweist.
  33. System nach Anspruch 31, dadurch gekennzeichnet, dass das transparente Element einen Transmissionsgrad für optische Leistung von mehr als 99 % hat.
  34. System nach Anspruch 31, dadurch gekennzeichnet, dass das transparente Element durch einen thermischen Expansionskoeffizienten αT gekennzeichnet ist, der etwa der gleiche wie ein thermischer Expansionskoeffizient αS des Substrats ist.
  35. System nach Anspruch 31, dadurch gekennzeichnet, dass das transparente Element eine antireflektierende Beschichtung aufweist, die so angeordnet ist, dass sie Oberflächenzonen von jeder der ausgesparten Zonen überdeckt.
  36. System nach Anspruch 31, dadurch gekennzeichnet, dass jede der ausgesparten Zonen durch einen Prozess geschaffen wird, der aus einem Trocken- oder Nassätzen, einer mechanischen Bearbeitung mittels Laser, einer akustischen mechanischen Bearbeitung und Gießen ausgewählt wird.
  37. System nach Anspruch 31, dadurch gekennzeichnet, dass das transparente Element ein erstes transparentes Element aufweist, das einer Abstandschicht überdeckt, wobei die Abstandschicht die Abstandszone einschließt.
  38. System nach Anspruch 31, dadurch gekennzeichnet, dass die Abstandschicht ein zweites transparentes Element aufweist.
  39. System nach Anspruch 31, dadurch gekennzeichnet, dass der Bondprozess aus zumindest einem plasmaaktivierten Bonden, eutektischen Bonden, Bonden mit Leim oder Klebstoff, Schweißen, anodischen Bonden und Fusionsbonden ausgewählt wird.
  40. System nach Anspruch 31, dadurch gekennzeichnet, dass das transparente Element durch eine Dicke gekennzeichnet ist, die zwischen etwa 0,1 mm und 1,2 mm liegt.
  41. System nach Anspruch 31, dadurch gekennzeichnet, dass jeder der Chips innerhalb einer der jeweiligen ausgesparten Zonen innerhalb einer inerten Umgebung gehalten wird.
  42. System nach Anspruch 41, dadurch gekennzeichnet, dass die inerte Umgebung aus Stickstoff, Argon oder einem Gemisch aus Stickstoff und Argon ausgewählt wird.
  43. System nach Anspruch 42, dadurch gekennzeichnet, dass die inerte Umgebung einen abschwächenden Prozess bewirkt.
  44. System nach Anspruch 42, dadurch gekennzeichnet, dass die inerte Umgebung eine Reduzierung des elektrischen Durchbruchs bewirkt.
  45. System nach Anspruch 31, dadurch gekennzeichnet, dass jeder der Chips eine Verbindungszone aufweist, die außerhalb der ausgesparten Zone liegt.
  46. System nach Anspruch 45, dadurch gekennzeichnet, dass die Verbindungszone über eine Durchgangslochzone auf dem transparenten Element freigelegt ist.
  47. System nach Anspruch 46, dadurch gekennzeichnet, dass die Verbindungszone mehrere Bondkontaktstellen aufweist.
  48. System nach Anspruch 31, dadurch gekennzeichnet, dass das Substrat ein Silicium tragendes Material umfasst.
  49. System nach Anspruch 48, dadurch gekennzeichnet, dass das Substrat ein Siliciumwafer ist.
  50. System nach Anspruch 31, dadurch gekennzeichnet, dass jede der ausgesparten Zonen eine erste Oberflächenzone aufweist, die mit einer zweiten Oberflächenzone gekoppelt ist, wobei die erste Oberflächenzone und die zweite Oberflächenzone dadurch gekennzeichnet sind, dass sie von optischer Güte sind.
  51. System nach Anspruch 50, dadurch gekennzeichnet, dass die erste Oberflächenzone für eine Fläche von 2 μm mal 2 μm eine mittlere quadratische Oberflächenrauhigkeit von 2 Å oder weniger hat.
  52. System nach Anspruch 31, dadurch gekennzeichnet, dass jede der ausgesparten Zonen eine Ringform hat.
  53. System nach Anspruch 31, dadurch gekennzeichnet, dass jede der ausgesparten Zonen eine Tiefe von etwa 0,5 mm oder weniger hat.
  54. System nach Anspruch 31, dadurch gekennzeichnet, dass das transparente Element eine erste Seite und eine zweite Seite aufweist, wobei die erste Seite zur zweiten Seite parallel ist und die erste Seite und die zweite Seite mit einem antireflektierenden Material beschichtet sind.
  55. System nach Anspruch 54, dadurch gekennzeichnet, dass die Beschichtung aus antireflektierendem Material das Reflexionsvermögen für sichtbares Licht an der ersten Seite und der zweiten Seite auf weniger als 2 % pro Seite reduziert.
  56. System nach Anspruch 31, dadurch gekennzeichnet, dass das antireflektierende Material MgF2 umfasst.
  57. System nach Anspruch 31, gekennzeichnet durch: eine Leiterrahmenstruktur; worin zumindest einer der Chips zersägt ist, indem ein Teil von jeder ersten Straßenzonen angeritzt und ein Teil von jeder der zweiten Straßenzonen angeritzt ist; worin zumindest einer der Chips innerhalb einer der jeweiligen ausgesparten Zonen an einer Leiterrahmenstruktur angebracht ist; worin ein Teil des angebrachten Chips an einen Teil der Leiterrahmenstruktur drahtgebondet ist; und worin der drahtgebondete Teil des angebrachten Chips und der Teil der Leiterrahmenstruktur gekapselt sind, während eine Oberflächenzone des transparenten Substrats, die durch die ausgesparte Zone definiert ist, frei von Kapselungsmaterial gehalten ist.
  58. System nach Anspruch 31, dadurch gekennzeichnet, dass jede der ausgesparten Zonen eine Umfangszone aufweist, die Licht herausfiltert.
  59. System nach Anspruch 31, dadurch gekennzeichnet, dass jede der ausgesparten Zonen eine Umfangszone aufweist, die eine Aperturzone bildet, welche über einem Teil eines der jeweiligen Chips liegt.
  60. System nach Anspruch 31, dadurch gekennzeichnet, dass zumindest eines der mehreren Bauelemente mehrere ladungsgekoppelte Bauelemente, mehrere Ablenkelemente, mehrere Abfühlelemente und ein integriertes Schaltungselement umfasst.
DE102004051361A 2003-10-24 2004-10-21 Verfahren und System zum hermetischen Abdichten von Packungen für optische Bauelemente Ceased DE102004051361A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/693,323 US7303645B2 (en) 2003-10-24 2003-10-24 Method and system for hermetically sealing packages for optics
US10/693,323 2003-10-24

Publications (1)

Publication Number Publication Date
DE102004051361A1 true DE102004051361A1 (de) 2006-01-19

Family

ID=33491000

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004051361A Ceased DE102004051361A1 (de) 2003-10-24 2004-10-21 Verfahren und System zum hermetischen Abdichten von Packungen für optische Bauelemente

Country Status (7)

Country Link
US (7) US7303645B2 (de)
JP (1) JP5043297B2 (de)
KR (1) KR20050039635A (de)
CN (4) CN101252122B (de)
DE (1) DE102004051361A1 (de)
GB (1) GB2408145B (de)
TW (1) TWI253182B (de)

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6969635B2 (en) * 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
TWI289708B (en) 2002-12-25 2007-11-11 Qualcomm Mems Technologies Inc Optical interference type color display
US7483198B2 (en) * 2003-02-12 2009-01-27 Texas Instruments Incorporated Micromirror device and method for making the same
US8619352B2 (en) * 2003-07-29 2013-12-31 Silicon Quest Kabushiki-Kaisha Projection display system using laser light source
US7303645B2 (en) * 2003-10-24 2007-12-04 Miradia Inc. Method and system for hermetically sealing packages for optics
US8194305B2 (en) * 2003-11-01 2012-06-05 Silicon Quest Kabushiki-Kaisha Package for micromirror device
WO2005054147A1 (ja) * 2003-12-02 2005-06-16 Bondtech Inc. 接合方法及びこの方法により作成されるデバイス並びに接合装置
US7342705B2 (en) 2004-02-03 2008-03-11 Idc, Llc Spatial light modulator with integrated optical compensation structure
US7329555B1 (en) * 2004-07-20 2008-02-12 National Semiconductor Corporation Method of selectively forming MEMS-based semiconductor devices at the end of a common fabrication process
US7807488B2 (en) 2004-09-27 2010-10-05 Qualcomm Mems Technologies, Inc. Display element having filter material diffused in a substrate of the display element
US7508571B2 (en) * 2004-09-27 2009-03-24 Idc, Llc Optical films for controlling angular characteristics of displays
US7408250B2 (en) * 2005-04-05 2008-08-05 Texas Instruments Incorporated Micromirror array device with compliant adhesive
US7349140B2 (en) * 2005-05-31 2008-03-25 Miradia Inc. Triple alignment substrate method and structure for packaging devices
US20070052035A1 (en) * 2005-08-23 2007-03-08 Omnivision Technologies, Inc. Method and apparatus for reducing optical crosstalk in CMOS image sensors
CN101331080B (zh) * 2005-10-14 2012-12-26 意法半导体股份有限公司 用于集成器件的衬底级组件、其制造工艺及相关集成器件
US7471439B2 (en) * 2005-11-23 2008-12-30 Miradia, Inc. Process of forming a micromechanical system containing an anti-stiction gas-phase lubricant
US7425166B2 (en) * 2005-12-06 2008-09-16 Corning Incorporated Method of sealing glass substrates
US20070170528A1 (en) 2006-01-20 2007-07-26 Aaron Partridge Wafer encapsulated microelectromechanical structure and method of manufacturing same
KR100747611B1 (ko) * 2006-03-08 2007-08-08 삼성전자주식회사 미소소자 패키지 및 그 제조방법
US8022554B2 (en) * 2006-06-15 2011-09-20 Sitime Corporation Stacked die package for MEMS resonator system
US8653612B2 (en) * 2006-08-25 2014-02-18 Sanyo Semiconductor Co., Ltd. Semiconductor device
WO2008023824A1 (fr) * 2006-08-25 2008-02-28 Sanyo Electric Co., Ltd. Dispositif à semi-conducteur et son procédé de fabrication
US20080055729A1 (en) * 2006-08-28 2008-03-06 Micron Technology, Inc. Reducing reflections in image sensors
JP4863826B2 (ja) * 2006-09-27 2012-01-25 富士通株式会社 測定装置および測定方法
US7763489B2 (en) * 2006-09-27 2010-07-27 Miradia, Inc. Method of forming a micromechanical system containing a microfluidic lubricant channel
US7932569B2 (en) * 2006-09-27 2011-04-26 Miradia, Inc. Micromechanical device with microfluidic lubricant channel
US7709292B2 (en) * 2006-09-29 2010-05-04 Sadwick Laurence P Processes and packaging for high voltage integrated circuits, electronic devices, and circuits
US7430359B2 (en) * 2006-10-02 2008-09-30 Miradia, Inc. Micromechanical system containing a microfluidic lubricant channel
US8872085B2 (en) 2006-10-06 2014-10-28 Qualcomm Mems Technologies, Inc. Display device having front illuminator with turning features
JP2010510530A (ja) 2006-10-06 2010-04-02 クォルコム・メムズ・テクノロジーズ・インコーポレーテッド 照明装置に統合される光学損失構造
US8096665B2 (en) * 2006-10-11 2012-01-17 Miradia, Inc. Spatially offset multi-imager-panel architecture for projecting an image
KR100840790B1 (ko) * 2006-11-29 2008-06-23 삼성전자주식회사 반도체 모듈 및 그의 제조 방법
US7491581B2 (en) * 2006-12-22 2009-02-17 Honeywell International Inc. Dicing technique for flip-chip USP wafers
TW200834830A (en) * 2007-02-06 2008-08-16 Advanced Semiconductor Eng Microelectromechanical system package and the method for manufacturing the same
JP2009010261A (ja) * 2007-06-29 2009-01-15 Fujikura Ltd 半導体パッケージおよびその製造方法
GB2454813B (en) * 2007-11-21 2010-06-09 Intel Corp High-volume on-wafer heterogeneous packaging of optical interconnects
US8068710B2 (en) 2007-12-07 2011-11-29 Qualcomm Mems Technologies, Inc. Decoupled holographic film and diffuser
US7948672B2 (en) * 2008-03-07 2011-05-24 Qualcomm Mems Technologies, Inc. System and methods for tiling display panels
WO2010098771A1 (en) * 2009-02-27 2010-09-02 Hewlett-Packard Development Company, L.P. Micro device packaging
US8797279B2 (en) 2010-05-25 2014-08-05 MCube Inc. Analog touchscreen methods and apparatus
US8486723B1 (en) 2010-08-19 2013-07-16 MCube Inc. Three axis magnetic sensor device and method
US8928602B1 (en) 2009-03-03 2015-01-06 MCube Inc. Methods and apparatus for object tracking on a hand-held device
US8215018B2 (en) * 2009-04-08 2012-07-10 Canon Kabushiki Kaisha Method for manufacturing liquid discharge head
EP2252077B1 (de) 2009-05-11 2012-07-11 STMicroelectronics Srl Anordnung eines kapazitiven mikroelektromechanischen Akustikwandlers und Verpackung dafür
US8476129B1 (en) 2010-05-24 2013-07-02 MCube Inc. Method and structure of sensors and MEMS devices using vertical mounting with interconnections
US8710597B1 (en) 2010-04-21 2014-04-29 MCube Inc. Method and structure for adding mass with stress isolation to MEMS structures
US8421082B1 (en) 2010-01-19 2013-04-16 Mcube, Inc. Integrated CMOS and MEMS with air dielectric method and system
US8823007B2 (en) 2009-10-28 2014-09-02 MCube Inc. Integrated system on chip using multiple MEMS and CMOS devices
US8553389B1 (en) 2010-08-19 2013-10-08 MCube Inc. Anchor design and method for MEMS transducer apparatuses
US8477473B1 (en) 2010-08-19 2013-07-02 MCube Inc. Transducer structure and method for MEMS devices
US8395252B1 (en) 2009-11-13 2013-03-12 MCube Inc. Integrated MEMS and CMOS package and method
US8421175B2 (en) * 2009-09-10 2013-04-16 STMicroelectronics ( Research & Development) Limited Wafer level packaged integrated circuit
US9709509B1 (en) 2009-11-13 2017-07-18 MCube Inc. System configured for integrated communication, MEMS, Processor, and applications using a foundry compatible semiconductor process
US8402666B1 (en) 2009-11-30 2013-03-26 Mcube, Inc. Magneto meter using lorentz force for integrated systems
US10303035B2 (en) 2009-12-22 2019-05-28 View, Inc. Self-contained EC IGU
US11314139B2 (en) 2009-12-22 2022-04-26 View, Inc. Self-contained EC IGU
US8637943B1 (en) 2010-01-04 2014-01-28 MCube Inc. Multi-axis integrated MEMS devices with CMOS circuits and method therefor
US8236577B1 (en) 2010-01-15 2012-08-07 MCube Inc. Foundry compatible process for manufacturing a magneto meter using lorentz force for integrated systems
US8407905B1 (en) 2010-01-15 2013-04-02 Mcube, Inc. Multiple magneto meters using Lorentz force for integrated systems
US8584521B1 (en) 2010-01-19 2013-11-19 MCube Inc. Accurate gyroscope device using MEMS and quartz
US8794065B1 (en) 2010-02-27 2014-08-05 MCube Inc. Integrated inertial sensing apparatus using MEMS and quartz configured on crystallographic planes
US8936959B1 (en) 2010-02-27 2015-01-20 MCube Inc. Integrated rf MEMS, control systems and methods
US8551814B2 (en) * 2010-03-11 2013-10-08 Freescale Semiconductor, Inc. Method of fabricating a semiconductor device that limits damage to elements of the semiconductor device that are exposed during processing
US8367522B1 (en) 2010-04-08 2013-02-05 MCube Inc. Method and structure of integrated micro electro-mechanical systems and electronic devices using edge bond pads
US8564075B1 (en) 2010-04-21 2013-10-22 MCube Inc. Package tolerate design and method
US8848294B2 (en) 2010-05-20 2014-09-30 Qualcomm Mems Technologies, Inc. Method and structure capable of changing color saturation
US8476084B1 (en) 2010-05-24 2013-07-02 MCube Inc. Method and structure of sensors or electronic devices using vertical mounting
US8928696B1 (en) 2010-05-25 2015-01-06 MCube Inc. Methods and apparatus for operating hysteresis on a hand held device
US8652961B1 (en) 2010-06-18 2014-02-18 MCube Inc. Methods and structure for adapting MEMS structures to form electrical interconnections for integrated circuits
US8869616B1 (en) 2010-06-18 2014-10-28 MCube Inc. Method and structure of an inertial sensor using tilt conversion
US8993362B1 (en) 2010-07-23 2015-03-31 MCube Inc. Oxide retainer method for MEMS devices
US8723986B1 (en) 2010-11-04 2014-05-13 MCube Inc. Methods and apparatus for initiating image capture on a hand-held device
US9958750B2 (en) 2010-11-08 2018-05-01 View, Inc. Electrochromic window fabrication methods
US9540232B2 (en) 2010-11-12 2017-01-10 MCube Inc. Method and structure of MEMS WLCSP fabrication
US9442339B2 (en) 2010-12-08 2016-09-13 View, Inc. Spacers and connectors for insulated glass units
EP3444664A1 (de) 2010-12-08 2019-02-20 View, Inc. Verbesserte abstandhalter für isolierglaseinheiten
DE102011003195B4 (de) * 2011-01-26 2019-01-10 Robert Bosch Gmbh Bauteil und Verfahren zum Herstellen eines Bauteils
CN102158787B (zh) * 2011-03-15 2015-01-28 迈尔森电子（天津）有限公司 Mems麦克风与压力集成传感器及其制作方法
TW201250947A (en) * 2011-05-12 2012-12-16 Siliconware Precision Industries Co Ltd Package structure having a micromechanical electronic component and method of making same
US8969101B1 (en) 2011-08-17 2015-03-03 MCube Inc. Three axis magnetic sensor device and method using flex cables
CN103837943B (zh) * 2012-11-22 2017-08-15 赛恩倍吉科技顾问（深圳）有限公司 光通讯模组
CN103968886A (zh) * 2013-02-04 2014-08-06 刘胜 一种多自由度微传感器模块及其封装
JP2014187354A (ja) * 2013-02-21 2014-10-02 Ricoh Co Ltd デバイス、及びデバイスの作製方法
US10913653B2 (en) 2013-03-07 2021-02-09 MCube Inc. Method of fabricating MEMS devices using plasma etching and device therefor
CN104045052B (zh) * 2013-03-14 2016-11-16 台湾积体电路制造股份有限公司 Mems集成压力传感器和麦克风器件及其形成方法
ES2716880T3 (es) * 2013-05-02 2019-06-17 Purac Biochem Bv Procedimiento de almacenamiento y/o transporte de partículas de lactida
CN103466921A (zh) * 2013-08-28 2013-12-25 深圳市华星光电技术有限公司 一种玻璃基板的封装方法
JP2015115522A (ja) * 2013-12-13 2015-06-22 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
CN104154995B (zh) * 2014-08-21 2016-09-28 中国科学院光电研究院 一种高光谱探测集成模块及其制造方法
US20160140685A1 (en) * 2014-11-17 2016-05-19 Pixtronix, Inc. Display including sensors
CN104296872B (zh) * 2014-11-17 2016-07-06 中国科学院光电研究院 一种滤光片和探测器的配合装置
US10975612B2 (en) 2014-12-15 2021-04-13 View, Inc. Seals for electrochromic windows
CN104796832B (zh) * 2015-02-16 2018-10-16 迈尔森电子（天津）有限公司 Mems麦克风及其形成方法
JP6720633B2 (ja) * 2016-03-29 2020-07-08 セイコーエプソン株式会社 電気光学装置、電気光学ユニットおよび電子機器
US10192850B1 (en) 2016-09-19 2019-01-29 Sitime Corporation Bonding process with inhibited oxide formation
IT201700103489A1 (it) 2017-09-15 2019-03-15 St Microelectronics Srl Metodo di fabbricazione di una membrana filtrante sottile, dispositivo trasduttore acustico includente la membrana filtrante, metodo di assemblaggio del dispositivo trasduttore acustico e sistema elettronico
TWI827586B (zh) * 2018-03-20 2024-01-01 美商歐柏西迪恩感應器公司 微機電系統產品之面板尺度封裝之蓋板
DE102018207201A1 (de) * 2018-05-09 2019-11-14 Robert Bosch Gmbh Herstellungsverfahren für eine mikromechanische Vorrichtung mit geneigten optischen Fenstern und entsprechende mikromechanische Vorrichtung
US11037970B2 (en) * 2018-11-01 2021-06-15 Semiconductor Components Industries, Llc Semiconductor package structure and related methods
CN110697648B (zh) * 2019-10-16 2022-03-04 中电国基南方集团有限公司 一种mems层叠器件微波端口实现的工艺方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3997964A (en) 1974-09-30 1976-12-21 General Electric Company Premature breakage resistant semiconductor wafer and method for the manufacture thereof
US5323051A (en) * 1991-12-16 1994-06-21 Motorola, Inc. Semiconductor wafer level package
JP3116097B2 (ja) 1993-06-17 2000-12-11 富士写真フイルム株式会社 ハロゲン化銀写真感光材料
US6952301B2 (en) * 1995-06-19 2005-10-04 Reflectivity, Inc Spatial light modulators with light blocking and absorbing areas
US6969635B2 (en) * 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
JPH0951247A (ja) * 1995-08-03 1997-02-18 Kokusai Electric Co Ltd 弾性表面波装置及びその製造方法
US5682065A (en) * 1996-03-12 1997-10-28 Micron Technology, Inc. Hermetic chip and method of manufacture
US5798557A (en) * 1996-08-29 1998-08-25 Harris Corporation Lid wafer bond packaging and micromachining
US6294439B1 (en) 1997-07-23 2001-09-25 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
DE19840421C2 (de) * 1998-06-22 2000-05-31 Fraunhofer Ges Forschung Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung
US6303986B1 (en) * 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
US6093623A (en) 1998-08-04 2000-07-25 Micron Technology, Inc. Methods for making silicon-on-insulator structures
US6566745B1 (en) * 1999-03-29 2003-05-20 Imec Vzw Image sensor ball grid array package and the fabrication thereof
US6664503B1 (en) 1999-09-07 2003-12-16 Asahi Glass Company, Ltd. Method for manufacturing a magnetic disk
JP2001094005A (ja) 1999-09-22 2001-04-06 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
WO2001029890A2 (en) * 1999-10-19 2001-04-26 Imego Ab Method relating to anodic bonding
US6514789B2 (en) * 1999-10-26 2003-02-04 Motorola, Inc. Component and method for manufacture
US6384473B1 (en) * 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US6396711B1 (en) * 2000-06-06 2002-05-28 Agere Systems Guardian Corp. Interconnecting micromechanical devices
US20020086456A1 (en) * 2000-12-19 2002-07-04 Cunningham Shawn Jay Bulk micromachining process for fabricating an optical MEMS device with integrated optical aperture
DE60215579T2 (de) * 2001-05-17 2007-05-10 Furukawa-Sky Aluminum Corp. Aluminiumlegierung geeignet für Bleche und ein Verfahren zu deren Herstellung
KR100701013B1 (ko) 2001-05-21 2007-03-29 삼성전자주식회사 레이저 빔을 이용한 비금속 기판의 절단방법 및 장치
US6646778B2 (en) * 2001-08-01 2003-11-11 Silicon Light Machines Grating light valve with encapsulated dampening gas
JP2003077940A (ja) 2001-09-06 2003-03-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
WO2003054927A2 (en) 2001-11-07 2003-07-03 The Board Of Trustees Of The University Of Arkansas Structure and process for packaging rf mems and other devices
KR100442830B1 (ko) * 2001-12-04 2004-08-02 삼성전자주식회사 저온의 산화방지 허메틱 실링 방법
US6639313B1 (en) * 2002-03-20 2003-10-28 Analog Devices, Inc. Hermetic seals for large optical packages and the like
US6962834B2 (en) * 2002-03-22 2005-11-08 Stark David H Wafer-level hermetic micro-device packages
US20040016995A1 (en) * 2002-07-25 2004-01-29 Kuo Shun Meen MEMS control chip integration
US6822326B2 (en) 2002-09-25 2004-11-23 Ziptronix Wafer bonding hermetic encapsulation
US7370185B2 (en) * 2003-04-30 2008-05-06 Hewlett-Packard Development Company, L.P. Self-packaged optical interference display device having anti-stiction bumps, integral micro-lens, and reflection-absorbing layers
US6949398B2 (en) * 2002-10-31 2005-09-27 Freescale Semiconductor, Inc. Low cost fabrication and assembly of lid for semiconductor devices
US6859014B2 (en) * 2002-12-17 2005-02-22 Motorola, Inc. Method for rapid charge control in lithium batteries
US6879035B2 (en) 2003-05-02 2005-04-12 Athanasios J. Syllaios Vacuum package fabrication of integrated circuit components
US7303645B2 (en) * 2003-10-24 2007-12-04 Miradia Inc. Method and system for hermetically sealing packages for optics
US6856014B1 (en) * 2003-12-29 2005-02-15 Texas Instruments Incorporated Method for fabricating a lid for a wafer level packaged optical MEMS device
US7141870B2 (en) * 2004-07-28 2006-11-28 Miradia Inc. Apparatus for micro-electro mechanical system package

Also Published As

Publication number Publication date
US8022520B2 (en) 2011-09-20
CN101202272A (zh) 2008-06-18
US7303645B2 (en) 2007-12-04
US20070128818A1 (en) 2007-06-07
CN101202272B (zh) 2010-06-02
JP2005167209A (ja) 2005-06-23
US8288851B2 (en) 2012-10-16
US20060284295A1 (en) 2006-12-21
CN1638115A (zh) 2005-07-13
CN101183675A (zh) 2008-05-21
US20080014682A1 (en) 2008-01-17
GB2408145A (en) 2005-05-18
TW200525769A (en) 2005-08-01
CN101252122A (zh) 2008-08-27
US20070235852A1 (en) 2007-10-11
US7671461B2 (en) 2010-03-02
CN100454535C (zh) 2009-01-21
GB2408145B (en) 2007-06-06
US7948000B2 (en) 2011-05-24
GB0423507D0 (en) 2004-11-24
US20110186839A1 (en) 2011-08-04
US20050101059A1 (en) 2005-05-12
US20070072328A1 (en) 2007-03-29
CN101183675B (zh) 2010-06-09
JP5043297B2 (ja) 2012-10-10
CN101252122B (zh) 2012-01-25
TWI253182B (en) 2006-04-11
KR20050039635A (ko) 2005-04-29

Similar Documents

Publication Publication Date Title
DE102004051361A1 (de) Verfahren und System zum hermetischen Abdichten von Packungen für optische Bauelemente
EP0842543B1 (de) Optoelektronischer wandler und herstellverfahren
EP1869705B1 (de) Verfahren zur herstellung gehäuster elektronischer bauelemente und gehäustes elektronisches bauelement
EP3078089B1 (de) Verfahren zur herstellung eines deckelsubstrats und gehäustes strahlungsemittierendes bauelement
US20070069349A1 (en) Method for micro-electro mechanical system package
DE102004025775A1 (de) Oberflächenemissionslasergehäuse, das ein integriertes optisches Element und einen integrierten Ausrichtungspfosten aufweist
DE19621124A1 (de) Optoelektronischer Wandler und dessen Herstellungsverfahren
EP1495491A2 (de) Verfahren zum verbinden von substraten und verbundelement
DE102021206477B4 (de) Hermetisch verkappte, optische Projektionsanordnung und Verfahren zum Herstellen derselben
DE102021203650A1 (de) Verfahren zur Herstellung eines Deckelsubstrats mit optisch aktiven Fensterbereichen, Verfahren zur Herstellung eines hermetisch gehäusten, optoelektronischen Bauelements und hermetisch gehäustes, optoelektronisches Bauelement
DE102019218820A1 (de) Mikromechanisch-optisches Bauteil und Verfahren zur Herstellung eines Mikromechanisch-optischen Bauteils
GB2443352A (en) Hermetically sealed wafer level packaging for optical MEMS devices
WO2020007710A1 (de) Strahlungsemittierendes bauteil und verfahren zur herstellung eines strahlungsemittierenden bauteils
DE10214769A1 (de) Vorrichtung und Sensor zur Aufnahme von Lichtsignalen sowie Herstellungsverfahren
WO2018095908A1 (de) Bauteil mit einem optoelektronischen bauelement
GB2439403A (en) Hermetically sealed wafer level packaging for optical MEMS devices
GB2443573A (en) Hermetically sealed optoelectronic MEMS wafer level package

Legal Events

Date Code Title Description
8181 Inventor (new situation)

Inventor name: YANG, XIAO, CUPERTINO, CALIF., US

Inventor name: CHEN, DONGMIN, SARATOGA, CALIF., US

R012 Request for examination validly filed

Effective date: 20110805

R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final