KR20050039635A - 광학용 기밀식 밀봉 패키지를 위한 방법 및 시스템 - Google Patents

광학용 기밀식 밀봉 패키지를 위한 방법 및 시스템 Download PDF

Info

Publication number
KR20050039635A
KR20050039635A KR1020040084711A KR20040084711A KR20050039635A KR 20050039635 A KR20050039635 A KR 20050039635A KR 1020040084711 A KR1020040084711 A KR 1020040084711A KR 20040084711 A KR20040084711 A KR 20040084711A KR 20050039635 A KR20050039635 A KR 20050039635A
Authority
KR
South Korea
Prior art keywords
regions
transparent member
chips
region
street
Prior art date
Application number
KR1020040084711A
Other languages
English (en)
Inventor
양시아오
Original Assignee
미라디아 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미라디아 인크. filed Critical 미라디아 인크.
Publication of KR20050039635A publication Critical patent/KR20050039635A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y10T156/1092—All laminae planar and face to face
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y10T156/1092—All laminae planar and face to face
    • Y10T156/1093—All laminae planar and face to face with covering of discrete laminae with additional lamina

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Micromachines (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 기밀식 밀봉 디바이스를 위한 방법에 관한 것이다. 본 방법은 복수의 개별 칩들을 포함하는 기판을 제공하는 단계를 포함한다. 칩들의 각각은 복수의 디바이스들을 포함하고 칩들의 각각은 제1 어레이로서 간격을 두는 방식으로 배열된다. 본 방법은 제2 어레이로서 간격을 두는 방식으로 배열된 복수의 리세스 영역들과 이격유지 영역을 포함하는 소정의 두께의 투명 부재를 또한 제공한다. 본 방법은 복수의 리세스 영역들의 각각을 상기 복수의 칩들 중의 각각의 하나에 결합시키는 방식으로 투명 부재를 정렬하는 단계를 또한 포함한다. 리세스 영역들 중의 하나의 범위 내에 칩들의 각각을 격리시키도록 적어도 하나의 접합 공정을 이용함으로써 각각의 리세스 영역들 중의 하나의 범위 내에 칩들의 각각을 기밀식 밀봉하는 단계를 더 포함한다.

Description

광학용 기밀식 밀봉 패키지를 위한 방법 및 시스템{METHOD AND SYSTEM FOR HERMETICALLY SEALING PACKAGES FOR OPTICS}
본 발명은 일반적으로 대상물의 제조에 관한 것이다. 더 상세하게, 본 발명은 투명 커버를 반도체 기판에 기밀식으로 접합하기 위한 구조 및 방법을 제공한다. 단지 예로서, 본 발명은 마이크로-기계 전자 시스템을 포함하는 반도체 웨이퍼에 기밀식으로 접합된 투명 유리 커버에 적용될 수 있다. 본 방법 및 구조는 예를 들어, 전하 결합 디스플레이 카메라 어레이(charge coupled display camera arrays) 및 적외선 어레이뿐만 아니라 디스플레이 기술에 적용될 수 있다.
실리콘 집적 회로의 패키징은 높은 수준의 성숙기에 도달했다. 도1은 종래의 실리콘 집적 회로 패키지의 간단한 도면을 도시한다. 실리콘 집적 회로 다이(110)는 볼 그리드 어레이(ball grid array, 120) 형상을 갖는 보조장착부(115)에 장착된다. 와이어 본드(wire bond, 125)들은 보조장착부(115)에 전기 접속을 제공하도록 실리콘 다이(110)에 부착된다. 통상적으로, 실리콘 다이(110)와 와이어 본드(125)들은 플라스틱 캡슐(plastic encapsulant, 130)을 이용하여 캡슐에 싸여진다. 생성된 패키지는 튼튼하고 저렴하다.
도1에 도시된 패키지는 실리콘 집적 회로의 전기 작동에서보다 종종 요구되는 응용예에서 몇 가지 단점을 제공한다. 이러한 응용예의 예는 마이크로 미러 또는 다른 MEMS 구조의 어레이의 광학적 반사이다. 예를 들어, 이러한 응용예는 통상적으로 광학 에너지로 실리콘 집적 회로의 상부를 조명하고 고효율로 실리콘 집적 회로의 상부에서 광학 에너지를 사실상 반사하는 능력이 요구된다. 투명도의 부족, 굴절률의 비균일성 및 표면 거칠기를 포함하는 플라스틱 캡슐의 광학적 특성은 이들 패키지를 이러한 응용예에 적합하지 않게 한다. 부가적으로, 다수의 MEMS는 마이크로 전기 기계 구조가 MEMS의 평면에 직각인 방향뿐만 아니라 MEMS의 평면에 평행한 방향으로 이동될 수 있도록 실리콘 집적 회로의 표면 위에 개방 공간이 종종 요구된다. 따라서, 플라스틱 캡슐과 집적 회로 표면과의 물리적인 접촉은 이러한 패키지가 다수의 MEMS 응용예에 적합하지 않게 한다.
본 발명은 일반적으로 대상물의 제조에 관한 것이다. 더 상세하게, 본 발명은 투명 커버를 반도체 기판에 기밀식으로 접합하기 위한 방법 및 구조를 제공한다. 단지 예로서, 본 발명은 마이크로-기계 전자 시스템을 포함하는 반도체 웨이퍼에 기밀식으로 접합된 투명 유리 커버에 적용될 수 있다. 본 방법 및 구조는 예를 들어, 전하 결합 디스플레이 카메라 어레이 및 적외선 어레이뿐만 아니라 디스플레이 기술에 적용될 수 있다.
본 발명에 따른 특정 실시예에서, 디바이스들을 기밀식 밀봉하는 방법이 제공된다. 본 방법은 복수의 개별 칩들을 포함하는 기판을 제공하는 단계를 포함하고, 칩들의 각각은 복수의 디바이스들을 포함한다. 본 발명에 따른 이러한 특정 실시예에서, 칩들은 제1 어레이로서 간격을 두는 방식으로 배열된다. 본 실시예의 어레이 구성은 스트립(strip)들로 배열된 복수의 제1 스트리트 영역들과 스트립들로 배열된 복수의 제2 스트리트 영역들을 포함한다. 제2 스트리트 영역들은 어레이 구성을 형성하기 위해 제1 스트리트 영역과 교차한다. 본 방법은 소정의 두께의 투명 부재를 제공하는 단계를 또한 포함한다. 본 실시예의 투명 부재는 소정의 두께의 범위 내에서 복수의 리세스 영역들을 포함하고, 제2 어레이로서 간격을 두는 방식으로 배열된다. 바람직하게는, 각각의 리세스 영역은 이격유지(standoff) 영역에 의해 접하게 된다. 이러한 특정 실시예에서, 이격유지 영역은 소정의 두께의 일부분에 의해 한정된 두께를 갖는다. 본 방법은 또한 복수의 리세스 영역들의 각각을 복수의 칩들 중의 각각의 하나에 결합시키는 방식으로 투명 부재를 정렬하는 단계를 포함한다. 투명 부재는 이격유지 영역이 각각의 리세스 영역들 중의 하나의 범위 내에 칩들의 각각을 둘러싸게 하기 위해서 복수의 제1 스트리트 영역들의 각각에 결합되고 복수의 제2 스트리트 영역들의 각각에 결합되도록 정렬된다. 본 방법은 또한 투명 부재의 이격유지 영역을 복수의 제1 스트리트 영역들 및 제2 스트리트 영역들에 접촉시킴으로써 각각의 리세스 영역들 중의 하나의 범위 내에 칩들의 각각을 기밀식 밀봉하는 단계를 포함한다. 바람직하게, 기밀식 밀봉 단계는 리세스 영역들 중의 하나의 범위 내에 칩들의 각각을 격리시키도록 적어도 하나의 접합 공정을 이용한다.
대체 특정 실시예에서, 본 발명은 디바이스들을 기밀식으로 밀봉하기 위한 시스템을 제공한다. 본 시스템은 복수의 개별 칩들을 포함하도록 구성된 기판을 포함한다. 칩들의 각각은 복수의 디바이스들을 포함한다. 부가적으로, 칩들의 각각은 제1 어레이로서 간격을 두는 방식으로 배열된다. 어레이 구성은 스트립들로 배열된 복수의 제1 스트리트 영역들과 스트립들로 배열된 복수의 제2 스트리트 영역들을 포함한다. 제2 스트리트 영역들은 어레이 구성을 형성하기 위해 제1 스트리트 영역들과 교차한다. 본 시스템은 또한 소정의 두께를 갖는 투명 부재를 포함한다. 투명 부재는 소정의 두께의 범위 내에서 복수의 리세스 영역들을 포함하도록 구성된다. 복수의 리세스 영역들은 제2 어레이로서 간격을 두는 방식으로 배열된다. 또한, 리세스 영역들의 각각은 소정의 두께의 일부분에 의해 한정된 두께를 갖는 이격유지 영역에 의해 접하게 된다. 기판 및 투명 부재는 복수의 리세스 영역들의 각각을 복수의 칩들 중의 각각의 하나에 결합시키는 방식으로 정렬된다. 따라서, 이격유지 영역은 각각의 리세스 영역들 중의 하나의 범위 내에 칩들의 각각을 둘러싸게 하기 위해서 복수의 제1 스트리트 영역들의 각각에 결합되고 복수의 제2 스트리트 영역들의 각각에 결합된다. 각각의 리세스 영역들 중의 하나의 범위 내의 칩들의 각각은 리세스 영역들 중의 하나의 범위 내에 칩들의 각각을 격리시키도록 적어도 하나의 접합 공정을 이용하여 투명 부재의 이격유지 영역을 복수의 제1 스트리트 영역들과 복수의 제2 스트리트 영역들에 접촉시킴으로써 기밀식으로 밀봉된다.
본 발명의 이들 및 다른 목적들과 특징들 그리고 이들을 얻기 위한 방법은 해당 기술 분야의 종사자들에 의해 명백하게 될 것이고, 본 발명 자체는 첨부된 도면을 참조하여 후술하는 상세한 설명을 참조하여 잘 이해될 것이다.
본 발명에 따라, 대상물을 제조하기 위한 기술이 제공된다. 더 상세하게, 본 발명은 대상물의 기밀식 밀봉 패키지를 위한 방법 및 시스템을 제공한다. 단지 예로서, 본 발명은 광학 마이크로 미러 패키지의 기밀식 밀봉에 적용된다. 본 방법 및 시스템은 기밀식 밀봉이 요구되는 다른 MEMS 디바이스들뿐만 아니라 센서 기술에 적용될 수 있다.
도2는 마이크로 미러 어레이의 광학 조명에 유용한 종래의 기밀식 밀봉된 투명 집적 회로 패키지의 간략도를 도시한다. 도2에서, 마이크로 미러 어레이(215) 형상의 실리콘 MEMS 다이(210)가 보조장착부(220)에 장착된다. 다이는 해당 기술 분야의 종사자들에게 공지된 기밀식 밀봉 패키징 요구사항과 호환성이 있는 다이 부착 과정을 이용하여 보조장착부에 부착된다. 와이어 본드(225)는 도1에 도시된 패키지로서 실리콘 다이와 보조장착부에 부착된다.
마이크로 미러 어레이(215) 위에 개방 공간을 제공하기 위해, 고형 이격유지부(230)가 통상적으로 보조장착부의 외부 에지 근처에 배치된다. 이러한 이격유지부는 통상적으로 정방형 고리 형상이고 코바(covar) 또는 다른 적절한 재료로 제조된다. 이격유지부는 종종 접촉 지점(235)에서 보조장착부에 브레이징 된다. 유리 커버 플레이트(240)는 통상적으로 패키지를 밀봉하기 위해 접촉 지점(245)에서 이격유지부의 상부에 브레이징 된다.
도2에 도시된 패키지의 비용은 통상적으로 비싸고, 소정의 경우에 약 70 달러 정도이다. 부가적으로, 잠재적인 취급 손상 및 오염을 방지하기 위해 청정실 환경에서 패키지를 조립하는 것이 통상적으로 필요하다.
도3a 내지 도3d는 본 발명의 실시예에 따른 웨이퍼 레벨로 기밀식 밀봉된 패키지의 간략도이다. 이들 도면은 특정 실시예에 따른 예를 도시한다. 해당 기술 분야의 종래 기술 중 하나가 다양한 변경, 대체물 및 변형으로 인식될 수 있다. 바람직하게는, 패키지의 형성 단계는 다이 형상 내로 활성 디바이스를 분리하기 전에 일어난다. 여기서, 분리는 종종 다른 것들 중에서 다이싱(dicing) 및/또는 스크라이빙(scribing) 및 파단 공정을 이용하여 일어난다. 본 방법의 부가의 세부사항은 본 명세서 및 이하의 특정 내용을 통해 제공된다.
도3a에 도시된 실시예에서, 기판(310)은 기판에 개별 칩(315)의 어레이를 형성하기 위한 방법에 따라 처리된다. 본 발명에 따른 실시예에서, 기판(310)은 예를 들어, Si인 CMOS 반도체 웨이퍼이고, 칩(315)들은 MEMS이다. 이들 MEMS를 형성하는 일 방법의 예는 공동으로 허여되고 본원에서 참조로 합체된 미국 특허 출원 제60/390,389호에 개시되어 있다. 도3a에 도시된 실시예에서, 칩들은 복수의 디바이스들을 포함한다. 부가적으로, CMOS 웨이퍼는 집적 회로(312), 전기 리드(314)용 금속 트레이스 및 다른 CMOS 구조를 형성하기 위해 처리된다. 본 발명에 따른 실시예에서, 디바이스들은 다차원 어레이, 즉 2차원 어레이로 배열된 마이크로 미러이다. 대체 실시예에서, 복수의 디바이스들은 복수의 전하 결합 소자(CCD)들, 복수의 굴절 디바이스들, 복수의 검지 디바이스들, 집적 회로 디바이스, 이들의 임의의 조합 등을 포함한다.
도3b에 도시된 실시예에서, 투명 부재의 하부 표면에 복수의 리세스 영역(325)을 포함하는 투명 부재(320)가 제공된다. 투명 부재는 소정의 두께(330)를 갖는다. 본 발명에 따른 실시예에서, 투명 부재의 두께는 1.2㎜이다. 선택적으로, 다른 실시예에서, 두께는 약 0.5㎜ 내지 약 3㎜의 범위이다. 물론, 두께는 특정 응용예에 종속될 수 있다.
바람직하게, 리세스 영역은 부재 내에 한정된 체적이다. 체적은 투명 부재의 저부(324)로부터 리세스 영역(339)의 상부까지의 거리에 의해 한정되는 깊이(322)이다. 리세스 영역의 외부 에지(edge)들은 이격유지부(335)의 수직 에지에 의해 한정된다. 본 발명에 따른 실시예에서, 리세스 영역의 체적은 투명 부재에 걸쳐 균일하다.
본 발명의 실시예에 따라, 개별 이격유지부(335)는 x-y 평면과 평행한 평면으로 배향된 높이(322)를 갖는 환형 장방형 링을 포함한다. 후술하는 바와 같이 이격유지부의 저부면이 기판을 정합시키고 기밀식으로 밀봉된 패키지를 형성하는데 충분한 접합을 형성하기 위해 본 발명에 따른 실시예에서 준비된다.
본 발명의 실시예에서, 리세스 영역의 깊이는 소정의 깊이이다. 도3b에 도시된 실시예에서, 리세스 영역의 깊이(332)는 0.5㎜이다. 물론, 리세스 영역의 깊이는 특정 응용예에 종속된다. 부가적으로, 본 발명의 실시예에서, 개별 리세스 영역의 면적은 소정의 크기일 것이다. 도3b에 도시된 실시예에서, 개별 리세스 영역의 면적은 약 14㎜ X 18㎜이다. 특정 응용예에 종속하여, 이러한 면적은 크기가 변화할 수 있다.
투명 부재에 형성된 리세스 영역은 x-y 평면의 다차원 어레이를 형성하기 위해 간격을 두는 방식으로 배열된다. 본 발명에 따른 소정 실시예에서, 리세스 영역은 x-y 평면의 2차원 어레이를 형성하도록 배열된다. 도3a 내지 3d에 도시된 실시예에서, 리세스 영역(325)의 깊이 및 x-y 치수는 칩(315)의 높이 및 x-y 치수보다 크다. 따라서, 칩은 리세스 영역에 끼워맞춤되고 리세스 영역의 에지는 모든 3차원에서 칩의 외부 에지로부터 분리된다. 또한, 도3a 및 3b에 도시된 실시예에서, x 및 y 치수에서 리세스 영역의 중심 대 중심의 간격은 각각 x 및 y 치수에서 리세스 영역의 크기를 초과하고, 인접한 칩들 사이의 이격유지 영역(335)용의 간격을 제공한다. 이격유지 영역의 측방향 치수는 소정의 크기를 갖는다. 본 발명에 따른 실시예에서, 이격유지 영역의 측방향 치수는 0.5㎜와 1.0㎜ 사이의 범위를 갖는다. 본 발명에 따른 실시예에서, 투명 부재는 미국 뉴욕주 소재의 코닝 인코포레이티드(Corning Incorporated)에 의해 제조된 등록 상표 코닝 이글2000TM 디스플레이 등급 유리 기판의 명칭으로 판매되는 제품으로부터 형성된다. 유리 기판은 90% 이상의 가시 영역에서 광전력 투과율(optical power transmittance)을 갖지만 이에 제한되지 않는 높은 광학적 특성의 특징을 갖는다. 부재를 통한 광의 투과율은 후술하는 바와 같이 기판의 광학면에 반사 방지(AR) 코팅을 인가함으로써 증가될 수 있다. 부가적으로, 등록 상표 코닝 이글2000TM 디스플레이 등급 유리는 Si의 열팽창 계수에 근접한 유기 기판의 열팽창 계수를 갖기 때문에 본 발명에 따른 소정의 실시예에 이용된다.
재료로서, 온도(T)에서의 열변형이 온도의 변화(T - T ref ) 때문에 부재의 길이 방향으로 변화되도록 한정함으로써, 부재의 원래 길이(l)에 의해 분할된다. 온도(T)에서의 열변형은 e T (T)로서 다음과 같이 지시된다.
또한, α(T)로서 지시된 재료의 열팽창 계수를 한정하는 것은 다음과 같다,
시간의 함수로서 온도 변화가 예상되는 본 발명의 실시예에서, 기판의 열팽창 계수(CTE)에 대해 투명 커버의 열팽창 계수(CTE)를 매치시키는 것이 유리하다. 이들 CTE의 매칭은 온도 변화에 의해 기판에 도입된 응력과 휘어짐의 양을 제한한다.
도3a 내지 도3d에 도시된 실시예에서, 투명 부재는 광학 흡수를 감소시키도록 설계되고 제조되어서 바람직한(interest) 파장 범위에서 광학 에너지의 투과(transmission)를 증가시킨다. 본 발명에 따른 실시예에서, 바람직한 파장 범위는 400nm와 700nm 사이의 가시 스펙트럼이다. 더욱이, 본 실시예에서, 부재(337)의 상부면 및 리세스 영역(339)의 상부면은 광학 특성면을 제공하도록 폴리싱되고 마감된다. 더욱이, AR 코팅은 투명 부재의 상부면과 리세스 영역의 상부면에 도포될 수 있다. 투명 부재의 상부면에 도포된 AR 코팅은 그 패키지 상에 충돌할 때 투명 부재의 상부로부터 반사되는 광의 양을 감소시켜서 마이크로 미러 어레이(315)에 도달하는 광의 양을 증가시킨다. 더욱이, 리세스 영역의 상부에 도포된 AR 코팅은 그것이 패키지를 떠날 때 투명 부재로부터 반사된 광의 양을 감소시킨다. 전체 시스템 처리량은 이러한 AR 코팅의 사용에 의해 증가된다. MgF2의 4분의 1의 파장(λ/4) 또는 다른 적절한 유전체 재료가 광대역 AR 코팅을 형성하도록 사용될 수 있다. 예를 들어, 코닝 이글(Corning Eagle2000TM) 디스플레이 등급 유리 기판 상에 증착된 (550nm에서 1.38의 굴절률을 가진) 550nm에서 중심 맞춰진 λ/4 MgF2 코팅은 가시 스펙트럼(400nm 내지 700nm)을 따라 표면마다 2% 미만의 전력 반사율(power reflectance)을 가져온다.
투명 부재는 다양한 방법으로 리세스 영역을 형성하도록 작업될 수 있다. 예를 들어, 본 발명에 따른 일 실시예에서, 리세스 영역은 건식 또는 습식 화학 에칭, 레이저 가공, 음향 가공 및 물 제트 가공 등의 사용에 의해 투명 부재 내로 에칭될 수 있다.
본 발명에 따른 다른 실시예에서, 투명 부재는 제1 평면의 구성요소를 가공하고 이어서 도4에 도시된 바와 같이 제1 구성요소에 분리된 투명 구성요소를 접합시킴으로써 형성된다. 제1 평면의 구성요소(410)는 리세스 영역(415)이 위치되는 위치에 개구를 형성하도록 가공되거나 또는 다르게 작업된 평면상의 기판이다. 추가 개구는 후술되는 바와 같이 칩 상호 연결 영역에 와이어 본드의 부착을 위해 사용되는 관통 구멍을 형성하도록 위치(417)에 형성된다. 제1 평면의 구성요소의 가공되지 않은 영역은 이격유지 영역(420)을 형성한다. 제2 평면의 투명 구성요소(430)는 완전한 투명 부재를 형성하도록 제1 평면의 구성요소의 상부에 접착된다. 본 발명에 따른 특정 실시예에서, 제1 평면의 구성요소 및 제2 평면의 투명 구성요소는 모두 투명하다. 도4a의 평면 A-A를 따라 취한 완전한 투명 부재의 측면도는 도4b에 도시된다. 도4b에 도시된 바와 같이, 이격유지 영역(420) 및 상부 투명 구성요소(430)가 도시된다.
이러한 대체 제조 공정에 의해 제공된 하나의 장점은 두 개의 구성요소의 광학 특성들이 항상 유사하지 않다는 것이다. 사실, 몇몇 적용예에서, 도4a 및 도4b에 도시된 제1 구성요소의 광학 특성은 시스템 성능에 영향을 주지 않는다. 예를 들어, 패키지를 통한 광학 경로에 따라서, 광은 제1 구성요소에 충돌할 수 없다. 본 발명에 따른 다른 실시예에서, 하부 구성요소 상에 충돌하는 임의 광을 흡수하는 것이 바람직하다.
본 발명에 따른 실시예에서, 투명 부재의 광학 특성은 미리 결정된다. 특정 실시예에서, 투명 부재의 투과 및 흡수 계수는 x-y 평면에서 위치의 함수로서 균일하다.
본 발명에 따른 실시예에서, 두 개의 투명 구성요소의 접합이 저온 유리 프리트(frit) 접합 또는 본 기술분야의 당업자에게 공지된 다른 방법에 의해 수행된다. 부가적으로, AR 코팅은 광학 처리량을 증가시키기 위해 접합 전에 제2 투과 구성요소의 상부 및 바닥부에 도포된다. 상술된 바와 같이, 본 발명에 따른 이러한 실시예에서, 제2 투명 부재의 광학 특성은 리세스 영역의 상부를 관통하는 광의 광학 특성을 제어하여, 투명 부재가 단일 기판으로부터 형성된 실시예에 적용할 수 없는 폴리싱 및 코팅 방법의 사용을 가능하게 한다.
본 발명에 따른 실시예에서, 기밀식으로 밀봉된 다이 레벨 패키지(die-level package)는 투명 부재를 기판에 연결함으로써 형성된다. 도3c는 기밀식 밀봉할 때 투명 부재와 기판의 간략화된 도면을 도시한다. 투명 부재는 시트 영역(344, 346) 위에 이격유지 영역(340, 342)을 위치시키는 방식으로 정렬된다. 개별 칩(350)은 아래에 위치되고 연관된 리세스 영역(352)과 연통하고 이격유지 영역(342)의 기부에 위치된 접점(356)에서 투명 커버(354)에 의해 기밀식으로 밀봉된다. 관통 구멍(354)은 CMOS 웨이퍼 상에 위치된 접합 패드(358)로의 접근을 제공한다.
기판으로의 투명 부재의 기밀식 밀봉은 본 기술분야의 당업자에게 공지된 몇몇 방법에 따라 수행된다. 예를 들어, 본 발명에 따른 실시예에서, 기밀식 밀봉은 플라즈마 작용 공유 웨이퍼 접합(plasma activated covalent wafer bonding, PACWB)에 의해 수행된다. PACWB는 기판과 투명 부재가 예를 들어 60℃에서 SC1(NH3:H2O2:H2O, 1:4:20)에서 세척되고, 탈이온화(DI) 물로 헹구어지고, 20초동안 2% HF에 담그어지고, DI 물로 헹구어지고, N2 또는 에어로 건조된 후 실온에서 수행된다. 그 후 기판 및 투명 기판은 예를 들어, 약 35mTorr의 챔버 압력으로 반응성 이온 에칭기에서 산소 플라즈마에 노출된다. 본 발명에 따른 대체 실시예에서, 기판 및 투명 부재는 아르곤 플라즈마에 노출된다. 플라즈마 처리 후, 산화 실리콘의 표면은 친수성이고 접합을 촉진시킨다. 기판 및 투명 부재는 미리 선택된 대기 분위기의 실온에서 접촉된다. 본 발명에 따른 대체 실시예에서, 다른 접합 기술이 예를 들어, 공융(eutectic) 저온 접합 및 양극(anodic) 접합이 사용된다.
본 발명에 따른 실시예에서, 도3c에 도시된 기밀식 밀봉 처리가 불활성 가스를 포함하는 분위기에서 수행된다. 불활성 가스의 예는 다른 것들 중에서 N2 및 Ar이다. 불활성 분위기에서 기밀식 밀봉에 의해 제공되는 장점은 디바이스에 존재하는 진동의 완충에 제한되기는 하지만 전기 아크의 방지를 포함한다. 예를 들어, 만약 디바이스가 어레이에 배열된 마이크로 미러이면, 마이크로 미러의 운동 및 작동 중에 존재하는 진동은 불활성 가스의 존재에 의해 댐핑(damping)되고 감쇄된다. 더욱이, 마이크로 미러 어레이 및/또는 구동 전자 기기의 요소 사이에서의 전기 아크의 가능성이 불활성 가스의 존재에 의해 감소된다.
도5a는 기밀식 밀봉될 때 도3c에 도시된 디바이스의 평면도이다. y방향으로 연장된 이격유지 영역(510)은 평행한 스트리트 영역(512) 위에 위치되고 x방향으로 연장된 이격유지 영역(515)은 평행한 스트리트 영역(517) 위에 위치된다. 접합 패드(520)는 작동 디바이스(522)의 좌우 측에 위치된다. 도3c에 도시된 바와 같이, 투명 부재의 관통 구멍(348)은 접합 패드로의 접근을 제공한다.
본 발명에 따른 실시예에서, 기밀식 밀봉 공정은 단일 투명 부재를 단일 기판에 접합시킴으로써 수행된다. 본 실시예에서, 단일 투명 부재의 크기는 기판의 크기에 상응하도록 선택된다. 예를 들어, 폭과 길이가 약 30cm인 투명 부재는 직경이 30cm인 기판에 접합된다. 이와 달리, 투명 부재는 장방형일 수 있고 기판보다 크기가 더 크다. 본 발명에 따른 대체 실시예에서, 투명 기판의 크기는 기판 크기의 단지 일부이다. 이러한 대체 실시예에서, 기밀식 밀봉 전에, 다중 투명 부재는 기판 표면상의 정합된 영역과 정렬하도록 배열된다. 다중 투명 부재는 기판에 연속적으로 접합된다. 예를 들어, 도5b는 기판에 위치된 칩(560)의 어레이 위에 2차원 어레이로 배열된 4개의 부재(552, 554, 556, 558)들의 간략화된 도면을 도시한다. 도5b에 도시된 대체 실시예에서, 투명 부재는 인접한 투명 부재가 평면(570, 572)에서 서로 접하도록 제조된다. 그러나, 이는 반드시 필요한 것은 아니다. 본 발명에 따른 추가 대체 실시예는 투명 부재를 상이하게 정렬할 수 있다.
본 발명에 따른 실시예에 따르면, 도3d는 기밀식 밀봉이 완료된 후 개별 다이의 분리를 도시한다. 도3d에 도시된 실시예에서, 개별 다이(360)는 인접한 접합 패드 사이에 위치된 y방향으로 연장된 라인을 따라 분리된다. x방향에서, 다이는 리세스 영역(364)의 투명 부재 외측에 위치된 관통 구멍(362)과 분리 평면을 정렬시키도록 분리된다. 비교를 위해, y방향 및 x방향의 라인이 라인(530) 및 라인(535)으로 각각 도5a에 도시된다.
본 발명에 따른 특정 실시예에서, 개별 다이는 다이아몬드 소오(saw)를 사용하여 기판을 다이로 절단함으로써 분리된다. 대체 실시예에서, 다이는 다이아몬드 스크라이브(scribe)를 사용하여 기판에 선을 그음으로써 분리된다. 기판이 실리콘 웨이퍼인 본 발명의 실시예에서, 다이 분리는 회전 원형 연마 소오 블레이드로 실리콘 기판을 소오잉(sawing)함으로써 수행된다.
도6은 본 발명의 실시예에 따른 단일 다이의 평면도이다. 칩과 리세스 영역의 측방향 치수는 소정의 크기이다. 도6에 도시된 실시예에서, 칩(610)의 측방향 치수는 약 13mm X 17mm이다. 칩의 중심에서 중심 이격 거리는 x방향으로 약 21mm 및 y방향으로 17mm이다. 이 특정 실시예에서의 칩은 마이크로 미러(615)의 1024 X 768 어레이를 포함한다. 마이크로 미러의 에지는 0.5mm 거리만큼 x 및 y방향으로 이격유지 영역(620)으로부터 분리된다. 이격유지 영역은 폭이 0.5mm이다. 이격유지 영역의 좌우로의 관통 구멍(625, 627)은 각각 크기가 100㎛의 접합 패드(630)로 접근을 제공하고 150㎛ 피치로 설정된다. 이와 달리, 칩(610)의 중심에서 중심 이격거리는 16mm X 12mm이고, 0.25mm의 칩과 이격유지 영역 사이의 분리를 가져온다. 물론, 이러한 치수는 특정 실시예에 따른다.
본 발명에 따른 실시예에서, 기판과 접촉하는 이격유지 영역의 표면 조도는 소정의 수준으로 감소된다. 원자 배율 현미경(Atomic Force Microscopy, AFM)은 전형적으로 이격유지 영역의 하부면의 표면 조도를 특성화하는데 사용된다. 예를 들어, 베코 인스트루먼트사(Veeco Instruments, Inc.)로부터의 디지털 인스트루먼트 엔비로스코프(Digital Instruments EnviroScopeTM)가 사용될 수 있다.
예를 들어, 본 발명에 따른 특정 실시예에서, 이격유지 영역의 하부면의 제곱 평균 제곱근 표면 조도(root mean square surface roughness)는 2㎛ X 2㎛ 영역의 경우 2Å 이하이다. 본 발명에 따른 대체 실시예에서, 표면 조도는 2㎛ X 2㎛ 영역에 대해 약 3Å RMS이다.
도7은 본 발명의 실시예에 따른 패키지를 장착하고 기밀식으로 밀봉된 패키지에 전기적 연결을 하기에 유용한 다이 레벨 패키지의 간략화된 도면이다.
도7은 기밀식으로 밀봉된 패키지가 볼 그리드 어레이와 같은 리드 프레임 구조 상에 장착되는 본 발명에 따른 실시예를 도시한다. 이미 전술한 분리된 CMOS 다이, 칩 및 기밀식 밀봉 패키지가 도면부호 705로 도시된다. 본 발명에 따른 실시예에서, 적어도 하나의 상호 연결 영역은 기판 상의 각각의 칩과 관련된다. 도7에 도시된 실시예에서, 상호 연결 영역 또는 접합 패드(710)는 예를 들어 웨이퍼의 상부면 상에 또는 근처에 위치된다. 본 발명에 따른 실시예에서, 상호 연결 패드는 MEMS 알고리즘에 따른 기계 장치를 실행시키도록 복수의 디바이스에 전기적으로 연결된다. 따라서, 상호 연결 영역(710)에 존재하는 전기 신호는 디바이스(715)의 기계적 이동을 초래한다. 앞서 개시된 바와 같이, 본 발명에 따른 특정 실시예에서, 상호 연결 영역(710)에 존재하는 전기 신호는 마이크로 미러 어레이 상에 입사되고 투명 부재(717)를 관통하는 광을 선별적으로 반사하기 위해 마이크로 미러 어레이에 존재하는 일부 또는 모든 마이크로 미러를 편향시킨다.
상호 연결 영역(및 이에 따른 디바이스들)을 외부 드라이버에 전기적으로 연결시키기 위해서, 와이어 본드(720)는 상호 연결 패드(710)로부터 리드 프레임 구조물(725) 상에 위치된 전기 연결부까지 연결된다. 본 발명에 따른 실시예에서, 와이어 본드는 500mA의 전류를 초과하여 흐르게 할 수 있는 직경이 약 25㎛의 Au 와이어를 사용하여 형성된다. 도7에 도시된 본 발명에 따른 실시예에서, 와이어 본드는 캡슐(730) 내에서 캡슐에 싸여진다. 환경적인 손상으로부터 전기 구성요소를 보호하기 위해 예를 들어, 플라스틱과 같은 캡슐의 사용은 본 기술분야의 당업자에게 공지되어 있다. 몇몇 실시예에서 리드 프레임은 기밀식으로 밀봉된 패키지 상에 열적 부하를 감소시키도록 열 분산기(742) 위로 브레이징 된다.
도7에서, 캡슐은 캡슐이 없는 리세스 영역 위에 위치된 투명 부재의 표면 영역(735)을 유지시키면서 적어도 일부의 리드 프레임, 와이어 본드, 상호 연결 영역 및 관통 구멍에 인접한 투명 부재의 측면을 캡슐에 싸여지도록 적용된다. 따라서, 표면 영역(735)의 광학 특성은 캡슐의 적용에 의해 영향을 받지 않는다. 도7에 도시된 실시예에서, 다이 레벨 패키지의 전체 두께(740)는 1.27mm이다. 따라서, 도7에 도시된 패키지는 광학 MEMS용으로 유용한 기밀식 밀봉 패키지 및 비기밀식으로 밀봉된 플라스틱 캡슐에 싸여진 패키지 모두와 결합한다.
도8은 본 발명에 따른 특정 실시예를 채용한 반사 시스템의 작동을 도시한다. 본 발명에 따른 실시예에서, 패키지로부터 반사되고 그 위에 입사되는 광을 공간적으로 여과하는 것이 바람직하다. 도8에 도시된 실시예에서, 광원(810)으로부터의 광의 빔은 투명 부재(815)의 상부면 상에 입사된다. 투명 부재를 관통하는 일부의 광(830)은 복수의 디바이스, 본 실시예에서는 마이크로 미러 어레이(820)의 표면 상에 입사된다. 램프(810)로부터 광(835)의 다른 부분은 투명 부재의 주변부에 위치된 필터 마스크(825)에 의해 여과되거나 차단된다. 필터 마스크(825)의 좌측, 상부 및 바닥부측에 의해 차단된 광은 마이크로 미러 어레이에 도달할 수 없다. 더욱이, 마이크로 미로 어레이 이외에 칩의 일부분으로부터 반사된 광은 필터 마스크의 우측에 의해 차단된다. 따라서, 필터 마스크(825)의 사용에 의해, 검출기(840)로 보내지는 반사된 광은 패키지 상에 입사되는 원래 빔의 선택된 일부분에 제한된다.
도8에 도시된 실시예에서, 필터 마스크는 투명 부재의 상부면 상에 위치되지만, 이는 필수적이 아니다. 대체 실시예에서, 필터 마스크는 투명 부재의 하부면 또는 측면 상에 위치된다. 본 발명에 따른 추가 실시예에서, 투명 부재의 제조시 불투명 재료의 사용은 필터 마스크를 보완할 수 있다. 본 발명에 따른 실시예에서, 필터 마스크는 크롬층을 포함한다. 대체 실시예에서, 필터 마스크는 다른 반사 또는 흡수 재료로 형성된다.
도8에 도시된 실시예에서, 필터 마스크는 마이크로 미로 어레이 이외에 다이의 일부로부터 반사하거나 그 위로 충돌하는 것으로부터 광을 차단시키는 개구 영역을 형성한다. 대체 실시예에서, 필터 마스크는 단지 도8의 출구(우측) 측면 상이 아니고 입사(좌측) 측면 상의 광을 차단시키도록 사용된다.
상술된 것은 본 발명의 특정 실시예의 완전한 설명이지만, 상기 설명은 청구범위에 의해 한정된 바와 같이 본 발명의 범위를 제한하려는 것은 아니다.
본 발명은 질소, 아르곤 또는 질소 및 아르곤의 혼합물로부터 선택된 비활성 환경으로 인하여 디바이스에 존재하는 진동의 완충과 더불어 전기 아크를 방지할 수 있으며, 기판의 열팽창 계수(CTE)에 대해 투명 커버의 열팽창 계수(CTE)를 매칭하여 온도 변화에 의해 기판에 도입된 응력과 휘어짐의 양을 제한할 수 있다.
도1은 종래의 실리콘 집적 회로 패키지의 간략도.
도2는 종래의 기밀식 밀봉된 투명 집적 회로 패키지의 간략도.
도3a 내지 도3d는 본 발명의 실시예에 따른 웨이퍼 레벨로 기밀식 밀봉된 패키지의 간략도.
도4a 내지 도4b는 두 개의 투명 구성요소로부터 형성된 본 발명의 실시예에 따른 투명 부재의 간략도.
도5a는 기밀식 밀봉시의 본 발명의 실시예에 따른 투명 부재와 기판의 간략 평면도.
도5b는 기밀식 밀봉시의 본 발명의 대체 실시예에 따른 4개의 투명 부재와 기판의 간략도.
도6은 본 발명의 실시예에 따른 기밀식 밀봉 후의 단일 마이크로 미러 칩의 간략도.
도7은 본 발명의 실시예에 따른 기밀식 밀봉된 다이를 포함하는 다이 레벨 패키지의 간략도.
도8은 본 발명의 실시예에 따른 반사 시스템의 작동을 도시하는 간략도.
〈도면의 주요 부분에 대한 부호의 설명〉
110: 실리콘 집적 회로 다이
115: 보조 장착부
120: 볼 그리드 어레이
125: 와이어 본드
130: 플라스틱 캡슐
215: 마이크로 미러 어레이
240: 유리 커버 플레이트
310: 기판
312: 집적 회로
314: 전기 리드
315: 칩
320: 투명 부재
325, 339: 리세스 영역
358: 접합 패드
420: 이격유지 영역
430: 상부 투명 구성요소
710: 상호 연결 영역
725: 리드 프레임 구조물
825: 필터 마스크

Claims (60)

  1. 기판을 제공하는 단계로서, 상기 기판은 복수의 개별 칩들을 포함하고, 상기 칩들의 각각은 복수의 디바이스들을 포함하고, 상기 칩들의 각각은 제1 어레이로서 간격을 두는 방식으로 배열되고, 어레이 구성은 스트립들로 배열된 복수의 제1 스트리트 영역들과 스트립들로 배열된 복수의 제2 스트리트 영역들을 포함하며, 상기 제2 스트리트 영역들은 상기 어레이 구성을 형성하기 위해 상기 제1 스트리트 영역들과 교차하는 상기 기판을 제공하는 단계와,
    소정의 두께의 투명 부재를 제공하는 단계로서, 상기 투명 부재는 상기 소정의 두께의 범위 내에서 복수의 리세스 영역들을 포함하고 제2 어레이로서 간격을 두는 방식으로 배열되고, 상기 리세스 영역들의 각각은 이격유지 영역에 의해 접하게 되며, 상기 이격유지 영역은 상기 소정의 두께의 일부분에 의해 한정된 두께를 갖는 상기 소정의 두께의 투명 부재를 제공하는 단계와,
    상기 이격유지 영역이 각각의 리세스 영역들 중의 하나의 범위 내에 상기 칩들의 각각을 둘러싸게 하기 위해서 상기 복수의 제1 스트리트 영역들의 각각에 결합되고 상기 복수의 제2 스트리트 영역들의 각각에 결합되도록 상기 복수의 리세스 영역들의 각각을 상기 복수의 칩들 중의 각각의 하나에 결합시키는 방식으로 상기 투명 부재를 정렬하는 단계와,
    상기 리세스 영역들 중의 하나의 범위 내에 상기 칩들의 각각을 격리시키도록 적어도 하나의 접합 공정을 이용하여 상기 투명 부재의 상기 이격유지 영역을 상기 복수의 제1 스트리트 영역들 및 제2 스트리트 영역들에 접촉시킴으로써 상기 각각의 리세스 영역들 중의 하나의 범위 내에 상기 칩들의 각각을 기밀식 밀봉하는 단계를 포함하는 기밀식 밀봉 디바이스를 위한 방법.
  2. 제1항에 있어서, 상기 제1 스트리트 영역들의 각각은 치수가 약 0.5mm로부터 1.0mm까지의 범위인 제1 폭을 갖고, 상기 제2 스트리트 영역들의 각각은 치수가 약 0.5mm로부터 1.0mm까지의 범위인 제2 폭을 갖는 기밀식 밀봉 디바이스를 위한 방법.
  3. 제1항에 있어서, 상기 투명 부재는 약 99%보다 큰 광전력 투과율을 갖는 기밀식 밀봉 디바이스를 위한 방법.
  4. 제1항에 있어서, 상기 투명 부재는 열팽창 계수(α T)의 특성이 있고, 상기 열팽창 계수는 상기 기판의 열팽창 계수(α S)와 대략 동일한 기밀식 밀봉 디바이스를 위한 방법.
  5. 제1항에 있어서, 상기 투명 부재는 상기 리세스 영역들의 각각의 위에 덮어지는 반사 방지 코팅이 처리된 표면 영역들을 포함하는 기밀식 밀봉 디바이스를 위한 방법.
  6. 제1항에 있어서, 상기 리세스 영역들의 각각은 건식 또는 습식 에칭, 레이저 가공, 음향 가공 및 캐스팅으로부터 선택된 공정에 의해 형성되는 기밀식 밀봉 디바이스를 위한 방법.
  7. 제1항에 있어서, 상기 투명 부재는 이격유지층의 위에 덮어지는 제1 투명 부재를 포함하고, 상기 이격유지층은 상기 이격유지 영역을 포함하는 기밀식 밀봉 디바이스를 위한 방법.
  8. 제1항에 있어서, 상기 이격유지층은 제2 투명 부재를 포함하는 기밀식 밀봉 디바이스를 위한 방법.
  9. 제1항에 있어서, 상기 접합 공정은 적어도 플라즈마 작용 접합, 공정 접합, 접착층 또는 접착제, 용접, 양극 접합 및 용융 접합으로부터 선택되는 기밀식 밀봉 디바이스를 위한 방법.
  10. 제1항에 있어서, 상기 투명 부재는 두께가 약 0.1mm로부터 1.2mm까지의 범위의 특성을 갖는 기밀식 밀봉 디바이스를 위한 방법.
  11. 제1항에 있어서, 상기 칩들의 각각은 상기 각각의 리세스 영역들 중의 하나의 범위 내의 비활성 환경 내에서 유지되는 기밀식 밀봉 디바이스를 위한 방법.
  12. 제11항에 있어서, 상기 비활성 환경은 질소, 아르곤 또는 질소 및 아르곤의 혼합물로부터 선택되는 기밀식 밀봉 디바이스를 위한 방법.
  13. 제12항에 있어서, 상기 비활성 환경은 댐핑 공정을 일으키는 기밀식 밀봉 디바이스를 위한 방법.
  14. 제12항에 있어서, 상기 비활성 환경은 전기적 방전을 감소시키는 기밀식 밀봉 디바이스를 위한 방법.
  15. 제1항에 있어서, 상기 칩들의 각각은 상호 연결 영역을 포함하고, 상기 상호 연결 영역은 상기 리세스 영역의 외부에 있는 기밀식 밀봉 디바이스를 위한 방법.
  16. 제15항에 있어서, 상기 상호 연결 영역은 상기 투명 부재 상의 관통 구멍 영역을 통하여 노출되는 기밀식 밀봉 디바이스를 위한 방법.
  17. 제16항에 있어서, 상기 상호 연결 영역은 복수의 접합 패드들을 포함하는 기밀식 밀봉 디바이스를 위한 방법.
  18. 제1항에 있어서, 상기 기판은 실리콘 베어링 재료를 포함하는 기밀식 밀봉 디바이스를 위한 방법.
  19. 제18항에 있어서, 상기 기판은 실리콘 웨이퍼인 기밀식 밀봉 디바이스를 위한 방법.
  20. 제1항에 있어서, 상기 리세스 영역들의 각각은 제2 표면 영역에 결합된 제1 표면 영역을 포함하고, 상기 제1 표면 영역과 상기 제2 표면 영역은 광학 특성의 특징을 갖는 기밀식 밀봉 디바이스를 위한 방법.
  21. 제20항에 있어서, 상기 제1 표면 영역은 2㎛ X 2㎛ 영역의 경우에 2Å 이하의 제곱 평균 제곱근 표면 조도를 갖는 기밀식 밀봉 디바이스를 위한 방법.
  22. 제1항에 있어서, 상기 리세스 영역들의 각각은 환형 형상인 기밀식 밀봉 디바이스를 위한 방법.
  23. 제1항에 있어서, 상기 리세스 영역들의 각각은 약 0.5mm 이하의 깊이를 갖는 기밀식 밀봉 디바이스를 위한 방법.
  24. 제1항에 있어서, 상기 투명 부재는 제1측면과 제2측면을 포함하고, 상기 제1측면은 상기 제2측면에 평행하게 되어 있고, 상기 제1측면과 상기 제2측면은 반사 방지 재료로 코팅되는 기밀식 밀봉 디바이스를 위한 방법.
  25. 제24항에 있어서, 상기 반사 방지 재료의 코팅은 상기 제1측면 및 상기 제2측면에서 가시광의 반사율을 측면마다 2% 미만으로 감소시키는 기밀식 밀봉 디바이스를 위한 방법.
  26. 제24항에 있어서, 상기 반사 방지 재료는 MgF2를 포함하는 기밀식 밀봉 디바이스를 위한 방법.
  27. 제1항에 있어서, 상기 제1 스트리트 영역들의 각각의 일부분과 상기 제2 스트리트 영역들의 각각의 일부분을 스크라이빙함으로써 상기 칩들 중의 적어도 하나를 다이싱하는 단계와,
    상기 각각의 리세스 영역들 중의 하나의 범위 내의 상기 칩들 중의 적어도 하나를 리드 프레임 구조물에 부착하는 단계와,
    부착된 칩의 일부분을 상기 리드 프레임 구조물의 일부분에 와이어 접합시키는 단계를 더 포함하는 기밀식 밀봉 디바이스를 위한 방법.
  28. 제1항에 있어서, 상기 리세스 영역들의 각각은 광을 여과시키는 주변부 영역을 갖는 기밀식 밀봉 디바이스를 위한 방법.
  29. 제1항에 있어서, 상기 리세스 영역들의 각각은 상기 각각의 칩들 중의 하나의 일부분 위에 덮여지는 개구 영역을 형성하는 주변부 영역을 갖는 기밀식 밀봉 디바이스를 위한 방법.
  30. 제1항에 있어서, 복수의 디바이스들 중의 적어도 하나는 복수의 전하 결합 소자들, 복수의 굴절 디바이스들, 복수의 검지 디바이스들 및 집적 회로 디바이스를 포함하는 기밀식 밀봉 디바이스를 위한 방법.
  31. 복수의 개별 칩들을 포함하도록 구성된 기판을 포함하고, 상기 칩들의 각각은 복수의 디바이스들을 포함하고,
    상기 칩들의 각각은 제1 어레이로서 간격을 두는 방식으로 배열되고, 어레이 구성은 스트립들로 배열된 복수의 제1 스트리트 영역들과 스트립들로 배열된 복수의 제2 스트리트 영역들을 포함하고, 상기 제2 스트리트 영역들은 상기 어레이 구성을 형성하기 위해 상기 제1 스트리트 영역들과 교차하고,
    소정의 두께를 갖는 투명 부재를 포함하고, 상기 투명 부재는 상기 소정의 두께의 범위 내에서 복수의 리세스 영역들을 포함하도록 구성되고, 상기 복수의 리세스 영역들은 제2 어레이로서 간격을 두는 방식으로 배열되고, 상기 리세스 영역들의 각각은 상기 소정의 두께의 일부분에 의해 한정된 두께를 갖는 이격유지 영역에 의해 접하게 되고,
    상기 기판 및 상기 투명 부재는 상기 복수의 리세스 영역들의 각각을 상기 복수의 칩들 중의 각각의 하나에 결합시키는 방식으로 정렬되고, 그래서 상기 이격유지 영역은 상기 각각의 리세스 영역들 중의 하나의 범위 내에 상기 칩들의 각각을 둘러싸게 하기 위해서 상기 복수의 제1 스트리트 영역들의 각각에 결합되고 상기 복수의 제2 스트리트 영역들의 각각에 결합되고,
    상기 각각의 리세스 영역들 중의 하나의 범위 내의 상기 칩들의 각각은 상기 리세스 영역들 중의 하나의 범위 내에 상기 칩들의 각각을 격리시키도록 적어도 하나의 접합 공정을 이용하여 상기 투명 부재의 상기 이격유지 영역을 상기 복수의 제1 스트리트 영역들 및 제2 스트리트 영역들에 접촉시킴으로써 기밀식으로 밀봉되는 기밀식 밀봉 디바이스를 위한 시스템.
  32. 제31항에 있어서, 상기 제1 스트리트 영역들의 각각은 치수가 약 0.5mm로부터 1.0mm까지의 범위인 제1 폭을 갖고, 상기 제2 스트리트 영역들의 각각은 치수가 약 0.5mm로부터 1.0mm까지의 범위인 제2 폭을 갖는 기밀식 밀봉 디바이스를 위한 시스템.
  33. 제31항에 있어서, 상기 투명 부재는 약 99%보다 큰 광전력 투과율을 갖는 기밀식 밀봉 디바이스를 위한 시스템.
  34. 제31항에 있어서, 상기 투명 부재는 열팽창 계수(α T)의 특성이 있고, 상기 열팽창 계수는 상기 기판의 열팽창 계수(α S)와 대략 동일한 기밀식 밀봉 디바이스를 위한 시스템.
  35. 제31항에 있어서, 상기 투명 부재는 상기 리세스 영역들의 각각의 위에 덮어지는 반사 방지 코팅이 처리된 표면 영역들을 포함하는 기밀식 밀봉 디바이스를 위한 시스템.
  36. 제31항에 있어서, 상기 리세스 영역들의 각각은 건식 또는 습식 에칭, 레이저 가공, 음향 가공 및 캐스팅으로부터 선택된 공정에 의해 형성되는 기밀식 밀봉 디바이스를 위한 시스템.
  37. 제31항에 있어서, 상기 투명 부재는 이격유지층의 위에 덮어지는 제1 투명 부재를 포함하고, 상기 이격유지층은 상기 이격유지 영역을 포함하는 기밀식 밀봉 디바이스를 위한 시스템.
  38. 제31항에 있어서, 상기 이격유지층은 제2 투명 부재를 포함하는 기밀식 밀봉 디바이스를 위한 시스템.
  39. 제31항에 있어서, 상기 접합 공정은 적어도 플라즈마 작용 접합, 공정 접합, 접착층 또는 접착제, 용접, 양극 접합 및 용융 접합으로부터 선택되는 기밀식 밀봉 디바이스를 위한 시스템.
  40. 제31항에 있어서, 상기 투명 부재는 두께가 약 0.1mm로부터 1.2mm까지의 범위의 특성을 갖는 기밀식 밀봉 디바이스를 위한 시스템.
  41. 제31항에 있어서, 상기 칩들의 각각은 상기 각각의 리세스 영역들 중의 하나의 범위 내의 비활성 환경 내에서 유지되는 기밀식 밀봉 디바이스를 위한 시스템.
  42. 제41항에 있어서, 상기 비활성 환경은 질소, 아르곤 또는 질소 및 아르곤의 혼합물로부터 선택되는 기밀식 밀봉 디바이스를 위한 시스템.
  43. 제42항에 있어서, 상기 비활성 환경은 댐핑 공정을 일으키는 기밀식 밀봉 디바이스를 위한 시스템.
  44. 제42항에 있어서, 상기 비활성 환경은 전기적 방전을 감소시키는 기밀식 밀봉 디바이스를 위한 시스템.
  45. 제31항에 있어서, 상기 칩들의 각각은 상호 연결 영역을 포함하고, 상기 상호 연결 영역은 상기 리세스 영역의 외부에 있는 기밀식 밀봉 디바이스를 위한 시스템.
  46. 제45항에 있어서, 상기 상호 연결 영역은 상기 투명 부재 상의 관통 구멍 영역을 통하여 노출되는 기밀식 밀봉 디바이스를 위한 시스템.
  47. 제46항에 있어서, 상기 상호 연결 영역은 복수의 접합 패드들을 포함하는 기밀식 밀봉 디바이스를 위한 시스템.
  48. 제31항에 있어서, 상기 기판은 실리콘 베어링 재료를 포함하는 기밀식 밀봉 디바이스를 위한 시스템.
  49. 제48항에 있어서, 상기 기판은 실리콘 웨이퍼인 기밀식 밀봉 디바이스를 위한 시스템.
  50. 제31항에 있어서, 상기 리세스 영역들의 각각은 제2 표면 영역에 결합된 제1 표면 영역을 포함하고, 상기 제1 표면 영역과 상기 제2 표면 영역은 광학 특성의 특징을 갖는 기밀식 밀봉 디바이스를 위한 시스템.
  51. 제50항에 있어서, 상기 제1 표면 영역은 2㎛ X 2㎛ 영역의 경우에 2Å 이하의 제곱 평균 제곱근 표면 조도를 갖는 기밀식 밀봉 디바이스를 위한 시스템.
  52. 제31항에 있어서, 상기 리세스 영역들의 각각은 환형 형상인 기밀식 밀봉 디바이스를 위한 시스템.
  53. 제31항에 있어서, 상기 리세스 영역들의 각각은 약 0.5mm 이하의 깊이를 갖는 기밀식 밀봉 디바이스를 위한 시스템.
  54. 제31항에 있어서, 상기 투명 부재는 제1측면과 제2측면을 포함하고, 상기 제1측면은 상기 제2측면에 평행하게 되어 있고, 상기 제1측면과 상기 제2측면은 반사 방지 재료로 코팅되는 기밀식 밀봉 디바이스를 위한 시스템.
  55. 제54항에 있어서, 상기 반사 방지 재료의 코팅은 상기 제1측면 및 상기 제2측면에서 가시광의 반사율을 측면마다 2% 미만으로 감소시키는 기밀식 밀봉 디바이스를 위한 시스템.
  56. 제54항에 있어서, 상기 반사 방지 재료는 MgF2를 포함하는 기밀식 밀봉 디바이스를 위한 시스템.
  57. 제31항에 있어서, 리드 프레임 구조물을 포함하고,
    상기 칩들 중의 적어도 하나는 상기 제1 스트리트 영역들의 각각의 일부분과 상기 제2 스트리트 영역들의 각각의 일부분을 스크라이빙함으로써 다이싱되고,
    상기 각각의 리세스 영역들 중의 하나의 범위 내의 상기 칩들 중의 적어도 하나는 상기 리드 프레임 구조물에 부착되고,
    부착된 칩의 일부분은 상기 리드 프레임 구조물의 일부분에 와이어 접합되고,
    상기 부착된 칩의 와이어 접합된 부분과 상기 리드 프레임 구조물의 일부분은 캡슐이 없는 리세스 영역 상에 한정된 투명 기판의 표면 영역을 유지시키면서 캡슐에 싸여지는 기밀식 밀봉 디바이스를 위한 시스템.
  58. 제31항에 있어서, 상기 리세스 영역들의 각각은 광을 여과시키는 주변부 영역을 갖는 기밀식 밀봉 디바이스를 위한 시스템.
  59. 제31항에 있어서, 상기 리세스 영역들의 각각은 상기 각각의 칩들 중의 하나의 일부분 위에 덮여지는 개구 영역을 형성하는 주변부 영역을 갖는 기밀식 밀봉 디바이스를 위한 시스템.
  60. 제31항에 있어서, 복수의 디바이스들 중의 적어도 하나는 복수의 전하 결합 소자들, 복수의 굴절 디바이스들, 복수의 검지 디바이스들 및 집적 회로 디바이스를 포함하는 기밀식 밀봉 디바이스를 위한 시스템.
KR1020040084711A 2003-10-24 2004-10-22 광학용 기밀식 밀봉 패키지를 위한 방법 및 시스템 KR20050039635A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/693,323 2003-10-24
US10/693,323 US7303645B2 (en) 2003-10-24 2003-10-24 Method and system for hermetically sealing packages for optics

Publications (1)

Publication Number Publication Date
KR20050039635A true KR20050039635A (ko) 2005-04-29

Family

ID=33491000

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040084711A KR20050039635A (ko) 2003-10-24 2004-10-22 광학용 기밀식 밀봉 패키지를 위한 방법 및 시스템

Country Status (7)

Country Link
US (7) US7303645B2 (ko)
JP (1) JP5043297B2 (ko)
KR (1) KR20050039635A (ko)
CN (4) CN101202272B (ko)
DE (1) DE102004051361A1 (ko)
GB (1) GB2408145B (ko)
TW (1) TWI253182B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100747611B1 (ko) * 2006-03-08 2007-08-08 삼성전자주식회사 미소소자 패키지 및 그 제조방법
KR100840790B1 (ko) * 2006-11-29 2008-06-23 삼성전자주식회사 반도체 모듈 및 그의 제조 방법

Families Citing this family (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6969635B2 (en) * 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
TWI289708B (en) 2002-12-25 2007-11-11 Qualcomm Mems Technologies Inc Optical interference type color display
US7483198B2 (en) * 2003-02-12 2009-01-27 Texas Instruments Incorporated Micromirror device and method for making the same
US8619352B2 (en) * 2003-07-29 2013-12-31 Silicon Quest Kabushiki-Kaisha Projection display system using laser light source
US7303645B2 (en) * 2003-10-24 2007-12-04 Miradia Inc. Method and system for hermetically sealing packages for optics
US8194305B2 (en) * 2003-11-01 2012-06-05 Silicon Quest Kabushiki-Kaisha Package for micromirror device
WO2005054147A1 (ja) * 2003-12-02 2005-06-16 Bondtech Inc. 接合方法及びこの方法により作成されるデバイス並びに接合装置
US7342705B2 (en) 2004-02-03 2008-03-11 Idc, Llc Spatial light modulator with integrated optical compensation structure
US7329555B1 (en) * 2004-07-20 2008-02-12 National Semiconductor Corporation Method of selectively forming MEMS-based semiconductor devices at the end of a common fabrication process
US7508571B2 (en) * 2004-09-27 2009-03-24 Idc, Llc Optical films for controlling angular characteristics of displays
US7807488B2 (en) 2004-09-27 2010-10-05 Qualcomm Mems Technologies, Inc. Display element having filter material diffused in a substrate of the display element
US7408250B2 (en) * 2005-04-05 2008-08-05 Texas Instruments Incorporated Micromirror array device with compliant adhesive
US7349140B2 (en) * 2005-05-31 2008-03-25 Miradia Inc. Triple alignment substrate method and structure for packaging devices
US20070052035A1 (en) * 2005-08-23 2007-03-08 Omnivision Technologies, Inc. Method and apparatus for reducing optical crosstalk in CMOS image sensors
EP1945561B1 (en) * 2005-10-14 2018-10-24 STMicroelectronics Srl Substrate-level assembly for an integrated device, manufacturing process thereof and related integrated device
US7471439B2 (en) * 2005-11-23 2008-12-30 Miradia, Inc. Process of forming a micromechanical system containing an anti-stiction gas-phase lubricant
US7425166B2 (en) * 2005-12-06 2008-09-16 Corning Incorporated Method of sealing glass substrates
US20070170528A1 (en) * 2006-01-20 2007-07-26 Aaron Partridge Wafer encapsulated microelectromechanical structure and method of manufacturing same
US8022554B2 (en) * 2006-06-15 2011-09-20 Sitime Corporation Stacked die package for MEMS resonator system
JP5270349B2 (ja) * 2006-08-25 2013-08-21 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
WO2008023827A1 (fr) * 2006-08-25 2008-02-28 Sanyo Electric Co., Ltd. Dispositif semi-conducteur
US20080055729A1 (en) * 2006-08-28 2008-03-06 Micron Technology, Inc. Reducing reflections in image sensors
US7932569B2 (en) * 2006-09-27 2011-04-26 Miradia, Inc. Micromechanical device with microfluidic lubricant channel
US7763489B2 (en) * 2006-09-27 2010-07-27 Miradia, Inc. Method of forming a micromechanical system containing a microfluidic lubricant channel
JP4863826B2 (ja) * 2006-09-27 2012-01-25 富士通株式会社 測定装置および測定方法
US7709292B2 (en) * 2006-09-29 2010-05-04 Sadwick Laurence P Processes and packaging for high voltage integrated circuits, electronic devices, and circuits
US7430359B2 (en) * 2006-10-02 2008-09-30 Miradia, Inc. Micromechanical system containing a microfluidic lubricant channel
KR101628340B1 (ko) 2006-10-06 2016-06-08 퀄컴 엠이엠에스 테크놀로지스, 인크. 디스플레이 장치 및 디스플레이의 형성 방법
EP1943551A2 (en) 2006-10-06 2008-07-16 Qualcomm Mems Technologies, Inc. Light guide
US8096665B2 (en) * 2006-10-11 2012-01-17 Miradia, Inc. Spatially offset multi-imager-panel architecture for projecting an image
US7491581B2 (en) * 2006-12-22 2009-02-17 Honeywell International Inc. Dicing technique for flip-chip USP wafers
TW200834830A (en) * 2007-02-06 2008-08-16 Advanced Semiconductor Eng Microelectromechanical system package and the method for manufacturing the same
JP2009010261A (ja) * 2007-06-29 2009-01-15 Fujikura Ltd 半導体パッケージおよびその製造方法
GB2454813B (en) * 2007-11-21 2010-06-09 Intel Corp High-volume on-wafer heterogeneous packaging of optical interconnects
US8068710B2 (en) 2007-12-07 2011-11-29 Qualcomm Mems Technologies, Inc. Decoupled holographic film and diffuser
US7948672B2 (en) * 2008-03-07 2011-05-24 Qualcomm Mems Technologies, Inc. System and methods for tiling display panels
WO2010098771A1 (en) * 2009-02-27 2010-09-02 Hewlett-Packard Development Company, L.P. Micro device packaging
US8486723B1 (en) 2010-08-19 2013-07-16 MCube Inc. Three axis magnetic sensor device and method
US8928602B1 (en) 2009-03-03 2015-01-06 MCube Inc. Methods and apparatus for object tracking on a hand-held device
US8797279B2 (en) 2010-05-25 2014-08-05 MCube Inc. Analog touchscreen methods and apparatus
US8215018B2 (en) * 2009-04-08 2012-07-10 Canon Kabushiki Kaisha Method for manufacturing liquid discharge head
EP2252077B1 (en) 2009-05-11 2012-07-11 STMicroelectronics Srl Assembly of a capacitive acoustic transducer of the microelectromechanical type and package thereof
US8477473B1 (en) 2010-08-19 2013-07-02 MCube Inc. Transducer structure and method for MEMS devices
US8395252B1 (en) 2009-11-13 2013-03-12 MCube Inc. Integrated MEMS and CMOS package and method
US8421082B1 (en) 2010-01-19 2013-04-16 Mcube, Inc. Integrated CMOS and MEMS with air dielectric method and system
US8553389B1 (en) 2010-08-19 2013-10-08 MCube Inc. Anchor design and method for MEMS transducer apparatuses
US8710597B1 (en) 2010-04-21 2014-04-29 MCube Inc. Method and structure for adding mass with stress isolation to MEMS structures
US8476129B1 (en) 2010-05-24 2013-07-02 MCube Inc. Method and structure of sensors and MEMS devices using vertical mounting with interconnections
US8823007B2 (en) * 2009-10-28 2014-09-02 MCube Inc. Integrated system on chip using multiple MEMS and CMOS devices
US8421175B2 (en) * 2009-09-10 2013-04-16 STMicroelectronics ( Research & Development) Limited Wafer level packaged integrated circuit
US9709509B1 (en) 2009-11-13 2017-07-18 MCube Inc. System configured for integrated communication, MEMS, Processor, and applications using a foundry compatible semiconductor process
US8402666B1 (en) 2009-11-30 2013-03-26 Mcube, Inc. Magneto meter using lorentz force for integrated systems
US10303035B2 (en) 2009-12-22 2019-05-28 View, Inc. Self-contained EC IGU
US11314139B2 (en) 2009-12-22 2022-04-26 View, Inc. Self-contained EC IGU
US8637943B1 (en) 2010-01-04 2014-01-28 MCube Inc. Multi-axis integrated MEMS devices with CMOS circuits and method therefor
US8407905B1 (en) 2010-01-15 2013-04-02 Mcube, Inc. Multiple magneto meters using Lorentz force for integrated systems
US8236577B1 (en) 2010-01-15 2012-08-07 MCube Inc. Foundry compatible process for manufacturing a magneto meter using lorentz force for integrated systems
US8584521B1 (en) 2010-01-19 2013-11-19 MCube Inc. Accurate gyroscope device using MEMS and quartz
US8936959B1 (en) 2010-02-27 2015-01-20 MCube Inc. Integrated rf MEMS, control systems and methods
US8794065B1 (en) 2010-02-27 2014-08-05 MCube Inc. Integrated inertial sensing apparatus using MEMS and quartz configured on crystallographic planes
US8551814B2 (en) * 2010-03-11 2013-10-08 Freescale Semiconductor, Inc. Method of fabricating a semiconductor device that limits damage to elements of the semiconductor device that are exposed during processing
US8367522B1 (en) 2010-04-08 2013-02-05 MCube Inc. Method and structure of integrated micro electro-mechanical systems and electronic devices using edge bond pads
US8564075B1 (en) 2010-04-21 2013-10-22 MCube Inc. Package tolerate design and method
US8848294B2 (en) 2010-05-20 2014-09-30 Qualcomm Mems Technologies, Inc. Method and structure capable of changing color saturation
US8476084B1 (en) 2010-05-24 2013-07-02 MCube Inc. Method and structure of sensors or electronic devices using vertical mounting
US8928696B1 (en) 2010-05-25 2015-01-06 MCube Inc. Methods and apparatus for operating hysteresis on a hand held device
US8652961B1 (en) 2010-06-18 2014-02-18 MCube Inc. Methods and structure for adapting MEMS structures to form electrical interconnections for integrated circuits
US8869616B1 (en) 2010-06-18 2014-10-28 MCube Inc. Method and structure of an inertial sensor using tilt conversion
US8993362B1 (en) 2010-07-23 2015-03-31 MCube Inc. Oxide retainer method for MEMS devices
US8723986B1 (en) 2010-11-04 2014-05-13 MCube Inc. Methods and apparatus for initiating image capture on a hand-held device
US9958750B2 (en) 2010-11-08 2018-05-01 View, Inc. Electrochromic window fabrication methods
US9540232B2 (en) 2010-11-12 2017-01-10 MCube Inc. Method and structure of MEMS WLCSP fabrication
WO2012078634A2 (en) 2010-12-08 2012-06-14 Soladigm, Inc. Improved spacers for insulated glass units
US9442339B2 (en) 2010-12-08 2016-09-13 View, Inc. Spacers and connectors for insulated glass units
DE102011003195B4 (de) * 2011-01-26 2019-01-10 Robert Bosch Gmbh Bauteil und Verfahren zum Herstellen eines Bauteils
CN102158787B (zh) * 2011-03-15 2015-01-28 迈尔森电子（天津）有限公司 Mems麦克风与压力集成传感器及其制作方法
TW201250947A (en) * 2011-05-12 2012-12-16 Siliconware Precision Industries Co Ltd Package structure having a micromechanical electronic component and method of making same
US8969101B1 (en) 2011-08-17 2015-03-03 MCube Inc. Three axis magnetic sensor device and method using flex cables
CN103837943B (zh) * 2012-11-22 2017-08-15 赛恩倍吉科技顾问（深圳）有限公司 光通讯模组
CN103968886A (zh) * 2013-02-04 2014-08-06 刘胜 一种多自由度微传感器模块及其封装
JP2014187354A (ja) * 2013-02-21 2014-10-02 Ricoh Co Ltd デバイス、及びデバイスの作製方法
US10913653B2 (en) 2013-03-07 2021-02-09 MCube Inc. Method of fabricating MEMS devices using plasma etching and device therefor
CN104045052B (zh) * 2013-03-14 2016-11-16 台湾积体电路制造股份有限公司 Mems集成压力传感器和麦克风器件及其形成方法
CN105164018B (zh) * 2013-05-02 2019-01-22 普拉克生化公司 存放和/或运输交酯颗粒的方法
CN103466921A (zh) * 2013-08-28 2013-12-25 深圳市华星光电技术有限公司 一种玻璃基板的封装方法
JP2015115522A (ja) * 2013-12-13 2015-06-22 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
CN104154995B (zh) * 2014-08-21 2016-09-28 中国科学院光电研究院 一种高光谱探测集成模块及其制造方法
CN104296872B (zh) * 2014-11-17 2016-07-06 中国科学院光电研究院 一种滤光片和探测器的配合装置
US20160140685A1 (en) * 2014-11-17 2016-05-19 Pixtronix, Inc. Display including sensors
WO2016100075A1 (en) 2014-12-15 2016-06-23 View, Inc. Seals for electrochromic windows
CN104796832B (zh) 2015-02-16 2018-10-16 迈尔森电子（天津）有限公司 Mems麦克风及其形成方法
JP6720633B2 (ja) * 2016-03-29 2020-07-08 セイコーエプソン株式会社 電気光学装置、電気光学ユニットおよび電子機器
US10192850B1 (en) 2016-09-19 2019-01-29 Sitime Corporation Bonding process with inhibited oxide formation
IT201700103489A1 (it) 2017-09-15 2019-03-15 St Microelectronics Srl Metodo di fabbricazione di una membrana filtrante sottile, dispositivo trasduttore acustico includente la membrana filtrante, metodo di assemblaggio del dispositivo trasduttore acustico e sistema elettronico
DE102017223372A1 (de) * 2017-12-20 2019-06-27 Robert Bosch Gmbh Laserbondverfahren und mikromechanische Vorrichtung mit Laserbondverbindung
US11685649B2 (en) * 2018-03-20 2023-06-27 Obsidian Sensors, Inc. Capping plate for panel scale packaging of MEMS products
DE102018207201A1 (de) * 2018-05-09 2019-11-14 Robert Bosch Gmbh Herstellungsverfahren für eine mikromechanische Vorrichtung mit geneigten optischen Fenstern und entsprechende mikromechanische Vorrichtung
US11037970B2 (en) * 2018-11-01 2021-06-15 Semiconductor Components Industries, Llc Semiconductor package structure and related methods
CN110697648B (zh) * 2019-10-16 2022-03-04 中电国基南方集团有限公司 一种mems层叠器件微波端口实现的工艺方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3997964A (en) * 1974-09-30 1976-12-21 General Electric Company Premature breakage resistant semiconductor wafer and method for the manufacture thereof
US5323051A (en) * 1991-12-16 1994-06-21 Motorola, Inc. Semiconductor wafer level package
JP3116097B2 (ja) * 1993-06-17 2000-12-11 富士写真フイルム株式会社 ハロゲン化銀写真感光材料
US6952301B2 (en) * 1995-06-19 2005-10-04 Reflectivity, Inc Spatial light modulators with light blocking and absorbing areas
US6969635B2 (en) 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
JPH0951247A (ja) * 1995-08-03 1997-02-18 Kokusai Electric Co Ltd 弾性表面波装置及びその製造方法
US5682065A (en) * 1996-03-12 1997-10-28 Micron Technology, Inc. Hermetic chip and method of manufacture
US5798557A (en) * 1996-08-29 1998-08-25 Harris Corporation Lid wafer bond packaging and micromachining
US6294439B1 (en) * 1997-07-23 2001-09-25 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
DE19840421C2 (de) 1998-06-22 2000-05-31 Fraunhofer Ges Forschung Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung
US6303986B1 (en) * 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
US6093623A (en) * 1998-08-04 2000-07-25 Micron Technology, Inc. Methods for making silicon-on-insulator structures
US6566745B1 (en) * 1999-03-29 2003-05-20 Imec Vzw Image sensor ball grid array package and the fabrication thereof
US6664503B1 (en) * 1999-09-07 2003-12-16 Asahi Glass Company, Ltd. Method for manufacturing a magnetic disk
JP2001094005A (ja) * 1999-09-22 2001-04-06 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
EP1234330A2 (en) * 1999-10-19 2002-08-28 Imego Ab Method relating to anodic bonding
US6514789B2 (en) 1999-10-26 2003-02-04 Motorola, Inc. Component and method for manufacture
US6384473B1 (en) * 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US6396711B1 (en) * 2000-06-06 2002-05-28 Agere Systems Guardian Corp. Interconnecting micromechanical devices
WO2002084335A2 (en) 2000-12-19 2002-10-24 Coventor, Incorporated Light transmissive substrate for an optical mems device
DE60215579T2 (de) * 2001-05-17 2007-05-10 Furukawa-Sky Aluminum Corp. Aluminiumlegierung geeignet für Bleche und ein Verfahren zu deren Herstellung
KR100701013B1 (ko) * 2001-05-21 2007-03-29 삼성전자주식회사 레이저 빔을 이용한 비금속 기판의 절단방법 및 장치
US6646778B2 (en) * 2001-08-01 2003-11-11 Silicon Light Machines Grating light valve with encapsulated dampening gas
JP2003077940A (ja) * 2001-09-06 2003-03-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
US7049175B2 (en) 2001-11-07 2006-05-23 Board Of Trustees Of The University Of Arkansas Method of packaging RF MEMS
KR100442830B1 (ko) * 2001-12-04 2004-08-02 삼성전자주식회사 저온의 산화방지 허메틱 실링 방법
US6639313B1 (en) * 2002-03-20 2003-10-28 Analog Devices, Inc. Hermetic seals for large optical packages and the like
US6962834B2 (en) 2002-03-22 2005-11-08 Stark David H Wafer-level hermetic micro-device packages
US20040016995A1 (en) * 2002-07-25 2004-01-29 Kuo Shun Meen MEMS control chip integration
US6822326B2 (en) * 2002-09-25 2004-11-23 Ziptronix Wafer bonding hermetic encapsulation
US7370185B2 (en) * 2003-04-30 2008-05-06 Hewlett-Packard Development Company, L.P. Self-packaged optical interference display device having anti-stiction bumps, integral micro-lens, and reflection-absorbing layers
US6949398B2 (en) * 2002-10-31 2005-09-27 Freescale Semiconductor, Inc. Low cost fabrication and assembly of lid for semiconductor devices
US6859014B2 (en) * 2002-12-17 2005-02-22 Motorola, Inc. Method for rapid charge control in lithium batteries
US6879035B2 (en) * 2003-05-02 2005-04-12 Athanasios J. Syllaios Vacuum package fabrication of integrated circuit components
US7303645B2 (en) * 2003-10-24 2007-12-04 Miradia Inc. Method and system for hermetically sealing packages for optics
US6856014B1 (en) 2003-12-29 2005-02-15 Texas Instruments Incorporated Method for fabricating a lid for a wafer level packaged optical MEMS device
US7141870B2 (en) * 2004-07-28 2006-11-28 Miradia Inc. Apparatus for micro-electro mechanical system package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100747611B1 (ko) * 2006-03-08 2007-08-08 삼성전자주식회사 미소소자 패키지 및 그 제조방법
KR100840790B1 (ko) * 2006-11-29 2008-06-23 삼성전자주식회사 반도체 모듈 및 그의 제조 방법

Also Published As

Publication number Publication date
US8288851B2 (en) 2012-10-16
CN101202272B (zh) 2010-06-02
CN101202272A (zh) 2008-06-18
US20110186839A1 (en) 2011-08-04
CN101183675A (zh) 2008-05-21
CN101183675B (zh) 2010-06-09
US20060284295A1 (en) 2006-12-21
US20070235852A1 (en) 2007-10-11
US20080014682A1 (en) 2008-01-17
GB2408145B (en) 2007-06-06
US7671461B2 (en) 2010-03-02
CN101252122B (zh) 2012-01-25
GB0423507D0 (en) 2004-11-24
DE102004051361A1 (de) 2006-01-19
CN1638115A (zh) 2005-07-13
TW200525769A (en) 2005-08-01
US20070128818A1 (en) 2007-06-07
JP5043297B2 (ja) 2012-10-10
US8022520B2 (en) 2011-09-20
US7303645B2 (en) 2007-12-04
US20050101059A1 (en) 2005-05-12
CN100454535C (zh) 2009-01-21
JP2005167209A (ja) 2005-06-23
CN101252122A (zh) 2008-08-27
TWI253182B (en) 2006-04-11
US7948000B2 (en) 2011-05-24
GB2408145A (en) 2005-05-18
US20070072328A1 (en) 2007-03-29

Similar Documents

Publication Publication Date Title
US7303645B2 (en) Method and system for hermetically sealing packages for optics
US7285478B2 (en) Method for micro-electromechanical system package
KR101939635B1 (ko) 적외선 복사 마이크로 장치를 위한 하우징 및 이러한 하우징을 제작하기 위한 방법
US7485956B2 (en) Microelectronic package optionally having differing cover and device thermal expansivities
EP1741668A2 (en) Method for encasing a MEMS device and packaged device
US20050184304A1 (en) Large cavity wafer-level package for MEMS
KR20090105933A (ko) 모바일 어플리케이션에 사용되는 마이크로 메카니칼 및 마이크로 광학 부품용 하우징
JP2005528782A (ja) 基板およびコンポジット要素の接続方法
US20090289349A1 (en) Hermetic sealing of micro devices
US20120140306A1 (en) Cover device for a micro-optomechanical component, and manufacturing method for such a cover device
US7709940B2 (en) Micro device encapsulation
US20200385264A1 (en) Generating a mems device with glass cover and mems device
GB2443352A (en) Hermetically sealed wafer level packaging for optical MEMS devices
WO2004068665A2 (en) Wafer scale packaging technique for sealed optical elements and sealed packages produced thereby
GB2439403A (en) Hermetically sealed wafer level packaging for optical MEMS devices
GB2443573A (en) Hermetically sealed optoelectronic MEMS wafer level package
KR100636414B1 (ko) 기판 결합 방법 및 복합 부품
WO2007059193A2 (en) Low profile image sensor package

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid