JP5043297B2 - デバイスの溶融密封方法及びシステム - Google Patents

デバイスの溶融密封方法及びシステム Download PDF

Info

Publication number
JP5043297B2
JP5043297B2 JP2004310022A JP2004310022A JP5043297B2 JP 5043297 B2 JP5043297 B2 JP 5043297B2 JP 2004310022 A JP2004310022 A JP 2004310022A JP 2004310022 A JP2004310022 A JP 2004310022A JP 5043297 B2 JP5043297 B2 JP 5043297B2
Authority
JP
Japan
Prior art keywords
recessed
region
areas
area
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004310022A
Other languages
English (en)
Other versions
JP2005167209A (ja
Inventor
ヤング ジャオ
チェン ドンミン
Original Assignee
ミラディア インク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ミラディア インク filed Critical ミラディア インク
Publication of JP2005167209A publication Critical patent/JP2005167209A/ja
Application granted granted Critical
Publication of JP5043297B2 publication Critical patent/JP5043297B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y10T156/1092—All laminae planar and face to face
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y10T156/1092—All laminae planar and face to face
    • Y10T156/1093—All laminae planar and face to face with covering of discrete laminae with additional lamina

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Micromachines (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、工業製品に関する。より詳細には、本発明は、半導体基板に透明なカバーを溶融密封する方法および構造を提供する。例示的に、本発明は、微細電気機械システム（ＭＥＭＳ）を含む半導体ウェハに溶融結合される透明なガラスカバーに適用される。この方法及び構造は、表示装置技術、例えば電荷結合表示カメラ配列、および赤外線配列に適用可能である。
シリコン集積回路のパッケージングは、高いレベルに成熟されている。図１には、従来のシリコン集積回路のパッケージの概略図が示されている。シリコン集積回路素子１１０は、ボール格子配列１２０を有するサブマウント１１５上に装着されている。配線結合部１２５は、サブマウント１１５との電気接続を形成するため、シリコン集積回路素子１１０に結合されている。通常は、シリコン集積回路素子１１０と配線結合部１２５は、プラスチック封止材１３０を用いて封止されている。結果としてパッケージは強固で安価になる。
図１に示すパッケージは、しばしばシリコン集積回路のより多くの電気的動作を必要とする応用例のいくつかの欠点を示している。そのような応用の一例は、マイクロミラー配列または他のＭＥＭＳ構造からの光学的反射である。例えば、このような応用例は、通常はシリコン集積回路の表面を、光学的エネルギーを用いて照らし、そしてその後、光学的エネルギーをシリコン集積回路の表面に高い効率で反射することを必要とする。透明さの欠如、屈折率の不均一、および表面粗度などを含むプラスチック封止材の光学特性によって、これらのパッケージは、この応用に適さないものになる。加えて、電気機械構造が、ＭＥＭＳの平面に垂直な方向と、ＭＥＭＳの平面に平行な方向とに動くことを可能にするため、多くのＭＥＭＳは、しばしばシリコン集積回路の表面上方の開放空間を必要とする。それゆえ、プラスチック封止材が集積回路となす物理的接触によって、このパッケージは多くのＭＥＭＳ用途に対し適さないものになる。
本発明は一般に工業製品に関する。より詳細には、本発明は、半導体基板に透明なカバーを溶融密封する方法および構造を提供する。一例として、本発明は、微細電気機械システム（ＭＥＭＳ）を有する半導体ウェハに溶融結合された透明なガラスカバーに適用される。この方法及び構造は表示装置技術に、例えば電荷結合表示カメラ配列、および赤外線配列に適用可能である。
本発明の具体的な実施例では、デバイスの溶融密封方法が提供される。この方法は、各々が複数のマイクロミラーデバイスを含む複数の独立したチップを有する基板を用意することを含む。本発明の具体的な実施例においては、チップは第一の配列として空間的に配列されている。この実施例における配列構成は離間して配置された複数の第一のストリート領域と、離間して配置された複数の第二のストリート領域を含む。第二のストリート領域は第一のストリート領域と交差して配列構成を形成する。この方法は予め決定された厚さの透明要素を用意することを含む。この実施例における透明要素は予め決定された厚さの複数の凹部領域を含み、第二配列として空間的に配置される。また、透明要素は、第１の側面と第２の側面とを有し、第１の側面は第２の側面と平行であり、第１の側面と第２の側面とは反射防止材料でコーティングされている。各々の凹部領域は支持領域により画定されていることが望ましい。この具体的な実施例においては、この支持領域は予め決められた厚さの一部によって規定される厚さを有する。この方法はまた、複数の凹部領域の各々を、対応する複数のチップの一つと結合するために、透明要素を配置することを含む。この透明要素は、対応する一つの凹部領域内の各チップを囲むように、支持領域が複数の第１のストリート領域のそれぞれに結合され、かつ、複数の第２のストリート領域のそれぞれに結合されるように配置される。この方法はまた、透明要素の支持領域を複数の第一のストリート領域と第二のストリート領域とに接触させることにより、対応する凹部領域の一つの中のチップの各々を溶融密封することを含む。この溶融密封は、少なくとも凹部領域の一つの中の各々のチップを画定するために接着処理を用いることが望ましい。
本発明は、代替的な具体的な実施例では、デバイスの溶融密封システムを提供する。このシステムは、複数の独立したチップを有するように構成された基板を含む。各々のチップは複数のマイクロミラーデバイスを含む。加えて、各々のチップは第一配列として空間的に配置されている。この配列構成は離間して配置された複数の第一のストリート領域と、離間して配置された複数の第二のストリート領域を含む。第二のストリート領域は第一のストリート領域と交差して配列構成を形成する。このシステムは、さらに、予め決められた厚さの透明要素を含む。透明要素は、予め決められた厚さの複数の凹部領域を含むように構成されている。また、透明要素は、第１の側面と第２の側面とを有し、第１の側面は第２の側面と平行であり、第１の側面と第２の側面とは反射防止材料でコーティングされている。複数の凹部領域は第二配列として空間的に配置される。さらに、凹部領域の各々は予め決められた厚さの一部によって規定される厚さを有する支持領域によって画定される。基板と透明要素は、複数の凹部領域の各々を、対応する前記複数のチップの一つに結合するように配置されている。従って、前記支持領域は、複数の第一のストリート領域、および、複数の第二のストリート領域の各々に結合されている。対応する一つの凹部領域の中の各々のチップは、透明要素の支持領域を、少なくとも凹部領域の一つの中の各々のチップを画定するための接着処理を用いて、複数の第一のストリート領域と複数の第二のストリート領域とに接触させることにより、溶融密封されている。
本発明のこれらの及び他の目的及び特徴とそれらを得る方法は当業者に明白となり、また本発明自体は、添付の図面と共に以下の詳細な説明を参照することで最良に理解可能であろう。
本発明によれば、工業製品用の手法が提供される。より詳細には、本発明は、製品用パッケージの溶融密封方法及びシステムを提供する。単に例示的に、本発明は、光学マイクロミラーパッケージの溶融密封に適用される。この方法及びシステムは、溶融密封が必要とされる他のＭＥＭＳデバイスと共にセンサ技術に適用可能である。
図２は、マイクロミラー列の光学照明に有効な従来の溶融密封された透明集積回路パッケージの簡略化された概略図である。図２では、マイクロミラー列２１５を配置したシリコンＭＥＭＳ素子２１０が、サブマウントに装着されている。当業者に周知の溶融密閉封止の要求事項を満たす素子装着手順を用いて、素子は、サブマウントに装着される。配線結合部２２５は、図１に図解されるパッケージと同様にしてシリコン基板及びサブマウントに配置される。
マイクロミラー列２１５上方に開放空間を形成するために、固体支持部２３０が、典型的には、サブマウントの外側縁部近傍に配置される。この支持部は、典型的には、方形の環形状に形成され、コバール（covar）その他の好適な材料から作成される。支持部は、サブマウント上の接触点２３５で鑞付けされている。パッケージを密閉するためにガラス保護板２４０が、典型的には、支持部上部の接触点２４５に鑞付けされる。
図２に図解されるパッケージの費用は、相対的に高く、ある場合には約７０米ドルである。さらに、起こり得る取り扱い時の損傷や汚染を防止するために、通常、クリーンルーム環境でパッケージを組み付けることが必要である。このため、製品用パッケージの改良された溶融密封方法及びシステムが必要である。
図３−（ａ）〜図３−（ｄ）は、本発明の実施形態によりウェハ単位の溶融密封されたパッケージの簡略化された概略図である。これらの概略図は、特定の実施例を図解する。当業者は、種々の改良、変更及び変形を認識するであろう。好ましくは、反応性のあるデバイスを素子形状に分離する前に、パッケージの形成が行われる。ここで、分離は、しばしば、特にダイシング及び／又は画線及び破断工程を用いて、行われる。本発明の方法のさらなる詳細は、本明細書を通じて提供され、より詳細に以下に記載される。
図３−（ａ）に図解された実施例では、基板３１０は、基板上に独立したチップ３１５の配列を形成する方法により処理される。本発明の実施例では、基板３１０は、ＣＭＯＳ半導体ウェハ、例えばシリコンウェハであり、チップ３１５は、ＭＥＭＳである。これらのＭＥＭＳを形成する１つの方法の例が、米国出願番号６０／３９０，３８９に記載され、この出願は共有であり、ここで、すべての目的のために参照により組み入れられる。図３−（ａ）に図解された実施例では、チップは複数のデバイスを含む。さらに、ＣＭＯＳウェハは、処理されてＩＣ３１２、リード配線３１４用金属線及び他のＣＭＯＳ構造が形成される。本発明の実施形態では、デバイスは、多次元配列、例えば２次元配列に配置されたマイクロミラーである。代替的な実施形態では、複数のデバイスは、複数の電荷結合デバイス（ＣＣＤ）、複数の変形デバイス、複数の感知デバイス、ＩＣデバイス、これらの組合せ等から構成される。
図３−（ｂ）に図解された実施例では、透明要素３２０は、その下側表面に複数の凹部領域３２５を有する。透明要素は予め定められた厚さ３３０を有する。本発明の実施例では、透明要素の厚さは、１．２ｍｍである。代替的に、他の実施例では、厚さは、約０．５ｍｍから約３ｍｍの範囲に存する。もちろん、厚さは特定の用途に依存するであろう。
好ましくは、凹部領域は、要素内に定義された容積である。容積は、透明要素３２４の底部から凹部領域３３９の頂部までの距離により定義される深さ３２２を有する。凹部領域の外側縁部は、支持部３３５の直角縁部により規定される。本発明の実施形態では、凹部領域の容積は透明要素全体で一定である。
本発明の実施形態によれば、各支持部３３５は、ｘ−ｙ平面と平行な面に向いた高さ３２２を有する環状の矩形リングを有する。本発明の実施形態では、支持部の下側表面は、基板と対応し、以下に詳細に説明するように、溶融密封パッケージを形成するために十分な結合を形成するように、形成されている。
本発明の実施形態では、凹部領域の深さは予め定められた深さである。図３−（ｂ）に図解された実施例では、凹部領域の深さ３３２は、０．５ｍｍである。代替的に、他の実施例では、深さは、約０．１ｍｍから約１ｍｍの範囲に存する。もちろん、凹部領域の深さは特定の用途に依存するであろう。さらに、本発明の実施形態では、各凹部領域の面積は、予め定められた大きさとなる。図３−（ｂ）に図解された実施例では、各凹部領域の面積は約１４ｍｍ×１８ｍｍである。特定の用途に応じて、この面積は大きさを変更し得る。
透明要素に形成された凹部領域は、空間に配置され、ｘ−ｙ平面に多次元配列を形成する。本発明にかかるいくつかの実施形態では、凹部領域は、ｘ−ｙ平面で２次元配列を形成するように配置される。図３−（ａ）〜（ｄ）に図解された実施例では、凹部領域３２５の深さ及びｘ−ｙ寸法は、チップ３１５の高さ及びｘ−ｙ寸法より大きい。したがって、チップは、凹部領域内に適合し、凹部領域の縁部は、チップの外側縁部から３方向すべてに分離される。さらに、図３−（ａ），（ｂ）に図解された実施例では、凹部領域のｘ及びｙ方向両方の中心間隔はそれぞれ、凹部領域のｘ及びｙ方向両方の寸法を超え、隣接するチップ間の支持領域３３５用の空間を提供する。支持領域の横方向の寸法は、予め定められた大きさを有する。本発明の実施例では、支持領域の横方向の寸法は、０．５ｍｍと１．０ｍｍの間に存する。
本発明の実施例では、透明要素は、Ｃｏｒｎｉｎｇ（登録商標）Ｅａｇｌｅ２０００（商標）の名で販売される製品、Ｃｏｒｎｉｎｇ社、Ｃｏｒｎｉｎｇ，ＮｅｗＹｏｒｋにより製造される表示グレードガラス基板から形成される。ガラス基板は、これには限定されないが、９０％より大きい可視領域の光出力透過率を含む高い光品質により特徴付けられる。透明要素を介した光の透過率は、以下に説明するように、基板の光学表面に反射防止（ＡＲ）コーティングを適用することにより増大可能である。さらに、ガラス基板の熱膨張係数がシリコンの熱膨張係数に近いため、本発明にかかるいくつかの実施例では、Ｃｏｒｎｉｎｇ（登録商標）Ｅａｇｌｅ２０００（商標）表示グレードガラスが使用される。
ある材料に対し、定義すれば、温度Ｔにおける熱ひずみは、温度変化（Ｔ−Ｔｒｅｆ）に起因する要素の長さの変化を該要素のもとの長さＬで除したものである。温度Ｔにおける熱ひずみをｅＴ（Ｔ）で表して、
Figure 0005043297
また、α（Ｔ）で表される、ある材料に対する熱膨張係数を定義すると、
Figure 0005043297
温度変化が時間の関数として予想される本発明の実施形態では、透明カバーの熱膨張係数（ＣＴＥ）を基板のＣＴＥに対応させることが有効である。これらのＣＴＥの対応は、温度変化により基板に発生する変形及び応力の量を制限する。
図３−（ａ）〜（ｄ）に図解された実施例では、透明要素は、光吸収を減少させるように、即ち対象とする波長領域で光エネルギーの透過を増大させるように構成され、作成される。本発明の実施例では、対象とする波長領域は、４００ｎｍと７００ｎｍの間の可視スペクトルである。さらに、この実施例では、要素３３７の上部表面と凹部領域３３９の上部表面は、研磨されまたは仕上げ加工されて光学品質の表面を呈する。さらに、ＡＲコーティングが、透明要素の上部表面と凹部領域の上部表面に適用され得る。透明要素がパッケージに当接してそのためマイクロミラー配列に到達する光量を増加させると、透明要素の上部表面に適用されるＡＲコーティングは、透明要素の頂部で反射される光量を減少させるであろう。さらに、凹部領域の上部表面に適用されるＡＲコーティングは、透明要素がパッケージから離間するに伴って、透明要素で反射される光量を減少させるであろう。システム全体の光透過量は、これらのＡＲコーティングの使用により増加されるであろう。ＭｇＦ２または他の好適な誘電材料の１／４波長（λ／４）コーティングが、広帯域ＡＲコーティングを形成するために使用可能である。例えば、Ｃｏｒｎｉｎｇ（登録商標）Ｅａｇｌｅ２０００（商標）表示グレードガラス基板に形成された５５０ｎｍを中心とするλ／４ＭｇＦ２コーティング（５５０ｎｍにおける１．３８の屈折率を有する）は、結果的に、可視スペクトル（４００ｎｍ〜７００ｎｍ）にわたって、表面積当たり２％より低い出力反射率を生ずる。
透明要素は、種々の方法で、凹部領域を形成するように機能され得る。例えば、本発明の実施例では、凹部領域は、ドライまたはウェット化学的エッチング、レーザ加工、音響加工、ウォータージェット加工等を使用して、透明要素中に形成可能である。
本発明の代替的な実施例では、透明要素は、第１の平面部材を機械加工し、次いで別体の透明部材を図４に図解されたような第１の平面部材に結合することにより形成される。第１の平面部材４１０は、機械加工された平面基板であり、またはさもなければ、加工されて凹部領域４１５が配置されるべき位置に開口を形成する。さらに、開口は位置４１７に形成されて、以下に説明するように、配線結合部をチップ相互結合領域に形成するために使用される貫通孔を形成する。第１の平面部材の未加工領域は、支持領域４２０を構成するであろう。第２の平面透明部材４３０は、第１の平面部材の頂部に結合されて完成した透明要素を形成する。本発明の特定の実施例では、第１の平面部材と第２の平面透明部材は、共に透明である。完成した透明部材の図４−（ａ）の面Ａ−Ａの沿った側面図が図４−（ｂ）に図解される。図４−（ｂ）に示されるように、支持領域４２０と上部が透明な部材４３０が図解されている。
この代替的な加工工程により提供される利点の一つは、２つの部材の光学特性が常に類似するものではないことである。実際、いくつかの用途について、図４−（ａ）及び図４−（ｂ）に図解された光学特性は、システム性能に影響を及ぼさない。例えば、パッケージを通過する光路に応じて、光は、第１の部材に当たることはない。本発明の他の実施例では、下部部材に当たるいかなる光も吸収することが望ましい。
本発明の実施形態では、透明要素の光学特性は予め定められる。特定の実施例では、透明要素の透過率と吸収係数は、ｘ−ｙ平面の位置の関数として同一である。
本発明の実施例では、２つの透明部材の結合は、低温ガラス溶融結合またはその他の当業者に知られた方法により形成される。さらに、光透過量を増大させるための結合前に、ＡＲコーティングは、第２の透明部材の上部と底部とに適用される。上述したように、本発明のこの実施形態では、第２の透明部材の光学品質は、凹部領域の頂部を通過する光の光学品質を制御し、透明要素が単一の基板から構成される実施例に適用不能な研磨及びコーティング方法を使用可能にするであろう。
本発明の実施形態では、溶融密封された素子単位のパッケージは、透明部材を基板に結合することにより形成される。図３−（ｃ）は、透明部材と溶融密封時の基板の簡略化された概略図である。透明部材は、支持領域３４０，３４２をストリート領域３４４，３４６上方に位置させるように配置される。独立したチップ３５０は、下方に配置され、対応する凹部領域３５２と接続され、支持領域３４２の底面に位置する接触点３５６で透明カバー３５４により溶融密封される。貫通孔３４８は、ＣＭＯＳウェハに配置された結合パッド３５８への接続を提供する。
透明要素の基板への溶融密封は、当業者に周知のいくつかの方法により実行される。例えば、本発明の実施例では、溶融密封は、プラズマ励起された共有ウェハ結合（ＰＡＣＷＢ）により実行される。基板と透明要素が、例えば６０℃でＳＣ１（ＮＨ３：Ｈ２Ｏ２：Ｈ２Ｏ＝１：４：２０）中で洗浄され、非イオン（ＤＩ）水で水洗され、２０秒間２％ＨＦに浸積され、ＤＩ水で水洗され、窒素または空気で乾燥された後、ＰＡＣＷＢが、室温で実行される。次に、基板と透明要素は、例えば、約３５Ｔｏｒｒのチャンバ圧力で反応性イオンエッチング装置の酸素プラズマに暴露される。本発明の代替的な実施例では、基板と透明要素は、アルゴンプラズマに暴露される。プラズマ処理後、酸化シリコンの表面は親水性であり、結合を促進する。基板と透明要素は、予め選択された大気雰囲気に室温で接触される。本発明の代替的な実施例では、他の結合手法、例えば共融低温結合及び陽極結合が使用される。
本発明の実施例では、図３−（ｃ）に図解された溶融密封処理は、不活性ガスから構成される雰囲気中で実行される。不活性ガスの例は、特に、窒素、アルゴンである。不活性雰囲気中での溶融密封により提供される利点は、これには限定されないが、デバイス中に発生する振動の減衰及び電気アークの防止を含む。例えば、デバイスがマイクロミラーが配列されたものである場合には、稼動中及びマイクロミラーの動作中に発生する振動は、不活性ガスの存在により減少され、かつ、減衰される。さらに、マイクロミラー配列の要素及び／又は駆動電子部品の間の電気アークの可能性は、不活性ガスの存在により減少される。
図５−（ａ）は、溶融密封時の図３−（ｃ）に図解されたデバイスの上面図である。ｙ方向に走る支持領域５１０は、平行なストリート領域５１２上方に配置され、ｘ方向に走る支持領域５１５は、平行なストリート領域５１７上方に配置される。結合パッド５２０は、反応性のあるデバイス５２２の右側及び左側に配置される。図３−（ｃ）に図解されるように、透明要素中の貫通孔３４８は、結合パッドとの接続を提供する。
本発明の実施例では、溶融密封処理は、単一の透明要素を単一の基板に結合することにより実行される。この実施例では、単一の透明要素の寸法は、基板の寸法に対応するように選択される。例えば、概略３０ｃｍ幅及び長さの透明要素が、直径３０ｃｍの基板に結合される。その代わりに、透明要素は、矩形で、基板より寸法が大きくてもよい。本発明の代替的な実施例では、透明要素の寸法は、基板寸法の一部にすぎない。この代替的な実施例では、溶融密封前に、多数の透明要素が基板表面の対応する領域に配列して配置される。次いで、多数の透明要素は、基板に結合される。例えば、図５−（ｂ）は、基板に配置されたチップ５６０の配列上方の２次元配列に配置された４つの透明要素５５２，５５４，５５６，５５８の概略図である。図５−（ｂ）に図解された代替的な実施例では、透明要素は、隣接する透明要素が面５７０，５７２で互いに接触するように形成される。しかし、このことは必要とは限らない。本発明のさらなる代替的な実施例は、透明要素をずらせて配列し得る。
本発明の実施例によれば、図３−（ｄ）は、溶融密封が完了した後の独立した素子の分離を図解する。図３−（ｄ）に図解された実施例では、独立した素子３６０は、隣接する結合パッドの間に配置されたｙ方向に走る線に沿って分離される。ｘ方向には、素子は、凹部領域３６４外側の透明要素に形成された貫通孔３６２と共に分離面を配列するように分離される。比較のために、ｙ方向の線とｘ方向の線が、図５−（ａ）に、線５３０，５３５としてそれぞれ示されている。
本発明の特定の実施例では、独立した素子は、ダイヤモンド刃を用いて基板をダイス状に切断することにより分離される。代替的な実施例では、素子は、ダイヤモンド画線器を用いて画線することにより分離される。基板がシリコンウェハである本発明の実施例では、素子分離は、回転する円形の研削切刃でシリコン基板を切断することにより実行される。
図６は、本発明の実施例による単一素子の上面図である。チップと凹部領域の横方向の寸法は、予め定められた大きさである。図６に図解された実施例では、チップ６１０の横方向の寸法は、約１７ｍｍ×約１３ｍｍである。チップの中心間隔は、ｘ方向で約２１ｍｍであり、ｙ方向で約１７ｍｍである。この特定の実施例におけるチップは、１０２４×７６８の配列のマイクロミラー６１５を有する。マイクロミラーの縁部は、ｘ及びｙ方向に０．５ｍｍの間隔で、支持領域６２０から離間されている。支持領域は、０．５ｍｍ幅である。支持領域の左右の貫通孔６２５，６２７は、それぞれ、１００μｍの寸法の結合パッド６３０との接続を提供し、１５０μｍピッチで形成されている。代替的に、チップ６１０の中心間隔は１６ｍｍ×１２ｍｍであり、その結果、チップと支持領域との間に０．２５ｍｍの間隔が生成する。もちろん、これらの寸法は、特定の用途に依存する。
本発明の実施形態では、基板と接触する支持領域の表面粗度は、予め定められた程度まで減少される。原子間力顕微鏡（ＡＦＭ）が典型的に支持領域の下方表面の表面粗度を評価するために使用される。例えば、Ｖｅｅｃｏ Ｉｎｓｔｒｕｍｅｎｔｓ社製のデジタル装置ＥｎｖｉｒｏＳｃｏｐｅ（商標）が使用可能である。
例えば、本発明の特定の実施例では、支持領域の下方表面の二乗平均は、２μｍ×２μｍの面積について２０ｎｍ以下である。本発明の代替的な実施例では、表面粗度は２μｍ×２μｍの領域全体で約３０ｎｍＲＭＳである。
図７は、本発明の実施例による溶融密封されたパッケージに電気接続を形成してパッケージを装着するために有効な素子単位のパッケージの概略図である。
図７は、溶融密封されたパッケージが、ボール格子配列のようなリードフレーム構造に装着された本発明の実施例を図解する。前述した、分離されたＣＭＯＳ素子、チップ及び溶融密封されたパッケージは、７０５として示されている。本発明の実施形態では、少なくとも１つの相互結合領域が、基板上の独立したチップと対応する。図７に図解された実施例では、相互結合領域または結合パッド７１０は、例えばウェハの上側表面上またはその近傍に配置される。本発明の実施形態では、ＭＥＭＳアルゴリズムに従って機械的デバイスを駆動するために、相互結合パッドは、複数のデバイスと電気的に接続される。このため、相互結合領域７１０で生成された電気信号は、デバイス７１５の機械的動作を生じさせる。前述したように、本発明の特定の実施例では、相互結合領域７１０で生成された電気信号は、透明要素を通過してマイクロミラー配列に入射する光を選択的に反射するように、マイクロミラー配列中に存在するマイクロミラーの一部または全てを変形させる。
相互結合領域（及び従ってデバイス）を外部駆動部に電気的に接続するために、配線結合部７２０が、相互結合領域７１０からリードフレーム構造７２５に配置された電気結合部まで形成される。本発明の実施例では、配線結合部は、直径約２５μｍの金線を用いて作成され、この金線は５００ｍＡを超える電流を搬送可能である。図７に図解された本発明の実施例では、配線結合部は封止材７３０中に封止されている。環境による損傷から電気要素を保護するための例えばプラスチックである封止材の使用は、当業者に周知である。いくつかの実施例では、リードフレームは、溶融密封されたパッケージへの熱負荷を軽減するために、熱拡散部７４２に鑞付けされる。
図７では、封止材は、リードフレーム、配線結合部、相互結合領域、及び貫通孔に隣接する透明要素の両側の少なくとも一部を封止するとともに、封止材のない凹部領域上方に配置された透明要素の表面領域７３５を保持するために適用されている。このため、表面領域７３５の光学特性は、封止材の適用による影響を受けない。図７に図解された実施例では、素子単位のパッケージの全体厚さ７４０は、１．２７ｍｍである。したがって、図７に図解されたパッケージは、光学ＭＥＭＳに有用な溶融密封されたパッケージと非溶融密封されプラスチックで封止されたパッケージの両者を結合する。
図８は、本発明の特定の実施例を採用した反射システムの動作を図解する。本発明の実施形態では、パッケージに入射しパッケージから反射される光を空間的にフィルタリングすることが望ましい。図８に図解された実施例では、光源８１０からの光線は、透明要素８１５の上側表面に入射する。透明要素を通過する光８３０の一部は、複数のデバイス、この実施例ではマイクロミラー配列８２０の表面に入射する。ランプ８１０からの光８３５の他の部分は、透明要素の外周に配置されたフィルタマスク８２５により遮蔽されるかまたはフィルタリングされる。フィルタマスク８２５の左側、上側及び下側により遮蔽された光は、マイクロミラー配列に到達できない。さらに、マイクロミラー配列以外のチップ部分で反射された光は、フィルタマスクの右側で遮蔽される。このため、フィルタマスク８２５の使用により、検出器８４０まで通過する反射光は、パッケージに入射するもとの光線の選択された一部に限定される。
図８に図解された実施例では、フィルタマスクは、透明要素の上側表面に配置されるが、これは必要とは限らない。代替的な実施例では、フィルタマスクは、透明要素の下側表面または側面に配置される。さらに、本発明による実施形態では、透明要素製作時の透明でない材料の使用は、フィルタマスクを補完することができる。本発明の実施例では、フィルタマスクはクロム層を有する。代替的な実施例では、フィルタマスクは、他の反射材または吸収材から構成される。
図８に図解された実施例では、フィルタマスクは、光がマイクロミラー配列以外の素子の部分に当たりまたは当該部分で反射されることを防止する開口領域を形成する。代替的な実施例では、フィルタマスクは、入射（左）側で光を遮蔽し図８の出（右）側では遮蔽しないようにするためにのみ使用される。
上記は、本発明の特定の実施例の完全な記載である一方、上記の記載は、クレームによって規定される発明の範囲を限定するものとみなされるべきではない。
従来のシリコン集積回路パッケージの概略図である。 従来の溶融密封された透明な集積回路パッケージの概略図である。 本発明の実施例に従うウェハ単位に溶融密封されたパッケージの概略図である。 本発明の実施例における二つの透明要素から形成される透明要素の概略図である。 （ａ）は、本発明の実施例における溶融密封時の透明要素と基板の簡略化された上面図である。（ｂ）は、本発明の別の実施例に従う密閉時における四つの透明要素及び基板の概略図である。 本発明の実施例に従う溶融密封後の単一のマイクロミラーチップの概略図である。 本発明の実施例に従う溶融密封された素子を含む素子単位のパッケージの概略図である。 本発明の実施例に従う反射システムの動作を示す概略図である。
符号の説明
３１０ 基板
３１５ チップ
３２０ 透明要素
３３９ 凹部領域
３４０ 支持領域
３４２ 支持領域
３４４ ストリート領域
３４６ ストリート領域
３５４ 透明カバー
５１０ 支持領域
５１２ ストリート領域
５１５ 支持領域
５１７ ストリート領域
５５２ 透明要素
５５４ 透明要素
５５６ 透明要素
５５８ 透明要素
５６０ チップ
６１０ チップ
６３０ 結合パッド
７１０ 相互結合領域
７２５ リードフレーム構造
７３０ 封止材

Claims (58)

  1. 複数の独立したチップを有する基板を用意し、該チップのそれぞれは、複数のマイクロミラーデバイスを含み、第１の配列として空間的に配置され、該配列の構成は離間して配置された複数の第１のストリート領域と離間して配置された複数の第２のストリート領域とを含み、該第２のストリート領域は、前記第１のストリート領域と交差して配列構造を形成し、
    予め定められた厚さを有し、当該予め定められた厚さの中に複数の凹部領域を含み、第２の配列として空間的に配置された透明要素を用意し、前記凹部領域のそれぞれは、支持領域により画定され、該支持領域は前記予め定められた厚さの一部により規定される厚さを有し、
    前記透明要素は、第１の側面と第２の側面とを有し、前記第１の側面は前記第２の側面と平行であり、前記第１の側面と前記第２の側面とは反射防止材料でコーティングされ、
    前記透明要素を前記複数のチップのそれぞれに対応する前記複数の凹部領域のそれぞれと結合するように配置し、前記支持領域は、対応する一つの前記凹部領域内の前記チップのそれぞれを囲むように、前記複数の第１のストリート領域のそれぞれに結合されかつ前記複数の第２のストリート領域のそれぞれに結合され、
    少なくとも前記一つの凹部領域内のチップのそれぞれを画定するための結合処理によって、前記透明要素の前記支持領域を前記複数の第１のストリート領域と前記複数の第２のストリート領域とに接触させることにより、前記対応する一つの凹部領域内の前記チップのそれぞれを溶融密封する、
    デバイスの溶融密封方法。
  2. 前記第１のストリート領域のそれぞれは、０．５ｍｍから１．０ｍｍの大きさの範囲の第１の幅を有し、前記第２のストリート領域のそれぞれは、０．５ｍｍから１．０ｍｍの大きさの範囲の第２の幅を有する、請求項１に記載の方法。
  3. 前記透明要素は、９９％より大きい光学出力透過率を有する、請求項１に記載の方法。
  4. 前記透明要素は、熱膨張係数αＴを有し、該熱膨張係数は、基板の熱膨張係数αＳとほぼ同一である、請求項１に記載の方法。
  5. 前記透明要素は、前記凹部領域のそれぞれの表面領域と重なるように配置された反射防止コーティングを有する、請求項１に記載の方法。
  6. 前記凹部領域のそれぞれは、ドライまたはウェットエッチング、レーザ加工、音響加工、及び注型加工から選択された処理により形成された、請求項１に記載の方法。
  7. 前記透明要素は、支持層に重なる第１の透明部材を有し、前記支持層は前記支持領域を含む、請求項１に記載の方法。
  8. 前記支持層は第２の透明部材を有する、請求項１に記載の方法。
  9. 前記結合処理は、少なくともプラズマ励起結合、共融結合、接着剤層または接着結合、溶接、陽極結合及び溶融結合から選択される、請求項１に記載の方法。
  10. 前記透明要素は、０．１ｍｍから１．２ｍｍの範囲の厚さを有する、請求項１に記載の方法。
  11. 前記チップのそれぞれは、前記対応する一つの凹部領域内の不活性雰囲気中に保持される、請求項１に記載の方法。
  12. 前記不活性雰囲気は、窒素、アルゴン、または窒素及びアルゴンの混合物から選択される、請求項１１に記載の方法。
  13. 前記不活性雰囲気は減衰作用を有する、請求項１２に記載の方法。
  14. 前記不活性雰囲気は電気的切断を軽減する、請求項１２に記載の方法。
  15. 前記チップのそれぞれは、相互結合領域を有し、該相互結合領域は前記凹部領域の外側に配置される、請求項１に記載の方法。
  16. 前記相互結合領域は、貫通孔を介して前記透明要素上に露出される、請求項１５に記載の方法。
  17. 前記相互結合領域は、複数の結合パッドを有する、請求項１６に記載の方法。
  18. 前記基板は含シリコン材料である、請求項１に記載の方法。
  19. 前記基板はシリコンウェハである、請求項１８に記載の方法。
  20. 前記凹部領域のそれぞれは、第２の表面領域に結合された第１の表面領域を有し、前記第１の表面領域と前記第２の表面領域とは光学品質を有する、請求項１に記載の方法。
  21. 前記第１の表面領域は、２μｍ×２μｍの面積について、２０ｎｍ以下の二乗平均表面粗度を有する、請求項２０に記載の方法。
  22. 前記凹部領域のそれぞれは、環状の形状を有する、請求項１に記載の方法。
  23. 前記凹部領域のそれぞれは、０．５ｍｍまたはこれより小さい深さを有する、請求項１に記載の方法。
  24. 反射防止材料からなる前記コーティングは、前記第１の側面と前記第２の側面とにおいて、可視光の反射率を側面あたり２％より小さいように減少させる、請求項１に記載の方法。
  25. 前記反射防止材料はＭｇＦ２から構成される、請求項１に記載の方法。
  26. 前記第１のストリート領域のそれぞれの一部を画線しかつ前記第２のストリート領域のそれぞれの一部を画線することにより、前記チップの少なくとも１つを切断し、
    前記一つの対応する凹部領域内の前記チップの少なくとも１つをリードフレーム構造に装着し、
    前記装着されたチップの一部を前記リードフレーム構造の一部に配線結合し、
    前記装着されたチップの配線結合された部分と前記リードフレーム構造の一部とを封止するとともに、封止材のない前記凹部領域上に規定される前記透明基板の表面領域を保持する、ことをさらに備える、請求項１に記載の方法。
  27. 前記凹部領域のそれぞれは光を排除する外周領域を有する、請求項１に記載の方法。
  28. 前記凹部領域のそれぞれは、前記対応する一つの凹部領域に重なる開口領域を形成する、請求項１に記載の方法。
  29. 前記複数のマイクロミラーデバイスの少なくとも１つは、複数の電荷結合デバイス、複数の変形デバイス、複数の感知デバイス及びＩＣデバイスを有する、請求項１に記載の方法。
  30. それぞれが複数のマイクロミラーデバイスを有する複数の独立したチップを含むように構成された基板と、前記チップのそれぞれは、第１の配列として空間的に配置され、該配列の構成は離間して配置された複数の第１のストリート領域と離間して配置された複数の第２のストリート領域とを含み、該第２のストリート領域は、前記第１のストリート領域と交差して配列構造を形成し、
    予め定められた厚さを有し、当該予め定められた厚さの中に複数の凹部領域を含み、第２の配列として空間的に配置された透明要素と、前記凹部領域のそれぞれは、支持領域により画定され、該支持領域は前記予め定められた厚さの一部により規定される厚さを有し、
    前記透明要素は、第１の側面と第２の側面とを有し、前記第１の側面は前記第２の側面と平行であり、前記第１の側面と前記第２の側面とは反射防止材料でコーティングされ、
    前記基板と前記透明要素とは前記複数の凹部領域のそれぞれを前記複数のチップの対応する１つと結合するように配置され、前記支持領域は、対応する一つの前記凹部領域の中に前記チップのそれぞれを配置するように、前記複数の第１のストリート領域のそれぞれに結合されかつ前記複数の第２のストリート領域のそれぞれに結合され、
    少なくとも前記一つの凹部領域内のチップのそれぞれを画定するための結合処理によって、前記透明要素の前記支持領域を前記複数の第１及び第２のストリート領域に接触させることにより、前記対応する一つの凹部領域内の前記チップのそれぞれが溶融密封される、デバイスの溶融密封システム。
  31. 前記第１のストリート領域のそれぞれは、０．５ｍｍから１．０ｍｍの大きさの範囲の第１の幅を有し、前記第２のストリート領域のそれぞれは、０．５ｍｍから１．０ｍｍの大きさの範囲の第２の幅を有する、請求項３０に記載のシステム。
  32. 前記透明要素は、９９％より大きい光学出力透過率を有する、請求項３０に記載のシステム。
  33. 前記透明要素は、熱膨張係数αＴを有し、該熱膨張係数は、基板の熱膨張係数αＳとほぼ同一である、請求項３０に記載のシステム。
  34. 前記透明要素は、前記凹部領域のそれぞれの表面領域と重なるように配置された反射防止コーティングを有する、請求項３０に記載のシステム。
  35. 前記凹部領域のそれぞれは、ドライまたはウェットエッチング、レーザ加工、音響加工、及び注型加工から選択された処理により形成された、請求項３０に記載のシステム。
  36. 前記透明要素は、支持層に重なる第１の透明部材を有し、前記支持層は前記支持領域を含む、請求項３０に記載のシステム。
  37. 前記支持層は第２の透明部材を有する、請求項３０に記載のシステム。
  38. 前記結合処理は、少なくともプラズマ励起結合、共融結合、接着剤層または接着結合、溶接、陽極結合及び溶融結合から選択される、請求項３０に記載のシステム。
  39. 前記透明要素は、０．１ｍｍから１．２ｍｍの範囲の厚さを有する、請求項３０に記載のシステム。
  40. 前記チップのそれぞれは、前記対応する一つの凹部領域内の不活性雰囲気中に保持される、請求項３０に記載のシステム。
  41. 前記不活性雰囲気は、窒素、アルゴン、または窒素及びアルゴンの混合物から選択される、請求項４０に記載のシステム。
  42. 前記不活性雰囲気は減衰作用を有する、請求項４１に記載のシステム。
  43. 前記不活性雰囲気は電気的切断を軽減する、請求項４１に記載のシステム。
  44. 前記チップのそれぞれは、相互結合領域を有し、該相互結合領域は前記凹部領域の外側に配置される、請求項３０に記載のシステム。
  45. 前記相互結合領域は、貫通孔を介して前記透明要素上に露出される、請求項４４に記載のシステム。
  46. 前記相互結合領域は、複数の結合パッドを有する、請求項４５に記載のシステム。
  47. 前記基板は含シリコン材料である、請求項３０に記載のシステム。
  48. 前記基板はシリコンウェハである、請求項４７に記載のシステム。
  49. 前記凹部領域のそれぞれは、第２の表面領域に結合された第１の表面領域を有し、前記第１の表面領域と前記第２の表面領域とは光学品質を有する、請求項３０に記載のシステム。
  50. 前記第１の表面領域は、２μｍ×２μｍの面積について、２０ｎｍ以下の二乗平均表面粗度を有する、請求項４９に記載のシステム。
  51. 前記凹部領域のそれぞれは、環状の形状を有する、請求項３０に記載のシステム。
  52. 前記凹部領域のそれぞれは、０．５ｍｍまたはこれより小さい深さを有する、請求項３０に記載のシステム。
  53. 反射防止材料からなる前記コーティングは、前記第１の側面と前記第２の側面とにおいて、可視光の反射率を側面あたり２％より小さいように減少させる、請求項３０に記載のシステム。
  54. 前記反射防止材料はＭｇＦ２から構成される、請求項３０に記載のシステム。
  55. リードフレーム構造をさらに備え、
    前記第１のストリート領域のそれぞれの一部を画線しかつ前記第２のストリート領域のそれぞれの一部を画線することにより、前記チップの少なくとも１つが切断され、
    前記一つの対応する凹部領域内の前記チップの少なくとも１つがリードフレーム構造に装着され、
    前記装着されたチップの一部が前記リードフレーム構造の一部に配線結合され、
    前記装着されたチップの配線結合された部分と前記リードフレーム構造の一部とが封止されるとともに、封止材のない前記凹部領域上に規定される前記透明基板の表面領域が保持される、請求項３０に記載のシステム。
  56. 前記凹部領域のそれぞれは光を排除する外周領域を有する、請求項３０に記載のシステム。
  57. 前記凹部領域のそれぞれは、前記対応する一つの凹部領域に重なる開口領域を形成する、請求項３０に記載のシステム。
  58. 前記複数のマイクロミラーデバイスの少なくとも１つは、複数の電荷結合デバイス、複数の変形デバイス、複数の感知デバイス及びＩＣデバイスを有する、請求項３０に記載のシステム。
JP2004310022A 2003-10-24 2004-10-25 デバイスの溶融密封方法及びシステム Expired - Fee Related JP5043297B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/693,323 2003-10-24
US10/693,323 US7303645B2 (en) 2003-10-24 2003-10-24 Method and system for hermetically sealing packages for optics

Publications (2)

Publication Number Publication Date
JP2005167209A JP2005167209A (ja) 2005-06-23
JP5043297B2 true JP5043297B2 (ja) 2012-10-10

Family

ID=33491000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004310022A Expired - Fee Related JP5043297B2 (ja) 2003-10-24 2004-10-25 デバイスの溶融密封方法及びシステム

Country Status (7)

Country Link
US (7) US7303645B2 (ja)
JP (1) JP5043297B2 (ja)
KR (1) KR20050039635A (ja)
CN (4) CN101183675B (ja)
DE (1) DE102004051361A1 (ja)
GB (1) GB2408145B (ja)
TW (1) TWI253182B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9096424B2 (en) 2009-05-11 2015-08-04 Stmicroelectronics S.R.L. Assembly of a capacitive acoustic transducer of the microelectromechanical type and package thereof
USRE46671E1 (en) 2005-10-14 2018-01-16 Stmicroelectronics S.R.L. Substrate-level assembly for an integrated device, manufacturing process thereof and related integrated device
US10555091B2 (en) 2017-09-15 2020-02-04 Stmicroelectronics S.R.L. Method for manufacturing a thin filtering membrane and an acoustic transducer device including the filtering membrane

Families Citing this family (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6969635B2 (en) * 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
TWI289708B (en) 2002-12-25 2007-11-11 Qualcomm Mems Technologies Inc Optical interference type color display
US7483198B2 (en) * 2003-02-12 2009-01-27 Texas Instruments Incorporated Micromirror device and method for making the same
US8619352B2 (en) * 2003-07-29 2013-12-31 Silicon Quest Kabushiki-Kaisha Projection display system using laser light source
US7303645B2 (en) * 2003-10-24 2007-12-04 Miradia Inc. Method and system for hermetically sealing packages for optics
US8194305B2 (en) * 2003-11-01 2012-06-05 Silicon Quest Kabushiki-Kaisha Package for micromirror device
US7645681B2 (en) * 2003-12-02 2010-01-12 Bondtech, Inc. Bonding method, device produced by this method, and bonding device
US7342705B2 (en) 2004-02-03 2008-03-11 Idc, Llc Spatial light modulator with integrated optical compensation structure
US7329555B1 (en) * 2004-07-20 2008-02-12 National Semiconductor Corporation Method of selectively forming MEMS-based semiconductor devices at the end of a common fabrication process
US7508571B2 (en) * 2004-09-27 2009-03-24 Idc, Llc Optical films for controlling angular characteristics of displays
US7807488B2 (en) 2004-09-27 2010-10-05 Qualcomm Mems Technologies, Inc. Display element having filter material diffused in a substrate of the display element
US7408250B2 (en) * 2005-04-05 2008-08-05 Texas Instruments Incorporated Micromirror array device with compliant adhesive
US7349140B2 (en) * 2005-05-31 2008-03-25 Miradia Inc. Triple alignment substrate method and structure for packaging devices
US20070052035A1 (en) * 2005-08-23 2007-03-08 Omnivision Technologies, Inc. Method and apparatus for reducing optical crosstalk in CMOS image sensors
US7471439B2 (en) * 2005-11-23 2008-12-30 Miradia, Inc. Process of forming a micromechanical system containing an anti-stiction gas-phase lubricant
US7425166B2 (en) * 2005-12-06 2008-09-16 Corning Incorporated Method of sealing glass substrates
US20070170528A1 (en) * 2006-01-20 2007-07-26 Aaron Partridge Wafer encapsulated microelectromechanical structure and method of manufacturing same
KR100747611B1 (ko) * 2006-03-08 2007-08-08 삼성전자주식회사 미소소자 패키지 및 그 제조방법
WO2007147137A2 (en) 2006-06-15 2007-12-21 Sitime Corporation Stacked die package for mems resonator system
US8653612B2 (en) * 2006-08-25 2014-02-18 Sanyo Semiconductor Co., Ltd. Semiconductor device
WO2008023824A1 (fr) * 2006-08-25 2008-02-28 Sanyo Electric Co., Ltd. Dispositif à semi-conducteur et son procédé de fabrication
US20080055729A1 (en) * 2006-08-28 2008-03-06 Micron Technology, Inc. Reducing reflections in image sensors
JP4863826B2 (ja) * 2006-09-27 2012-01-25 富士通株式会社 測定装置および測定方法
US7932569B2 (en) * 2006-09-27 2011-04-26 Miradia, Inc. Micromechanical device with microfluidic lubricant channel
US7763489B2 (en) * 2006-09-27 2010-07-27 Miradia, Inc. Method of forming a micromechanical system containing a microfluidic lubricant channel
US7709292B2 (en) * 2006-09-29 2010-05-04 Sadwick Laurence P Processes and packaging for high voltage integrated circuits, electronic devices, and circuits
US7430359B2 (en) * 2006-10-02 2008-09-30 Miradia, Inc. Micromechanical system containing a microfluidic lubricant channel
WO2008045207A2 (en) 2006-10-06 2008-04-17 Qualcomm Mems Technologies, Inc. Light guide
KR20150014978A (ko) 2006-10-06 2015-02-09 퀄컴 엠이엠에스 테크놀로지스, 인크. 디스플레이 장치 및 디스플레이의 형성 방법
US8096665B2 (en) * 2006-10-11 2012-01-17 Miradia, Inc. Spatially offset multi-imager-panel architecture for projecting an image
KR100840790B1 (ko) * 2006-11-29 2008-06-23 삼성전자주식회사 반도체 모듈 및 그의 제조 방법
US7491581B2 (en) * 2006-12-22 2009-02-17 Honeywell International Inc. Dicing technique for flip-chip USP wafers
TW200834830A (en) * 2007-02-06 2008-08-16 Advanced Semiconductor Eng Microelectromechanical system package and the method for manufacturing the same
JP2009010261A (ja) * 2007-06-29 2009-01-15 Fujikura Ltd 半導体パッケージおよびその製造方法
GB2454813B (en) * 2007-11-21 2010-06-09 Intel Corp High-volume on-wafer heterogeneous packaging of optical interconnects
US8068710B2 (en) 2007-12-07 2011-11-29 Qualcomm Mems Technologies, Inc. Decoupled holographic film and diffuser
US7948672B2 (en) * 2008-03-07 2011-05-24 Qualcomm Mems Technologies, Inc. System and methods for tiling display panels
US20120012963A1 (en) * 2009-02-27 2012-01-19 Zhuqing Zhang Micro device packaging
US8797279B2 (en) 2010-05-25 2014-08-05 MCube Inc. Analog touchscreen methods and apparatus
US8486723B1 (en) 2010-08-19 2013-07-16 MCube Inc. Three axis magnetic sensor device and method
US8928602B1 (en) 2009-03-03 2015-01-06 MCube Inc. Methods and apparatus for object tracking on a hand-held device
US8215018B2 (en) * 2009-04-08 2012-07-10 Canon Kabushiki Kaisha Method for manufacturing liquid discharge head
US8421082B1 (en) 2010-01-19 2013-04-16 Mcube, Inc. Integrated CMOS and MEMS with air dielectric method and system
US8553389B1 (en) 2010-08-19 2013-10-08 MCube Inc. Anchor design and method for MEMS transducer apparatuses
US8476129B1 (en) 2010-05-24 2013-07-02 MCube Inc. Method and structure of sensors and MEMS devices using vertical mounting with interconnections
US8395252B1 (en) 2009-11-13 2013-03-12 MCube Inc. Integrated MEMS and CMOS package and method
US8710597B1 (en) 2010-04-21 2014-04-29 MCube Inc. Method and structure for adding mass with stress isolation to MEMS structures
US8823007B2 (en) 2009-10-28 2014-09-02 MCube Inc. Integrated system on chip using multiple MEMS and CMOS devices
US8477473B1 (en) 2010-08-19 2013-07-02 MCube Inc. Transducer structure and method for MEMS devices
US8421175B2 (en) * 2009-09-10 2013-04-16 STMicroelectronics ( Research & Development) Limited Wafer level packaged integrated circuit
US9709509B1 (en) 2009-11-13 2017-07-18 MCube Inc. System configured for integrated communication, MEMS, Processor, and applications using a foundry compatible semiconductor process
US8402666B1 (en) 2009-11-30 2013-03-26 Mcube, Inc. Magneto meter using lorentz force for integrated systems
US10303035B2 (en) 2009-12-22 2019-05-28 View, Inc. Self-contained EC IGU
US11314139B2 (en) 2009-12-22 2022-04-26 View, Inc. Self-contained EC IGU
US8637943B1 (en) 2010-01-04 2014-01-28 MCube Inc. Multi-axis integrated MEMS devices with CMOS circuits and method therefor
US8236577B1 (en) 2010-01-15 2012-08-07 MCube Inc. Foundry compatible process for manufacturing a magneto meter using lorentz force for integrated systems
US8407905B1 (en) 2010-01-15 2013-04-02 Mcube, Inc. Multiple magneto meters using Lorentz force for integrated systems
US8584521B1 (en) 2010-01-19 2013-11-19 MCube Inc. Accurate gyroscope device using MEMS and quartz
US8936959B1 (en) 2010-02-27 2015-01-20 MCube Inc. Integrated rf MEMS, control systems and methods
US8794065B1 (en) 2010-02-27 2014-08-05 MCube Inc. Integrated inertial sensing apparatus using MEMS and quartz configured on crystallographic planes
US8551814B2 (en) * 2010-03-11 2013-10-08 Freescale Semiconductor, Inc. Method of fabricating a semiconductor device that limits damage to elements of the semiconductor device that are exposed during processing
US8367522B1 (en) 2010-04-08 2013-02-05 MCube Inc. Method and structure of integrated micro electro-mechanical systems and electronic devices using edge bond pads
US8564075B1 (en) 2010-04-21 2013-10-22 MCube Inc. Package tolerate design and method
US8848294B2 (en) 2010-05-20 2014-09-30 Qualcomm Mems Technologies, Inc. Method and structure capable of changing color saturation
US8476084B1 (en) 2010-05-24 2013-07-02 MCube Inc. Method and structure of sensors or electronic devices using vertical mounting
US8928696B1 (en) 2010-05-25 2015-01-06 MCube Inc. Methods and apparatus for operating hysteresis on a hand held device
US8869616B1 (en) 2010-06-18 2014-10-28 MCube Inc. Method and structure of an inertial sensor using tilt conversion
US8652961B1 (en) 2010-06-18 2014-02-18 MCube Inc. Methods and structure for adapting MEMS structures to form electrical interconnections for integrated circuits
US8993362B1 (en) 2010-07-23 2015-03-31 MCube Inc. Oxide retainer method for MEMS devices
US8723986B1 (en) 2010-11-04 2014-05-13 MCube Inc. Methods and apparatus for initiating image capture on a hand-held device
US9958750B2 (en) 2010-11-08 2018-05-01 View, Inc. Electrochromic window fabrication methods
US9540232B2 (en) 2010-11-12 2017-01-10 MCube Inc. Method and structure of MEMS WLCSP fabrication
CN107340664B (zh) 2010-12-08 2021-01-22 唯景公司 绝缘玻璃装置的改良隔板
US9442339B2 (en) 2010-12-08 2016-09-13 View, Inc. Spacers and connectors for insulated glass units
DE102011003195B4 (de) 2011-01-26 2019-01-10 Robert Bosch Gmbh Bauteil und Verfahren zum Herstellen eines Bauteils
CN102158787B (zh) * 2011-03-15 2015-01-28 迈尔森电子（天津）有限公司 Mems麦克风与压力集成传感器及其制作方法
TW201250947A (en) * 2011-05-12 2012-12-16 Siliconware Precision Industries Co Ltd Package structure having a micromechanical electronic component and method of making same
US8969101B1 (en) 2011-08-17 2015-03-03 MCube Inc. Three axis magnetic sensor device and method using flex cables
CN103837943B (zh) * 2012-11-22 2017-08-15 赛恩倍吉科技顾问（深圳）有限公司 光通讯模组
CN103968886A (zh) * 2013-02-04 2014-08-06 刘胜 一种多自由度微传感器模块及其封装
JP2014187354A (ja) * 2013-02-21 2014-10-02 Ricoh Co Ltd デバイス、及びデバイスの作製方法
US10913653B2 (en) 2013-03-07 2021-02-09 MCube Inc. Method of fabricating MEMS devices using plasma etching and device therefor
CN104045052B (zh) * 2013-03-14 2016-11-16 台湾积体电路制造股份有限公司 Mems集成压力传感器和麦克风器件及其形成方法
WO2014177512A1 (en) * 2013-05-02 2014-11-06 Purac Biochem Bv Method for storage and/or transport of lactide particles
CN103466921A (zh) * 2013-08-28 2013-12-25 深圳市华星光电技术有限公司 一种玻璃基板的封装方法
JP2015115522A (ja) * 2013-12-13 2015-06-22 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
CN104154995B (zh) * 2014-08-21 2016-09-28 中国科学院光电研究院 一种高光谱探测集成模块及其制造方法
US20160140685A1 (en) * 2014-11-17 2016-05-19 Pixtronix, Inc. Display including sensors
CN104296872B (zh) * 2014-11-17 2016-07-06 中国科学院光电研究院 一种滤光片和探测器的配合装置
WO2016100075A1 (en) 2014-12-15 2016-06-23 View, Inc. Seals for electrochromic windows
CN104796832B (zh) * 2015-02-16 2018-10-16 迈尔森电子（天津）有限公司 Mems麦克风及其形成方法
JP6720633B2 (ja) * 2016-03-29 2020-07-08 セイコーエプソン株式会社 電気光学装置、電気光学ユニットおよび電子機器
US10192850B1 (en) 2016-09-19 2019-01-29 Sitime Corporation Bonding process with inhibited oxide formation
DE102017223372A1 (de) * 2017-12-20 2019-06-27 Robert Bosch Gmbh Laserbondverfahren und mikromechanische Vorrichtung mit Laserbondverbindung
WO2019183259A1 (en) * 2018-03-20 2019-09-26 Obsidian Sensors, Inc. Capping plate for panel scale packaging of mems products
DE102018207201A1 (de) * 2018-05-09 2019-11-14 Robert Bosch Gmbh Herstellungsverfahren für eine mikromechanische Vorrichtung mit geneigten optischen Fenstern und entsprechende mikromechanische Vorrichtung
US11037970B2 (en) * 2018-11-01 2021-06-15 Semiconductor Components Industries, Llc Semiconductor package structure and related methods
CN110697648B (zh) * 2019-10-16 2022-03-04 中电国基南方集团有限公司 一种mems层叠器件微波端口实现的工艺方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3997964A (en) 1974-09-30 1976-12-21 General Electric Company Premature breakage resistant semiconductor wafer and method for the manufacture thereof
US5323051A (en) * 1991-12-16 1994-06-21 Motorola, Inc. Semiconductor wafer level package
JP3116097B2 (ja) 1993-06-17 2000-12-11 富士写真フイルム株式会社 ハロゲン化銀写真感光材料
US6952301B2 (en) * 1995-06-19 2005-10-04 Reflectivity, Inc Spatial light modulators with light blocking and absorbing areas
US6969635B2 (en) * 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
JPH0951247A (ja) * 1995-08-03 1997-02-18 Kokusai Electric Co Ltd 弾性表面波装置及びその製造方法
US5682065A (en) * 1996-03-12 1997-10-28 Micron Technology, Inc. Hermetic chip and method of manufacture
US5798557A (en) * 1996-08-29 1998-08-25 Harris Corporation Lid wafer bond packaging and micromachining
US6294439B1 (en) 1997-07-23 2001-09-25 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
DE19840421C2 (de) * 1998-06-22 2000-05-31 Fraunhofer Ges Forschung Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung
US6303986B1 (en) * 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
US6093623A (en) 1998-08-04 2000-07-25 Micron Technology, Inc. Methods for making silicon-on-insulator structures
US6566745B1 (en) * 1999-03-29 2003-05-20 Imec Vzw Image sensor ball grid array package and the fabrication thereof
US6664503B1 (en) 1999-09-07 2003-12-16 Asahi Glass Company, Ltd. Method for manufacturing a magnetic disk
JP2001094005A (ja) 1999-09-22 2001-04-06 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
EP1234330A2 (en) * 1999-10-19 2002-08-28 Imego Ab Method relating to anodic bonding
US6514789B2 (en) * 1999-10-26 2003-02-04 Motorola, Inc. Component and method for manufacture
US6384473B1 (en) * 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US6396711B1 (en) * 2000-06-06 2002-05-28 Agere Systems Guardian Corp. Interconnecting micromechanical devices
US20020086456A1 (en) * 2000-12-19 2002-07-04 Cunningham Shawn Jay Bulk micromachining process for fabricating an optical MEMS device with integrated optical aperture
EP1260600B1 (en) * 2001-05-17 2006-10-25 Furukawa-Sky Aluminum Corp. Aluminum alloy sheet material and method for producing the same
KR100701013B1 (ko) 2001-05-21 2007-03-29 삼성전자주식회사 레이저 빔을 이용한 비금속 기판의 절단방법 및 장치
US6646778B2 (en) * 2001-08-01 2003-11-11 Silicon Light Machines Grating light valve with encapsulated dampening gas
JP2003077940A (ja) 2001-09-06 2003-03-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
WO2003054927A2 (en) 2001-11-07 2003-07-03 The Board Of Trustees Of The University Of Arkansas Structure and process for packaging rf mems and other devices
KR100442830B1 (ko) * 2001-12-04 2004-08-02 삼성전자주식회사 저온의 산화방지 허메틱 실링 방법
US6639313B1 (en) * 2002-03-20 2003-10-28 Analog Devices, Inc. Hermetic seals for large optical packages and the like
US6962834B2 (en) * 2002-03-22 2005-11-08 Stark David H Wafer-level hermetic micro-device packages
US20040016995A1 (en) * 2002-07-25 2004-01-29 Kuo Shun Meen MEMS control chip integration
US6822326B2 (en) 2002-09-25 2004-11-23 Ziptronix Wafer bonding hermetic encapsulation
US7370185B2 (en) * 2003-04-30 2008-05-06 Hewlett-Packard Development Company, L.P. Self-packaged optical interference display device having anti-stiction bumps, integral micro-lens, and reflection-absorbing layers
US6949398B2 (en) * 2002-10-31 2005-09-27 Freescale Semiconductor, Inc. Low cost fabrication and assembly of lid for semiconductor devices
US6859014B2 (en) * 2002-12-17 2005-02-22 Motorola, Inc. Method for rapid charge control in lithium batteries
US6879035B2 (en) * 2003-05-02 2005-04-12 Athanasios J. Syllaios Vacuum package fabrication of integrated circuit components
US7303645B2 (en) * 2003-10-24 2007-12-04 Miradia Inc. Method and system for hermetically sealing packages for optics
US6856014B1 (en) * 2003-12-29 2005-02-15 Texas Instruments Incorporated Method for fabricating a lid for a wafer level packaged optical MEMS device
US7141870B2 (en) * 2004-07-28 2006-11-28 Miradia Inc. Apparatus for micro-electro mechanical system package

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE46671E1 (en) 2005-10-14 2018-01-16 Stmicroelectronics S.R.L. Substrate-level assembly for an integrated device, manufacturing process thereof and related integrated device
US9096424B2 (en) 2009-05-11 2015-08-04 Stmicroelectronics S.R.L. Assembly of a capacitive acoustic transducer of the microelectromechanical type and package thereof
US10555091B2 (en) 2017-09-15 2020-02-04 Stmicroelectronics S.R.L. Method for manufacturing a thin filtering membrane and an acoustic transducer device including the filtering membrane
US11317219B2 (en) 2017-09-15 2022-04-26 Stmicroelectronics S.R.L. Method for manufacturing a thin filtering membrane and an acoustic transducer device including the filtering membrane

Also Published As

Publication number Publication date
CN101202272A (zh) 2008-06-18
US7671461B2 (en) 2010-03-02
US7948000B2 (en) 2011-05-24
US20070072328A1 (en) 2007-03-29
DE102004051361A1 (de) 2006-01-19
CN100454535C (zh) 2009-01-21
GB2408145A (en) 2005-05-18
US20070128818A1 (en) 2007-06-07
US8022520B2 (en) 2011-09-20
US8288851B2 (en) 2012-10-16
CN101202272B (zh) 2010-06-02
US20050101059A1 (en) 2005-05-12
CN101183675B (zh) 2010-06-09
KR20050039635A (ko) 2005-04-29
US20110186839A1 (en) 2011-08-04
CN101183675A (zh) 2008-05-21
JP2005167209A (ja) 2005-06-23
US7303645B2 (en) 2007-12-04
US20070235852A1 (en) 2007-10-11
TWI253182B (en) 2006-04-11
US20060284295A1 (en) 2006-12-21
US20080014682A1 (en) 2008-01-17
CN101252122A (zh) 2008-08-27
GB2408145B (en) 2007-06-06
TW200525769A (en) 2005-08-01
CN101252122B (zh) 2012-01-25
GB0423507D0 (en) 2004-11-24
CN1638115A (zh) 2005-07-13

Similar Documents

Publication Publication Date Title
JP5043297B2 (ja) デバイスの溶融密封方法及びシステム
US7285478B2 (en) Method for micro-electromechanical system package
KR100707179B1 (ko) 광스캐너 패키지 및 그 제조방법
US7485956B2 (en) Microelectronic package optionally having differing cover and device thermal expansivities
US8550639B2 (en) Cover device for a micro-optomechanical component, and manufacturing method for such a cover device
US20070029562A1 (en) Semiconductor device and method of manufacturing a semiconductor device
KR20090105933A (ko) 모바일 어플리케이션에 사용되는 마이크로 메카니칼 및 마이크로 광학 부품용 하우징
US7709940B2 (en) Micro device encapsulation
US20200385264A1 (en) Generating a mems device with glass cover and mems device
GB2443352A (en) Hermetically sealed wafer level packaging for optical MEMS devices
WO2004068665A2 (en) Wafer scale packaging technique for sealed optical elements and sealed packages produced thereby
GB2443573A (en) Hermetically sealed optoelectronic MEMS wafer level package
GB2439403A (en) Hermetically sealed wafer level packaging for optical MEMS devices

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070828

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101006

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120712

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees