KR100636414B1 - 기판 결합 방법 및 복합 부품 - Google Patents

기판 결합 방법 및 복합 부품 Download PDF

Info

Publication number
KR100636414B1
KR100636414B1 KR1020047016631A KR20047016631A KR100636414B1 KR 100636414 B1 KR100636414 B1 KR 100636414B1 KR 1020047016631 A KR1020047016631 A KR 1020047016631A KR 20047016631 A KR20047016631 A KR 20047016631A KR 100636414 B1 KR100636414 B1 KR 100636414B1
Authority
KR
South Korea
Prior art keywords
substrate
bonding
frame
glass
coupling element
Prior art date
Application number
KR1020047016631A
Other languages
English (en)
Other versions
KR20050005446A (ko
Inventor
문드디트리히
레이브저겐
Original Assignee
쇼오트 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE10222609A external-priority patent/DE10222609B4/de
Priority claimed from DE10222964A external-priority patent/DE10222964B4/de
Priority claimed from DE10222958A external-priority patent/DE10222958B4/de
Application filed by 쇼오트 아게 filed Critical 쇼오트 아게
Priority claimed from PCT/EP2003/003907 external-priority patent/WO2003088347A2/de
Publication of KR20050005446A publication Critical patent/KR20050005446A/ko
Application granted granted Critical
Publication of KR100636414B1 publication Critical patent/KR100636414B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Joining Of Glass To Other Materials (AREA)
  • Light Receiving Elements (AREA)

Abstract

본 발명은 전기, 반도체, 기계 및/또는 광학 부품을 포함하는 기판 결합 방법 및 복합 부품에 관한 것이다.
상기 방법은 구성 물질에 상관없이 특히 민감성 기판, 고도의 화학적 및 물리적 안정성을 필요로 하는 기판, 및/또는 밀폐 캐비티가 필요한 기판을 결합하는데 적합하다.
본 발명에 따르면, 돌출된 프레임, 특히 애노딕 본딩 가능한 유리로 형성된 프레임을 증발 코팅에 의하여 두 기판 중 어느 하나에 형성하며, 상기 프레임이 결합 요소로 작용한다.

Description

기판 결합 방법 및 복합 부품{METHOD FOR CONNECTING SUBSTRATES AND COMPOSITE ELEMENT}
본 발명은 기판 결합 방법에 관한 것으로, 특히 전기적, 반도체성, 기계적 및/또는 광학적 부품이 있는 기판을 결합하는 방법 및 복합 부품에 관한 것이다.
결합 기술은 다양한 기술 분야에서 사용되고 있다. 예를 들어, 전기 회로가 내정되어 있는 전자부품의 하우징 형성을 참고할 수 있다.
예를 들어, 반도체 칩 위에 또는 반도체 웨이퍼에 여전히 결합되어 있는 구성 부품이나 집적 회로에 하우징을 형성하고 전기적 연결 컨택을 형성하는 기술이 공지되어 있다. 칩이나 집적 회로를 장착 그리고 칩의 컨택 영역과 하우징의 외부까지 연장되는 컨택 영역의 결합을 웨이퍼 상에서 수행하는 경우, 이러한 타입의 공정을 웨이퍼 레벨 패키징(wafer level packaging) 공정이라고 한다. 또한 개별 칩이나 다이를 밀봉하는 것은 싱글 다이 패키징(single die packaging)으로 알려져 있다.
이러한 방법들에는 접착성 결합 성분, 예를 들어 에폭시 레진이 사용된다. 그러나, 접착성 결합의 단점으로 내화학성이 낮고, 광학적 특성이 나쁘며, 접착물질로 인해 부품이 오염될 위험이 있다. 또한, 접착 지점은 에이징 특성이 나빠져 결합부에서 특성의 열화를 수반한다.
공지된 결합 기술중 기본적인 것으로 소위 본딩이 있다. 본딩의 특정 타입으로는 애노딕 본딩(anodic bonding)이 있는데, 이것은 열 작용하에 결합 계면에 전계를 인가하여 전하 캐리어의 확산을 강제한다.
본딩 공정은 에폭시 접착 결합에 비하여 많은 이점이 있음에도 불구하고, 그 적용이 엄격히 제한되어 사용이 원할하지 못하다.
예를 들어, 애노딕 본딩은 전하 캐리어가 물질 내에 공급되어야 하기 때문에 매우 한정된 수의 물질로 제한되는 단점이 있다. 예를 들어, 애노딕 본딩은 전형적으로 알칼리 금속을 포함하는 물질을 요구한다. 따라서, 애노딕 본딩은 넓은 범위의 활용에는 적절하지 않다. 동일한 이유가 다른 본딩 공정에도 적용된다.
또한, 본딩 공정은 축성(build-up)을 수반하지 않으며, 결과적으로 평행한 평면 결합에만 적합하다. 이러한 이유 역시 응용 범위를 상당히 제한한다.
EP 0 280 905 에는 실리콘 웨이퍼에 보로실리케이트 유리층이 형성되어 있는 압력 센서의 제조 방법이 제시되어 있다. 상기 문헌에는 상기 유리층이 센서 칩과 전도층을 덮는 매트릭스로 사용된다고 기술하고 있다. 그러나, 상기 보로실리케이트 유리층은 상기 실리콘 센서 웨이퍼 표면에 스퍼터링에 의하여 형성되어 있다. 스퍼터링으로 두꺼운 층을 형성하기는 매우 어려우며 비용이 많이 든다. 상기 문헌에는 5 ㎛ 두께의 층을 언급하고 있지만, 스퍼터링을 사용하는 경우에는 통상 기판에 상당한 열을 발생시켜 또 다른 어려움을 야기한다.
US 5,825,233 에는 적외선 칩용 마이크로하우징이 제시되어 있는데, 여기서는 솔더링 층이 진공 증착 및 리프트오프 기술 또는 식각에 의해서 형성되거나 혹은 마스크를 사용하여 형성된다. 그러나 솔더링 물질은 오염을 야기하는 위험성이 있다.
제9차 진공 마이크로전자소자 국제학회 (St. Petersburg, 1996)에서 최우범이 발표한 "증발 유리를 사용한 저온 저압하의 애노딕 본딩 기술"에 따르면 전자빔 증발에 의하여 실리콘 웨이퍼에 유리층을 형성하는 방법에 제시되어 있다. 그러나, 이 방법에는 한계점이 있다.
따라서, 활용성이 높고 개선된 결합 공정의 필요가 절실히 요청된다.
따라서, 본 발명의 목적은 경제적이며 활용성이 높고 특히 작업이 쉽고 효율적인 결합 공정을 제공하는데 있다.
본 발명의 다른 목적은 사용 물질의 성분이나 결합되는 기판 종류에 무관하고 특히 민감성 기판에 적합한 결합 공정을 제공하는데 있다.
본 발명의 또 다른 목적은 결합의 화학적 및/또는 물리적 안정성이 높고 영구적으로 밀봉된 결합을 보장하는 결합 공정을 제공하는데 있다.
본 발명의 또 다른 목적은 캐비티나 구멍의 형성이 가능한 결합 공정을 제공하는데 있다.
본 발명의 또 다른 목적은 전기, 전자 부품 뿐만 아니라 광학, 광전, 기전(electromechanical) 및 광기전(opto-electro-mechanical) 시스템에 적합한 결합 공정을 제공하는데 있다.
본 발명의 목적은 독립항의 발명적 사상에 의하여 달성된다. 본 발명의 바람직한 변형이 종속항에 나타나 있다.
본 발명은 적어도 두 개의 기판, 특히 전기적, 반도체성, 기계적 및/또는 광전 부품이 있는 기판간의 결합 공정을 제공한다.
상기 기판은 유리, 세라믹, 반도체 물질, 특히 실리콘, GaAs 또는 GaAlxAs1-x (VCSELs) 등의 III-V 족 화합물, InP (LEDs) 등의 II-VI 족 화합물, 기타 유기 또는 무기 물질, 예를 들면 Kovar 등의 금속 등을 포함하는 물질이나 복합 물질로 이루어지는 것이 바람직하다.
특히, 제1기판이 준비되고 나서 상기 제1기판의 제1면을 구조화(structuring)시켜 결합 요소를 형성하거나 상기 제1기판의 제1면에 직접 형성한다. 제2기판도 마찬가지로 구조화하거나 또는 구조화되지 않을 수 있다.
다음으로, 제2기판이 준비된 후, 제1 및 제2 기판을 상기 결합 요소에 의하여 결합한다. 특히, 제2기판의 표면은 상기 결합 요소의 표면에 예를 들어 후속 공정동안 보호막을 제공하기 위한 이유로 일시적으로 결합되거나 혹은 영구적으로 결합된다. 이러한 방법으로 복합 부품, 예를 들어 밀봉되거나 하우징이 형성된 칩 또 는 다이가 싱글 다이 기술이나 웨이퍼 레벨 패키징의 일부분으로서 간단한 방법으로 형성될 수 있다.
웨이퍼 레벨 패키징의 경우, 상기 제1 및 제2 기판은 각각 제1 및 제2 웨이퍼가 된다. 제1기판의 제1면의 반도체 영역이나 칩 주위에 증발 코팅에 의하여 프레임이 형성되어 측면상에서 인접하거나 및/또는 이격되어 있는 다수의 프레임을 형성한다. 두 웨이퍼를 결합하여 하나의 웨이퍼 어셈블리를 형성한 후에는 상기 어셈블리를 특히 소잉(sawing)에 의하여 상기 프레임 사이를 절단하여 개별 칩을 형성한다. 따라서, 많은 수의 칩이 단일 작업 공정에서 동시에 하우징되는 이점이 있다.
상기 하우징은 전자 부품 특히 반도체, 광학적 및/또는 마이크로미케니컬 시스템에 적절하다.
본 발명에 따른 방법의 적용 가능 범위는 매우 다양하다. 예를 들어 상기 방법은 마이크로-일렉트로미케니컬 시스템 (MEMS), 마이크로-광학 시스템 (MOMS), 마이크로-일렉트로미케니컬-옵티컬 시스템 (MOEMS) 또는 결합될 두 기판 중 어느 하나에 형성되어 있는 반도체 영역이나 부품을 밀봉하는데 적절하다. 이러한 응용에 있어서 상기 결합 요소는 선택적으로 마이크로미케니컬 부품의 일시적인 저지물, 예를 들면 마이크로스위치 또는 마이크로-미러 등을 형성한다.
상기 결합 요소는 프레임 또는 두 기판 중 어느 하나의 제1면에 증착된 본딩 프레임인 것이 바람직하며, 증착 중에 상기 제1기판에 영구적으로 고정되어 결합된다. 상기 프레임은 상기 기판의 제1면에 대하여 층 두께가 더 높으며 적당한 본딩 면을 제공한다.
상기 프레임은, 특히 상기 프레임이 다단 구조화 (multi-stage structuring) 공정으로 형성되는 경우에, 하나 이상의 추가 기판에 대한 완전한 또는 적어도 부분적인 결합 면을 제공한다.
프레임을 증착이나 증발 코팅에 의하여 이성분계 물질 특히 유리 또는 유리질 물질로부터 상기 제1면에 형성하는 것이 특히 바람직함을 확인하였다. 사용된 유리로는 특히 실리케이트 유리 또는 보로실리케이트 유리, 예를 들어 Schott Glas사 제품인 증발 코팅 유리 8329 및/또는 G018-189 등이 있다. 이러한 증발 코팅이나 증착 공정의 이점으로는 절연성 유리층을 상온으로부터 약 150 ℃의 범위에서 적용가능하여 기판 표면상에 심지어는 금속 기판이라 할지라도 손상이나 산화가 발생할 가능성이 없다는 것이다. 본 출원인 명의로 다음과 같은 특허출원이 있었으며, 그 내용을 참고적으로 본 발명에 포함한다.
DE 202 05 830.1, 2002년 4월 15일 출원
DE 102 22 964.3, 2002년 5월 23일 출원
DE 102 22 609.1, 2002년 5월 23일 출원
DE 102 22 958.9, 2002년 5월 23일 출원
DE 102 52 787.3, 2002년 11월 13일 출원
DE 103 01 559.0, 2003년 1월 16일 출원
따라서, 상기 결합 요소나 프레임이 구조화된 유리층, 예를 들어 증발 코팅으로 형성되거나 마스크를 통하여 구조화된 것이 바람직하다. 포토리지스트를 사용 하는 포토리소그래피 공정, 특히 리프트오프(lift-off) 기술로 알려져 있고 당업자에게 이미 공지되어 있는 기술이 상기 구조화에 적당한 것으로 확인되었다.
그러나, 기판에 접착제로 결합되거나 증발 코팅 중에 타겟과 기판 사이에 배치시킨 마스크를 사용하는 것도 가능하다. 본 발명에 따른 상기 결합 요소, 특히 증발 코팅에 의하여 프레임으로서 형성된 유리층은 많은 장점을 갖고 있다.
첫째, 유리는 안정성, 밀봉 및 특히 용제, 산 및 알칼리에 대한 내화학성에 있어서 특성이 우수하다. 이러한 특성은 보로실리케이트 유리의 특성에 상응한다.
상기 결합 요소의 측부는, 특히 포토리소그래피 구조화 방법이 사용하게 되면 매우 정교하다.
상기 결합 요소는 증발 코팅에 의하여 매우 정교한 측면 치수와 높이로 형성될 수 있다. 본 발명자들이 확인한 바에 따르면, 이러한 특징은 심지어 구조화 방법에 상관없이 나타났다.
또한, 상기 결합 요소 또는 프레임은 어셈블리의 일부분으로서 즉 웨이퍼 레벨이나 배치 공정으로 저가에 제조할 수 있다.
또한, 상기 방법은 매우 청정한 공정이며, 따라서 상기 프레임이 소자를 포함하는 기판이나 기타 부품에 직접 증발 코팅으로 증착되는 MEMS 용으로 특히 적합하다.
상기 프레임의 제조 또는 상기 유리층의 구조화는 저온에서 수행되는 이점이 있기 때문에 레지스트 마스크를 보유하고 아세톤 등의 용제를 사용하여 다시 제거할 수 있다. 따라서, 상기 방법은 또한 온도에 민감한 기판, 예를 들어 플라스틱 기판이나 유기물 기판에도 적합하다.
또한, 상기 결합 요소의 제조 또는 상기 유리층의 구조화는 기상 및/또는 액상의 식각물질을 사용하지 않고 수행되므로, 민감성 기판도 사용할 수 있다.
특히, 다음에 제시되는 기술은 두 개의 기판을 결합하거나 제2기판을 상기 프레임 또는 본딩 프레임에 결합하는 것: 접착성 결합, 솔더링 및/또는 본딩에 적합하다.
이로 인하여 본 발명에 특별한 이점이 있다. 사용될 수 있는 결합 기술이 매우 다양할 뿐만 아니라 기판이 심지어 애노딕 본딩에 적합하지 않은 물질, 예를 들어 Schott Glas사에서 제조한 AF45, AF37 또는 AF32 등의 무알칼리 유리로 된 경우에도 상기 결합 요소에 의하여 애노딕 본딩될 수 있다. 필요하다면, 결합 요소가 두 기판 각각에 형성되거나 증발 코팅될 수도 있다.
애노딕 본딩 가능한 물질, 특히 알칼리 유리를 포함하는 물질로 된 프레임이 애노딕 본딩에 사용된다. 이 프레임은 본딩층을 사용하여 상기 유리 기판에 직접 본딩하는 공지 기술에 의하여 유리 기판에 결합될 수 있다.
애노딕 본딩을 대치하는 방법으로서 용융 본딩, 졸겔 본딩 및/또는 저온 본딩 등의 다른 공정들이 포함된다. 당업자라면 이러한 공정에 친숙할 것이다. 그럼에도 불구하고, 증발 코팅 물질이나 본딩 프레임 물질은 기판 물질에 상관없이 소망하는 본딩 공정과 매치될 수 있기 때문에 본 발명에 추가적인 이점이 있다. 따라서, 소망하는 물질로 된 기판을 소망하는 공정을 사용하여 상기 결합 요소로 결합할 수 있으며, 그 결과 완전히 새로운 응용 분야가 커다란 잠재력으로 열리게 된 다.
대안적인 혹은 부가적으로, 상기 프레임의 표면에는 금속 배선화가 수행되고 이어 합금 솔더링 또는 소프트 솔더링이 수행된다. 필요하다면, 상기 본딩 표면을 활성화시킬 수도 있다.
예를 들어, 실리콘 등의 반도체 물질, 유기 물질, 실리케이트 또는 Boroflat 33 등의 보로 실리케이트와 같은 유리, 세라믹, 또는 금속으로 이루어진 웨이퍼 또는 칩을 상기 제1 및/또는 제2 기판 물질로 사용한다.
상기 프레임은 특히 연속적이고, 예를 들어 직선이나 굴곡진 웹(web)으로부터 형성된 다각형, 원 또는 기타 소망하는 형태이고, 상기 제2기판은 상기 프레임에 고정적이고 영구적으로 밀봉되어 결합된다. 이러한 결과 상기 프레임 안쪽 영역이 밀봉되거나 하우징이 형성되고 상기 제1 및 제2 기판은 특히 상기 프레임 내에서 서로 이격되어 캐비티나 구멍이 형성된다. 따라서, 상기 제1기판의 표면상의 상기 프레임의 적어도 안쪽 영역은 프레임 물질이 남지 않게 된다. 그러나, 이와 달리 상기 웹이 단절되는 개방된 프레임을 적용하여 상기 캐비티에 통로를 형성하는 것도 가능하다.
특히, 상기 프레임의 두께는 두 기판 사이에 캐비티가 형성되는 특정 응용분야에 매치될 수 있다. 100 ㎛ 내지 1 ㎛, 바람직하게는 10 ㎛ 내지 2 ㎛ 또는 4 ㎛의 범위로 증발 코팅의 두께를 정하는 것이 상기 응용분야에 적절한 것으로 확인되었다. 1 mm 내지 0.1 ㎛ 또는 10 nm 의 두께를 얻는 것도 가능하며, 10 ㎛ 미만 또는 3 ㎛ 미만의 두께가 특히 바람직한데, 0.5 ㎛ 미만의 두께를 얻는 것도 가능하 다.
본딩 표면의 폭은 상당한 범위로 변화될 수 있으며, 단지 구조화 공정에 사용되는 마스크의 외관비(aspect ratio)에 의해서만 제한될 뿐이다. 광폭 프레임의 웹 폭은 수 밀리미터에 이를 수 있고 경우에 따라서는 기판의 전체 표면을 차지할 수도 있다.
상기 프레임은 구조 또는 웹의 폭이 10 mm 미만인 것이 바람직하며, 특히, 1 mm 이하 또는 100 ㎛ 이하인 것이 바람직하고, 1 ㎛ 내지 500 ㎛의 범위가 더욱 바람직하다. 극단적으로 협폭의 프레임에서는 웹 폭이 100 nm 미만, 심지어 수십 nm 정도의 폭을 얻을 수도 있다. 단순한 스크린 프린팅에서와는 달리, 사용 물질의 입자 크기에 대한 제한은 없다.
본 발명에 따르면, 리프트오프 기술을 사용하여 외관비가 우수한, 예를 들어 3 ㎛ / 2 ㎛ 간단하게는 3 : 2 의 마이크로구조물/나노구조물을 제조할 수 있다. 결과적으로, 1 이상 또는 1.5 이상의 외관비를 얻을 수 있다.
따라서, 본 발명에 따른 방법으로 매우 협폭이면서도 두껍고 높은 프레임을 제조할 수 있어 결합되는 기판 사이에 충분한 간격을 얻을 수 있고 동시에 측면 공간을 절감할 수 있다.
또한, 본 발명자들은 협폭 프레임이 매우 우수하게 결합되며 밀봉 특성도 우수한 것을 확인하였다. 반면에 협폭의 프레임이나 웹 폭이 5 ㎛ 또는 10 ㎛ 내지 1000 ㎛ 인 유리 프레임 조차도 분위기(atmosphere)를 적절히 제어하면 가스, 수분, 밀봉 하우징에 대한 공격 매체에 대한 우수한 확산 장벽을 형성하는 것을 발견 하였다.
예를 들어, MEMS, MOMS, MOEMS 및/또는 실리콘 칩이나 웨이퍼는 상기 캐비티 내에 배치되거나 하우징되거나 밀봉된다.
또한, 상기 프레임 내에 하나 이상의 지지 요소, 즉 지지점이나 지지영역을 제1기판의 제1면에 배치하는 것도 가능한데, 이러한 구조는 상기 프레임 제조 공정과 동일한 공정으로 구현되는 것이 바람직하다. 상기 지지 요소 및/또는 프레임은 연속적인 형태, 예를 들어 원형, 다각형, 타원형으로 형성되지만, 또한 프레임 형태의 일부, 예를 들어 선, 꼭지점, 굴곡부, 점, 및 실질적으로는 공간으로 작용하는 형태를 구성한다.
상기 본딩 프레임의 상부 평탄면(plateau), 즉 특히 상기 기판 표면에 실질적으로 평행하게 확장되는 증발 코팅 유리 표면은 본딩 표면으로 작용하는 것이 바람직하다. 이 경우, 형성된 프레임은 제1기판과 하나 이상의 제2기판 사이에서 소정 거리를 정의하는 기능을 갖는다.
대안적으로, 부분적인 프레임을 사용하여 제1기판에 대하여 제2기판을 장착하는 동안 소정의 경사각을 정확하게 제공하는 것도 가능하다. 경사진 형태는 "개별 VCSEL 패키징"으로 알려져 있으며 모니터 다이오드용 레이저의 부분 반사를 이용하기 위한 광학적 캡에 적절하다. 따라서, 결합된 상태에서 제1 및 제2 기판은 서로에 대하여 실질적으로 평행하거나 경사져 있다.
또한, 대안적으로, 상기 프레임의 측벽을 본딩 표면으로 사용할 수도 있다. 또한, 비평탄면이 유리로 코팅되도록 할 수도 있다.
본 발명의 바람직한 실시예에 따르면, 다수의 프레임이 서로의 내부에 포개어질 수 있다. 이렇게 함으로써 밀봉 특성 및 신뢰성을 수 배로 증가시킬 수 있다.
또한, 결합용 접착제를 상기 프레임에 또는 포개어진 프레임 사이에 바를 수도 있다. 대안적으로, 소정의 유체, 예를 들어 공기가 아닌 소정의 가스, 액체 및/또는 입자를 상기 캐비티 내로 도입하거나 및/또는 포개어진 프레임 사이의 공간으로 도입한 후에 제1기판과 제2가판을 결합하는 것도 가능하다. 상기 유체는 상기 공간 또는 통로를 통해 유동할 수 있으며 냉각 액체, 센서용 액체, 칼라 필터 및/또는 하나 이상의 반응 가스를 포함할 수 있다.
상기 프레임의 두께는 두 기판 및/또는 그 위에 존재하는 부품이 하우징된 상태에서 서로 접촉하지 않도록 최소값을 가지는 것이 바람직하다.
본 발명의 바람직한 실시예에 따르면, 반도체 요소들의 컨택 연결용 배선이 상기 기판들 중의 어느 하나, 예를 들어 제1기판에 배치된다.
프레임 형태의 유리층은 증발 코팅으로 상기 배선 상에 증착되어 적어도 몇몇 영역에서 상기 배선이 상기 프레임을 통해 밀봉 상태로 연장되거나 상기 프레임으로 봉입되도록 하는 것이 바람직하다. 상기 배선의 일부분은 후속적인 컨택 연결 공정이 가능하도록 상기 웹의 일면 또는 양면에 노출되어 있는 것도 바람직하다. 각각의 경우에 상기 프레임의 하나의 웹 또는 끝단은 상기 배선에 대하여 가로지르도록 형성되는 것도 바람직하다. 상기 프레임이 제2기판에 결합된 후에는 상기 배선이 밀봉 상태로 상기 프레임을 통해 외부로부터 상기 캐비티로 연장된다. 상기 배선은 상기 제1기판에 대하여 측면으로 뿐만 아니라 수직으로 형성될 수 있으며, 이러한 방식으로 상기 결합 요소를 통해 연장되어 밀봉 봉입물을 통해 측면적 또는 수직으로 형성된 전기적 연결부를 형성할 수 있다.
필요하다면, 상기 프레임을 상기 제1기판의 제1면에 제조한 후에, 또는 특히 증발 코팅으로 형성한 후에, 상기 프레임을 마찰 방식으로 화학적-기계적 연마 또는 다른 적당한 공정으로 평탄화한다. 이렇게 함으로써 배선의 두께로 야기되는 비평탄함을 보상하는 이점이 있고, 이에 따라 평탄한 결합이 가능하게 된다.
또한, 정렬 요소 또는 보조물을 상기 제1기판의 제1면 또는 상기 제1면의 반대 쪽에 있는 제2면에 형성할 수 있다. 이러한 타입의 정렬 보조물, 예를 들면 프레임의 형태에서 점들 및/또는 선들이 렌즈 시스템, 기타 광학적 또는 기계적 부품의 정렬에 적절하다.
또한, 또 다른 결합 요소를 상기 제1기판의 제2면 즉 배면에 형성하여 다수의 기판들이 결합하여 적층구조를 형성하도록 할 수도 있다. 이러한 공정은 다이싱(dicing) 이전에 수행하는 것이 바람직하며, 또한 이 공정으로 처리량을 증가시킬 수 있다.
이하에서는 도면을 참조하며 실시예에 기초하여 본 발명을 더욱 구체적으로 설명하며, 첨부된 도면에서 동일 및 유사 요소는 동일 참조 부호로 표기하였고, 여러 실시예들의 특징들은 서로 결합될 수도 있다.
도 1a 내지 1e는 본 발명의 제1실시예에 따른 여러 공정 단계에서 기판 어셈블리를 모식적으로 보여주는 단면도.
도 2는 본 발명의 제2실시예에 따른 기판상에 형성된 포개진 본딩 프레임들을 도시한 평면도.
도 3은 도 2의 A-A선 단면도.
도 4는 도 3의 C 영역 확대도.
도 5는 본 발명의 제3실시예에 따른 기판상에 형성된 포개진 본딩 프레임들을 도시한 평면도.
도 6은 도 5의 D-D선 단면도.
도 7은 본 발명의 제4실시예에 따른 다수의 본딩 프레임이 있는 웨이퍼의 평면도.
도 8a는 도 7의 E 영역의 확대도.
도 8b는 도 8a의 구조에서 증발 코팅으로 형성된 유리층이 추가된 확대도.
도 8c는 도 8b의 구조에서 리프트오프 공정을 수행한 후의 확대도.
도 9는 본 발명의 제4실시예에 따른 부분 확대도.
도 10은 본 발명의 제5실시예에 따라 증발 코팅층이 덮여 있는 배선이 형성된 웨이퍼의 평면도.
도 11은 도 10의 H-H선 단면을 따른 단면의 G 영역 확대도.
도 12a는 도 10의 K-K선 단면을 따른 단면의 G 영역 확대도.
도 12b는 도 12a의 구조에서 평탄화 공정 후의 확대도.
도 13은 본딩 프레임 형상의 여덟 가지 예를 보인 평면도.
도 14는 TOF-SIMS 측정 결과를 보여주는 그래프.
도 15는 구조화된 유리층의 광현미경 이미지.
도 16은 본 발명의 제6실시예의 광현미경 이미지.
도 17은 본 발명의 제7실시예의 광현미경 이미지.
도 18은 누설차단 테스트용 홀 마스크가 있는 웨이퍼의 모식도.
도 1a는 금속으로 이루어진 기판(2)을 도시한다. 이와 달리, 상기 기판(2)은 실리콘, 세라믹 또는 유리로 이루어질 수도 있다. 포토리지스트(4)가 당업자에게 공지되어 있는 기술을 사용하여 상기 기판(2)에 형성되어 있고 포토리소그래피에 의하여 패턴화되어 있다. 이 경우, 상기 리지스트 층은 기판에 안정적으로 부착되어 있는 마스크를 나타낸다. 이와 달리, 기판에 안정적으로 부착되지 않는 쉐도우(shadow) 마스크나 커버링(covering) 마스크를 사용할 수도 있다.
다음으로, 도 1b를 참조하면 증발 코팅 유리 8329로 구성된 연속적인 유리층(6)이 증발 코팅에 의하여 상기 기판(2) 및 포토리지스테(4)에 형성되어 있는 것을 볼 수 있다.
도 1c를 참조하면, 상기 포토리지스트(4)가 그 위에 존재하는 상기 유리층(6)의 몇몇 부분들(8)과 더불어 아세톤에 의해 제거되어 있다. 유리층의 다른 부분들(10)은 고정된 상태로 상기 금속 기판(2)에 결합되어 있다. 이러한 공정은 리프트오프 공정으로 알려져 있으며, 당업자에게 친숙한 것이다.
도 1d를 참조하면, 본딩 프레임(10)의 형태로서 구조화된 유리층이 있는 기판(2)이 남아 있다.
도 1e에 도시된 바와 같이, 실리콘으로 이루어진 커버 기판(12)이 상기 본딩 프레임(10)에 애노딕 결합되어 복합요소(20)를 형성하며, 상기 본딩의 위치는14로 표시되어 있다. 상기 본딩 프레임(10)의 두께 또는 높이(H) 때문에 H 보다 그리 크지 않은 높이 H'인 캐비티가 형성되어 상부 기판(12) 표면의 반도체 부품(18)이 상기 금속 기판(2)으로부터 거리를 유지하게 된다.
도 1b를 다시 참조하면, 상기 유리층(6)은 전자빔 증발에 의하여 형성된다. 이 공정은 수년 전부터 알려져 왔지만 이제까지는 단지 지면층(areal layer)로만 활용되는 플라스틱 또는 유리 스펙타클 렌즈의 기계적 광학적 표면 처리에 주로 이용되어 왔다.
상기 증발 코팅 유리 8329 (degassed Duran) 은 4 ㎛/min에 이르는 고 증발 코팅율, 특히 10 nm/min 미만 또는 100 nm/min 미만의 코팅율이 가능하다. 약 500 nm/min 정도의 증착율이 바람직하다. 이 정도의 값은 스퍼터링율을 수 배나 초과하며 이 공정을 이용하여 본 발명을 적용함으로써 큰 이득을 가져 온다. 이러한 이유는 단일 성분 시스템, 예를 들면 SiO2으로 된 스퍼터층은 단지 분당 수 나노미터의 스퍼터링율로 형성되기 때문이다.
상기 금속 기판(2)에 연속적인 유리층(6)을 형성하기 위하여 다음과 같은 파라미터를 설정한다.
증발 중의 BIAS 온도 : 100 ℃
증발 중의 압력 : 10-4 mbar
또한, 표면 거칠기가 50 ㎛ 미만인 금속 기판(2)을 사용하며, 열팽창계수(CTE)가 상기 금속 기판(2) 및/또는 상부 기판(12)에 적절한 딜라 열처리(dila-thermal) 방식으로 매치되는 증발 코팅 유리를 선택한다. 8329 유리의 열팽창계수는 3.3 ppm/K 이며, 이 수치는 대략 실리콘의 열팽창계수에 상응한다.
엄격한 테스트를 통하여, 본 발명자들은 SCHOTT Glas사 제품인 8329 유리 또는 G018-189 유리가 열 증발 또는 전자빔 증발에 의한 금속 코팅에 적합하다는 것을 확인하였다. 이러한 증발 코팅 유리들은 용제, 수분 (85℃, 85%, 1000h) 및 온도 (T < Tg)에 대한 저항성이 우수하다. 또한, 상기 유리들은 낮은 온도 (-100℃ 미만)에서도 열기계적 특성이 매우 우수하며 그 결과 초전도 전자부품의 이용에 적합할 것으로 보인다. 반면, 상기 유리들은 또한 고온 (300℃ 이상)에서도 사용될 수 있어 특히 파워 CMOS 부품 등의 파워 전자부품에 적절하다.
도 2 및 3은 내부적으로 서로 포개어져 있고 기판(2)의 전자부품(118)의 경계를 한정하고 있는 네 개의 본딩 프레임(110a 내지 110d) 배치를 보여준다.
도 4를 참조하면, 에폭시 접착물(124)이 상기 프레임(110a 내지 110d) 영역에 형성되어 있으며, 상기 프레임 표면이 접착물로 덮여 있고 프레임간의 공간에도 접착물이 채워져 있는 것을 볼 수 있다. 이렇게 함으로써 결합 강도를 증가시킨다. 또한, 상기 프레임들은 상기 접착물을 보조하여 접착성 결합 공정을 단순화시킨다.
필요하다면, 상기 접착물을 진공 상태에서 형성하여 상기 공간에 접착물이 충진되는 것을 향상시킨다. 또한, 다수의 프레임들은 크랙 저지물로 작용하여 구성 요소들이 기계적 부하를 견디는 능력을 향상시키며 신뢰성을 증가시킨다. 이 경우, 다수의 프레임들은 각각이 작은 웹 폭 b를 가지는 경우에 동일한 전체 웹 폭 B의 단일 고상 프레임의 경우 보다 더 가볍고 안정하다.
도 5를 참조하면, 점형(punctiform) 지지 요소(226) 및 상부 기판(212)을 지지하며 부품(218) 영역에 캐비티 높이 H'를 유지되도록 하는 지지 프레임(228)이 본딩 프레임(210a 내지 210d) 내부에 배치되어 있다.
상기 지지 요소(226) 및 지지 프레임(228)은 상부 기판(212)과는 결합되지 않으며 오히려 상기 기판(212)은 느슨한 상태로 있다.
도 7 및 8a 내지 8c를 참조하여, 실시예로서 마이크로-옵티컬-일렉트로미케니컬-시스템(MOEMS)에 대하여 설명한다. 구조화된 유리 기판(302)을 상부 기판으로 사용하여 웨이퍼 레벨 패키징 공정의 일부분으로서 이미지 센서들을 하우징한다. 상기 하우징에서 "스페이서(spacer)" 및 "밀봉 요소"로서 캐비티가 요구된다. 상기 캐비티는 마이크로-렌즈 및/또는 마이크로-미러 등의 마이크로-옵틱컬 요소들에 기능을 발휘하도록 한다.
상기 유리 기판(302)의 광학적 기능 때문에 종래의 방법들은 본 발명에 따른 응용에 적절하지 않으며 저렴한 해결책을 제공할 수도 없다. 식각, 연마, 초음파 처리, 샌드블라스트 또는 프레스 등의 물질 제거 공정은 특히 캐비티를 제공할 수 있지만 이러한 공정들은 상기 기판(302)의 고품질 광학적 내부 면에 약영향을 줄 수 있다. 따라서, 본 발명에 따르면, 본딩 구조를 축성에 의하여 형성한다.
도 9는 다수의 사각 윈도우부(303)가 있고 각각의 윈도우부는 포토리지스트(304)로 완전히 덮여 있는 실리케이트 유리 기판(302)를 도시하고 있다. 상기 기판 (302)의 열기계적 특성은 제2기판(312)에 해당하며 CMOS 이미지 센서(318)가 있는 실리콘 웨이퍼와 매치된다. 상기 기판(302)은 증발 코팅 유리 8329를 사용하여 패턴화되어 있고 이에 따라 다수의 프레임이 5 ㎛ 두께로 형성되어 있다. 본 실시예에서 상기 기판(302)은 직경 150 mm, 두께 500 ㎛ 인 폴리싱된 보로플로우트(Borofloat) 33 웨이퍼 (CTE: 3.3 ppm/K)이다.
도 7 및 8a에서 이미 포토리지스트(304)가 형성되어 있으며 각 윈도우부(303) 주위로 사각형의 만입부(305)가 있다. 리지스트 코팅은 예를 들어 10 ㎛ 두께의 AZ를 사용하여 소위 마스크 얼라이너(aligner)에서 포토리지스트를 노출시키고 현상하며 이어서 소위 "소프트큐어"(softcure)에 의하여 양생(cure)한다. 이렇게 하여 예를 들어 아세톤을 사용하여 후속 리프트오프 공정이 가능하다.
도 8b는 후속 공정으로 유리층이 증발 코팅된 웨이퍼 표면을 보여준다. 포토리지스트를 사용하여 구조화된 음각 이미지에 8329 유리로 5 ㎛ 두께의 유리층을 분당 1 ㎛의 증착율로 증발 코팅한다. 후속적인 표면이나 캐비티의 윈도우부(303)은 상기 포토리지스트 마스크에 의하여 보호되어 이 영역에 있는 상기 증발 코팅 유리가 기판(302)과 접촉할 수 없게 되며 오히려 상기 포토리지스트 마스크에 증착된다. 노출된 부분(305)에는 8329 유리가 상기 기판(302) 상에 직접 증착된다.
그 다음, 리지스트 마스크에 있는 증착된 유리층을 리프트오프 기술로 제거한다. 이를 위하여 상기 포토리지스트는 아세톤으로 용해한다. 포토마스크가 없는 상기 부분(305)의 증착 유리는 기판(302) 상에 남아 있고 본딩 프레임(310)의 매트릭스 형태로 소망하는 구조를 형성한다.
도 8c는 상기 리프트오프 공정 후의 웨이퍼 일부분을 보이고 있다.
도 9를 참조하면, 구조화된 보로플르우트 33 웨이퍼(302)가 애노딕 본딩으로 다수의 이미지 센서(318)를 포함하는 제2기판(312)에 결합된다. 그 결과, 다수의 광전 부품(320)이 웨이퍼 레벨로 하우징된다.
최종적으로, 개별 부품(320)들이 절단 트랙(326)을 따라 다이싱에 의하여 분리된다. 반도체 기판(312) 상에 이미지 센서(318) 형태의 광전 부품을 구비하는 개별 부품(320)이 도 9에 도시되어 있다.
렌즈(322) 형태의 수동 광학 부품이 반도체 기판 즉 웨이퍼(312) 전체에 걸쳐 밀폐된 상기 캐비티(316) 내부의 상기 이미지 센서(318) 상에 돌출되어 배치된다. 또한, 이동 가능한 두 개의 마이크로-미러(324)가 상기 캐비티(316) 내에 배치되어 있다.
투명한 보로플로우트 33 기판(302)을 본딩 위치(314)에서 광학 부품(322, 324) 보다 높은 예를 들어 5 ㎛ 의 높이 H로 상기 본딩 프레임(310)에 결합한다. 그 결과, 이미지 센서(318), 마이크로렌즈(322) 및 마이크로미러(324)에 적어도 부분적으로 투명한 하우징이 약 5 ㎛ 높이의 캐비티를 유지하며 밀봉된다.
본 발명에 따른 방법으로 인하여 상기 캐비티(316) 영역에서 상기 유리 기판(302)의 광학적 기능은 실질적으로 손상되지 않는다.
본 발명에 따른 방법으로 제조된 프레임은 다이싱에 요구되는 절단 트랙(326)이 명확해지는 부가적인 이점이 있다.
다음과 같은 추가적인 변형이 가능하다:
상기 기판(302)이, 예를 들어 합금-솔더링(alloy-soldering) 또는 애노딕 본딩을 목적으로, 추가적인 유리 기판과 결합하고자 하면 리프트오프 공정 이전에 본딩층을 형성한다. 이를 위하여 본딩층으로서 금속층을 물리적 기상 증착(PVD)이나 화학적 기상 증착(CVD)을 증착하거나 또는 CVD로 폴리실리콘 본딩층을 증착한다. 이렇게 하여 상기 본딩층이 작업 단계에서 상기 프레임(310)과 더불어 리프트오프 공정 중에 구조화된다.
소정의 가스 성분과 압력으로 분위기를 조절하여 상기 애노딕 본딩을 수행할 수 있으며, 이에 따라 특히 밀봉 결합의 경우에 상기 캐비티(316)가 제어된 소정의 분위기를 유지하게 된다.
또한, 가스, 생물학적 및/또는 센서용 액체, 및/또는 입자 등을 상기 캐비티(316) 내에 봉입할 수 있다.
도 10은 다수의 반도체 영역(418)이 있는 실리콘 웨이퍼(402)의 일부분을 보이고 있다. 상기 반도체 영역(418)은 배선(430)으로 컨택간 연결되어 있다. 본딩 프레임(410)이 도 1a 내지 1d에서 설명한 본 발명의 방법에 따라 증발 코팅에 의하여 반도체 영역에 속하는 알루미늄 배선에 걸쳐 형성되어 있다. 상기 배선은 금, 텅스텐 또는 티타늄-텅스텐으로 구성될 수도 있다. 사각형의 본딩 프레임(410)을 형성하는 웹(411 내지 414)은 상기 인터컨넥션(430)을 가로 질러 배치된다.
이렇게 함으로써 특히 본딩 프레임 즉 증발 코팅으로 형성된 유리 프레임(410)이 기판(402) 상의 배선(430)과 같이 애노딕 본딩으로 결합될 수 없는 구조물을 덮을 수 있다. 그 결과, 밀폐 커버, 특히 상기 배선(430)이 통과하는 밀폐된 관 통리드(leadthrough)가 형성된다. 상부 기판에 결합하고 절단선(426)을 따라 다이싱을 마치고 나면, 외부 컨택이 있는 다수의 밀폐된 칩이 완성된다.
도 11은 도 10의 H-H 선을 따라 절단한 G 영역의 확대도이다.
도 12a는 상부 기판과의 결합 이전에 K-K 선을 따라 절단한 G 영역의 확대도이다. 이 실시예에서, 상기 배선(430)은 상대적으로 2 ㎛ 정도 두께가 두껍거나 높이가 크고 도면의 지면에 대하여 가로 지르고 있다. 배선(430)의 두께로 인하여 증발 코팅 중에 프레임(410)에 비평탄면(415)이 형성된다.
도 12b를 참조하면, 상대적으로 과도한 형태를 보완하고 적절한 평면 본딩 프레임 표면(415)을 형성하기 위하여 상기 표면을 CMP 공정으로 평탄화한다. 또한, 이와 동시에 상기 표면을 5 ㎛ 내지 4 ㎛ 정도 연마(thined) 할 수도 있다. 또한, 관련 공정을 다른 비평탄 표면에도 적용할 수 있다. 뿐만 아니라, 상기 본딩 프레임을 상기 배선(430) 표면(431)을 지난 지점까지 연마하여 배선이 위로부터 컨택 연결되도록 하는 것도 고려해볼 수 있다.
통상 400 nm의 낮은 두께로 배선이 형성되었을 때, 필요하다면, 평탄화 공정을 수행할 수도 있다.
본 실시예에서 사용한 8329 등의 애노딕 본딩된 유리가 덮개의 목적으로 사용된다면, 상기 프레임도 또한 상부 기판에 애노딕 본딩될 수 있다.
증발 코팅으로 증착된 8329 유리로 형성한 유리층에 대하여 다양한 테스트를 실시하고 그 결과를 이하에서 제시한다.
도 14는 TOF-SIMS 측정 결과로서 스퍼터링 시간의 함수로서 측정율(count rate)을 나타내었다. 측정 결과를 보면 유리 프레임의 구성요소의 농도 프로파일이 나타나 있다. 유리 프레임 두께의 1% 미만의 두께 균일성이 측정되었다.
도 15는 포토리지스트 구조화된 유리 구조물을 도시하며, 상기 구조물은 리프트오프 공정 후에 증발 코팅에 의하여 증착된 8329 유리로 형성된 것이다.
도 16은 보로플로우트 22 기판(502), 배선(530) 및 이들 위에 증발 코팅된 유리 프레임(510)을 포함하는 복합 부품(520)를 도시하며, 이는 다섯번째 실시예와 유사하다.
상기 배선(530)의 두께는 200 nm 이며, 상기 유리 프레임(510)의 두께는 4 ㎛ 이다. 이 여섯번째 실시예에서는 상부 기판이 평탄화 공정없이 애노딕 본딩되었다.
결합은 두 영역(540, 542)에서만 존재하는 반면, 상기 배선(530) 근처의 영역(544, 546)에서는 결합할 수 없음이 분명하다. 결합이 부족한 것은 배선으로 인하여 유리 프레임(510) 표면이 평탄하지 못함에 기인한다.
도 17은 상기 복합 부품(520)와 유사한 구조의 다른 복합 부품(620)를 도시한다. 상기 복합 부품(620)의 경우, 유리 프레임(610)이 애노딕 본딩 이전에 평탄화된다. 상기 유리 프레임은 증발 코팅으로 4 ㎛ 두께로 형성되었으며 그 다음 폴리싱에 의하여 약 2 ㎛ 두께로 줄었다. 상기 인터컨넥션(630)의 두께는 200 nm 이다.
상기 유리 프레임(610) 전체 표면이 결합되어 있고, 그 결과 밀폐된 구조의 캐비티(616)가 형성되었음을 알 수 있다. 상기 유리 프레임(610)은 웹 폭이 300 ㎛ 이고 크기는 3 mm ×3 mm 이다.
또한, 8329 유리에 대하여 다음과 같이 누설 차단 테스트를 수행하였다.
실리콘 웨이퍼는 식각 저지 마스크를 구비한다. 도 18에 도시된 바와 같이, 상기 웨이퍼(97)는 9 개의 홀 영역들(98)(1㎝ ×1㎝)로 분리된다. 상기 영역에서 홀 간의 개별 간격은 다음과 같이 행에 따라서 변화한다.
제 1 행 : 1 ㎜ 홀 간격
제 2 행 : 0.5 ㎜ 홀 간격
제 3 행 : 0.2 ㎜ 홀 간격
모든 사각 홀들(99)의 한 변의 길이는 15㎛ 이다.
상기 웨이퍼의 미구조화된 배면에 8329 유리를 두께 8 ㎛ (시편 A) 또는 18 ㎛(시편 B)로 코팅한 후에, 상기 웨이퍼를 상기 홀 영역의 유리에 이르기까지 건식 식각하였다. 투과 광현미경으로 식각의 성공 여부를 관찰할 수 있다.
적어도 10-7 mbar l/sec 미만의 누설율을 얻을 수 있다. 실시예로서 헬륨 누설을 측정한 결과 상기 유리층을 통한 누설율 즉 밀폐 캐비티에서의 누설율이 10-8 mbar l/sec 미만이었다.
측정하는 동안 웨이퍼가 상당히 부풀어오름에도 불구하고 상기 유리층은 놀라울 정도로 고강도를 유지하였다. 200 ℃의 온도 조건에서도 상기 유리는 구조적 변화가 없었다.
또한, 상기 유리 프레임에 대하여 DIN/ISO에 따른 저항성 및 안정성을 측정 하였다. 그 결과가 표 1에 나타내었다.
시편: 8329
ISO 719 에 따른 내가수분해성 등급 HCL의 소비(㎖/g) Na2O [㎍/g] 코멘트
HGB 1 0.011 3 없음
DIN 12 116 에 따른 내산화성 등급 물질 제거[㎎/dm2] 총 표면적[cm2] 코멘트/가시적 변화
물질 1W 0.4 2×40 불변
ISO 695 에 따른 내알카리성 등급 물질 제거[㎎/dm2] 총 표면적[cm2] 코멘트/가시적 변화
물질 A2 122 2×14 불변
당업자라면 상기 실시예들이 단지 예시적임을 이해할 것이며, 본 발명은 이들 실시예에 한정되지 않고, 본 발명의 사상적 범위 내에서 다양하게 변경될 수 있을 것이다.

Claims (41)

  1. 전기, 반도체, 기계 및/또는 광학 부품이 있는 적어도 두 개의 기판을 결합하는 방법으로서,
    제1기판을 준비하는 단계와,
    상기 제1기판의 제1면에 프레임의 형태로 결합 요소를 형성하는 단계와, 여기서 상기 프레임 재료는 이성분계 물질, 유리, 또는 유리질 물질이며, 상기 이성분계 물질, 유리, 또는 유리질 물질을 증발 코팅으로 형성하고,
    제2기판을 준비하는 단계와, 그리고
    상기 결합 요소에 의하여 상기 제1기판 및 제2기판을 결합하는 단계를 포함하는
    기판 결합 방법.
  2. 제1항에 있어서, 상기 결합 요소는 상기 제1기판의 제1면에 증착되며, 증착되는 동안 상기 제1기판에 결합되는 기판 결합 방법.
  3. 제1항 또는 제2항에 있어서, 상기 결합 요소는 증발 코팅에 의하여 상기 제1기판의 제1면에 증착되는 기판 결합 방법.
  4. 제1항 또는 제2항에 있어서, 상기 결합 요소로서 프레임이 증발 코팅에 의하여 형성되는 기판 결합 방법.
  5. 제1항 또는 제2항에 있어서, 하나 이상의 지지 요소가 상기 제1기판의 제1면 상의 상기 결합 요소 내부에 형성되는 기판 결합 방법.
  6. 제1항 또는 제2항에 있어서, 상기 결합 요소로서 다수의 포개어진 프레임이 증발 코팅에 의하여 형성되는 기판 결합 방법.
  7. 제1항 또는 제2항에 있어서, 상기 결합 요소를 형성하는 단계는 증발 코팅에 의하여 이성분계 물질을 증착하는 것을 포함하는 기판 결합 방법.
  8. 제1항 또는 제2항에 있어서, 증발 코팅에 의하여 유리층이 형성되고 마스크를 통해 구조화되어 상기 결합 요소를 형성하는 기판 결합 방법.
  9. 제1항 또는 제2항에 있어서, 상기 결합 요소는 리프트오프 기술로 구조화되는 기판 결합 방법.
  10. 제1항 또는 제2항에 있어서, 상기 결합 요소 및 제2기판은 접착제로 결합되거나, 솔더링되거나, 본딩되는 기판 결합 방법.
  11. 제1항 또는 제2항에 있어서, 상기 결합 요소 및 제2기판은 애노딕 본딩, 용융 본딩, 졸겔 본딩 또는 저온 본딩에 의하여 결합되는 기판 결합 방법.
  12. 제1항 또는 제2항에 있어서, 상기 제1기판 및 제2기판은 각각 제1웨이퍼 및 제2웨이퍼이고, 측면에서 인접한 다수의 결합 요소들이 상기 제1기판의 제1면에 형성되고, 제1기판 및 제2기판이 결합되어 웨이퍼 어셈블리를 형성한 후에 상기 웨이퍼 어셈블리를 개별 칩으로 다이싱하는 기판 결합 방법.
  13. 제1항 또는 제2항에 있어서서, 캐비티가 상기 제1기판 및 제2기판 사이에 상기 프레임 안쪽으로 형성되는 기판 결합 방법.
  14. 제1항 또는 제2항에 있어서, 상기 제1기판의 제1면에 배선이 배치되고, 상기 결합 요소는 상기 배선이 적어도 부분적으로 덮이도록 증발 코팅에 의하여 상기 제1면 상에 형성되는 기판 결합 방법.
  15. 제1항 또는 제2항에 있어서, 상기 배선은 상기 결합 요소를 통하여 측면으로 또는 수직으로 연장되는 기판 결합 방법.
  16. 제1항 또는 제2항에 있어서, 상기 결합 요소는 상기 제1기판의 제1면에 형성된 후에 평탄화되는 기판 결합 방법.
  17. 제1항 또는 제2항에 있어서, 상기 제1기판의 제1면 또는 상기 제1면의 반대쪽에 있는 제2면에 정렬 요소가 형성되는 기판 결합 방법.
  18. 제1항 또는 제2항에 있어서, 다수의 기판이 결합되어 적층체를 형성하는 기판 결합 방법.
  19. 제1항 또는 제2항에 따른 방법에 의하여 제조되고 전기, 반도체, 기계 및/또는 광학 부품을 포함하는 복합 부품으로서,
    제1기판과,
    상기 제1기판의 제1면의 결합 요소와, 상기 결합 요소는 이성분계 물질, 유리, 또는 유리질 물질로 형성된 프레임으로서, 상기 이성분계 물질, 유리, 또는 유리질 물질이 증발 코팅에 의하여 상기 제1기판의 제1면에 형성된 것이며,
    제2기판을 포함하며,
    상기 제1기판과 제2기판은 상기 결합 요소에 의하여 결합되어 있는
    복합 부품.
  20. 제19항에 있어서, 상기 결합 요소는 상기 제1기판의 제1면에 증착되며 상기 제1기판에 결합되는 복합 부품.
  21. 제19항에 있어서, 하나 이상의 지지 요소가 상기 제1기판의 제1면 상의 상기 결합 요소 내부에 배치되는 복합 부품.
  22. 제19항에 있어서, 상기 결합 요소로서 다수의 포개어진 프레임을 포함하는 복합 부품.
  23. 제19항에 있어서, 상기 결합 요소는 구조화된 유리층을 포함하는 복합 부품.
  24. 제19항에 있어서, 상기 결합 요소는 리프트오프 기술로 구조화되는 복합 부품.
  25. 제19항에 있어서, 상기 결합 요소 및 제2기판은 서로 접착제로 결합되거나, 솔더링되거나, 본딩되는 복합 부품.
  26. 제19항에 있어서, 상기 결합 요소 및 제2기판은 애노딕 본딩, 용융 본딩, 졸겔 본딩 또는 저온 본딩에 의하여 결합되는 기판 결합 방법.
  27. 제19항에 있어서, 상기 제1기판 및 제2기판은 각각 제1웨이퍼 및 제2웨이퍼이고, 측면에서 인접한 다수의 결합 요소들이 상기 제1기판의 제1면에 형성되고, 상기 결합요소는 상기 제2기판의 일면에 결합되는 복합 부품.
  28. 제19항에 있어서, 캐비티가 상기 제1기판 및 제2기판 사이에서 상기 프레임 안쪽으로 형성되는 복합 부품.
  29. 제28항에 있어서, 상기 캐비티는 밀봉되는 복합 부품.
  30. 제19항에 있어서, 상기 결합 요소에 의하여 적어도 부분적으로 덮여 있는 배선이 상기 제1기판의 제1면에 배치되는 복합 부품.
  31. 제19항에 있어서, 상기 배선은 상기 결합 요소를 통하여 측면으로 또는 수직으로 연장되는 복합 부품.
  32. 제19항에 있어서, 상기 결합 요소의 적어도 일면이 평탄화되는 복합 부품.
  33. 제19항에 있어서, 상기 제1기판의 제1면 또는 상기 제1면의 반대쪽에 있는 제2면에 정렬 요소가 형성되는 복합 부품.
  34. 전기, 전자, 반도체, 기계 및/또는 광학 부품을 포함하는 제19항에 따른 복합 부품을 제조하기 위한 중간 제품으로서,
    제1기판과,
    이성분계 물질, 유리, 또는 유리질 물질로 형성된 프레임으로서, 상기 이성분계 물질, 유리, 또는 유리질 물질이 증발 코팅에 의하여 상기 제1기판의 제1면에 형성된 결합 요소를 포함하며,
    상기 결합 요소에 의해 상기 제1기판과 제2기판이 결합될 수 있는
    중간 제품.
  35. 제19항에 따른 복합 부품을 다수 포함하며, 상기 복합 부품들이 서로 결합되어 있는 적층 복합 부품.
  36. 제19항의 복합 부품을 제조하는 방법으로서,
    두 기판 사이의 스페이서 또는 정렬 요소로서 이성분계 물질, 유리, 또는 유리질 물질을 증발 코팅에 의해 프레임의 형태로 형성하여 두 기판을 결합하기 위한 구조를 이용하는 방법.
  37. 제19항에 따른 전기적 또는 광학 부품을 포함하는 기판을 결합하는 방법으로서,
    제1기판 및 제2기판을 준비하는 단계와,
    제1공정으로서, 상기 제1기판의 적어도 일면에 프레임을 형성하는 단계와, 상기 프레임 물질은 유리이며 상기 유리는 증발 코팅으로 형성되고, 그리고
    제2공정으로서, 상기 제2기판의 표면은 상기 프레임에 결합되거나 본딩되며, 상기 제1기판 및 제2기판 사이에 상기 프레임 안쪽으로 캐비티가 형성되는 것을 포함하는
    기판 결합 방법.
  38. 제19항에 따른 전기적 또는 광학 부품을 기판상에 포함하는 복합 부품으로서,
    제1기판 및 제2기판과,
    상기 제1기판의 일면에 형성된 적어도 하나의 프레임과, 상기 프레임은 증발 코팅으로 형성된 구조화된 유리를 포함하며, 그리고
    상기 제2기판의 표면에 상기 프레임의 일면이 결합되거나 본딩되는 결합 영역과,
    상기 제1기판 및 제2기판 사이에 상기 프레임 안쪽으로 형성된 캐비티를 포함하는
    복합 부품.
  39. 전기, 반도체, 기계 및/또는 광학 부품을 포함하는 적어도 두 개의 기판을 결합하는 방법으로서,
    제1기판을 준비하는 단계와,
    상기 제1기판의 제1면에 결합 요소를 형성하는 단계와,
    제2기판을 준비하는 단계와, 그리고
    상기 결합 요소로 상기 제1기판과 제2기판을 결합하는 단계를 포함하며,
    상기 결합 요소로서 다수의 포개진 프레임이 제공되는
    기판 결합 방법.
  40. 제39항의 방법에 따라 제조되고 전기, 반도체, 기계 및/또는 광학 부품을 포함하는 복합 부품으로서,
    제1기판과,
    상기 제1기판의 제1면에 형성된 결합 요소와,
    제2기판을 포함하며,
    상기 제1기판과 제2기판은 상기 결합 요소로 결합되며, 상기 결합 요소는 다수의 포개진 프레임인 복합 부품.
  41. 삭제
KR1020047016631A 2002-04-15 2003-04-15 기판 결합 방법 및 복합 부품 KR100636414B1 (ko)

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
DE20205830 2002-04-15
DE20205830.1 2002-04-15
DE10222609A DE10222609B4 (de) 2002-04-15 2002-05-23 Verfahren zur Herstellung strukturierter Schichten auf Substraten und verfahrensgemäß beschichtetes Substrat
DE10222964A DE10222964B4 (de) 2002-04-15 2002-05-23 Verfahren zur Gehäusebildung bei elektronischen Bauteilen sowie so hermetisch verkapselte elektronische Bauteile
DE10222958A DE10222958B4 (de) 2002-04-15 2002-05-23 Verfahren zur Herstellung eines organischen elektro-optischen Elements und organisches elektro-optisches Element
DE10222964.3 2002-05-23
DE10222958.9 2002-05-23
DE10222609.1 2002-05-23
DE10252787.3 2002-11-13
DE10252787A DE10252787A1 (de) 2002-04-15 2002-11-13 Verfahren zur Herstellung eines Kopierschutzes für eine elektronische Schaltung
DE10301559A DE10301559A1 (de) 2002-04-15 2003-01-16 Verfahren zur Herstellung eines Erzeugnisses mit einer strukturierten Oberfläche
DE10301559.0 2003-01-16
PCT/EP2003/003907 WO2003088347A2 (de) 2002-04-15 2003-04-15 Verfahren zum verbinden von substraten und verbundelement

Publications (2)

Publication Number Publication Date
KR20050005446A KR20050005446A (ko) 2005-01-13
KR100636414B1 true KR100636414B1 (ko) 2006-10-19

Family

ID=50241583

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047016631A KR100636414B1 (ko) 2002-04-15 2003-04-15 기판 결합 방법 및 복합 부품

Country Status (1)

Country Link
KR (1) KR100636414B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100950915B1 (ko) 2008-06-17 2010-04-01 삼성전기주식회사 웨이퍼 레벨 카메라 모듈 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100950915B1 (ko) 2008-06-17 2010-04-01 삼성전기주식회사 웨이퍼 레벨 카메라 모듈 및 그 제조방법

Also Published As

Publication number Publication date
KR20050005446A (ko) 2005-01-13

Similar Documents

Publication Publication Date Title
US7396741B2 (en) Method for connecting substrate and composite element
US7825029B2 (en) Method for the production of structured layers on substrates
US7303645B2 (en) Method and system for hermetically sealing packages for optics
US8324024B2 (en) Method for production of packaged electronic components, and a packaged electronic component
US6448109B1 (en) Wafer level method of capping multiple MEMS elements
US7285478B2 (en) Method for micro-electromechanical system package
US20070042527A1 (en) Microelectronic package optionally having differing cover and device thermal expansivities
US20050184304A1 (en) Large cavity wafer-level package for MEMS
US7288464B2 (en) MEMS packaging structure and methods
US20060234412A1 (en) MEMS release methods
WO2009038686A2 (en) Hermetic wafer level cavity package
KR100636414B1 (ko) 기판 결합 방법 및 복합 부품
KR20060066671A (ko) 광학 마이크로 전자기계 구조체
JP7585301B2 (ja) 気密封止ガラスパッケージ
US6797591B1 (en) Method for forming a semiconductor device and a semiconductor device formed by the method
KR100868386B1 (ko) 기판의 패턴화 코팅 방법 및 상기 방법에 의해 생성된 코팅 기판
WO2007059193A2 (en) Low profile image sensor package
GB2439403A (en) Hermetically sealed wafer level packaging for optical MEMS devices
GB2443573A (en) Hermetically sealed optoelectronic MEMS wafer level package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121008

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131004

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141002

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160929

Year of fee payment: 11