DE102004047813A1

DE102004047813A1 - Halbleiterbaustein mit einer Umlenkschaltung

Info

Publication number: DE102004047813A1
Application number: DE200410047813
Authority: DE
Inventors: Peter Ossimitz
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2004-09-29
Filing date: 2004-09-29
Publication date: 2006-03-30
Also published as: US20080016391A1; US8799704B2; WO2006034704A1

Abstract

Der erfindungsgemäße Halbleiterbaustein umfasst eine Umlenkschaltung (7), die mit einem ersten Außenkontakt zum Einlesen von Speicherzellen-Adressen von einem Speicherbaustein (2) verbunden ist und die einen nichtflüchtigen Speicherbereich (11) zur Aufnahme von vorgemerkten Speicherzellen-Adressen des Speicherbausteins (2) hat. Diese Umlenkschaltung (7) lenkt den Datenbus (4) in den nichtflüchtigen Speicherbereich (11) um, falls eine an dem Adressbus (5) anliegende Speicherzellen-Adresse des Speicherbausteins (2) vorgemerkt ist.

Description

Die Erfindung betrifft einen Halbleiterbaustein mit einer Umlenkschaltung, ein Verfahren zur Fehlerkorrektur von Halbleiterbausteinen sowie ein Verfahren zum Erzeugen und zum Sammeln von Fehlerdaten eines Halbleiterbausteins.
Aufgrund der physikalischen Gegebenheiten bei der Fertigung von integrierten Halbleiterchips auf Wafer-Ebene und bei den weiteren Fertigungsschritten, bis die Halbleiterbausteine im Package vorliegen, ist es praktisch unmöglich, zu vermeiden, dass einige der Vielzahl der Speicherzellen der integrierten Halbleiterbausteine bereits während oder nach der Fertigung defekt sind. Um eine korrekte und zuverlässige Funktion dieser Halbleiterbausteine in der Anwendungs-Systemumgebung, in der diese eingesetzt werden, zu ermöglichen, beispielsweise in Mobiltelefonen, Notebooks, PC's etc., werden die defekten Speicherzellen oft durch redundante Speicherzellen ersetzt, die ebenfalls auf dem integrierten Halbleiterbaustein vorhanden sind.

Die DE 103 39 054 geht dabei den Weg, redundante Speicherzellen für den betroffenen integrierten Halbleiterbaustein nicht in diesem selbst, sondern in dem insbesondere als digitaler Signalprozessor oder als Prozessor/CPU ausgeführten Logikchip eines Multi-Chip-Moduls anzuordnen. Der zum Einsatz kommende nichtflüchtige Speicherbereich kann insbesondere auch als elektrisch programmierbare Verbindung zum dauerhaften Speichern eines Datums ausgebildet sein, die auch als E-Fuses bezeichnet wird. Dabei erfolgt eine Umleitung derart, dass bei Zugriffen auf die defekten Speicherzellen eine Umlenkung auf diese E-Fuses erfolgt. Hierbei ist von Nachteil, dass solche E-Fuses in dem verwendeten Multi-Chip-Modul oft nicht zur Verfügung stehen oder zusätzlich vorgesehen werden müssten, was oft nicht möglich ist.

Es ist daher Aufgabe der vorliegenden Erfindung, einen integrierten Halbleiterbaustein bereitzustellen, bei dem defekte Speicherzellen auf einfache und zuverlässige Weise durch funktionstüchtige Speicherzellen ersetzt werden können. Des weiteren soll eine Fehlerkorrektur von defekten Speicherzellen in integrierten Halbleiterbausteinen auch noch möglich sein, wenn diese Halbleiterbausteine bereits in der Anwendungs-Systemumgebung integriert sind.

Diese Aufgaben werden durch den Gegenstand der unabhängigen Patentansprüche gelöst. Vorteilhafte Weiterbildungen ergeben sich aus den Unteransprüchen.

Die Erfindung betrifft einen Halbleiterbaustein, der die Fähigkeit hat, bei einem Zugriff auf eine vorgemerkte, fehlerhafte Speicherzelle eine automatische Umlenkung auf eine funktionstüchtige Speicherzelle in einem nichtflüchtigen Speicherbereich vorzunehmen. Ein solcher Halbleiterbaustein hat einen ersten Außenkontakt zum Anschluss an einen Adressbus zum Übertragen von Adressen von Speicherzellen an einen Halbleiter-Speicherbaustein und einen zweiten Außenkontakt zum Senden von Daten an den Halbleiter-Speicherbaustein und zum Empfangen von Daten von diesem über einen Datenbus. Des weiteren weist der erfindungsgemäße Halbleiterbaustein eine Umlenkschaltung auf, die mit dem ersten Außenkontakt zum Einlesen von Speicherzellenadressen verbunden ist und die über einen nichtflüchtigen Speicherbereich zur Aufnahme von vorgemerkten Adressen von fehlerhaften Speicherzellen des Halbleiter-Speicherbausteins verfügt. Diese Umlenkschaltung ist in der Lage, den Datenbus in den nichtflüchtigen Speicherbereich umzulenken, falls eine an dem Adressbus anliegende Speicherzellenadresse des Halbleiter-Speicherbausteins vorgemerkt und die entsprechende Speicherzelle somit fehlerhaft ist.

Gemäß einem Grundgedanken der vorliegenden Erfindung sind die Fehlerinformationen, die zur Reparatur des Halbleiter-Speicherbausteins erforderlich sind, in einen externen, nichtflüchtigen Speicherbereich ausgelagert. Vor dem Betrieb des Halbleiterbausteins mit dem Halbleiter-Speicherbaustein ist es daher erforderlich, dass die Fehlerinformationen, insbesondere die Adressen der als fehlerhaft bekannten Speicherzellen des Halbleiter-Speicherbausteins in den externen, nichtflüchtigen Speicher auf dem Halbleiterbaustein abgelegt werden.

Die Adresse kann auch als Adressbereich mit mehr als einer einzigen Adresse angesprochen werden. So können Bytes, Byte-Bereiche oder sogar einzelne Bits ersetzt werden. Es können auch ganze Speicherseiten auf einmal ersetzt werden.

Gemäß der Erfindung ist es erforderlich, dass ein Halbleiterbaustein sowie ein Halbleiter-Speicherbaustein vorliegen, diese müssen aber nicht notwendigerweise in einem Gehäuse vorgesehen sein. Der Halbleiterbaustein und der Halbleiter-Speicherbaustein können vielmehr in beliebiger Weise vorliegen, beispielsweise zusammen auf einem Multi-Chip-Modul oder als diskrete Komponenten eines Anwendungssystems, beispielsweise Mobiltelefons, Notebooks, etc.

Durch einen derartig erfindungsgemäß ausgestalteten Halbleiterbaustein kann die kosten- und zeitintensive Reparatur von fehlerhaften Speicherzellen des Halbleiter-Speicherbausteins, beispielsweise mittels E-Fuses entfallen. Anstelle dessen werden die Adressen der während des Herstellungsprozesses als fehlerhaft erkannten Speicherzellen des Halbleiter-Speicherbausteins gemerkt und in geeigneter Form abgelegt, damit die Umlenkschaltung des in die Anwendungsumgebung eingebrachten Halbleiterbausteins wahlweise auf den Halbleiter-Speicherbaustein oder auf den nichtflüchtigen Speicherbereich zugreifen kann. Die fehlerhaften Speicherzellen beeinträchtigen die Funktion des Anwendungssystems nicht, da bei einem Zugriff auf die defekte Speicherzelle durch die Umlenkschaltung eine Umlenkung auf intakte Speicherzellen des nichtflüchtigen Speicherbereichs erfolgt. Erfindungsgemäß wird ein fehlertolerantes Anwendungssystem bereitgestellt, in dem die individuellen Speicherzellenfehler erst bei der Anwendung des Systems ausgewertet und korrigiert werden. Die dazu notwendigen Fehlerinformationen werden extern bereitgestellt.

Somit kann die Produktionsausbeute gesteigert werden, indem Speicherbausteine, die mit einzelnen fehlerhaften Speicherzellen behaftet sind und unter normalen Bedingungen nicht funktionsfähig und damit auch nicht verkaufsfähig wären, trotzdem zum Einsatz kommen, wobei die fehlerhaften Speicherzellen durch die erfindungsgemäße Umlenkschaltung umgangen werden.

Gemäß einer ersten Ausführungsform der Erfindung umfasst die Umlenkschaltung einen Komparator, dessen erster Eingang mit dem Adressbus verbunden ist und an dessen zweiten Eingang vorgemerkte Speicherzellenadressen des Halbleiter-Speicherbausteins angelegt werden können. Dieser Komparator vergleicht die an seinen Eingängen anliegenden Speicherzellenadressen zuverlässig Übereinstimmungen oder auf Abweichungen.

Gemäß einer weiteren Ausführungsform der Erfindung weist die Umlenkschaltung eine mit dem zweiten Eingang des Komparators verbundene lokale Speichereinheit auf, in der die vorgemerkten Speicherzellenadressen abgelegt werden. Dabei ist von Vorteil, dass die Fehlerinformationen in komprimierter Form vorliegen und dass dementsprechend der nicht im gesamten Adressbereich voll funktionsfähige Speicherbaustein dadurch repariert wird, indem bei einem Zugriff auf eine in der lokalen Speichereinheit vorgemerkte Speicherzelle eine Umlenkung auf eine funktionstüchtige Speicherzelle im nichtflüchtigen Speicherbereich erfolgt. Ein weiterer Vorteil, der durch das Vorsehen einer an der Umlenkschaltung anliegenden lokalen Speichereinheit gewährleistet wird, liegt in dem schnellen Zugriff auf die Speicherzellenadressen.

Anstelle des Vorsehens einer lokalen Speichereinheit können die fehlerhaften Speicherzellenadressen auch direkt an den zweiten Eingang des Komparators angelegt werden.

Zur Gewährleistung der Umlenkfunktion kann die Umlenkschaltung zusätzlich über einen auf dem Datenbus liegenden Multiplexer verfügen, dessen Steuereingang mit dem Ausgang des Komparators verbunden ist. Dabei ist der Multiplexer so ausgebildet, dass der Datenbus dann mit dem nicht-flüchtigen Speicherbereich verbunden wird, wenn der Komparator eine Übereinstimmung der an seinen Eingängen anliegenden Speicherzellenadressen und somit den Zugriff auf eine vorgemerkte, fehlerhafte Speicherzelle feststellt. Andernfalls wird der Datenbus mit dem Halbleiter-Speicherbaustein verbunden. Eine derartig ausgestaltete Umlenkschaltung funktioniert besonders zuverlässig.

Wenn des weiteren eine Entschlüsselungseinheit vorgesehen ist, welche die Fähigkeit hat, vorgemerkte verschlüsselte Speicherzellenadressen des Halbleiter-Speicherbausteins zu entschlüsseln, so können die Fehlerinformationen zwischen dem Hersteller der Halbleiterbausteine und dem Verwender in verschlüsselter Form ausgetauscht werden, was für den Hersteller den Vorteil bietet, dass dem Anwender die fehlerhaften Speicherzellen nicht im Einzelnen bekannt werden.

Um sicherheitshalber die Zuordnung der fehlerhaften Speicherzellen zu dem jeweiligen Halbleiter-Speicherbaustein zu überprüfen, kann neben den vorgemerkten Speicherzellenadressen des Halbleiter-Speicherbausteins weiterhin dessen Identifikationsnummer abgelegt werden, die durch den Halbleiterbaustein mit der tatsächlichen Identifikationsnummer des in das Anwendungssystem eingesetzten Speicherbausteins verglichen werden kann. Dadurch können Zuordnungsfehler sicher vermieden werden.

Die erfindungsgemäße Umlenkschaltung kann auf verschiedenen Halbleiterbausteinen vorgesehen werden, beispielsweise auf einem Logikbaustein, insbesondere auf einem Prozessor/CPU oder auf einem digitalen Signalprozessor/DSP. Es ist ebenfalls mög lich, die Umlenkschaltung auf einem weiteren Halbleiter-Speicherbaustein auszubilden.

Der nichtflüchtige Speicherbereich der Umlenkschaltung kann beispielsweise als Flash-Speicher, als Festplatte oder als EPROM ausgestaltet sein.

Die Erfindung betrifft auch ein Verfahren zur Fehlerkorrektur von Halbleiterbausteinen in einer Anwendungs-Systemumgebung. Dabei wird zunächst ein Halbleiterbaustein im Package mit wenigstens einem integrierten Speicher, insbesondere mit einem flüchtigen Speicher in ein Anwendungssystem eingefügt. Das Anwendungssystem weist wenigstens einen nicht-flüchtigen Speicherbereich, einen Logikbaustein, insbesondere eine CPU oder einen DSP, sowie eine erfindungsgemäße Umlenkschaltung auf. Diese kann beispielsweise auf dem Logikbaustein vorliegen. Insbesondere kann die Umlenkschaltung vom Anwender als Makro in mindestens einem seiner Logikblöcke integriert werden. Alternativ dazu kann die Umlenkschaltung in einem eigenen Halbleiterbaustein am Speichermodul oder im Anwendungssystem eingebaut sein.

Dann werden Adressen von vorgemerkten fehlerhaften Speicherzellen des Halbleiterbausteins sowie dessen Identifikationsnummer in das Anwendungssystem eingelesen. Nun wird das Anwendungssystem mit dem Halbleiterbaustein derart betrieben, dass die Umlenkschaltung Zugriffe auf funktionstüchtige Speicherzellen im nicht-flüchtigen Speicherbereich umlenkt, wenn auf vorgemerkte Speicherzellen des Halbleiterbausteins zugegriffen wird, und dass keine Umlenkung erfolgt, wenn auf nicht vorge merkte funktionsfähige Speicherzellen des Halbleiterbausteins zugegriffen wird.

Das Einlesen der Speicherzellenadressen und der Identifikationsnummer des Halbleiterbausteins kann in einer einfachen Ausführungsform derart erfolgen, dass diese Daten beispielsweise von einer Beschriftung, einem Etikett oder einem Datenblatt abgelesen und manuell in das Anwendungssystem eingegeben werden.

In einer automatisierteren Variante werden die Adressen der vorgemerkten fehlerhaften Speicherzellen über eine elektronische Datenverbindung von einer externen Datenbank in das Anwendungssystem eingelesen. Dies kann beispielsweise dadurch erfolgen, dass beim Booten des Anwendungssystems die Fehlerdaten in einen lokalen Speicherbereich des Logikbausteins geladen werden.

Wenn die bereitgestellte externe Datenbank eine festgelegte Anzahl von Speicherzellenadressen aufweist, von denen nur ein Teil fehlerhaft ist, bringt dies den Vorteil mit sich, dass grundsätzlich eine Umlenkung für eine definierte Anzahl von Speicherzellen erfolgt, ohne dass der Benutzer des Anwendungssystems erfährt oder sich damit beschäftigen muss, wie viele und welche Speicherzellen defekt sind.

Dies kann noch zusätzlich dazu sichergestellt werden, indem die Adressen der Speicherzellen in der bereitgestellten externen Datenbank verschlüsselt abgelegt sind und eine Entschlüsselung dieser Adressen beispielsweise durch den Logikbaustein erfolgt.

Des weiteren kann noch ein Überprüfungsschritt vorgesehen werden, in dem festgestellt wird, ob die eingelesene Identifikationsnummer des Halbleiterbausteins mit der tatsächlichen Identifikationsnummer des Halbleiterbausteins in dem Anwendungssystem übereinstimmt. Dadurch können Zuordnungsfehler zuverlässig vermieden werden.

Die Adressen der vorgemerkten Speicherzellen können direkt an die Umlenkschaltung angelegt werden. Alternativ dazu ist es möglich, die Adressen der vorgemerkten Speicherzellen in der lokalen Speichereinheit abzulegen, die selbst an die Umlenkschaltung angeschlossen ist oder Teil dieser ist. Dann werden die Adressen der vorgemerkten Speicherzellen von der lokalen Speichereinheit an die Umlenkschaltung angelegt. Dies birgt die Vorteile, dass die Adressen der umzulenkenden Speicherzellen in komprimierter Form abgelegt sind und ein besonders schneller Zugriff möglich ist.

Die Erfindung betrifft weiterhin ein Verfahren zum Erzeugen und zum Sammeln von Fehlerdaten eines Halbleiterchips auf Wafer-Ebene und/oder eines Halbleiterbausteins im Package.

Zunächst wird ein solcher Halbleiterchip oder Halbleiterbaustein mit einem integrierten Speicherbereich, insbesondere mit einem flüchtigen Speicherbereich bereitgestellt. Dann werden die üblicherweise im Fertigungsprozess zur Anwendung kommenden Tests durchgeführt, und zwar die Tests der Halbleiterchips auf Wafer-Ebene sowie die Tests der Halbleiterbausteine nach dem Zersägen und nach dem Verpacken. Dabei werden die fehlerhaften Speicherzellen des Halbleiterchips bzw. des Halbleiterbau steins erkannt. Dies kann auch auf der Ebene eines übergeordneten Moduls erfolgen.

Als nächstes wird die Identifikationsnummer des Halbleiterchips bzw. des Halbleiterbausteins ausgelesen. Die Adressen der bei den Tests als fehlerhaft erkannten Speicherzellen werden zusammen mit der Identifikationsnummer des Halbleiterchips bzw. des Halbleiterbausteins abgelegt, und zwar entweder durch Abspeichern in einer externen Datenbank nach einer Datenübertragung über eine Datenverbindung oder durch Anbringen eines Etiketts oder einer Beschriftung auf dem Halbleiterbaustein selbst oder an dessen Verpackung.

Durch dieses Verfahren ist es möglich, die Fehlerinformationen eines Halbleiterchips oder Halbleiterbausteins in kompakter Form zu generieren. Dabei werden erfindungsgemäß auf die Ergebnisse sämtlicher während des Herstellungsverfahrens durchgeführter Tests zugegriffen, insbesondere auf produktionsbegleitende Tests des bzw. der Halbleiterchips auf Wafer-Ebene, auf Speicherfunktionstest der bereits zersägten Halbleiterbausteine und/oder der bereits im Package vorliegenden Halbleiterbausteine sowie der Burn-In-Tests der Halbleiterbausteine, bei denen diese unter Stress- und Temperaturbelastung getestet werden. Dabei werden die Ergebnisse eines oder mehrerer dieser Tests zusammengefasst und die Adressen der als fehlerhaft erkannten Speicherzellen komprimiert abgelegt.

In einer weiteren Ausführungsform dieses Verfahrens, bei der das Abspeichern in einer externen Datenbank erfolgt, wird eine weitere externe Datenbank angelegt, in welcher die Adressen der als fehlerhaft erkannten Speicherzellen des Halbleiter chips bzw. des Halbleiterbausteins übernommen werden, wobei diese weitere externe Datenbank zusätzlich mit weiteren Adressen von funktionsfähigen Speicherzellen des Halbleiterchips bzw. des Halbleiterbausteins aufgefüllt wird, bis eine definierte vorgebbare Anzahl von Adressen von Speicherzellen erreicht ist. Durch dieses Verfahren wird ein generisches Datenpaket von Speicherzellenadressen erzeugt, das für alle Halbleiterbausteine den gleichen Datenumfang aufweist. Dadurch wird sichergestellt, dass sich der Anwender des hergestellten Halbleiterbausteins nicht im einzelnen erfährt oder damit beschäftigen muss, welche Speicherzellen genau fehlerhaft sind.

Des weiteren kann es vorteilhaft sein, die in der externen Datenbank bzw. in den beiden externen Datenbanken abzulegenden Adressen der Speicherzellen zuvor mit einem Verschlüsselungscode zu beaufschlagen, um die Informationen, welche Speicherzellen nun im einzelnen fehlerhaft sind, nicht jedermann zugänglich zu machen.

Die Fehlerinformationen werden bei jedem Messvorgang von jedem Halbleiterbaustein in einer Datei abgelegt. Sie werden unter der Seriennummer des Halbleiterbauteils in einer Datenbank bereitgestellt. Alternativ dazu können diese Informationen in einer maschinenlesbaren Sprache, beispielsweise mittels eines Barcodes mit dem Modul weitergegeben werden. Diese Daten werden vom Benutzer der Bausteine beim Aufbau der Einheit (System oder Komponente) in einen nichtflüchtigen Speicher dieser Baugruppe geladen. Das Etikett am Chip oder dessen Verpackung kann mit einem maschinenlesbaren Code versehen werden, bspw. einem zweidimensionalen Barcode. Um eine fehlerfreie Funktion des an sich fehlerbehafteten Halbleiterbausteins sicherzustel len, ist es erforderlich, dass die so generierten Fehlerinformationen zusammen mit dem entsprechenden Halbleiterbaustein vorgesehen oder ausgeliefert werden. Dabei handelt es sich quasi um einen Import der Reparaturdaten auf Anwendungs- bzw. Applikationsebene. Diese Daten können auch auf einem transportablen Datenträger wie CD oder DND o. ä. ausgeliefert werden.

Die Erfindung ist in der Figur anhand eines Ausführungsbeispiels näher veranschaulicht.
Die Figur zeigt ein Blockschaltbild eines Multi-Chip-Moduls 1 mit einem integrierten Halbleiter-Speicherbaustein 2 und mit einem Logikbaustein 3, der über eine vergrößert dargestellte Umlenkschaltung 7 verfügt.
Der integrierte Halbleiter-Speicherbaustein 2 und der beispielsweise als CPU oder DSP ausgeführte Logikbaustein 3 z. B. mit integriertem DSP und/oder CPU sind als separate integrierte Schaltkreise ausgeführt, die nicht notwendigerweise auf einem gemeinsamen Multi-Chip-Modul 1 angeordnet sein müssen. Vielmehr ist es für das Funktionieren der vorliegenden Erfindung ausreichend, wenn diese beiden integrierten Schaltkreise in einer gemeinsamen Anwendungs-Systemumgebung vorhanden sind.
Der Logikbaustein 3 und der integrierte Halbleiter-Speicherbaustein 2 sind miteinander über einen bidirektionalen Datenbus 4, über einen Adressbus 5 vom Logikbaustein 3 zum integrierten Halbleiter-Speicherbaustein 2 und über eine Befehlsleitung 6 vom Logikbaustein 3 zum integrierten Halbleiter-Speicherbaustein 2 verbunden.
Die Umlenkschaltung 7 umfasst eine lokale Speichereinheit 9, in der vorgemerkte Speicherzellenadressen abgelegt sind, die über eine in der Figur nicht gezeigte Datenverbindung auf der lokalen Speichereinheit 9 abgespeichert worden sind. Die Umlenkschaltung 7 beinhaltet weiterhin einen Komparator 8, dessen erster Eingang mit dem Adressbus 5 und dessen zweiter Eingang mit der lokalen Speichereinheit 9 verbunden ist. Der interne Adressdateneingang des Adressbus 5 in der Umlenkschaltung 7 ist mit dem Bezugszeichen I versehen. Die Umlenkschaltung 7 weist des weiteren einen Multiplexer 10 auf, der auf dem Datenbus 4 angeordnet ist und dessen Steuerleitung mit dem Ausgang des Komparators 8 in Verbindung steht. Die Umlenkschaltung 7 verfügt ferner über einen nicht-flüchtigen Speicherbereich 11, in dem funktionsfähige Speicherzellen vorhanden sind. Der erste Ausgang des Multiplexers 10 ist mit dem nicht-flüchtigen Speicherbereich 11 und der zweite Ausgang des Multiplexers 10 über den Datenbus 4 mit dem integrierten Halbleiterbaustein 2 verbunden. Die beiden Ausgänge des Multiplexers 10 sind mit dem Bezugszeichen I/O versehen und bilden eine Datenschnittstelle.
Die Umlenkschaltung 7 braucht nicht notwendigerweise auf einem Logikbaustein 3 ausgebildet zu sein. Vielmehr kann sie auch auf einem zweiten Halbleiter-Speicherbaustein vorliegen.
Nachfolgend ist die Funktion des erfindungsgemäßen Multi-Chip-Moduls 1 aufgezeigt.
Bei der Fertigung des integrierten Halbleiter-Speicherbausteins 2 werden die Adressdaten der fehlerhaften Speicherzellen gesammelt, und zwar bei sämtlichen im Herstellungsprozess durchgeführten Tests, nämlich bei den produktionsbegleitenden Tests der Halbleiterchips auf Wafer-Ebene, bei Speichertests auf Halbleiter-Bausteinebene, mit denen Speicher- und Logikbausteine üblicherweise getestet werden können, bei Burn-In-Tests, bei denen die Halbleiterbausteine auf ihre Funktionalität unter extremen Stress- und Temperaturbelastungen getestet werden und bei den nachfolgenden üblichen Speichertests.
Bei dem vorliegenden integrierten Halbleiter-Speicherbaustein 2 wurde z. B. in einem Speichertest die Speicherzelle mit der Adresse "3ff" als fehlerhaft erkannt. Diese Adresse wird zusammen mit der Identifikationsnummer des integrierten Halbleiterbausteins 2 über die in der Figur nicht gezeigte Datenverbindungsleitung an die lokale Speichereinheit 9 übertragen und dort abgespeichert.
Nach dem Abspeichern der aktuellen Fehlerdaten auf der lokalen Speichereinheit 9 ist die Umlenkschaltung 7 betriebsbereit. Bei der normalen Funktion des Multi-Chip-Moduls 1 erfolgt eine Vielzahl von Zugriffen von dem Logikbaustein 3 auf die in dem integrierten Halbleiter-Speicherbaustein 2 abgelegten Daten. Die über den Adressbus 5 jeweils an den Komparator 8 angelegten Adressen der Speicherzellen des integrierten Halbleiter-Speicherbausteins 2 werden durch den Komparator 8 daraufhin verglichen, ob eine jeweils übereinstimmende Adresse in der lokalen Speichereinheit 9 abgelegt ist.
Bei einem versuchten Zugriff auf die fehlerhafte Speicherzelle mit der Adresse "3ff" in dem Halbleiter-Speicherbaustein 2 erkennt der Komparator 8 die Übereinstimmung mit der in der lokalen Speichereinheit 9 abgelegten Speicherzellenadresse und steuert den Multiplexer 10 so an, dass durch den Logikbaustein 3 nicht ein Zugriff auf die ausgewählte Speicherzelle des integrierten Halbleiter-Speicherbausteins 2, sondern vielmehr ein Zugriff auf eine funktionsfähige Speicherzelle im nichtflüchtigen Speicherbereich 11 erfolgt.
Bei Zugriffen auf Speicherzellen des Halbleiter-Speicherbaustein 2 mit anderen Adressen stellt der Komparator 8 keine Übereinstimmungen fest. In diesen Fällen verbleibt der Multiplexer 10 in seiner Standardeinstellung, in welcher der Datenbus 4 direkt mit dem integrierten Halbleiter-Speicherbaustein 2 verbunden ist.
Das Verfahren lässt sich in die folgenden sechs Schritte gliedern:

1. Testen des Speicherbausteins
2. Speichern der fehlerhaften Adressen z. B. in einer Datenbank
3. Einbau von Speicher und Logikbaustein in die Applikation
4. Einlesen der fehlerhaften Adressen in der Applikationsprogrammierung
5. Inbetriebnahme der Applikation
6. Korrektur der fehlerhaften Speicheradressen während des Betriebs (= Umschalten des MUX von fehlerhaften Speicheradressen).

1: Multi-Chip-Modul
2: integrierter Halbleiter-Speicherbaustein
3: Logik-Baustein
4: Daten-Bus
5: Adress-Bus
6: Befehlsleitung
7: Umlenkschaltung
8: Komparator
9: lokale Speichereinheit
10: Multiplexer
11: nichtflüchtiger Speicherbereich
I: Adressdateneingang
I/O: Datenschnittstelle

Claims

Verfahren zur Fehlerkorrektur von Halbleiterbausteinen in einer Anwendungs-Systemumgebung mit den folgenden Schritten: a) Einfügen eines Halbleiterbausteins (2) mit wenigstens einem integrierten Speicher, insbesondere mit einem flüchtigen Speicher, in ein Anwendungssystem, das wenigstens einen nichtflüchtigen Speicher (11) sowie einen Logikbaustein (3), insbesondere einen Prozessor/CPU oder einen digitalen Signalprozessor, sowie eine Umlenkschaltung (7) aufweist, die insbesondere auf dem Logikbaustein (3) vorliegt, b) Einlesen von Adressen von vorgemerkten, Fehler aufweisenden Speicherzellen des Halbleiterbausteins (2) sowie dessen Identifikationsnummer in das Anwendungssystem, c) Betrieb des Anwendungssystems mit dem Halbleiterbaustein (2) derart, dass, wenn auf eine vorgemerkte Speicherzelle des Halbleiterbausteins (2) zugegriffen wird, die Umlenkschaltung (7) den Zugriff auf eine Speicherzelle in dem nichtflüchtigen Speicher (11) umlenkt.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Adressen der vorgemerkten, Fehler aufweisenden Speicherzellen des Halbleiterbausteins (2) in Schritt b) manuell in das Anwendungssystem eingegeben werden.
Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Adressen der vorgemerkten, Fehler aufweisenden Speicherzellen des Halbleiterbausteins (2) in Schritt b) über eine elektronische Datenverbindung von einer externen Datenbank in das Anwendungssystem eingelesen werden.
Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die in Schritt b) bereitgestellte externe Datenbank eine festgelegte Anzahl von Adressen von Speicherzellen aufweist, von denen nur ein Teil fehlerhaft ist.
Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass die Adressen der Speicherzellen des Halbleiterbausteins (2) in der in Schritt b) bereitgestellten externen Datenbank verschlüsselt abgelegt sind, wobei durch den Logikbaustein (3) vor Schritt c) eine Entschlüsselung dieser verschlüsselten Adressen erfolgt.
Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass nach Schritt b) ein Überprüfungsschritt erfolgt, in dem festgestellt wird, ob die eingelesene Identifikationsnummer des Halbleiterbausteins (2) mit der tatsächlichen Identifikationsnummer des Halbleiterbausteins (2) in dem Anwendungssystem übereinstimmt.
Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass in Schritt c) die Adressen der vorgemerkten Speicherzellen direkt an die Umlenkschaltung (7) angelegt werden.
Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass in Schritt c) die Adressen der vorgemerkten Speicherzellen in einer lokalen Speichereinheit (9) abgelegt werden, die selbst an der Umlenkschaltung (7) anliegt oder Teil dieser ist, und wobei die Adressen der vorgemerkten Speicherzellen von der lokalen Speichereinheit (9) an die Umlenkschaltung (7) angelegt werden.
Verfahren zum Erzeugen und zum Sammeln von Fehlerdaten eines Halbleiterchips oder eines Halbleiterbausteins mit den folgenden Schritten: a) Bereitstellen eines Halbleiterchips auf Waferebene oder eines Halbleiterbausteins (2) mit einem integrierten Speicher, insbesondere mit einem flüchtigen Speicher, b) Testen des Halbleiterchips auf Waferebene oder des Halbleiterbausteins (2) und Erkennen von fehlerhaften Speicherzellen des Halbleiterchips bzw. des Halbleiterbausteins (2), c) Auslesen der Identifikationsnummer des Halbleiterchips bzw. des Halbleiterbausteins (2), d) Ablegen der Adressen der in Schritt a) als fehlerhaft erkannten Speicherzellen zusammen mit der Identifikationsnummer des Halbleiterchips bzw. des Halbleiterbausteins (2), und zwar insbesondere durch Abspeichern in einer externen Datenbank oder durch Anbringen eines Etiketts oder einer Beschriftung an dem Halbleiterbaustein.
Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass in Schritt b) ein produktionsbegleitender Tests des bzw. der Halbleiterchips auf Waferebene erfolgt.
Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass in Schritt b) ein Speicher-Funktionstests des Halbleiterbausteins (2) im Package erfolgt.
Verfahren nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass in Schritt b) ein Burn-In-Test des Halbleiterbausteins (2) im Package erfolgt.
Verfahren nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, dass falls die Adressen der in Schritt b) als fehlerhaft erkannten Speicherzellen zusammen mit der Identifikationsnummer des Halbleiterchips bzw. des Halbleiterbausteins (2) in einer externen Datenbank abgespeichert werden, nach Schritt d) der folgende Schritt ausgeführt wird: e) Erzeugen einer weiteren externen Datenbank, in der die Adressen der in Schritt b) als fehlerhaft erkannten Speicherzellen des Halbleiterchips bzw. des Halbleiterbausteins (2) übernommen werden und die zusätzlich mit weiteren Adressen von funktionsfähigen Speicherzellen des Halbleiterchips bzw. des Halbleiterbausteins (2) aufgefüllt wird, bis eine definierte Anzahl von Adressen von Speicherzellen erreicht ist.
Verfahren nach einem der Ansprüche 9 bis 3, dadurch gekennzeichnet, dass die in Schritt d) oder e) in der/einer externen Datenbank abzulegenden Adressen der Speicherzellen zuvor mit einem Verschlüsselungscode verschlüsselt werden.
Halbleiterbaustein mit einem ersten Außenkontakt zum Anschluss an einen Adressbus (5) zum Übertragen von Speicherzellen-Adressen an einen Speicherbaustein (2) und mit einem zweiten Außenkontakt (I/O) zum Senden von Daten an den Speicherbaustein (2) und zum Empfangen von Daten von dem Speicherbaustein (2) über einen Datenbus (4) sowie mit einer Umlenkschaltung (7), welche die folgenden Merkmale aufweist: – die Umlenkschaltung (7) ist mit dem ersten Außenkontakt zum Einlesen von Speicherzellen-Adressen verbunden, – die Umlenkschaltung (7) hat einen nichtflüchtigen Speicherbereich (11) zur Aufnahme von vorgemerkten Speicherzellen-Adressen des Speicherbausteins (2), – die Umlenkschaltung (7) ist so ausgebildet, dass der Datenbus (4) in den nichtflüchtigen Speicherbereich (11) umlenkbar ist, falls eine an dem Adressbus (5) anliegende Speicherzellen-Adresse des Speicherbausteins (2) vorgemerkt ist.
Halbleiterbaustein nach Anspruch 15, dadurch gekennzeichnet, dass die Umlenkschaltung (7) einen Komparator (8) aufweist, dessen erster Eingang mit dem Adress-Bus verbunden ist und an dessen zweitem Eingang vorgemerkte Speicherzellen-Adressen des Speicherbausteins (2) anlegbar sind.
Halbleiterbaustein nach Anspruch 15 oder 16, dadurch gekennzeichnet, dass die Umlenkschaltung (7) über eine mit dem zweiten Eingang des Komparators (8) verbundene lokale Speichereinheit (9) verfügt, in der vorgemerkte Speicherzellen-Adressen ablegbar sind.
Halbleiterbaustein nach 17, dadurch gekennzeichnet, dass die Umlenkschaltung (7) zusätzlich über einen auf dem Datenbus (4) liegenden Multiplexer (10) verfügt, dessen Steuereingang mit dem Ausgang des Komparators (8) verbunden ist, wobei der Multiplexer (10) so ausgebildet ist, dass der Datenbus (4) mit dem Speicherbaustein (2) oder mit dem nichtflüchtigen Speicherbereich (11) verbindbar ist.
Halbleiterbaustein nach Anspruch 18, dadurch gekennzeichnet, dass der Multiplexer (10) so ausgebildet ist, dass der Datenbus (4) dann mit dem nichtflüchtigen Speicherbereich (11) verbindbar ist, wenn der Komparator (8) eine Übereinstimmung der an seinen Eingängen anliegenden Speicherzellen-Adressen feststellt, und der Datenbus (4) andernfalls mit dem Speicherbaustein (2) verbindbar ist
Halbleiterbaustein nach einem der Ansprüche 15 bis 19, dadurch gekennzeichnet, dass noch eine Entschlüsselungseinheit vorgesehen ist, die in der Lage ist, vorgemerkte, verschlüsselte Speicherzellen-Adressen des Speicherbausteins (2) zu entschlüsseln.
Halbleiterbaustein nach einem der Ansprüche 15 bis 20, dadurch gekennzeichnet, dass in dem nichtflüchtigen Speicherbereich (11) neben vorgemerkten Speicherzellen-Adressen des Speicherbausteins (2) weiterhin eine Identifikationsnummer des Speicherbausteins (2) ablegbar ist, die mit der tatsächlichen Identifikationsnummer des Speicherbausteins (2) vergleichbar ist.
Halbleiterbaustein nach einem der Ansprüche 15 bis 21, dadurch gekennzeichnet, dass der Halbleiterbaustein als Logikbaustein, insbesondere als Prozessor/CPU, oder als digitaler Signalprozessor, oder als System-on-Chip (SOC) ausgebildet ist.
Halbleiterbaustein nach einem der Ansprüche 15 bis 22, dadurch gekennzeichnet, dass der Halbleiterbaustein als Speicherbaustein ausgebildet ist.
Halbleiterbaustein nach einem der Ansprüche 15 bis 23, dadurch gekennzeichnet, dass der nichtflüchtige Speicherbereich (11) als Flash-Speicher, als Festplatte oder als EEPROM vorliegt.