CN1518696A - 存储器错误处理方法与电路配置 - Google Patents

存储器错误处理方法与电路配置 Download PDF

Info

Publication number
CN1518696A
CN1518696A CNA028123883A CN02812388A CN1518696A CN 1518696 A CN1518696 A CN 1518696A CN A028123883 A CNA028123883 A CN A028123883A CN 02812388 A CN02812388 A CN 02812388A CN 1518696 A CN1518696 A CN 1518696A
Authority
CN
China
Prior art keywords
address information
flaw
coding
memory
circuit arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA028123883A
Other languages
English (en)
Inventor
A・M・H・迪特维格
A·M·H·迪特维格
硭
R·库彭斯
W・萨尔特斯
R·H·W·萨尔特斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1518696A publication Critical patent/CN1518696A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1016—Error in accessing a memory location, i.e. addressing error

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

本发明涉及用于在其中使用了冗余系统的存储器配置中执行错误纠正的方法与电路配置。通过使用一种相应的编码，冗余地记录瑕疵单元的地址。然后，在把瑕疵地址信息与一个外加地址进行比较之前，实施对瑕疵地址信息的错误纠正。

Description

存储器错误处理方法与电路配置
本发明涉及一种用于在具有冗余系统的存储器配置中执行错误处理的方法与电路配置。
从存储器发展的最早期阶段起，设计人员就已认识到人们对某种片上错误恢复电路的需求。即如人们所知，实践中，由于制造存储器芯片需要大量的处理步骤，并需要制造大量离散的存储器单元，所以极少数存储器单元不能适当运作，将是不可避免的。
这一工业中所采用的最重要的片上错误恢复技术之一是一般概念上冗余技术。在冗余技术中，把一或多个冗余单元行添加于芯片中。这些冗余单元行既可以是冗余字行，也可以是冗余比特行。通常，为每一冗余行提供一个标准的地址译码器。在制造存储器芯片之后，对其进行了测试，以确定瑕疵存储器单元的地址。可以使用任何种类的非易失存储器，把这些地址编程到针对冗余行的地址译码器中。当针对一个其上存在瑕疵单元的行把一个外部地址提供于存储器芯片时，针对冗余行的地址译码器激活一个冗余行的而不是激活包括瑕疵存储器单元的行。在这一方式中，如果存储器芯片中的离散单元是不工作的，那么可以用冗余单元取代它们。例如，在US-A-3753244和US-A-3755791中描述了这样的冗余系统。
图2描述了类似以上冗余系统的一个用于存储器错误恢复的电路配置。其中，配置了非易失元素(NVE)10，例如，熔丝存储器或快闪存储器，以存储瑕疵地址。NVE 10的设置或写入，是在测试了所涉及存储器之后进行的。在一个操作模式期间，把一个初始化周期用于读取瑕疵地址信息，并用于把其存储在一个易失存储器和比较单元(VSC)20中。VSC 20包括锁存器、触发器或一个SRAM(静态随机存储器)存储器。因此，瑕疵地址信息总是可得的，并能够将其与外加地址进行比较。之所以要把瑕疵地址信息从NVE 10到传输VSC 20，出于多方面的原因。一方面，在每次寻址时读取NVE 10，然后将所读瑕疵地址信息与外加地址进行比较，是十分耗时的。另一方面，如果在NVE 10中使用了阻熔等，由于要求高读取电流，所以会增大能量消耗。通常，人们希望通过一个非常快的过程把外部地址与瑕疵地址信息加以比较，并希望能够通过在VSC 20中使用一个易失存储器实现这一过程。
在图2中所示的配置中，按如下方式进行存储器的寻址。提供了一一个8个比特的4个瑕疵地址的冗余存储器部分。因此，需要把32个比特存储在NVE 10中，而且在VSC 20中读取它们，并存储它们。把一个8个比特的外加地址Aext提供于VSC 20。把外部地址(例如A0～A7)与VSC 20的4个比特序列(比特号0～7、8～15、16～23以及24～31)进行比较，其中，这4个比特序列相应于可得的瑕疵地址。如果外部地址Aext的全部8个地址比特与存储在VSC 20中的比特序列之一相匹配，那么通过发布信号RR0～RR3之一，激活被寻址存储器的冗余部分中的一个冗余行。在这一情况中，将不选择或去激活正常的行译码器，以至于可不对包括瑕疵单元的行加以寻址。通过向被寻址存储器的地址译码器发布一个相应的信号，可以实现这一点。
然而，即使是存储在VSC 20的瑕疵地址信息，也会受到各种类型错误的影响，这些错误可能会改变一个瑕疵地址比特的状态。对于系统的功能而言，这可能会导致严重的后果。
因此，本发明的一个目的是，提供一种用于存储器错误纠正的方法和电路配置，通过这一方法和电路配置，可以增强所使用的冗余系统的可靠性。
根据如权利要求1中所定义的一种方法，以及根据如权利要求7中所定义的一种电路配置，可以实现这一目的。
根据本发明，在一个瑕疵单元的记录或存储期间，可以为其地址增加一个冗余地址。然后，在把所存储的地址与一个外部的或运行时间地址进行比较之前，把一个用于检测或纠正错误的错误处理施加于所存储的地址。从而，可以防止因瑕疵冗余地址所造成的错误。
在这一电路配置中，把一个错误处理电路添加于瑕疵地址信息的易失存储器和具有外加地址的瑕疵地址信息的比较功能之间的冗余系统。因此，至少需要把1个附加比特所要求的冗余度引入非易失元素中，并引入针对瑕疵地址信息的易失存储器。当由于一个错误(例如一个α粒子等)改变了易失存储器或非易失存储器中的1个比特的瑕疵地址信息时，错误处理电路将纠正或至少检测出这一故障，而且系统将继续运作。
较佳的做法是令错误处理为一个错误纠正处理。因此，对添加于瑕疵地址信息的冗余量加以选择，以便能够地对一个检测出的错误加以纠正。这一编码可以为能够直接纠正一个检测出的错误的任何种类的错误纠正编码。
可以在一个初始化过程中从一个非易失存储器中读取瑕疵地址信息，并可以把它们存储在一个易失存储器中。
可以通过把一系列预确定的错误纠正代码添加到瑕疵地址信息中，增加冗余度。
另外，错误处理步骤还可以包括一个译码步骤，用于对编码的瑕疵地址信息进行译码。
较佳的做法是令易失存储器可以为锁存器、触发器或SRAM存储器。非易失存储器可以为一种熔丝存储器、抗熔或快闪存储器、一种EPROM(可擦可编程只读存储器)、一种EEPROM(电可擦PROM)、一种FeRAM(铁电随机存取存储器)或一种MRAM(磁RAM)或任何其它合适类型的非易失存储器。
以下，将参照附图更详细地描述本发明的一个优选实施方案。在这些附图中：
图1描述的是一个具有根据本发明优选实施方案的冗余系统的电路配置的示意性结构图；
图2描述了一个人们所熟悉的具有冗余系统的电路配置；
图3描述的是在测试了存储器配置之后的一个非易失存储器的初始设置的示意性流程图；
图4描述了一个根据本发明的存储器错误处理方法的示意性流程图；
现在，将根据一个错误处理电路配置描述这一优选实施方案，其中，把错误处理电路配置作为冗余系统的一部分添加到一个瑕疵地址寄存器中。
图1描述了一个电路配置。其中，作为一个易失存储器，例如一种熔丝存储器、抗熔或快闪存储器或一种EPROM(可擦可编程只读存储器)、一种EEPROM(电可擦PROM)、一种FeRAM(铁电随机存取存储器)或一种MRAM(磁RAM)或任何其它合适类型的非易失存储器，提供了一个NVE 10，用于存储一个32个比特的编码的瑕疵地址信息，其中已经把用于错误处理的N个附加的冗余比特添加于这一32个比特的编码的瑕疵地址信息中。数N可以为5，并假设使用了一个用于错误纠正的汉明码(hamming code)。然而，需要加以注意的是，也可以使用任何其它的数N，只要能够实现错误纠正或错误检测即可。把或可以把NVE 10连接于一个易失存储器或存储器VS 22，可以在这一易失存储器或存储器VS 22中存储具有N个附加比特的编码的瑕疵地址信息。把VS 22连接于一个用于执行错误处理的错误处理电路24，其中，通过使用用于错误检测以及可选的错误纠正的N个地址比特，执行错误处理。另外，把编码的瑕疵地址信息译码成其最初的大小，例如32比特，从而可以提供一个纠正了错误的瑕疵地址信息。
在电路配置仅适合于执行错误检测的情况下，可以对错误处理电路24加以配置，以输出一个指示一个错误的信号，以至于可以启动对存储器配置或其它合适的错误处理操作的一个新的初始化。
如果把一个错误纠正处理提供于错误处理电路24中，则可以确保把一个正确的瑕疵地址信息提供于一个相继的比较电路26，在比较电路26中，根据人们所熟悉的冗余系统，如以上结合图2所描述的，把瑕疵地址信息与一个外部地址Aext加以比较，其中，如果检测到一个地址匹配，则输出冗余行信号RR0～RRn。
总之，可以采用任何类型的错误纠正编码，例如汉明码或奇偶校验码，以实现瑕疵地址信息中的冗余。在奇偶校验码的情况中，提供指示编码错误的附加的奇偶校验比特。另外，如果使用汉明码，那么编码的瑕疵地址信息既包括地址比特，也包括检查比特。检查比特指明相关地址比特的正确逻辑状态。错误处理电路24使用检查比特测试地址比特，以生成指明编码的瑕疵地址信息中的那些比特为故障比特的出差错比特。接下来，使用出差错比特，错误处理电路24能够纠正瑕疵地址比特。
图3是一个示意性的流程图，描述了用于设置非易失NVE 10的一个初始过程。在步骤S101中，执行一个初始存储器测试，例如在芯片制造之后，以便确定瑕疵存储器单元。在步骤S102中，读取在步骤S101中通过存储器测试所获得的相应瑕疵地址信息。然后，在于步骤S104中把编码的瑕疵地址信息存储在非易失NVE 10中之前，在步骤S103中实施错误纠正或检测。从而，把一定量的冗余度添加到了瑕疵地址信息中，以便为以后的错误检测或错误纠正提供一个机会。
图4是一个寻址过程的示意性流程图，该过程用于根据优选实施方案对冗余系统的存储器进行寻址。
在一个最初的初始化步骤S201中，从非易失NVE 10读取编码的瑕疵地址信息，并将其存储在VS 22中。然后，从VS 22读取编码的瑕疵地址信息，并经由错误处理或纠正电路24将其提供于比较单元26。在错误处理电路24处，对编码的瑕疵地址信息进行译码(步骤S202)，并实施一个错误纠正处理，以纠正任何可能已经出现的比特错误。然后，在步骤S203中检查：是否已经接收到一个外部地址，或是否已把一个外部地址施加于相关的存储器，如果否，则该过程重复步骤S203，直至已接收到一个外部地址。
如果在步骤S204中已经接收到一个外部地址，则在比较电路26处，把已译码的和已纠正的瑕疵地址信息与外部地址Aext加以比较。如果在步骤S205中没有检测到与所瑕疵地址信息的地址段之一相匹配的地址，则在步骤S206中把外部地址Aext提供于被寻址存储器的一个地址译码器。另一方面，如果在步骤S205中检测到一个地址匹配，则在步骤S207中，通过发布一个相应的信号，不选择或去激活地址译码器，并在步骤S208中通过发布信号RR0～RRn之一，激活一个相应的冗余行。最后，根据以上的寻地址(步骤S209)，启动存储器存取操作。然后，例如，可以通过返回到步骤S203，开始一个新的寻址操作。
应该加以注意的是，如果错误处理或纠正电路24以及比较单元26不包括任何用于分别暂存译码结果或比较输入的存储设施，则可以改变步骤S202和S203的顺序。然而，在这一情况中，每次施加一个新的外部地址时，必须重复译码和错误纠正处理。
因此，与VS 22和比较电路26之间的一个冗余系统相结合，添加一个错误处理电路，可实现错误纠正或至少能够实现错误检测，以防止对不正确的瑕疵地址信息的使用。应该加以注意的是，可以采用用于添加存储器检测或纠正所需的冗余的任何编码。特别是，可以实施任何用于实现一个足够的汉明距离的冗余系统编码方案。因此，本发明并不局限于以上所描述的优选实施方案，而是适合于任何具有冗余系统的存储器管理。本发明旨在于所附权利要求的范围内覆盖任何修改。

Claims (12)

1.用于在存储器配置中执行错误纠正的方法，该方法包括下列步骤：
a)确定一个指示所述存储器配置的一个瑕疵存储器单元的地址的瑕疵地址信息；
b)通过把一种编码施用于所述瑕疵地址信息添加冗余度；
c)存储所述编码的瑕疵地址信息；以及
d)在把所述编码的瑕疵地址信息与一个用于寻址所述存储器配置的地址进行比较之前，实施对所述编码的瑕疵地址信息一个错误处理；
2.根据权利要求1的方法，其中，所述错误处理是一个错误纠正处理。
3.根据权利要求1或2的方法，其中，所述编码是一个错误纠正编码。
4.根据以上权利要求之一的方法，其中，在一个初始化过程中，从非易失存储器(10)读取所述瑕疵地址信息，并将其存储在一个易失存储器(22)中。
5.根据以上权利要求之一的方法，其中，通过把预确定数量的错误纠正代码比特添加于所述瑕疵地址信息，增加所述冗余度。
6.根据以上权利要求之一的方法，其中，所述错误处理步骤包括一个译码步骤，用于对所述编码的瑕疵地址信息进行译码。
7.一种在存储器配置中执行错误纠正的电路配置，该电路配置包括：
a)存储设备(22)，用于存储一个指示所述存储器配置的瑕疵存储器单元的地址的编码瑕疵地址信息；
b)错误处理设备(24)，用于对所述编码的瑕疵地址信息实施一个错误处理；以及
c)比较设备(26)，用于把所述已处理过错误的瑕疵地址信息与一个用于寻址所述存储器配置的地址进行比较。
8.根据权利要求7的电路配置，其中，所述存储设备(22)是一个易失存储器(22)。
9.根据权利要求8的电路配置，其中，所述易失存储器(22)为一个锁存器、触发器或SRAM存储器。
10.根据权利要求7～9的之一的电路配置，其中，时所述电路配置进行配置，以在一个初始化过程中从非易失存储器(10)读取所述编码的瑕疵地址信息。
11.根据权利要求10的电路配置，其中，所述非易失存储器(10)包括一种熔丝、抗熔或快闪存储器、一种EPROM、一种EEPROM、一种FeRAM或一种MRAM。
12.根据权利要求7～11的之一的电路配置，其中，对所述错误处理设备(24)进行配置，以对所述编码的瑕疵地址信息执行一个错误纠正。
CNA028123883A 2001-06-21 2002-06-18 存储器错误处理方法与电路配置 Pending CN1518696A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01202406.3 2001-06-21
EP01202406 2001-06-21

Publications (1)

Publication Number Publication Date
CN1518696A true CN1518696A (zh) 2004-08-04

Family

ID=8180519

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA028123883A Pending CN1518696A (zh) 2001-06-21 2002-06-18 存储器错误处理方法与电路配置

Country Status (6)

Country Link
US (1) US7181655B2 (zh)
EP (1) EP1402365A1 (zh)
JP (1) JP2004521430A (zh)
KR (1) KR20030023762A (zh)
CN (1) CN1518696A (zh)
WO (1) WO2003001381A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308706B (zh) * 2007-05-18 2012-01-04 瑞昱半导体股份有限公司 适用于闪存的数据写入方法及错误修正编解码方法
CN104572517A (zh) * 2013-10-24 2015-04-29 国际商业机器公司 提供被请求数据的方法、控制器以及计算机系统

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004047813A1 (de) * 2004-09-29 2006-03-30 Infineon Technologies Ag Halbleiterbaustein mit einer Umlenkschaltung
US20070136640A1 (en) * 2005-12-14 2007-06-14 Jarrar Anis M Defect detection and repair in an embedded random access memory
US7603597B2 (en) * 2005-12-15 2009-10-13 Dell Products L.P. Tolerating memory errors by hot ejecting portions of memory
US7529969B1 (en) * 2006-08-24 2009-05-05 Micron Technology, Inc. Memory device internal parameter reliability
US8812931B2 (en) * 2006-11-21 2014-08-19 Freescale Semiconductor, Inc. Memory system with ECC-unit and further processing arrangement
KR100855994B1 (ko) 2007-04-04 2008-09-02 삼성전자주식회사 플래시 메모리 장치 및 그 구동방법
US8365044B2 (en) * 2007-04-23 2013-01-29 Agere Systems Inc. Memory device with error correction based on automatic logic inversion
US8930779B2 (en) * 2009-11-20 2015-01-06 Rambus Inc. Bit-replacement technique for DRAM error correction
US9734921B2 (en) 2012-11-06 2017-08-15 Rambus Inc. Memory repair using external tags
US11086778B2 (en) * 2018-10-15 2021-08-10 Texas Instruments Incorporated Multicore shared cache operation engine

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5877034A (ja) * 1981-10-30 1983-05-10 Hitachi Ltd 記録方法
US4903194A (en) * 1987-11-12 1990-02-20 International Business Machines Corporation Storage addressing error detection circuitry
US5134616A (en) * 1990-02-13 1992-07-28 International Business Machines Corporation Dynamic ram with on-chip ecc and optimized bit and word redundancy
JPH0831279B2 (ja) * 1990-12-20 1996-03-27 インターナショナル・ビジネス・マシーンズ・コーポレイション 冗長システム
JP2647312B2 (ja) * 1992-09-11 1997-08-27 インターナショナル・ビジネス・マシーンズ・コーポレイション 一括消去型不揮発性半導体記憶装置
US5572660A (en) * 1993-10-27 1996-11-05 Dell Usa, L.P. System and method for selective write-back caching within a disk array subsystem
US5996096A (en) * 1996-11-15 1999-11-30 International Business Machines Corporation Dynamic redundancy for random access memory assemblies
US5867511A (en) * 1997-04-14 1999-02-02 International Business Machines Corporation Method for high-speed recoverable directory access
DE19924153B4 (de) * 1999-05-26 2006-02-09 Infineon Technologies Ag Schaltungsanordnung zur Reparatur eines Halbleiterspeichers
JP3594891B2 (ja) * 2000-09-12 2004-12-02 沖電気工業株式会社 半導体記憶装置およびその検査方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308706B (zh) * 2007-05-18 2012-01-04 瑞昱半导体股份有限公司 适用于闪存的数据写入方法及错误修正编解码方法
CN104572517A (zh) * 2013-10-24 2015-04-29 国际商业机器公司 提供被请求数据的方法、控制器以及计算机系统
CN104572517B (zh) * 2013-10-24 2017-09-01 国际商业机器公司 提供被请求数据的方法、控制器以及计算机系统

Also Published As

Publication number Publication date
US20040153903A1 (en) 2004-08-05
WO2003001381A1 (en) 2003-01-03
US7181655B2 (en) 2007-02-20
KR20030023762A (ko) 2003-03-19
JP2004521430A (ja) 2004-07-15
EP1402365A1 (en) 2004-03-31

Similar Documents

Publication Publication Date Title
US6667918B2 (en) Self-repair of embedded memory arrays
US8977813B2 (en) Implementing RAID in solid state memory
US7210077B2 (en) System and method for configuring a solid-state storage device with error correction coding
US6801471B2 (en) Fuse concept and method of operation
US6917548B2 (en) Self-repairing built-in self test for linked list memories
US7539922B2 (en) Bit failure detection circuits for testing integrated circuit memories
EP2715541B1 (en) Mram field disturb detection and recovery
WO2005057412A1 (en) Data storage system with error correction code and replaceable defective memory
CN1518696A (zh) 存储器错误处理方法与电路配置
US20060206672A1 (en) System and method for providing one-time programmable memory with fault tolerance
JPH03248251A (ja) 情報処理装置
US7747926B2 (en) Methods and apparatus for a memory device with self-healing reference bits
US7688640B2 (en) Flash memory device and method for driving the same
EP1355234B1 (en) Use of an error correction circuit in program and erase verify procedures
US20090199043A1 (en) Error correction in an integrated circuit with an array of memory cells
US11231990B2 (en) Device and method for generating error correction information
US20190391874A1 (en) Memory storage apparatus with dynamic data repair mechanism and method of dynamic data repair thereof
CN101630535B (zh) 数据处理电路及方法
CN112151104B (zh) 存储器存放装置及其动态数据修复的方法
TWI779209B (zh) 具有動態資料修復機制的記憶體存放裝置及其動態資料修復的方法
US8108740B2 (en) Method for operating a memory device
JP2001297594A (ja) フィールドにおいてメモリ冗長を再プログラムする能力を提供する方法
JPS61161564A (ja) 記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD.

Effective date: 20070831

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070831

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklike Philips Electronics N. V.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication