DE102004044835B4 - Integrierte Halbleiter-Kaskodenschaltung für Hochfrequenzanwendungen - Google Patents

Integrierte Halbleiter-Kaskodenschaltung für Hochfrequenzanwendungen Download PDF

Info

Publication number
DE102004044835B4
DE102004044835B4 DE102004044835A DE102004044835A DE102004044835B4 DE 102004044835 B4 DE102004044835 B4 DE 102004044835B4 DE 102004044835 A DE102004044835 A DE 102004044835A DE 102004044835 A DE102004044835 A DE 102004044835A DE 102004044835 B4 DE102004044835 B4 DE 102004044835B4
Authority
DE
Germany
Prior art keywords
area
base
layer
base area
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
DE102004044835A
Other languages
English (en)
Other versions
DE102004044835A1 (de
Inventor
Peter Brandl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Munich GmbH
Original Assignee
Atmel Germany GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Germany GmbH filed Critical Atmel Germany GmbH
Priority to DE102004044835A priority Critical patent/DE102004044835B4/de
Priority to EP05784791A priority patent/EP1790010A2/de
Priority to PCT/EP2005/009810 priority patent/WO2006029802A2/de
Publication of DE102004044835A1 publication Critical patent/DE102004044835A1/de
Priority to US11/717,659 priority patent/US7723198B2/en
Application granted granted Critical
Publication of DE102004044835B4 publication Critical patent/DE102004044835B4/de
Withdrawn - After Issue legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors

Abstract

Integrierte Halbleiter-Kaskodenschaltung (46) mit einer Emitterschicht (12), einem ersten Basisbereich (14), einem zweiten Basisbereich (16), einem Zwischenbereich (18) und einem Kollektorbereich (26), wobei der erste Basisbereich (14) zwischen der Emitterschicht (12) und dem Zwischenbereich (18) liegt, und der zweite Basisbereich (16) zwischen dem Zwischenbereich (18) und dem Kollektorbereich (26) liegt, dadurch gekennzeichnet, dass zwischen dem ersten Basisbereich (14) und dem zweiten Basisbereich (16) eine mit einer zentralen Öffnung (50) versehene dielektrische Schicht (48) angeordnet ist.

Description

  • Die Erfindung betrifft eine Integrierte Halbleiter-Kaskodenschaltung mit einer Emitterschicht, einem ersten Basisbereich, einem zweiten Basisbereich, einem Zwischenbereich und einem Kollektorbereich, wobei der erste Basisbereich zwischen der Emitterschicht und dem Zwischenbereich liegt, und der zweite Basisbereich zwischen dem Zwischenbereich und dem Kollektorbereich liegt.
  • Ferner betrifft die Erfindung ein Verfahren zur Herstellung einer solchen Integrierten Halbleiter-Kaskodenschaltung.
  • Aus der EP 493 854 A1 ist eine Kaskodenschaltung bekannt, die zwei Bipolartransistoren in vertikaler Ausführung zusammenschaltet. Dabei teilen sich beide Transistoren einen Zwischenbereich. Ferner ist aus der DE 39 01 881 A1 ein hochfrequenztauglicher Bipolartransistor bekannt, der sich durch eine Begrenzung der Dotierungstiefe des Basisanschlussbereiches auszeichnet. Dies wird laut Beschreibung durch eine eingebrachte dielektrische Schicht im Kollektorbereich erreicht.
  • Aus der US 5 399 899 sind Halbleiter-Kaskodenschaltungen mit Mesa-Strukturen aus mehreren Schichten bekannt. Die Struktur jedes Schichtstapels der Mesa-Strukturen stellt eine Kaskode aus zwei Transistoren dar. Basisanschlüsse des oberen Transistors liegen mit dem Emitteranschluss einer Mesa-Struktur in einer Ebene. Anwendungsbeispiele für solche Kaskoden werden in der US 5 399 899 nicht angegeben. Nach der Offenbarung der US 5 399 899 beträgt die Höhe der angegebenen Schichtstapel von der unteren Kollektorschicht bis zur oberen Schicht, die Basisanschlüsse des oberen Transistors und den Emitteranschluss enthält, 2800 nm.
  • Für Hochfrequenzanwendungen mit Frequenzen bis zu etwa 200 GHz erscheint eine Struktur mit solchen Abmessungen nicht geeignet zu sein, da die Grenzfrequenz von der Zeitdauer bestimmt wird, mit der Ladungsträger solche Schichtstapel zwischen Emitter und Kollektoranschluss passieren. Für die angegebenen Frequenzen erscheinen Dicken der Schichtstapel in der Größenordnung von zum Beispiel weniger als 100 nm wesentlich geeigneter zu sein. Bei einer Verringerung der Schichtdicke ergibt sich wegen der kürzeren Wege, die von den Ladungsträgern zurückgelegt werden müssen, prinzipiell eine höhere Grenzfrequenz. Nachteilig ist jedoch, dass mit abnehmender Schichtdicke auch die erwünscht hohe Durchbruchspannung absinkt.
  • Bei einer Verringerung der Schichtdicken einer Halbleiter-Kaskodenschaltung der eingangs genannten Art muss gewährleistet sein, dass insbesondere die Basisbereiche der Halbleiter-Kaskodenschaltung, deren Schichtdicke wenige nm betragen kann, niederohmig mit äußeren, meist metallischen Kontakten verbunden werden. Gedanklich lassen sich die Basisschichten in innere Bereiche und äußere Bereiche gliedern. Der innere Bereich wird durch die laterale Ausdehnung der pn-Übergänge zu den benachbarten Emitter- und Kollektorschichten definiert und der äußere Bereich dient der Verbindung mit den genannten metallischen Kontakten. Es sind die äußeren Bereiche der Basisschichten, die in der Regel den Anschlusswiderstand, also den Gesamtwiderstand zwischen Metall und innerer Basis, dominieren.
  • Um den Anschlusswiderstand zu minimieren sind sogenannte „link"-Implantationen von Dotierstoffen bekannt, die die Leitfähigkeit im Bereich der äußeren Basis und im Halbleiterbereich zwischen äußerem Kontakt und Basisbereich erhöhen. Statt die Dotierstoffe zu implantieren, können sie auch durch Diffusionsprozesse eingebracht werden.
  • Bei der Eindiffusion oder Implantation von Dotierstoffen ergeben sich in der Regel dotierte Bereiche, die im Gegensatz zu den eher flächigen Basisbereichen auch eine nicht vernachlässigbare Unschärfe ihrer vertikalen Ausdehnung aufweisen, wobei die dotierten Bereiche meist über die Basisschicht-Ebene hinausreichen. Solche Anschlussdotierungen beeinflussen die Kapazitäten und Durchbruchspannungen zwischen den Basisgebieten negativ. Gewünscht werden kleine Kapazitäten und hohe Durchbruchspannungen.
  • Vor diesem Hintergrund besteht die Aufgabe der Erfindung in der Angabe einer Halbleiter-Kaskodenschaltung und eines Verfahrens zur Herstellung einer Halbleiter-Kaskodenschaltung mit Basisanschlussdotierungen, wobei jeweils die aus den Anschlussdotierungen resultierende Erhöhung der Kapazität und Verringerung der Durchbruchspannung minimiert ist.
  • Diese Aufgabe wird bei einer integrierten Halbleiter-Kaskodenschaltung dadurch gelöst, dass zwischen dem ersten Basisbereich und dem zweiten Basisbereich eine mit einer zentralen Öffnung versehene dielektrische Schicht angeordnet ist.
  • Ferner wird diese Aufgabe bei einem Verfahren der eingangs genannten Art durch folgende Schritte gelöst:
    • – Definieren wenigstens eines dielektrisch begrenzten aktiven Kollektorbereichs in einem Halbleiterkörper;
    • – auf dem Kollektorbereich, Erzeugen einer Schichtfolge aus dem zweiten Basisbereich und einem zweitem Teilbereich des Zwischenbereichs;
    • – auf dem zweiten Teilbereich, Erzeugen einer dielektrischen Schicht mit einer zentralen Öffnung und einem äußeren Rand;
    • – auf der dielektrischen Schicht und auf einem innerhalb der zentralen Öffnung und außerhalb des äußeren Randes freiliegenden zweiten Teilbereich, Erzeugen einer Schichtfolge aus einem ersten Teilbereich des Zwischenbereichs und dem ersten Basisbereich;
    • – Erzeugen der Emitterschicht auf dem ersten Basisbereich;
    • – Ätzen einer Mesa-Struktur mit einem ersten Querschnitt mit Hilfe einer ersten Maske, einer versetzt auf der ersten Maske einseitig aufliegenden zweiten Maske und einer durch den äußeren Rand der dielektrischen Schicht definierten dritten Maske, wobei das Ätzen über dielektrischen Bereichen liegendes Material abträgt; und
    • – Erhöhen einer Dotierstoffkonzentration in einem ersten Anschlussbereich und in einem zweiten Anschlussbereich.
  • Der Schritt der Erzeugung der Schichtfolge auf dem Kollektorbereich ist dabei nicht so zu verstehen, dass die Schichtfolge obligatorisch selektiv zu benachbarten Bereichen nur auf dem Kollektorbereich erzeugt wird. Die Schichtfolge wird vielmehr bevorzugt zunächst nichtselektiv auf dem Kollektorbereich und auf benachbarten Bereichen erzeugt.
  • Durch diese Merkmale wird die Aufgabe der Erfindung vollkommen gelöst. Durch die mit einer zentralen Öffnung versehene dielektrische Schicht kann die Tiefe, mit der eine Anschlussimplantation für die erste Basisschicht erfolgt, auf eine genau bestimmbare Eindringtiefe begrenzt werden. Außerdem kann die bis zu dieser Eindringtiefe erfolgende Anschlussimplantation mit einer erhöhten Dotierstoffkonzentration erfolgen, ohne dass damit eine größere Eindringtiefe verbunden wäre. Durch die begrenzte Eindringtiefe werden unerwünschte Dotierungen des Zwischenbereichs vermieden, die sonst die Kapazität erhöhen und die Durchbruchspannung verringern würden. Durch die Erfindung lassen sich auch bei Stapelhöhen, die kleiner als beispielsweise für Hochfrequenzanwendungen geeignete 30 nm sind, Durchbruchspannungen in einer Größenordnung von 2 bis 5 Volt realisieren, so dass auch bei hohen Frequenzen bis zu etwa 200 GHz ausreichende Signalamplituden möglich sind. Dieser Effekt ergibt sich gewissermaßen durch die Merkmalskombination von jedem einzelnen der unabhängigen Ansprüche, also insbesondere durch eine Halbleiter-Kaskodenschaltung mit einer dielektrischen Schicht zwischen beiden Basen der Kaskode. Bei per se bekannten Hochfrequenz-Kaskodenschaltungen mit Basisanschlussimplantationen ohne eine solche dielektrische Schicht sinkt die Durchbruchspannung dagegen auf Werte unter 2 Volt ab.
  • Es ist bevorzugt, dass die Emitterschicht, der erste Basisbereich, ein erster Teilbereich des Zwischenbereichs, die dielektrische Schicht, ein zweiter Teil des Zwischenbereichs und der zweite Basisbereich vertikal übereinander als Schichtstapel mit einer Mesa-Struktur angeordnet sind.
  • Mesa-Strukturen lassen sich einfach durch nichtselektive Erzeugung von Schichtstapeln und anschließende strukturierende Lithografie- und Ätzschritte erzeugen.
  • Eine weitere Ausgestaltung sieht vor, dass die vertikale Ausdehnung eines Schichtstapels aus Emitterschicht, erstem Basisbereich, Zwischenbereich, dielektrischer Schicht und zweitem Basisbereich kleiner als 30 nm ist.
  • Bei solchen Werten der vertikalen Ausdehnung wird die Zeit, die Ladungsträger zum Durchqueren des Kaskodenprofils benötigen, so klein, dass sich hohe Schaltgeschwindigkeiten bis zu etwa 200 GHz realisieren lassen.
  • Bevorzugt ist auch, dass ein Anschluss des ersten Basisbereichs auf einer ersten Seite des Schichtstapels und ein Anschluss des zweiten Basisbereichs auf einer zweiten Seite des Schichtstapels angeordnet ist.
  • Eine solche lateral versetzte Anordnung der Basisanschlüsse zeichnet sich durch eine erwünscht geringe Wechselwirkung zwischen den (äußeren) Basisanschlüssen und durch eine einfache Herstellbarkeit durch Lithografie-, Ätz- und Kontaktierungsschritte aus.
  • Eine weitere Ausgestaltung besitzt einen ersten Anschlussbereich zum elektrischen Anschluss des ersten Basisbereichs und einen zweiten Anschlussbereich zum elektrischen Anschluss des zweiten Basisbereichs, wobei sich der erste Anschlussbereich und der zweite Anschlussbereich durch eine gegenüber benachbartem Material der Emitterschicht erhöhte Dotierstoffkonzentration auszeichnen.
  • Als Folge der erhöhten Dotierstoffkonzentration in den genannten Anschlussbereichen ergibt sich ein erwünscht geringer Basisanschlusswiderstand mit Ohm'scher Charakteristik zwischen jeweils einer (inneren) Basisschicht und ihrem zugeordneten äußeren, meist metallischen Kontakt, über die sogenannte äußere Basis. Dabei wird die innere Basis durch die Fläche des pn-Übergangs definiert und unter der äußeren Basis wird die leitfähige Verbindung zu den äußeren Kontakten verstanden.
  • Ferner ist bevorzugt, dass wenigstens einer der beiden Basisbereiche SiGe enthält.
  • SiGe besitzt eine andere Bandlücke als Si. Dadurch ist die Potentialbarriere für Löcher höher als für Elektronen. Als erwünschte Folge wird ein Thyristor-Effekt, also eine durchgehende Leitfähigkeit („Zünden") der Mesa-Struktur vermieden.
  • Eine weitere Ausgestaltung sieht vor, dass die dielektrische Schicht aus Oxid und/oder Nitrid besteht.
  • Durch Oxide und/oder Nitride lassen sich aktive Bereiche dauerhaltbar gegeneinander isolieren. Außerdem lassen sich Oxide und Nitride selektiv gegeneinander und gegen aktive Halbleiterbereiche durch selektive Ätzschritte entfernen, was die Strukturierung durch Lithografie-, Masken- und Ätzschritte vereinfacht.
  • Bevorzugt ist auch, dass der erste Basisbereich und/oder der zweite Basisbereich als SiGe-Schichten und die Emitterschicht, der Zwischenbereich und der Kollektorbereich als Si-Schichten erzeugt werden.
  • Bei dieser Ausgestaltung des Herstellungsverfahrens ergeben sich für das Endprodukt die gleichen Vorteile, wie sie weiter oben bereits in Verbindung mit einer Ausgestaltung einer Halbleiter-Kaskode geschildert wurden (z. B. Vermeidung eines Thyristoreffektes).
  • Eine weitere Ausgestaltung sieht vor, dass der zweite Basisbereich, der Zwischenbereich, der erste Basisbereich und die Emitterschicht durch epitaktisches Wachstum erzeugt werden.
  • Diese Art der Erzeugung der Bereiche hat einerseits den Vorteil, dass sich eine einkristalline Struktur einer Substratschicht durchgehend auf alle gewachsenen Bereiche fortsetzt. Ein weiterer Vorteil ist, dass sich das erwünschte vertikale Dotierstoffprofil während des Aufwachsens einstellen lässt, so dass sich aufeinander folgende Bereiche unterschiedlicher Dotierung jeweils in einem Epitaxieschritt zusammen erzeugen lassen.
  • Ferner ist bevorzugt, dass eine Definition dielektrisch begrenzter aktiver Kollektorbereiche in einem Halbleiterkörper durch flache, mit Oxid gefüllte Gräben erfolgt.
  • Die zur Erzeugung solcher Gräben übliche STI-Technik hat gegenüber anderen Techniken der Erzeugung von dielektrischen Strukturen, zum Beispiel gegenüber der LOCOS-Technik (LOCOS = local oxidation of silicon) den Vorteil kleinerer Strukturbreiten und damit größerer Packungsdichten.
  • Eine weitere bevorzugte Ausgestaltung zeichnet sich dadurch aus, dass der dielektrische Bereich durch Bilden einer Oxidschicht erzeugt wird und das Ätzen der Mesa-Struktur durch einen selektiv zu Oxid erfolgenden Trockenätzschritt erfolgt.
  • Durch diese Ausgestaltung wird der dielektrische Bereich gewissermaßen mehrfach genutzt, da er einerseits im späteren Betrieb der Kaskode die erwünschten Eigenschaften (verringerte Kapazität, erhöhte Durchbruchspannung) liefert und andererseits bereits während der Herstellung als Ätzstop dient, was die Herstellung vereinfacht.
  • Weitere Vorteile ergeben sich aus der Beschreibung und den beigefügten Figuren.
  • Es versteht sich, dass die vorstehend genannten und die nachstehend noch zu erläuternden Merkmale nicht nur in der jeweils angegebenen Kombination, sondern auch in anderen Kombinationen oder in Alleinstellung verwendbar sind, ohne den Rahmen der vorliegenden Erfindung zu verlassen.
  • Zeichnungen
  • Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden in der nachfolgenden Beschreibung näher erläutert. Es zeigen, jeweils in schematischer Form:
  • 1 eine per se bekannte Halbleiter-Kaskode;
  • 2 ein Ausführungsbeispiel einer erfindungsgemäßen Halbleiter-Kaskode;
  • 3 ein Zwischenprodukt einer Halbleiter-Kaskode nach ersten Schritten eines Ausführungsbeispiels eines erfindungsgemäßen Herstellungsverfahrens nach dem Erzeugen von zwei Masken;
  • 4 das Zwischenprodukt aus der 3 nach einem ersten Ätzschritt; und
  • 5 das Zwischenprodukt aus der 4 nach einem Entfernen der ersten Maske, der zweiten Maske und einem Entfernen überflüssiger Oxidschichten.
  • In der folgenden Beschreibung der Figuren bezeichnen gleiche Ziffern jeweils gleiche Gegenstände. 1 zeigt eine per se bekannte vertikal Integrierte Halbleiter-Kaskodenschaltung 10 mit einer Emitterschicht 12, einem ersten Basisbereich 14, einem zweiten Basisbereich 16, einem Zwischenbereich 18 und einem aktiven Kollektorbereich 26. Der erste Basisbereich 14 liegt zwischen der Emitterschicht 12 und dem Zwischenbereich 18 und der zweite Basisbereich 16 liegt zwischen dem Zwischenbereich 18 und dem Kollektorbereich 26. Eine dünne Schicht 20 besteht bevorzugt aus dem Halbleitermaterial des Kollektorbereichs 26. Sie kann zum Beispiel durch einen Epitaxieschritt erzeugt werden, bei dem sich die einkristalline Struktur des aktiven Kollektorbereichs 26 nach oben fortsetzt, so dass dieser Teil der Schicht 20 zum Kollektorbereich 26 zählt. Die Schicht 20 wird in erster Linie aus produktionstechnischen Gründen aufgebracht und bildet gewissermaßen eine Unterlage für ein Abscheiden des zweiten Basisbereichs 16. Für die Funktion der Kaskode ist sie nicht wesentlich und kann daher gegebenenfalls auch weggelassen werden. Die Bereiche 18, 16, 14 und die Emitterschicht 12 sind als Schichtstapel 22 in Form einer Mesa-Struktur auf einem Halbleiterkörper 24 angeordnet. Der Halbleiterkörper 24 weist den aktiven Kollektorbereich 26 auf, der seitlich jeweils durch einen Graben 28, 30 begrenzt wird, der mit Dielektrikum gefüllt ist. Oberhalb der Gräben 28, 30 wächst die Schicht 20 daher polykristallin auf.
  • Über einen niederohmigen Kollektorkontakt 29 ergibt sich ein elektrischer Anschluss des aktiven Kollektorbereichs 26. Der erste Basisbereich 14 wird von einer ersten Seite 31 des Schichtstapels 22 angeschlossen. In der 1 ist die erste Seite 31 die linke Seite des Schichtstapels. Als elektrischer Anschluss dient ein erster niederohmiger Basiskontakt 32 an der Oberfläche der Emitterschicht 12. Ein erster Anschlussbereich 34 verbindet den ersten Basiskontakt 32 mit dem ersten Basisbereich 14. Der erste Anschlussbereich 34 wird durch einen Implantation oder Eindiffusion von Dotierstoffatomen erzeugt, die vom gleichen Leitfähigkeitstyp wie die erste Basisschicht sind. Ein Rest 36 der Emitterschicht 12 besitzt daher den entgegengesetzten Leitfähigkeitstyp, so dass sich zwischen dem Rest 36 der Emitterschicht 12 und dem ersten Anschlussbereich 34 ein isolierender pn-Übergang ausbildet. Der als Emitter dienende Rest 36 der Emitterschicht 12 wird durch einen niederohmigen Emitterkontakt 38 angeschlossen.
  • Der zweite Basisbereich 16 wird von einer zweiten Seite 40 des Schichtstapels 22 angeschlossen, die in der 1 die rechte Seite ist. Ein zweiter Anschlussbereich 42 verbindet einen zweiten hochleitfähigen Basiskontakt 44 mit dem zweiten Basisbereich 16. Analog zur Erzeugung des ersten Anschlussbereiches 34 wird der zweite Anschlussbereich 42 durch eine Implantation oder Eindiffusion von Dotierstoffatomen erzeugt, die vom gleichen Leitfähigkeitstyp wie die erste Basisschicht sind.
  • Die Anschlussbereiche 34, 42 gehören jeweils zu der äußeren Basis, während sich innere Bereiche der Basisbereiche 14 und 16 etwa in einer Breite ausbilden, die unterhalb des zweiten Basisbereichs 16 durch den Abstand der dielektrisch gefüllten Gräben 28, 30 nach außen und oberhalb des ersten Basisbereichs 14 durch die Breite des Emitterkontakts 38 nach innen begrenzt wird.
  • Wie bereits eingangs beschrieben, besitzen die dotierten Anschlussbereiche 34 und 42 im Gegensatz zu den eher flächigen Basisbereichen 14, 16 auch eine gewisse vertikale Ausdehnung, die über die jeweilige Ebene der Basisbereiche 14, 16 hinausreicht. In der 1 ragt insbesondere der erste Anschlussbereich 34 weit in den Zwischenbereich 18 hinein, was die Kapazitäten und Durchbruchspannungen zwischen den Basisbereichen 14, 16 negativ beeinflusst.
  • 2 zeigt im Vergleich dazu ein Ausführungsbeispiel einer erfindungsgemäßen vertikal Integrierten Halbleiter-Kaskodenschaltung 46, die diese Nachteile nicht aufweist. Im Unterschied zum bekannten Gegenstand der 1 weist die Halbleiter-Kaskodenschaltung 46 nach der 2 eine zusätzliche dielektrische Schicht 48 auf, die zwischen dem ersten Basisbereich 14 und dem zweiten Basisbereich 16 angeordnet ist und die eine zentrale Öffnung 50 aufweist. Die dielektrische Schicht 48, die zum Beispiel aus einem Oxid oder Nitrid des Halbleitermaterials des Zwischenbereichs 18 besteht, begrenzt die Eindringtiefe der Anschlussdotierung eines ersten Anschlussbereichs 51, der den ersten Basisbereich 14 mit dem ersten Basiskontakt 32 verbindet. Als Folge ergibt sich bei der Herstellung der Halbleiter-Kaskodenschaltung 46 eine sehr genau reproduzierbare Eindringtiefe der Dotierstoffatome, wobei die Eindringtiefe nicht von der Dotierstoffkonzentration abhängig ist.
  • Die Emitterschicht 12, der erste Basisbereich 14, ein erster Teilbereich 18a des Zwischenbereichs 18 aus 1, die dielektrische Schicht 48, ein zweiter Teilbereich 18b des Zwischenbereichs 18 und der zweite Basisbereich 16 sind vertikal übereinander in einer Mesa-Struktur als Schichtstapel 22 angeordnet. Dabei ist die vertikale Ausdehnung des Schichtstapels 22 aus Emitterschicht 12, erstem Basisbereich 14, erstem Teilbereich 18a des Zwischenbereichs 18, dielektrischer Schicht 48, zweitem Teilbereich 18b des Zwischenbereichs 18 und zweitem Basisbereich 16, kleiner als 30 nm. Wie beim Gegenstand der 1 liegt auch bei der Halbleiter-Kaskodenschaltung 46 der 2 ein Anschluss des ersten Basisbereichs 14 auf einer ersten Seite 31 der Mesa-Struktur, und ein Anschluss des zweiten Basisbereichs 16 liegt auf einer zweiten Seite 40 der Mesa-Struktur, wobei der erste Anschlussbereich 51 den ersten Basisbereich 14 und der zweite Anschlussbereich 42 den zweiten Basisbereichs 16 elektrisch anschließt. Der erste Anschlussbereich 51 und der zweite Anschlussbereich 42 zeichnen sich durch eine gegenüber benachbartem Material des Restes 36 der Emitterschicht 12 erhöhte Dotierstoffkonzentration und einen entgegengesetzten Leitfähigkeitstyp aus. Wie bereits weiter vorn erwähnt, weist wenigstens einer der beiden Basisbereiche 14, 16 SiGe auf.
  • 3 zeigt ein Zwischenprodukt 46.a einer Halbleiter-Kaskode 46 nach ersten Schritten eines Ausführungsbeispiels eines erfindungsgemäßen Herstellungsverfahrens. Das Verfahren geht von einem Halbleiterkörper 24 mit einem dielektrisch begrenzten aktiven Kollektorbereich 26 aus. Die dielektrischen Begrenzungen werden zum Beispiel mit der STI-Technik als mit Oxid gefüllte Gräben 28, 30 erzeugt. Nach einer chemisch-mechanischen Planarisierung wird auf dem Halbleiterkörper 24 und insbesondere auf dem aktiven Kollektorbereich 26 gegebenenfalls zunächst eine Schicht 20 aus dem Halbleitermaterial des Kollektors und anschließend darauf eine Schichtfolge aus dem zweiten Basisbereich 16 und dem zweitem Teilbereich 18b des Zwischenbereichs 18 durch einen ersten Epitaxieschritt erzeugt. Durch Veränderung einer Dotierstoffzugabe während des epitaktischen Schichtwachstums können entgegengesetzte Leitfähigkeitstypen in der Schicht 20 und Zwischenbereich 18 auf der einen Seite und dem zweiten Basisbereich 16 auf der anderen Seite in einem einzigen Epitaxieschritt erzeugt werden.
  • Anschließend wird auf der Oberfläche des zweiten Teilbereichs 18b des Zwischenbereichs 18 die dielektrische Schicht 48 mit der zentralen Öffnung 50 und äußeren Rändern 52 erzeugt. Die dielektrische Schicht besteht zum Beispiel aus einem Oxid oder einem Nitrid des Halbleitermaterials des Teilbereichs 18b des Zwischenbereichs 18. Die dielektrische Schicht 48 wird zum Beispiel zunächst nichtselektiv, also ohne Maske auf der ganzen Oberfläche des Teilbereichs 18b des Zwischenbereichs 18 erzeugt. Nach dem Erzeugen der dielektrischen Schicht 48 wird der zweite Teilbereich 18b des Zwischenbereichs 18 innerhalb der zentralen Öffnung 50 und außerhalb der äußeren Ränder 52 der dielektrischen Schicht 48 durch Masken- und Ätzschritte freigelegt. Alternativ dazu kann die dielektrische Schicht 48 auch durch einen Maskenschritt nur außerhalb der äußeren Ränder 52 und der zentralen Öffnung 50 selektiv erzeugt werden. Bei beiden Alternativen wird auf der dielektrischen Schicht 48 und dem freigelegten oder freiliegenden zweiten Teilbereich 18b durch einen zweiten Epitaxieschritt eine Schichtfolge aus einem ersten Teilbereich 18a des Zwischenbereichs 18 und dem ersten Basisbereich 14 sowie die Emitterschicht 12 auf dem ersten Basisbereich 14 erzeugt.
  • Bei den Epitaxieschritten wird der erste Basisbereich 14 und/oder der zweite Basisbereich 16 zum Beispiel als SiGe-Schicht und die Emitterschicht 12, der Zwischenbereich 18 und die Schicht 20 jeweils als Si-Schicht erzeugt.
  • Durch übliche Lithografie- und Ätzschritte erfolgt die Bildung einer ersten Maske 54 und einer versetzt auf der ersten Maske 54 aufliegenden zweiten Maske 56. Die erste Maske 54 kann zum Beispiel eine Hartmaske aus Nitrid 57 auf einer Oxidschicht 59 sein, während die zweite Maske 56 bevorzugt als Lackmaske realisiert wird. Im Anschluss an die Bildung der Masken 54, 56 erfolgt ein selektiv zu Oxid und Nitrid erfolgender Trocken-Ätzschritt, bei dem bevorzugt nicht oxidiertes Halbleitermaterial abgetragen wird. Durch den Trockenätzschritt erfolgt ein Ätzen einer Mesa-Struktur mit einem ersten Querschnitt mit Hilfe der ersten Maske 54, der versetzt auf der ersten Maske 54 einseitig aufliegenden zweiten Maske 56 und einer durch den äußeren Rand 52 der dielektrischen Schicht 48 definierten dritten Maske, wobei das Ätzen über dielektrischen Bereichen liegendes Material abträgt.
  • Das Ergebnis eines solchen Ätzschritts ist in der 4 dargestellt. Bei dem zu Oxid selektiven Trocken-Ätzschritt dient jeweils die beim Abtragen von Halbleitermaterial als erstes freigelegte Oxidschicht als Ätzstopschicht. Daher wird links von der zweiten Maske 56 ein Teil 58 und rechts von der ersten Maske 54 ein Teil 60 der dielektrischen Schicht 48 freigelegt und außerhalb der Ränder 52 der dielektrischen Schicht erfolgt der Materialabtrag bis hinunter zu Oberflächen 62, 64 der dielektrischen Füllungen der Gräben 28, 30. Die strukturierte dielektrische Schicht 48 dient damit nicht nur zur Festlegung der vertikalen Ausdehnung von Anschlussbereichen 51, 42, sondern auch als Hartmaske bei einer Ätzung der Mesa-Struktur.
  • 5 zeigt ein auf dem Zwischenprodukt 46.b aus der 4 basierendes Zwischenprodukt 46.c nach einem Entfernen der ersten Maske 54, der zweiten Maske 56 und einem Entfernen der unterhalb des Nitrides 57 der ersten Maske 54 liegenden Oxidschicht 59 sowie der freiliegenden Teile 58 und 60 der dielektrischen Schicht 48.
  • Durch eine Implantation oder Eindiffusion von Dotierstoffatomen wird, ausgehend vom Gegenstand der 5, zunächst der jeweils in der 1 dargestellte erste Anschlussbereich 51 und zweite Anschlussbereich 42 erzeugt. Im Anschluss daran erfolgt noch eine Erzeugung des jeweils niederohmigen Emitterkontaktes 29, des ersten Basiskontaktes 32, des Emitterkontaktes 38 und des zweiten Basiskontaktes 44, wie sie in der 1 dargestellt sind.

Claims (12)

  1. Integrierte Halbleiter-Kaskodenschaltung (46) mit einer Emitterschicht (12), einem ersten Basisbereich (14), einem zweiten Basisbereich (16), einem Zwischenbereich (18) und einem Kollektorbereich (26), wobei der erste Basisbereich (14) zwischen der Emitterschicht (12) und dem Zwischenbereich (18) liegt, und der zweite Basisbereich (16) zwischen dem Zwischenbereich (18) und dem Kollektorbereich (26) liegt, dadurch gekennzeichnet, dass zwischen dem ersten Basisbereich (14) und dem zweiten Basisbereich (16) eine mit einer zentralen Öffnung (50) versehene dielektrische Schicht (48) angeordnet ist.
  2. Halbleiter-Kaskodenschaltung (46) nach Anspruch 1, dadurch gekennzeichnet, dass die Emitterschicht (12), der erste Basisbereich (14), ein erster Teilbereich (18a) des Zwischenbereichs (18), die dielektrische Schicht (48), ein zweiter Teilbereich (18b) des Zwischenbereichs (18) und der zweite Basisbereich (16) vertikal übereinander als Schichtstapel (22) mit einer Mesa-Struktur angeordnet sind.
  3. Halbleiter-Kaskodenschaltung (46) nach Anspruch 2, dadurch gekennzeichnet, dass die vertikale Ausdehnung des Schichtstapels (22) aus Emitterschicht (12), erstem Basisbereich (14), Zwischenbereich (18), dielektrischer Schicht (48) und zweitem Basisbereich (16) kleiner als 30 nm ist.
  4. Halbleiter-Kaskodenschaltung (46) nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass ein Anschluss des ersten Basisbereichs (14) auf einer ersten Seite (31) des Schichtstapels (22) und ein Anschluss des zweiten Basisbereichs (16) auf einer zweiten Seite (40) des Schichtstapels (22) angeordnet ist.
  5. Halbleiter-Kaskodenschaltung (46) nach Anspruch 4, gekennzeichnet durch einen ersten Anschlussbereich (51) zum elektrischen Anschluss des ersten Basisbereichs (14) und einen zweiten Anschlussbereich (42) zum elektrischen Anschluss des zweiten Basisbereichs (16), wobei sich der erste Anschlussbereich (51) und der zweite Anschlussbereich (42) durch eine gegenüber benachbartem Material der Emitterschicht (12) erhöhte Dotierstoffkonzentration auszeichnen.
  6. Halbleiter-Kaskodenschaltung (46) nach wenigstens einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass wenigstens einer der beiden Basisbereiche (14, 16) SiGe enthält.
  7. Halbleiter-Kaskodenschaltung (46) nach wenigstens einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die dielektrische Schicht (48) aus Oxid und/oder Nitrid besteht.
  8. Verfahren zur Herstellung einer integrierten Halbleiter-Kaskodenschaltung (46) mit einer Emitterschicht (12), einem ersten Basisbereich (14), einem zweiten Basisbereich (16), einem Zwischenbereich (18) und einem Kollektorbereich (26), wobei der erste Basisbereich (14) zwischen der Emitterschicht (12) und dem Zwischenbereich (18) liegt, und der zweite Basisbereich (16) zwischen dem Zwischenbereich (18) und dem Kollektorbereich (26) liegt, dadurch gekennzeichnet, dass das Verfahren folgende Schritte aufweist: – Definieren wenigstens eines dielektrisch begrenzten aktiven Kollektorbereichs (26) in einem Halbleiterkörper (24); – auf dem Kollektorbereich (26), Erzeugen einer Schichtfolge aus dem zweiten Basisbereich (16) und einem zweitem Teilbereich (18b) des Zwischenbereichs (18); – auf dem zweiten Teilbereich (18b), Erzeugen einer dielektrischen Schicht (48) mit einer zentralen Öffnung (50) und einem äußeren Rand (52); – auf der dielektrischen Schicht (48) und einem innerhalb der zentralen Öffnung (50) und außerhalb des äußeren Randes (52) freiliegenden zweiten Teilbereich (18b), Erzeugen einer Schichtfolge aus einem ersten Teilbereich (18a) des Zwischenbereichs (18) und dem ersten Basisbereich (14); – Erzeugen der Emitterschicht (12) auf dem ersten Basisbereich (14); – Ätzen einer Mesa-Struktur mit einem ersten Querschnitt mit Hilfe einer ersten Maske (54), einer versetzt auf der ersten Maske (54) einseitig aufliegenden zweiten Maske (56) und einer durch den äußeren Rand (52) der dielektrischen Schicht (48) definierten dritten Maske, wobei das Ätzen über dielektrischen Bereichen liegendes Material abträgt; und – Erhöhen einer Dotierstoffkonzentration in einem ersten Anschlussbereich (51) und in einem zweiten Anschlussbereich (42).
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass der erste Basisbereich (14) und/oder der zweite Basisbereich (16) als SiGe-Schichten, und die Emitterschicht (12), der Zwischenbereich (18) und der Kollektorbereich (26) als Si-Schichten erzeugt werden.
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass der zweite Basisbereich (16), der Zwischenbereich (18), der erste Basisbereich (14) und die Emitterschicht (12) durch epitaktisches Wachstum erzeugt werden.
  11. Verfahren nach wenigstens einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass eine Definition dielektrisch begrenzter aktiver Kollektorbereiche (26) in einem Halbleiterkörper (24) durch flache, mit Oxid gefüllte Gräben (28, 30) erfolgt.
  12. Verfahren nach wenigstens einem der Ansprüche 8 bis 11, dadurch gekennzeichnet, dass die dielektrische Schicht (48) durch Bilden einer Oxidschicht erzeugt wird und dass das Ätzen der Mesa-Struktur durch einen selektiv zu Oxid erfolgenden Trockenätzschritt erfolgt.
DE102004044835A 2004-09-14 2004-09-14 Integrierte Halbleiter-Kaskodenschaltung für Hochfrequenzanwendungen Withdrawn - After Issue DE102004044835B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102004044835A DE102004044835B4 (de) 2004-09-14 2004-09-14 Integrierte Halbleiter-Kaskodenschaltung für Hochfrequenzanwendungen
EP05784791A EP1790010A2 (de) 2004-09-14 2005-09-13 Integrierte halbleiter-kaskodenschaltung für hochfrequenzanwendungen
PCT/EP2005/009810 WO2006029802A2 (de) 2004-09-14 2005-09-13 Integrierte halbleiter-kaskodenschaltung für hochfrequenzanwendungen
US11/717,659 US7723198B2 (en) 2004-09-14 2007-03-14 Integrated semiconductor cascode circuit for high-frequency applications

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004044835A DE102004044835B4 (de) 2004-09-14 2004-09-14 Integrierte Halbleiter-Kaskodenschaltung für Hochfrequenzanwendungen

Publications (2)

Publication Number Publication Date
DE102004044835A1 DE102004044835A1 (de) 2006-03-16
DE102004044835B4 true DE102004044835B4 (de) 2008-12-11

Family

ID=35853625

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004044835A Withdrawn - After Issue DE102004044835B4 (de) 2004-09-14 2004-09-14 Integrierte Halbleiter-Kaskodenschaltung für Hochfrequenzanwendungen

Country Status (4)

Country Link
US (1) US7723198B2 (de)
EP (1) EP1790010A2 (de)
DE (1) DE102004044835B4 (de)
WO (1) WO2006029802A2 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8310027B2 (en) * 2008-06-12 2012-11-13 Infineon Technologies Ag Electronic device and manufacturing method thereof
KR20140074964A (ko) * 2011-09-27 2014-06-18 에프. 호프만-라 로슈 아게 피라졸-4-일-헤테로사이클릴-카복사마이드 화합물 및 사용 방법
CN107482057B (zh) * 2017-06-29 2019-04-09 厦门市三安集成电路有限公司 多重外延层的共射共基晶体管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3901881A1 (de) * 1988-01-30 1989-08-10 Toshiba Kawasaki Kk Bipolartransistor
EP0493854A1 (de) * 1990-12-31 1992-07-08 STMicroelectronics S.r.l. Integrierte Struktur eines bipolaren Leistungstransistors und eines Wiederspannungsbipolartransistors in Emittorschaltungs- oder Halbbrückenanordnung und dies bezügliche Herstellungsverfahren
US5399899A (en) * 1992-12-28 1995-03-21 U.S. Philips Corporation Bipolar epitaxial cascode with low-level base connection

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5175603A (en) 1988-01-30 1992-12-29 Kabushiki Kaisha Toshiba Bipolar transistor
US5073810A (en) * 1989-11-07 1991-12-17 Hitachi, Ltd. Semiconductor integrated circuit device and manufacturing method thereof
US6479844B2 (en) * 2001-03-02 2002-11-12 University Of Connecticut Modulation doped thyristor and complementary transistor combination for a monolithic optoelectronic integrated circuit
US7556976B2 (en) * 2002-10-25 2009-07-07 The University Of Connecticut Method of fabricating semiconductor devices employing at least one modulation doped quantum well structure and one or more etch stop layers for accurate contact formation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3901881A1 (de) * 1988-01-30 1989-08-10 Toshiba Kawasaki Kk Bipolartransistor
EP0493854A1 (de) * 1990-12-31 1992-07-08 STMicroelectronics S.r.l. Integrierte Struktur eines bipolaren Leistungstransistors und eines Wiederspannungsbipolartransistors in Emittorschaltungs- oder Halbbrückenanordnung und dies bezügliche Herstellungsverfahren
US5399899A (en) * 1992-12-28 1995-03-21 U.S. Philips Corporation Bipolar epitaxial cascode with low-level base connection

Also Published As

Publication number Publication date
EP1790010A2 (de) 2007-05-30
WO2006029802A2 (de) 2006-03-23
US20070166940A1 (en) 2007-07-19
WO2006029802A3 (de) 2006-07-13
US7723198B2 (en) 2010-05-25
DE102004044835A1 (de) 2006-03-16

Similar Documents

Publication Publication Date Title
DE102010001290B4 (de) Bipolartransistor mit Basis-Kollektor-Isolation ohne Dielektrikum und Verfahren zum Herstellen eines Solchen
DE4445345C2 (de) Verfahren zur Herstellung eines Bipolartransistors
DE102014110650B4 (de) Halbleitervorrichtung mit zelltrenchstrukturen und kontakten und verfahren zum herstellen einer halbleitervorrichtung
DE10056871B4 (de) Feldeffekttransistor mit verbessertem Gatekontakt und Verfahren zur Herstellung desselben
DE102004055640B4 (de) LDMOS-Transistorvorrichtung, Integrierter Schaltkreis und Herstellungsverfahren hiervon
DE102013101113A1 (de) Vorrichtung und Verfahren für einen Leistungs-MOS-Transistor
WO2006061439A1 (de) Vertikaler bipolartransistor
DE3737790A1 (de) Quer-doppelgate-thyristor und verfahren zu seiner herstellung
EP1692720B1 (de) Komplement re bipolar-halbleitervorrichtung
DE19907070C2 (de) Halbleiterkontakt und zugehöriges Herstellungsverfahren
DE102015204411B4 (de) Transistor und Verfahren zur Herstellung eines Transistors
DE10306597B4 (de) Verfahren zum Herstellen einer Halbleiterstruktur mit erhöhter Durchbruchspannung durch tieferliegenden Subkollektorabschnitt
EP0687013A1 (de) Bipolartransistor und Herstellungsverfahren
DE10250204B4 (de) Verfahren zur Herstellung von Kollektorbereichen einer Transistorstruktur
DE102011001529A1 (de) Plasmazerteilung und dadurch gebildete Halbleiterbauelemente
DE102004044835B4 (de) Integrierte Halbleiter-Kaskodenschaltung für Hochfrequenzanwendungen
DE69628069T2 (de) Verfahren zur Herstellung eines selbstjustierenden statischen Induktionstransistors
EP1436842B1 (de) Bipolar-transistor und verfahren zum herstellen desselben
DE10311702A1 (de) Transistorstrukturen mit getrennten Anti-Durchschlagspannungsschichten und Verfahren zur Herstellung derselben
DE3915634A1 (de) Bipolarer hochgeschwindigkeitstransistor und verfahren zur herstellung des transistors unter verwendung der polysilizium-selbstausrichtungstechnik
WO2004090988A1 (de) Verfahren zur herstellung eines bipolaren halbleiterbauelements, insbesondere eines bipolartransistors, und entsprechendes bipolares halbleiterbauelement
EP1279191B1 (de) Verfahren zur Herstellung eines Bipolartransistors
DE10230715B4 (de) Verfahren zur Herstellung eines Vertikaltransistors
DE112005000487B4 (de) Verfahren zur Herstellung eines Kondensators und ein monolithisch integrierter Schaltkreis, der einen solchen Kondensator umfasst
DE60133302T2 (de) Schutzdiode für verbesserte robustheit eines radiofrequenz-transistors und selbstdefinierende methode zur herstellung einer solchen schutzdiode

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: ATMEL AUTOMOTIVE GMBH, 74072 HEILBRONN, DE

8330 Complete disclaimer