Die
Halbleiter-Bauelemente, wie z.B. integrierte (analoge oder digitale)
Rechenschaltkreise, sowie Halbleiter-Speicherbauelemente, wie z.B. Funktionsspeicher-Bauelemente
(PLAs, PALs, etc.) und Tabellenspeicher-Bauelemente (z.B. ROMs oder RAMs,
insbesondere SRAMs und DRAMs), etc. werden im Verlauf des Fertigungsprozesses – z.B. im halbfertigen
und/oder fertigen Zustand, vor und/oder nach dem Einbau in entsprechende
Bauelement-Module, etc. – umfangreichen
Tests bzw. Funktionsüberprüfungen unterzogen.
Zur
gemeinsamen Fertigung von jeweils einer Vielzahl von Halbleiter-Bauelementen
wird in der Regel ein sog. Wafer (eine dünne, aus einkristallinem Silizium
hergestellte Scheibe) verwendet. Der Wafer wird entsprechend einer
Anzahl von Bearbeitungsprozessen unterzogen, beispielsweise Beschichtungs-,
Belichtungs-, Ätz-,
Diffusions- und Implantations-Prozessen. Nachdem die Bearbeitungsprozesse abgeschlossen
sind, werden die Halbleiter-Bauelemente vereinzelt, indem der Wafer
beispielsweise zersägt
oder geritzt und gebrochen wird, so dass dann die einzelnen Halbleiter-Bauelemente
bzw. Bausteine zur weiteren Verarbeitung zur Verfügung stehen.
Nach
der Fertigstellung der Halbleiter-Bauelemente (d.h. nach der Durchführung der
o.g. Wafer-Bearbeitungsschritte) werden die Halbleiter-Bauelemente
an einer oder mehreren (weiteren) Test-Stationen weiteren Testverfahren
unterzogen – beispielsweise
können
mit Hilfe entsprechender (weiterer) Testgeräte die – noch auf dem Wafer befindlichen,
fertiggestellten – Bauelemente
entsprechend getestet werden (sog. Scheibentests).
Nach
dem Zersägen
(bzw. dem Ritzen, und Brechen) des Wafers werden die – dann einzeln
zur Verfügung
stehenden – Bauelemente
jeweils einzeln in sog. Carrier (d.h. eine entsprechende Umverpackung)
geladen, woraufhin die – in
die Carrier geladenen – Halbleiter-Bauelemente
an einer oder mehreren (weiteren) Test-Stationen entsprechenden
weiteren Testverfahren unterzogen werden können.
Auf
entsprechende Weise können
ein oder mehrere weitere Tests (an entsprechenden weiteren Test-Stationen,
und unter Verwendung entsprechender, weiterer Testgeräte) z.B.
nach dem Einbau der Halbleiter-Bauelemente in die entsprechenden
Halbleiter-Bauelement-Gehäuse
durchgeführt
werden, und/oder z.B. nach dem Einbau der Halbleiter-Bauelement-Gehäuse (samt
den darin jeweils eingebauten Halbleiter-Bauelementen) in entsprechende
elektronische Module (sog. Modultests).
Bei
der Herstellung eines Halbleiter-Bauelements wird folglich zunächst in
sogenannten Front-End-Prozessen ein Siliziumsubstrat gefertigt, das
die gewünschten
Speicherzellen bzw. integrierten Schaltkreise aufweist. Nach der
Fertigstellung der Siliziumsubstrate bzw. Chips und deren Vereinzelung
in sogenannten Back-End-Prozessen werden die elektrischen Anschlüsse (Kontakt-Pads)
der Chips über
elektrische Verbindungsleitungen (Bondwires) mit einem Kontaktrahmen
(frame) verbunden („gebondet"), um die elektrische
Kontaktierung des Siliziumsubstrats mit der Peripherie über äußere Kontaktstellen
bzw. sogenannte Pins zu ermöglichen.
Anschließend
werden die mit dem Kontaktrahmen verbundenen Chips zusammen mit
dem Kontaktrahmen in der Regel in einem Kunststoffgehäuse eingegossen
(molding) so dass ein gehäustes
Halbleiter-Bauelement entsteht. Mehrere solcher Halbleiter-Bauelemente
können
dann zu einem Halbleiter-Modul zusammengesetzt werden. Alternativ
ist es auch möglich,
dass eine Anzahl von Halbleiter-Bauelementen noch vor dem Eingießen in separate
Kunststoffgehäuse
zu einem Halbleiter-Modul
zusammengesetzt und erst anschließend in einem gemeinsamen Gehäuse miteinander
vergossen werden.
Beispielsweise
können
entsprechende Halbleiter-Bauelemente, wie z.B. SRAMs oder DRAMs oder
ein DRAM mit doppelter Datenrate (DDR-DRAMs = Double Data Rate – DRAMs,
in ein entsprechendes Bauelement-Modul eingesetzt werden, wobei
die elektrischen Anschlüsse
bzw. Pins des Halbleiter-Bauelements mit den entsprechenden Modul-Anschlüssen kontaktiert
werden. Nach dem Einbau des Halbleiter-Bauelements, insbesondere nach
dem Verlöten
der Pins des Halbleiter-Bauelements mit den Modul-Anschlüssen kann
mit Hilfe eines entsprechenden Testgeräts überprüft werden, ob die Pins des
Halbleiter-Bauelements
die jeweiligen Modul-Anschlüsse
sicher kontaktieren.
Bei
herkömmlichen
Halbleiter-Bauelementen sind die äußeren Kontaktstellen bzw. Pins
im allgemeinen intern im Bauelement an eine oder mehrere – jeweils
eine oder mehrere Dioden enthaltende – Schutz-Einrichtungen angeschlossen
(z.B. eine ESD-Struktur, mit einer oder mehreren z.B. jeweils an den
Versorgungsspannungs- und/oder den Erde-Anschluss angeschlossenen
Dioden). Beim Testen werden an den Pins relativ hohe Spannungen
angelegt, so dass die Dioden leitend werden und die Pins dann auf
niederohmige Weise mit dem entsprechenden Versorgungs- bzw. Erde-Anschluss
verbinden. Dadurch kann verhindert werden, dass – beim Anlegen hoher Spannungen – in weiteren
mit den Pins verbundene Einrichtungen des Halbleiter-Bauelements mit
zu hohen Strömen
beaufschlagt werden, wodurch eine Zerstörung der weiteren Einrichtungen
vermieden werden kann.
Zur
dieser Überprüfung, ob
ein bestimmter Pin des Halbleiter-Bauelements den entsprechenden Modul-Anschluss
sicher kontaktiert, kann von dem oben genannten Testgerät über den
entsprechenden Modul-Anschluss ein Strom in die jeweilige Schutzeinrichtungs-Diode
eingeprägt
werden, woraufhin die über
der Diode abfallende Spannung gemessen wird. Das heißt, es kann
von dem Testgerät über dem
Modul-Anschluss eine entsprechende Spannung angelegt werden, woraufhin
der durch die Diode fließende Strom
gemessen wird. Wenn dabei kein oder nur sehr wenig Strom fließt, wird
ermittelt, dass keine oder keine ausreichend gute Kontaktierung
zwischen dem Pin des Halbleiter-Bauelements und dem Modul-Anschluss
vorliegt.
Wie
oben erwähnt,
wird in einem Bauelement-Modul häufig
eine Vielzahl von Halbleiter-Bauelementen eingebaut, wobei die Halbleiter-Bauelemente
auf ein- und derselben Ebene nebeneinander liegen können. Um
die Anzahl der in ein Bauelement-Modul einbaubaren Halbleiter-Bauelemente
zu erhöhen,
werden demgegenüber
bei sog. „stacked" Modulen die Halbleiter-Bauelemente
aus Platzgründen
auf verschiedenen Ebenen angeordnet. Dies erfolgt insbesondere derart,
dass jeweils z.B. zwei oder mehr (z.B. drei oder vier) Halbleiter-Bauelemente direkt übereinanderliegend
angeordnet werden. Dadurch können
in einem Halbleiter-Modul bestimmter Größe dann z.B. 18, anstatt nur
9 Halbleiter-Bauelemente untergebracht werden.
Dabei
können
sämtliche
(aktive) äußeren Kontaktstellen
bzw. Pins eines oben liegenden Halbleiter-Bauelements an entsprechende
(aktive) Pins des jeweils darunter liegenden Halbleiter-Bauelements
(z.B. mittels entsprechender Lötverbindungen) angeschlossen
sein. Eine Ausnahme zu dieser Art der Kontaktierung sind beispielsweise
separat ansteuerbare Pins, wie z.B. der Bauelement-Auswahl-Pin oder
der Chip-Select-Pin (CS-Pin) des oberen Halbleiter-Bauelements, der
an einen nicht aktiven Pin des unteren Halbleiter-Bauelements angeschlossen
sein kann oder umgekehrt.
Nach
dem Einbau der übereinander
angeordneten Halbleiter-Bauelemente
in ein „stacked" Modul und dem Verlöten der
entsprechenden Pins mit den jeweiligen Modul-Anschlüssen, kann
mittels eines entsprechenden Test-Verfahrens überprüft werden, ob die Pins der
Halbleiter-Bauelemente die betreffenden Modul-Anschlüsse sicher
kontaktieren. Dazu wird beispielsweise nach dem oben beschriebenen
Verfahren von einem Testgerät über den
zu überprüfenden Modul-Anschluss
und von dort weiter über
den betreffenden Pin jeweils des unten bzw. des oben angeordneten
Halbleiter-Bauelements ein Strom in die entsprechenden Bauelement-Schutzeinrichtungs-Dioden
eingeprägt,
die parallel zueinander geschaltet und jeweils mit dem entsprechenden
Pin des oben bzw. unten angeordneten Halbleiter-Bauelements verbundenen
sind. Dabei wird die über
den Dioden abfallende Spannung gemessen. Das heißt, es wird von dem Testgerät auf dem
zu überprüfenden Modul-Anschluss
eine entsprechende Spannung angelegt, wobei der durch die Dioden
fließende
Strom gemessen wird. Wenn dabei kein oder nur sehr wenig Strom fließt, wird
ein Kontaktierungs-Fehler detektiert.
Dieses
herkömmliche
Testverfahren hat den Nachteil, dass ein Halbleiter-Modul lediglich über seine äußeren Kontaktstellen
bzw. Pins kontaktiert werden kann, während die einzelnen Halbleiter-Bauelemente
des Moduls nicht separat überprüft werden können. Deshalb
kann mit herkömmlichen
Testverfahren nicht bzw. nur unter relativ großem Aufwand und mit einem eine
sehr hohe Messauflösung
aufweisenden Testgerät
ermittelt werden, dass zwar der Pin eines Halbleiter-Bauelements
den entsprechenden Modul-Anschluss ausreichend gut kontaktiert,
nicht aber der entsprechende Pin eines anderen Halbleiter-Bauelements, da durch
die mit dem gut kontaktierten Pin verbundene Diode ein relativ hoher
Strom fließen
kann. Bei den bekannten Testverfahren kann ebenfalls nicht bzw.
nur mit verhältnismäßig großem Aufwand
ermittelt werden, ob zwischen dem Modul-Anschluss und dem betreffenden
Pin zwar eine Lötverbindung
vorliegt, diese aber keine ausreichende Qualität aufweist, weil sie beispielsweise
zu hochohmig ist. Es ist daher erstrebenswert, das die einzelnen
Halbleiter-Bauelemente
eines Halbleiter-Moduls einzeln einer Funktionsüberprüfung unterzogen werden können.
Insbesondere
bei der Fertigung von DRAMs (Dynamic Random Address Memory) müssen die
integrierten Schaltungen (Chips) während des Herstellungsprozesses
mehrfach überprüft bzw.
getestet werden, um deren korrekte Funktion in der späteren Anwendung
sicherzustellen. Dadurch summieren sich die Kosten für jeden
einzelnen Testschritt, besonders in der Volumenproduktion, zu einem
erheblichen Anteil der Gesamtherstellungskosten. Besondere Bedeutung
beim Testen von DRAMs kommt dabei der Überprüfung der Halbleiter-Module
zu, da er in der Regel vor dem Versandt der elektronischen Module
die letzte große
Testinsertion darstellt und hier der Großteil der applikationsrelevanten
Funktionen überprüft wird.
Bisherige
Lösungen
zur Erhöhung
der Parallelität
bei der Überprüfung der
Halbleiter-Bauelement bzw. Halbleiter-Module waren im wesentlichen
limitiert durch die zur Verfügung
stehenden Resourcen des Testgeräts,
insbesondere die Anzahl der Treiber- bzw. Eingangs-/Ausgangs-Kanäle zum Betrieb
des Halbleiter-Moduls einerseits und der rein physikalisch erforderliche
Platzbedarf auf der Fläche
zur Aufnahme der zu testenden Halbleiter-Bauelemente bzw. Halbleiter-Module
dem sogenannten „Loadboard" des Testgeräts für mehrere,
nebeneinander kontaktierte Module im Testgerät andererseits. Bei modernen
Maßnahmen
zur Erhöhung
der Parallelität werden
häufig
sog. Testmodes verwendet, die den zu testenden Baustein in einen
Zustand versetzen, der den Betrieb mit reduzierten Testerresourcen
erlaubt. Damit kann das zuerst erwähnte Problem der begrenzten
Anzahl von Treiber- bzw. Eingangs-/Ausgangs-Kanäle zum Betrieb gelöst werden.
Dagegen ist weiterhin das Problem des erhöhten Platzbedarfs durch die
nebeneinander angeordneten Bausteine während des Testens vorhanden.
Die
vorliegende Erfindung richtet sich auch gegen das Problem, dass
die bekannten Gehäuse von
Halbleiter-Bauelementen
oder Halbleiter-Modulen bislang keine andere Kontaktierung der Verbindungsleitungen
(Bondwires) zwischen den Kontaktstellen (Kontakt-Pads) der integrierten
Schaltkreise und den äußeren Kontaktstellen
des Halbleiter-Bauelements
bzw. Halbleiter-Moduls ermöglichen,
als über
die äußeren Kontaktstellen
des Halbleiter-Bauelements bzw. Halbleiter-Moduls selbst. Die bekannten
Gehäuse
sind in aller Regel – bis
auf die Stellen, an denen die äußeren Kontaktstellen
bzw. Pins des Halbleiter-Bauelements oder Halbleiter-Moduls herausragen – vollständig abgeschlossen.
Die
vorliegende Erfindung hat zur Aufgabe, den oben genannten Problemen
und Nachteilen zu begegnen und ein neuartiges Gehäuse für ein Halbleiter-Bauelement
und ein neuartiges Halbleiter-Bauelement-Test-System, insbesondere
zum Testen der Kontaktierung von übereinander angeordneten Halbleiter-Bauelementen zur
Verfügung
zu stellen. Eine weitere Aufgabe der vorliegenden Erfindung besteht darin,
die durch die Testverfahren entstehenden Kosten zu minimieren. Noch
eine weitere Aufgabe der vorliegenden Erfindung besteht darin, eine
neuartige Kontaktierung des gehäusten
Halbleiter-Bauelements
bereitzustellen, die eine deutliche Steigerung der Parallelität des Testverfahrens
erlaubt und somit einen Beitrag zur Erhöhung der Effizienz beim Bausteintest
liefert.
Die
vorliegende Erfindung löst
diese und weitere Aufgaben durch die Gegenstände der Ansprüche 1 und
9. Bevorzugte Ausführungsformen
der Erfindung sind jeweils in den Unteransprüchen 2 bis 8 und 10 bis 15
spezifiziert.
Die
vorliegende Erfindung schafft ein Gehäuse für ein Halbleiter-Bauelement,
insbesondere einem DRAM Speichermodul, mit mindestens einem integrierten
Schaltkreis, der über
interne elektrische Kontaktleitungen (Bondwires) mit äußeren Kontaktstellen
(Pins) zur elektrischen Kontaktierung des integrierten Schaltkreises
mit der Peripherie verbunden ist, wobei das Gehäuse zumindest eine Vertiefung bzw.
Einkerbung aufweist, über
die zumindest eine der internen Kontaktleitungen, insbesondere zur Durchführung von
Halbleiter-Bauelement-Tests, von außen kontaktierbar ist.
Aus
der seitlichen Anordnung von Kontaktkerben im erfindungsgemäßen Gehäuse für ein Halbleiter-Bauelement
ergibt sich der Vorteil, dass mehrere, auch übereinander angeordnete Halbleiter-Bauelemente
in einem Testgerät
gleichzeitig getestet werden können.
Die vorliegende Erfindung löst
damit Problem des begrenzten im Testgerät für die zu überprüfenden Halbleiter-Bauelemente
bzw. Halbleiter-Module
zur Verfügung
stehenden Platzes.
Das
erfindungsgemäße Gehäuse hat
ferner den Vorteil, dass die Kontaktleitungen (Bondwires), welche
die Kontaktstellen (Kontakt-Pads) der integrierten Schaltkreise
mit den äußeren Kontaktstellen (Pins)
des Halbleiter-Bauelements bzw. des Halbleiter-Moduls verbinden,
nicht nur über
die äußeren Kontaktstellen
(Pins) des Halbleiter-Bauelements bzw. Halbleiter-Moduls kontaktiert
werden, sondern auch direkt über
die Vertiefungen bzw. Einkerbungen im Gehäuse des Halbleiter-Bauelements
bzw. Halbleiter-Moduls kontaktiert werden können. Die Einkerbungen dienen
vorzugsweise oder ausschließlich dem
Testzweck und existieren zusätzlich
zu den bereits vorhandenen äußeren Kontaktstellen
(Pins) des Halbleiter-Bauelements.
Daraus
ergibt sich ein weiterer vorteilhafter Effekt, dass zum Testen des
Halbleiter-Bauelements bzw. Halbleiter-Moduls nicht nur die äußeren Kontaktstellen
(Pins), sondern auch die Vertiefungen bzw. Einkerbungen im Gehäuse des
Halbleiter-Bauelements
bzw. Halbleiter-Moduls zur Verfügung
stehen. Die Kontaktierung der Kontaktleitungen (Bondwires) von außerhalb
des Halbleiter-Bauelements erfolgt dann wiederum nicht über die äußeren Kontaktstellen
des Halbleiter-Bauelements, sondern über die Einkerbungen an der
Seitenfläche
des Gehäuses. Dadurch
können
zum einen die einzelnen Halbleiter-Bauelemente eines Halbleiter-Moduls
separat und unmittelbar überprüft werden.
Zum anderen ergibt sich daraus eine höhere Parallelität des Testverfahrens,
da die Überprüfung einzelner
Halbleiter-Bauelemente eines Halbleiter-Moduls gleichzeitig stattfinden
kann.
Die
Kontaktierung der Kontaktleitungen des Halbleiter-Bauelements von außen über Einkerbungen
bzw. Vertiefungen im erfindungsgemäßen Gehäuse hat ferner den Vorteil,
dass die betreffenden Kontaktleitungen nicht aus versehen kontaktiert
werden können,
da sie in der Vertiefung der Einkerbung von der Hauptebene der Oberfläche des
Halbleiter-Bauelements zurückgezogen
liegt. Würden
die Kontaktleitungen direkt an die ebene Oberfläche des Halbleiter-Bauelements
geführt
werden, um sie für Testzwecke
erreichbar zu machen, könnte
eventuell ein unerwünschter
Kontakt oder ein Kurzschluss zustande kommen.
Ein
weiterer Vorteil der vorliegenden Erfindung besteht darin, dass
durch das erfindungsgemäße Testverfahren
die entstehenden Kosten reduziert werden, indem die Testzeiten abgekürzt werden
und die Parallelität
der Testverfahren erhöht
wird.
Bei
einer weiteren bevorzugten Ausführungsform
der vorliegenden Erfindung sind die Einkerbungen zumindest teilweise
in einer Seitenfläche und/oder
einer Stirnfläche
des Gehäuses
vorgesehen. Die Kontaktierung der Kontaktleitungen der einzelnen
Halbleiter-Bauelemente von außen
erfolgt dann wiederum nicht über
die äußeren Kontaktstellen
(Pins) des Halbleiter-Bauelements, die häufig an der Unterseite des
Halbleiter-Moduls angeordnet sind, sondern über die Einkerbungen an der
Seitenfläche
des Gehäuses.
Auf diese Weise können
die Halbleiter-Bauelemente auch innerhalb eines Halbleiter-Moduls
stapelweise übereinander
angeordnet werden und bleiben dennoch gleichzeitig und einzeln zur
Durchführung
von Testerfahren kontaktierbar.
Zweckmäßigerweise
ist im Gehäuse
eine größere Anzahl
von Einkerbungen vorgesehen, über die
Kontaktleitungen des Halbleiter-Bauelements von außen kontaktierbar
sind. Besonders vorteilhaft ist es, wenn über jede Einkerbung jeweils
nur eine Kontaktleitung von außen
kontaktierbar ist. Dadurch kann jeder Einkerbung eine bestimmte
Kontaktleitung zugeordnet werden, so dass eine Verwechslung oder
ein Kurzschluss zwischen den Kontaktleitungen ausgeschlossen wird.
Vorzugsweise ist zumindest für jede
Kontaktleitung, die während
des Testverfahrens kontaktiert werden muss, mindestens eine Einkerbung
im Gehäuse
des Halbleiter-Bauelements
vorgesehen. Die Einkerbungen können
zumindest teilweise durch eine Abschrägung bzw. Vertiefung an der unteren
und/oder oberen Kante der Seitenfläche des Gehäuses erzeugt sein.
Bei
einer weiteren bevorzugten Ausführungsform
des erfindungsgemäßen Gehäuses ist
in der Einkerbung bzw. Vertiefung eine elektrische Kontaktfläche vorgesehen,
die mit der Kontaktleitung verbunden ist, um die Kontaktierung der
betreffenden Kontaktleitung von außen zu vereinfachen. Die elektrische
Kontaktfläche
in der Einkerbung bzw. Vertiefung im Gehäuse ist vorzugsweise in Form
einer elektrisch leitenden Fläche
gestaltet, die ausreichend groß ist,
um über
entsprechende Kontaktnehmer zuverlässig von außen kontaktiert werden zu können.
Die
Kontaktleitungen (Bondwires) sind über die Einkerbungen im Gehäuse des
Halbleiter-Bauelements kontaktierbar, indem entweder Zweigleitungen
von der betreffenden Kontaktleitung zur elektrischen Kontaktstelle
in der Einkerbung führt
oder die jeweilige Kontaktleitung vom integrierten Schaltkreis über die
elektrische Kontaktfläche
in der Einkerbung und von dort weiter zu den äußeren Kontaktstellen (Pins)
des Halbleiter-Bauelements bzw. Halbleiter-Moduls führt.
Die äußeren Kontaktstellen
(Pins) der Halbleiter-Bauelemente können auf der Unterseite und/oder
auf der Oberseite des Gehäuses
angeordnet sein. Um eine zuverlässige
und einfache Kontaktierung der übereinander
angeordneten Halbleiter-Bauelemente
zu gewährleisten,
sind die äußeren Kontaktstellen
vorzugsweise als Ballpins ausgebildet. Diese werden beim Übereinanderstapeln
der einzelnen Halbleiter-Bauelemente miteinander in Berührung gebracht
und beispielsweise miteinander verlötet.
Die
oben genannten Aufgaben werden ferner gelöst durch ein Test-System zur
Funktionsüberprüfung von
Halbleiter-Bauelementen
bzw. Halbleiter-Modulen, insbesondere von DRAM Speichermodulen,
die zumindest einen integrierten Schaltkreis in einem Gehäuse umfassen
und der integrierte Schaltkreis über
interne elektrische Kontaktleitungen mit äußeren Kontaktstellen zur elektrischen
Kontaktierung des integrierten Schaltkreises mit der Peripherie verbunden
ist, wobei zur Durchführung
eines Halbleiter-Bauelement-Tests zumindest eine interne Kontaktleitung
des Halbleiter-Bauelements
durch Kontaktnehmer des Test-Systems über Vertiefungen bzw. Einkerbungen
im Gehäuse
des Halbleiter-Bauelements
von außen
kontaktiert werden.
Das
erfindungsgemäße Test-System
ist insbesondere zur Funktionsüberprüfung von
Halbleiter-Bauelementen bzw. Halbleiter-Modulen mit einem erfindungsgemäßen Gehäuse der
oben beschriebenen Art geeignet und hat den Vorteil, dass die Kontaktleitungen
(Bondwires), welche die Kontaktstellen (Kontakt-Pads) der integrierten
Schaltkreise mit den äußeren Kontaktstellen
(Pins) des Halbleiter-Bauelements bzw. des Halbleiter-Moduls verbinden,
nicht nur über
die äußeren Kontaktstellen
(Pins) des Halbleiter-Bauelements bzw. Halbleiter-Moduls kontaktiert
werden, sondern auch direkt über
die Vertiefungen bzw. Einkerbungen im Gehäuse des Halbleiter-Bauelements
bzw. Halbleiter-Moduls kontaktiert werden können. Dadurch können zum
Testen des Halbleiter-Bauelements
bzw. Halbleiter-Moduls neben den äußeren Kontaktstellen (Pins)
auch die Vertiefungen bzw. Einkerbungen im Gehäuse des Halbleiter-Bauelements
bzw. Halbleiter-Moduls verwendet werden.
Die
Kontaktierung der Kontaktleitungen (Bondwires) von außerhalb
des Halbleiter-Bauelements bzw. Halbleiter-Moduls erfolgt bei dem
erfindungsgemäßen Test-System
nicht bzw. nicht ausschließlich über die äußeren Kontaktstellen
(Pins) des Halbleiter-Bauelements, sondern über die Kontaktnehmer, die
in die Einkerbungen an der Seitenfläche des Gehäuses eingreifen und dabei eine
elektrische Verbindung zwischen dem Testgerät und den Kontaktleitungen
des Halbleiter-Bauelements bzw. Halbleiter-Moduls herstellen. Dadurch
können
einzelne Halbleiter-Bauelemente eines Halbleiter-Moduls separat
und unmittelbar überprüft werden.
Die
separate Überprüfbarkeit
einzelner Halbleiter-Bauelemente eines Halbleiter-Moduls führt auch
zu einer höheren
Parallelität
des Testverfahrens, da die Überprüfung der
Halbleiter-Bauelemente gleichzeitig stattfinden kann. Die Kontaktierbarkeit einzelner
Kontaktleitungen (Bondwires) der Halbleiter-Bauelemente in einem
Halbleiter-Modul ermöglicht
ferner einen größere Möglichkeit
an Kontaktkombinationen, was die Diversifizierung der Testverfahren
verbessert.
Durch
die Einführung
einer weiteren Dimension nämlich
in der Höhe
bei der Anordnung der Halbleiter-Bauelemente im Testgerät übereinander, wird
die Parallelität
bei den Testverfahren erhöht.
Dadurch ist die Anzahl der gleichzeitig testbaren Halbleiter-Bauelemente,
wie z.B. DRAM-Bausteine, nicht mehr nur durch die Breite und Tiefe
des Loadboards (Verbindung jedes einzelnen DRAMs zum Testsystem)
beschränkt.
Entsprenchend der Anzahl der übereinander
gestapelten Bausteine wird eine Vervielfachung der Parallelität beim Testen
von Halbleiter-Bauelementen erzielt.
Bei
einer bevorzugten Ausführungsform
der vorliegenden Erfindung erfolgt die Kontaktierung durch Kontaktnehmer
des Test-Systems mit den Kontaktleitungen des Halbleiter-Bauelements zumindest
teilweise über
Einkerbungen in einer Seitenfläche
des Gehäuses.
Die Kontaktierung der Kontaktleitungen der einzelnen Halbleiter-Bauelemente
von außen
durch die Kontaktnehmer des Test-Systems erfolgt dann wiederum nicht
bzw. nicht nur über
die äußeren Kontaktstellen
des Halbleiter-Bauelements, die häufig an der Unterseite des
Halbleiter-Moduls angeordnet sind, sondern über die Einkerbungen an der
Seitenfläche
des Gehäuses.
Dadurch ist das erfindungsgemäße Test-System
in der Lage, auch stapelweise übereinander
angeordnete Halbleiter-Bauelemente gleichzeitig und einzeln zu kontaktieren
und Funktionsüberprüfungen parallel
auf einem einzigen Testplatz bzw. Sockel des Testgeräts durchzuführen.
Dazu
ist das Test-System und insbesondere dessen Kontaktnehmer zweckmäßigerweise
derart ausgebildet, dass eine Anzahl von übereinander angeordneten Halbleiter-Bauelementen
gleichzeitig kontaktiert und dadurch eine Anzahl von Halbleiter-Bauelementen
parallel getestet werden können. Ferner
kann das Testgerät
mit einer solchen Anzahl von Kontaktnehmern ausgestattet und die
Fläche (Loadboard)
des Testgeräts
zur Aufnahme der zu testenden Halbleiter-Bauelemente so gestaltet sein, dass
eine Anzahl von in Stapeln übereinander
angeordneten Halbleiter-Bauelementen gleichzeitig kontaktiert und
parallel getestet werden können.
Vorteilhafterweise
ist am Testgerät
eine Anzahl von Kontaktnehmern vorgesehen, die jeweils zumindest
an zwei Seitenflächen
und/oder Stirnflächen
des Gehäuses
des Halbleiter-Bauelements über
Einkerbungen die Kontaktleitungen des Halbleiter-Bauelements kontaktieren.
Wie oben beschrieben, sind in dem erfindungsgemäßen Gehäuse des Halbleiter-Bauelements
bzw. des Halbleiter-Moduls die Einkerbungen bzw. Vertiefungen für die Kontaktierung
durch das Test-System vorzugsweise in einer Seitenfläche und/oder
einer Stirnfläche
des Gehäuses
angeordnet. Die Kontaktnehmer des Test-Systems können dann jeweils eine Kontaktleitung
des Halbleiter-Bauelements über
eine Einkerbung im Gehäuse
des Halbleiter-Bauelements bzw. des Halbleiter-Moduls kontaktieren.
Bei
einer weiteren bevorzugten Ausführungsform
der vorliegenden Erfindung ist eine Anzahl von Kontaktnehmern vorgesehen,
die jeweils einen Stapel von übereinander
angeordneten Halbleiter-Bauelementen kontaktieren, so dass eine
Anzahl von Stapeln übereinander
angeordneter Halbleiter-Bauelemente
gleichzeitig getestet werden können.
Besonders
vorteilhaft ist es, wenn die Kontaktnehmer des Test-Systems eine
zu den Einkerbungen im Gehäuse
des Halbleiter-Bauelements bzw. Halbleiter-Moduls komplementär ausgebildete Form
aufweisen. Sowohl die Formen der Kontaktnehmer des Testgeräts als auch
die Gestalt der Einkerbungen im Gehäuse des Halbleiter-Bauelements bzw.
Halbleiter-Moduls können
unterschiedlich ausgebildet und dabei so aufeinander abgestimmt
werden, dass einerseits eine sichere Kontaktierung der Kontaktnehmer
mit den Kontaktleitungen (Bondwires) gewährleistet und eine Verwechslung
der Kontaktstellen ausgeschlossen wird.
Im
folgenden wird die Erfindung anhand von bevorzugten Ausführungsbeispielen
unter Bezugnahme auf die beigefügten
Zeichnungen näher
erläutert.
In den Zeichnung zeigen:
1 eine
schematische Darstellung der Ansicht auf die Unterseite eines Halbleiter-Bauelements
mit einem Gehäuse
gemäß einer
bevorzugten Ausführungsform
der vorliegenden Erfindung;
2 eine
schematische Darstellung der Ansicht von der Seite auf das in 1 gezeigte
Halbleiter-Bauelement mit einem Gehäuse gemäß einer bevorzugten Ausführungsform
der vorliegenden Erfindung;
3 eine
schematische Darstellung einer Schnittansicht entlang der in 1 gezeigten
Querschnittsachse A durch das in 1 und 2 gezeigte
Halbleiter-Bauelement mit einem Gehäuse gemäß einer bevorzugten Ausführungsform
der vorliegenden Erfindung;
4 eine
perspektivische Darstellung eines Test-Systems zum Testen von Halbleiter-Bauelementen
gemäß einer
bevorzugten Ausführungsform der
vorliegenden Erfindung.
1 zeigt
eine schematische Darstellung der Ansicht auf die Unterseite eines
Halbleiter-Bauelements 11 mit einem Gehäuse 2 in einer bevorzugten
Ausführungsform
der vorliegenden Erfindung. Das Halbleiter-Bauelement 11 umfasst
einen integrierten Schaltkreis 1, wie z.B. einen DRAM-Speicherchip, auf
dem Speicherzellen untergebracht sind. Der integrierten Schaltkreis 1 ist
in einem Gehäuse 2 aus
Kunststoff eingegossen, das den integrierten Schaltkreis 1 vollständig umgibt.
Das Gehäuse 2 hat
im wesentlichen die Form eines flachen Quaders und weist daher Seitenflächen, Stirnflächen 4 und 5,
eine Oberseite und eine Unterseite auf.
Auf
der Unterseite des Gehäuses 2 sind
externe Kontaktstellen in Form von Ballpins 4 angeordnet, über die
der integrierte Schaltkreis 1 mit der Peripherie verbunden
werden kann. Dazu sind die internen Kontaktstellen (Kontakt-Pads)
des integrierten Schaltkreises 1 jeweils über elektrische
Kontaktleitungen (Bondwires) 7 mit den äußeren Kontaktstellen (Ballpins) 4 des
Halbleiter-Bauelements 11 verbunden. In den Seitenflächen des
Gehäuses 2 ist
eine Anzahl von Vertiefungen bzw. Einkerbungen 3 vorgesehen, über die
Kontaktleitungen von außen
kontaktierbar sind, wie nachfolgend unter Bezugnahme auf 3 näher beschrieben
wird.
2 zeigt
eine schematische Darstellung der Ansicht von der Seite auf das
in 1 gezeigte Halbleiter-Bauelement 11.
In dieser Ansicht ist deutlich zu erkennen, dass die Einkerbungen 3 nahezu über die
gesamte Länge
der Seitenfläche
des Gehäuses 2 an
deren unteren Kante angeordnet sind. In 3 ist eine
Schnittansicht entlang der in 1 durch
eine strichpunktierte Linie angedeutete Querschnittsachse A durch
das in 1 und 2 gezeigte Halbleiter-Bauelement 11 gezeigt.
In 3 ist zu erkennen, dass der integrierte Schaltkreis 1 über mehrere
elektrische Kontaktleitungen (Bondwires) 7 mit den äußeren Kontaktstellen
(Ballpins) 4 des Halbleiter-Bauelements 11 verbunden
ist.
Die
Kontaktleitungen (Bondwires) 7 führen jeweils von einer internen
Kontaktstelle (Kontakt-Pad) des integrierten Schaltkreises 1 zu
einer Einkerbung 3 am äußeren Rand
des Gehäuses 2 und eine
weitere Kontaktleitung führt
von der Einkerbung 3 weiter zu einer äußeren Kontaktstelle 4 des
Halbleiter-Bauelements 11. Auf diese Weise sind die Kontaktleitungen 7 – neben
der Kontaktmöglichkeit über die äußeren Kontaktstellen
(Ballpins) 4 – auch über die
Einkerbungen 3 im Gehäuse 2 des
Halbleiter-Bauelements 11 insbesondere zu Testzwecken von
außen
direkt kontaktierbar.
Wie
in 3 zu erkennen, sind die Einkerbungen zumindest
teilweise durch eine Abschrägung an
der unteren Kante der Seitenfläche
des Gehäuses 2 erzeugt.
Bei der in den Zeichnungen dargestellten Ausführungsform des Halbleiter-Bauelements 11 ist über jede
Einkerbung 3 jeweils nur eine Kontaktleitung 7 von
außen
kontaktierbar. Dadurch kann jeder Einkerbung 3 eine bestimmte
Kontaktleitung 7 zugeordnet werden, so dass eine Verwechslung
oder ein Kurzschluss zwischen den Kontaktleitungen 7 sowohl
während
des Testverfahrens als auch danach ausgeschlossen werden. Dabei
ist zumindest für
jede Kontaktleitung 7, die während des Testverfahrens kontaktiert
werden muss, eine Einkerbung 3 im Gehäuse 2 des Halbleiter-Bauelements 11 vorgesehen.
Die
Kontaktierung der Kontaktleitungen 7 der einzelnen Halbleiter-Bauelemente
von außen
erfolgt während
des Testverfahrens nicht bzw. nicht nur über die an der Unterseite des
Halbleiter-Bauelements 11 angeordneten äußeren Kontaktstellen (Ballpins) 4, sondern über die
Einkerbungen 7 an der Seitenfläche des Gehäuses 2. Dadurch können mehrere
Halbleiter-Bauelemente 11 stapelweise übereinander angeordnet werden
und bleiben dennoch gleichzeitig und einzeln zur Durchführung von
Testerfahren über
die Einkerbungen 3 in den Seitenflächen des Gehäuses 2 kontaktierbar.
In
der Vertiefung bzw. Einkerbung 7 ist eine elektrische Kontaktfläche vorgesehen,
die mit der Kontaktleitung 7 verbunden ist, um die Kontaktierung der
betreffenden Kontaktleitung von außen zu vereinfachen. Die elektrische
Kontaktflächen
in den Einkerbungen 3 im Gehäuse 2 sind jeweils
so groß,
dass sie über
entsprechende Kontaktnehmer eines Testgeräts zuverlässig von außen kontaktiert werden können.
4 zeigt
eine perspektivische Darstellung eines Test-Systems zum Testen von Halbleiter-Bauelementen
gemäß einer
bevorzugten Ausführungsform
der vorliegenden Erfindung. Das erfindungsgemäße Test-System ist insbesondere
zur Funktionsüberprüfung bzw.
zum Testen von Halbleiter-Bauelementen 11 mit
einem erfindungsgemäßen Gehäuse der
oben beschriebenen Art geeignet. Das Test-System umfasst ein Testgerät, das ein
sog. „Loadboard" 10, das
heißt
eine Fläche
zur Anordnung der zu testenden Halbleiter-Bauelemente 11 aufweist.
Auf dem Loadboard 10 sind mehrere Sockel (nicht dargestellt) angeordnet,
durch die zu testende Halbleiter-Bauelemente 11 über die
externen Kontaktstellen zu Testzwecken kontaktiert werden können. Auf
jedem Sockel des Testgeräts
befindet sich jeweils ein Stapel 8 von übereinander angeordneten Halbleiter-Bauelementen 11.
Das Test-System ist mit einer Anzahl von Kontaktnehmern 9 ausgestattet,
die so ausgebildet sind, dass sie eine Anzahl von übereinander
angeordneten Halbleiter-Bauelementen 11 gleichzeitig über die
Einkerbungen 3 in den Seitenflächen der Gehäuse 2 kontaktieren
können.
Dabei ist an jeder Seite eines Stapels 8 von Halbleiter-Bauelementen 11 jeweils
ein Kontaktnehmer 9 vorgesehen, so dass die Kontaktleitungen 7 des
Halbleiter-Bauelements 11 jeweils über die beiden Seitenflächen durch
die Einkerbungen 3 im Gehäuse 2 des Halbleiter-Bauelements 11 kontaktiert
werden können.
Auf diese Weise ist das Test-System in der Lage, eine Anzahl von
in Stapeln übereinander
angeordneten Halbleiter-Bauelementen 11 gleichzeitig zu
kontaktieren und parallel zu testen.
Die
Kontaktleitungen (Bondwires) 7, welche die internen Kontaktstellen
(Kontakt-Pads) der integrierten Schaltkreise 1 mit den äußeren Kontaktstellen
(Ballpins) 4 des Halbleiter-Bauelements 11 verbinden, werden
vom Test-System somit nicht nur über
die äußeren Kontaktstellen 4 des
Halbleiter-Bauelements 11 kontaktiert,
sondern insbesondere direkt über
die Vertiefungen bzw. Einkerbungen 7 im Gehäuse 2 des
Halbleiter-Bauelements 11. Dadurch wird die Anzahl der
gleichzeitig testbaren Halbleiter-Bauelemente 11, wie z.B.
DRAM-Bausteine, entsprechend der Anzahl der übereinander gestapelten Halbleiter-Bauelemente 11 erhöht und eine
Vervielfachung der Parallelität
beim Testverfahren erreicht.
Bei
der in 4 dargestellten Ausführungsform des erfindungsgemäßen Testgeräts erfolgt
die elektrische Kontaktierung der Halbleiter-Bauelemente 11 durch
Kontaktnehmer 9, die mit den Kontaktleitungen 7 des
Halbleiter-Bauelements 11 über die Einkerbungen 3 in
den Seitenflächen
des Gehäuses 2 verbunden
werden. Es ist jedoch ebenso möglich, dass
die elektrische Kontaktierung der Halbleiter-Bauelemente 11 durch
Kontaktnehmer 9 erfolgt, die mit den Kontaktleitungen 7 des
Halbleiter-Bauelements 11 über Einkerbungen 3 in
den Stirnflächen 5, 6 und/oder
in der Oberseite des Gehäuses 2 verbunden
werden. Das Prinzip der vorliegenden Erfindung besteht folglich
darin, dass die Kontaktierung der Kontaktleitungen 7 der
einzelnen Halbleiter-Bauelemente von außen durch die Kontaktnehmer
des Test-Systems erfolgt somit nicht bzw. nicht nur über die äußeren Kontaktstellen 4 an
der Unterseite des Halbleiter-Bauelements 11,
sondern über
die Einkerbungen 3 an der Seitenfläche des Gehäuses 2. Dadurch ist
das erfindungsgemäße Test-System
in der Lage, stapelweise übereinander
angeordnete Halbleiter-Bauelemente 11 einzeln und gleichzeitig
zu kontaktieren und Funktionsüberprüfungen parallel auf
einem einzigen Sockel des Testgeräts durchzuführen.