DE102004029519A1 - Verfahren zum Herstellen einer Schicht-Anordnung - Google Patents

Verfahren zum Herstellen einer Schicht-Anordnung Download PDF

Info

Publication number
DE102004029519A1
DE102004029519A1 DE102004029519A DE102004029519A DE102004029519A1 DE 102004029519 A1 DE102004029519 A1 DE 102004029519A1 DE 102004029519 A DE102004029519 A DE 102004029519A DE 102004029519 A DE102004029519 A DE 102004029519A DE 102004029519 A1 DE102004029519 A1 DE 102004029519A1
Authority
DE
Germany
Prior art keywords
layer
electrically conductive
producing
sacrificial layer
sacrificial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102004029519A
Other languages
German (de)
English (en)
Other versions
DE102004029519A9 (de
Inventor
Hermann Dr. Wendt
Klaus Goller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004029519A priority Critical patent/DE102004029519A1/de
Priority to CNA2005800284267A priority patent/CN101006577A/zh
Priority to PCT/DE2005/001067 priority patent/WO2005124854A1/de
Priority to JP2007515772A priority patent/JP2008503073A/ja
Publication of DE102004029519A1 publication Critical patent/DE102004029519A1/de
Publication of DE102004029519A9 publication Critical patent/DE102004029519A9/de
Priority to US11/639,393 priority patent/US7795135B2/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/077—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers on sidewalls or on top surfaces of conductors

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
DE102004029519A 2004-06-18 2004-06-18 Verfahren zum Herstellen einer Schicht-Anordnung Ceased DE102004029519A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102004029519A DE102004029519A1 (de) 2004-06-18 2004-06-18 Verfahren zum Herstellen einer Schicht-Anordnung
CNA2005800284267A CN101006577A (zh) 2004-06-18 2005-06-15 用于制造层结构的方法
PCT/DE2005/001067 WO2005124854A1 (de) 2004-06-18 2005-06-15 Verfahren zum herstellen einer schicht-anordnung
JP2007515772A JP2008503073A (ja) 2004-06-18 2005-06-15 層構造の製造方法
US11/639,393 US7795135B2 (en) 2004-06-18 2006-12-14 Method for producing a layer arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004029519A DE102004029519A1 (de) 2004-06-18 2004-06-18 Verfahren zum Herstellen einer Schicht-Anordnung

Publications (2)

Publication Number Publication Date
DE102004029519A1 true DE102004029519A1 (de) 2006-01-12
DE102004029519A9 DE102004029519A9 (de) 2006-05-11

Family

ID=34972419

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004029519A Ceased DE102004029519A1 (de) 2004-06-18 2004-06-18 Verfahren zum Herstellen einer Schicht-Anordnung

Country Status (5)

Country Link
US (1) US7795135B2 (https=)
JP (1) JP2008503073A (https=)
CN (1) CN101006577A (https=)
DE (1) DE102004029519A1 (https=)
WO (1) WO2005124854A1 (https=)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004029519A1 (de) * 2004-06-18 2006-01-12 Infineon Technologies Ag Verfahren zum Herstellen einer Schicht-Anordnung
KR101732975B1 (ko) * 2010-12-03 2017-05-08 삼성전자주식회사 반도체 장치의 제조 방법
CN103969966B (zh) * 2014-05-15 2015-04-15 京东方科技集团股份有限公司 一种光刻胶的去除方法
JP6816964B2 (ja) * 2016-03-10 2021-01-20 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
DE102017216835B9 (de) * 2017-09-22 2022-06-30 Infineon Technologies Ag MEMS-Bauelement und Herstellungsverfahren für ein MEMS-Bauelement
DE102020201567A1 (de) 2020-02-08 2021-08-12 Robert Bosch Gesellschaft mit beschränkter Haftung Herstellungsverfahren für ein mikromechanisches Bauelement und entsprechendes mikromechanisches Bauelement
US12062547B2 (en) * 2021-09-08 2024-08-13 Nanya Technology Corporation Method of fabricating semiconductor device and patterning semiconductor structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451543A (en) * 1994-04-25 1995-09-19 Motorola, Inc. Straight sidewall profile contact opening to underlying interconnect and method for making the same
DE10140468A1 (de) * 2001-08-17 2003-03-13 Infineon Technologies Ag Verfahren zur Erzeugung von Kontaktlöchern auf einer Metallisierungsstruktur

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4943539A (en) * 1989-05-09 1990-07-24 Motorola, Inc. Process for making a multilayer metallization structure
JPH04218946A (ja) * 1990-08-03 1992-08-10 Oki Electric Ind Co Ltd スルーホールの形成方法
JPH04259241A (ja) * 1991-02-14 1992-09-14 Olympus Optical Co Ltd 半導体装置の製造方法
JPH05190688A (ja) * 1992-01-14 1993-07-30 Matsushita Electric Ind Co Ltd 多層配線の形成方法
US5817574A (en) * 1993-12-29 1998-10-06 Intel Corporation Method of forming a high surface area interconnection structure
US5686356A (en) * 1994-09-30 1997-11-11 Texas Instruments Incorporated Conductor reticulation for improved device planarity
JP2959619B2 (ja) * 1995-03-30 1999-10-06 日本電気株式会社 半導体装置の製造方法
JPH09129732A (ja) * 1995-10-31 1997-05-16 Nec Corp 半導体装置の製造方法
KR100214467B1 (ko) 1995-12-29 1999-08-02 구본준 반도체소자의 배선구조 형성방법
US5700737A (en) * 1996-02-26 1997-12-23 Taiwan Semiconductor Manufactured Company Ltd. PECVD silicon nitride for etch stop mask and ozone TEOS pattern sensitivity elimination
JP4114215B2 (ja) * 1997-04-25 2008-07-09 沖電気工業株式会社 コンタクトホールの形成方法
US6015751A (en) * 1998-04-06 2000-01-18 Taiwan Semiconductor Manufacturing Company Self-aligned connection to underlayer metal lines through unlanded via holes
JP4201421B2 (ja) * 1999-02-17 2008-12-24 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2001127151A (ja) 1999-10-26 2001-05-11 Fujitsu Ltd 半導体装置およびその製造方法
US20030201121A1 (en) * 2002-04-25 2003-10-30 Pei-Ren Jeng Method of solving the unlanded phenomenon of the via etch
JP2004079805A (ja) * 2002-08-19 2004-03-11 Seiko Epson Corp 配線、配線の形成方法、半導体装置及びその製造方法
US20040048203A1 (en) * 2002-09-10 2004-03-11 Hitachi, Ltd. Method of manufacturing a semiconductor device for high speed operation and low power consumption
US7176571B2 (en) * 2004-01-08 2007-02-13 Taiwan Semiconductor Manufacturing Company Nitride barrier layer to prevent metal (Cu) leakage issue in a dual damascene structure
US7232762B2 (en) * 2004-06-16 2007-06-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming an improved low power SRAM contact
DE102004029519A1 (de) * 2004-06-18 2006-01-12 Infineon Technologies Ag Verfahren zum Herstellen einer Schicht-Anordnung
US7259083B2 (en) * 2004-10-22 2007-08-21 Lsi Corporation Local interconnect manufacturing process
US20080073724A1 (en) * 2006-09-22 2008-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Double layer etch stop layer structure for advanced semiconductor processing technology

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451543A (en) * 1994-04-25 1995-09-19 Motorola, Inc. Straight sidewall profile contact opening to underlying interconnect and method for making the same
DE10140468A1 (de) * 2001-08-17 2003-03-13 Infineon Technologies Ag Verfahren zur Erzeugung von Kontaktlöchern auf einer Metallisierungsstruktur

Also Published As

Publication number Publication date
US20080102625A1 (en) 2008-05-01
JP2008503073A (ja) 2008-01-31
CN101006577A (zh) 2007-07-25
WO2005124854A1 (de) 2005-12-29
DE102004029519A9 (de) 2006-05-11
US7795135B2 (en) 2010-09-14

Similar Documents

Publication Publication Date Title
DE102008021568B3 (de) Verfahren zum Reduzieren der Erosion einer Metalldeckschicht während einer Kontaktlochstrukturierung in Halbleiterbauelementen und Halbleiterbauelement mit einem schützenden Material zum Reduzieren der Erosion der Metalldeckschicht
DE102009023251B4 (de) Verfahren zur Herstellung eines Kontaktelements mit großem Aspektverhältnis und mit einer günstigeren Form in einem Halbleiterbauelement zur Verbesserung der Abscheidung einer Beschichtung
DE102009023377B4 (de) Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustiertem Luftspalt
DE69527484T2 (de) Herstellungsverfahren für eine leitungsstruktur für integrierte schaltungen
DE102008063430B4 (de) Verfahren zur Herstellung eines Metallisierungssystem eines Halbleiterbauelements mit zusätzlich verjüngten Übergangskontakten
DE102010002454A1 (de) Metallisierungssystem eines Halbleiterbauelements mit verrundeten Verbindungen, die durch Hartmaskenverrundung hergestellt sind
DE102008016424B4 (de) Verfahren mit einem Bilden einer Kontaktloshöffnung und eines Grabens in einer dielektrischen Schicht mit kleinem ε
DE102010029533B3 (de) Selektive Größenreduzierung von Kontaktelementen in einem Halbleiterbauelement
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102009006798B4 (de) Verfahren zur Herstellung eines Metallisierungssystems eines Halbleiterbauelements unter Anwendung einer Hartmaske zum Definieren der Größe der Kontaktdurchführung
DE102010063775B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit selbstjustierten Kontaktbalken und Metallleitungen mit vergrößerten Aufnahmegebieten für Kontaktdurchführungen
DE102007020268B3 (de) Halbleiterbauelement und Verfahren zum Verhindern der Ausbildung von elektrischen Kurzschlüssen aufgrund von Hohlräumen in der Kontaktzwischenschicht
DE10054109A1 (de) Verfahren zum Bilden eines Substratkontakts in einem Feldeffekttransistor, der über einer vergrabenen Isolierschicht gebildet ist
DE102009039421B4 (de) Doppelkontaktmetallisierung mit stromloser Plattierung in einem Halbleiterbauelement
DE102009006881B4 (de) Verfahren zur Hohlraumversiegelung in einem dielektrischen Material einer Kontaktebene eines Halbleiterbauelements, das dicht liegende Transistoren aufweist und Halbleiterbauelement mit derselben
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE102005020060B4 (de) Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske
DE102008044964B4 (de) Verringerung der Leckströme und des dielektrischen Durchschlags in dielektrischen Materialien von Metallisierungssystemen von Halbleiterbauelementen durch die Herstellung von Aussparungen
DE102004029519A1 (de) Verfahren zum Herstellen einer Schicht-Anordnung
DE10334406B4 (de) Verfahren zur Ausbildung eines Kontaktes in einem Halbleiterprozeß
DE10303926B4 (de) Verbesserte Technik zur Herstellung von Kontakten für vergrabene dotierte Gebiete in einem Halbleiterelement
DE19845858A1 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE102010028463B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit komplexen leitenden Elementen in einem dielektrischen Materialsystem unter Anwendung einer Barrierenschicht und Halbleiterbauelement diese aufweisend
DE102006025405B4 (de) Verfahren zur Herstellung einer Metallisierungsschicht eines Halbleiterbauelements mit unterschiedlich dicken Metallleitungen
DE102005046976B4 (de) Verfahren zur Herstellung einer Wolframverbindungsstruktur mit verbesserter Seitenwandbedeckung der Barrierenschicht

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final