DE102004015597A1 - Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102004015597A1
DE102004015597A1 DE102004015597A DE102004015597A DE102004015597A1 DE 102004015597 A1 DE102004015597 A1 DE 102004015597A1 DE 102004015597 A DE102004015597 A DE 102004015597A DE 102004015597 A DE102004015597 A DE 102004015597A DE 102004015597 A1 DE102004015597 A1 DE 102004015597A1
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor substrate
decoupling
substrate
protective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004015597A
Other languages
English (en)
Other versions
DE102004015597B4 (de
Inventor
Thorsten Meyer
Harry Hedler
Roland Irsigler
Andreas Wolter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004015597A priority Critical patent/DE102004015597B4/de
Publication of DE102004015597A1 publication Critical patent/DE102004015597A1/de
Application granted granted Critical
Publication of DE102004015597B4 publication Critical patent/DE102004015597B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Die vorliegende Erfindung stellt eine Halbleitervorrichtung bereit mit: einem Halbleitersubstrat (10), welches eine Kontakteinrichtung (11) zum elektrischen Kontaktieren des Halbleitersubstrates (10) aufweist; einer elektrischen Verbindungseinrichtung (12) zum elektrischen Verbinden des Halbleitersubstrates (10) mit einer Anschlußeinrichtung (13); einer Schutzeinrichtung (14) zumindest über fünf Seiten der Halbleitereinrichtung (10) zum Kapseln des Halbleitersubstrates (10) und einer Entkopplungseinrichtung (15) zumindest zwischen der Schutzeinrichtung (14) und dem Halbleitersubstrat (10) zum mechanischen Entkoppeln des Halbleitersubstrates (10). Die vorliegende Erfindung stellt ebenfalls ein Verfahren zur Herstellung einer Halbleitervorrichtung bereit.

Description

  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung und ein Verfahren zur Herstellung einer Halbleitervorrichtung und insbesondere ein Halbleiter-Chip in einem Chip-Gehäuse.
  • Zur Anbindung von Halbleiter-Chips auf Leiterplatten sind im wesentlichen zwei Package-Typen bekannt. Zum einen Interposer-Substrat basierte Packages, wobei ein Halbleiter-Chip auf ein Trägersubstrat aufgebracht wird, und zum anderen sogenannte Nackt-Chip-Packages, bei welchen ein Halbleiter-Chip von einem starren, steifen Gehäuse umgeben sind. Entscheidend bei der Herstellung von Halbleitervorrichtungen ist deren erforderliche hohe Zuverlässigkeit. Die Zuverlässigkeit der oben genannten Gehäusetypen (Interposer basierte Packages, Nackt-Chip-Packages) sind auf unterschiedliche Weise realisierbar.
  • Bei Zuverlässigkeitsbetrachtungen fließt insbesondere der Temperaturausdehnungskoeffizient (CTE, coefficient of temperature extension) mit ein, da in einem solchen Package Materialien mit unterschiedlichen Temperaturausdehnungskoeffizienten zum Einsatz kommen. Das Silizium eines Halbleiter-Chips weist einen sehr niedrigen thermischen Ausdehnungskoeffizienten auf, wobei im Gegensatz dazu alle anderen Materialien, welche für den Aufbau von Chip-Gehäusen eingesetzt werden, höhere thermische Ausdehnungskoeffizienten besitzen. Dies führt zu Zuverlässigkeitsproblemen der fertigen Packages, wenn diese auf einer Leiterplatte oder auf einem Modul aufgelötet sind, da die unterschiedlichen thermischen Ausdehnungskoeffizienten in Scher- und Biegespannungen, d.h. mechanischen Kräften, resultieren. Diese mechanischen Scher- und Biegespannungen können in den Interconnect-Elementen, wie beispielsweise Lotkugeln, zum Anschluß der Packages an die Leiterplatte bzw. das Modul zu einem Bruch der elektrischen Verbindungen bereits bei geringen Temperaturschwankungen führen.
  • Mit einem Trägersubstrat bzw. Interposer versehene Komponenten gemäß dem Stand der Technik sind in den 5 bis 8 dargestellt. In 5 ist ein Halbleiter-Chip 10, welcher mit einer Kontakteinrichtung 11 an dessen Oberseite versehen ist, über Bond-Drähte 12 und ein Interposer-Substrat 16 an eine Anschlußeinrichtung 13, beispielsweise Lotkugeln, elektrisch leitend angeschlossen. Der Halbleiter-Chip 10 wird mittels einer Klebefolie 19 auf das Trägersubstrat 16, d.h. den Interposer, aufgeklebt. Im Herstellungsverfahren nachfolgend wird die Verbindungseinrichtung 12 z.B. in Form von Bond-Drähten erzeugt, bevor eine Schutzeinrichtung 14, z.B. eine Mold-Masse, für den Rückseiten-/Kantenschutz aufgebracht wird und eine Anschlußeinrichtung 13, z.B. Lotkugeln, als Interconnect-Elemente zwischen Interposer 16 und einer Leiterplatte (nicht dargestellt) an den Interposer 16 gelötet.
  • In der bekannten Konfiguration gemäß 6 ist ein Flip-Chip-Package dargestellt, bei welchem im Gegensatz zu 5 die Halbleitereinrichtung 10 kopfüber auf das Interposer-Substrat 16 unter Aussparung der Kontakteinrichtung 11 aufgeklebt ist. Die Verbindungseinrichtung 12 verläuft dabei in einer mit einem vorzugsweise weichen elastischen Material ausgefüllten Ausnehmung 18 des Trägersubstrats 16. Die Schutzeinrichtung 14 weist dabei einen ersten Temperaturausdehnungskoeffizienten CTE1 von beispielsweise 18 ppm/°C auf, welcher beispielsweise dem Temperaturausdehnungskoeffizienten CTE3 des Trägersubstrats 16 entspricht. Wie bereits erwähnt, ist der Temperaturausdehnungskoeffizient CTE2 des Halbleitersubstrats 10 mit beispielsweise 2,5 ppm/°C deutlich geringer als die der umgebenden Materialien.
  • In 7 ist die Anordnung gemäß 6 nach einer Abkühlung beispielhaft dargestellt. Durch die Abkühlung, welche durch den breiten Pfeil zwischen 6 und 7 verdeutlicht wird, schrumpfen alle Package-Materialien 14, 16 mit Ausnahme des Halbleitersubstrats 10 etwa gleichmäßig stark. Da der Chip 10 einen sehr niedrigen Temperaturausdehnungskoeffizienten aufweist, bleibt seine Größe nahezu konstant. Aufgrund des hohen Elastizitätsmoduls des Halbleiter-Chips 10 ist er in der Lage, das gesamte Package gemäß 7 zu verbiegen. Dadurch werden Anschlußeinrichtungen 13, wie beispielsweise Lotkugeln, welche als Interconnect vom Interposer 16 zu einer Leiterplatte eingesetzt werden, stark, so daß es zu Abrissen der Anschlußeinrichtung 13 bzw. von Kontakten kommen kann.
  • Die bekannte Anordnung gemäß 8 weist bei einer Flip-Chip-Anordnung (Kontakteinrichtung 11 auf der Unterseite der Halbleitereinrichtung 10) Lotkugeln als elektrische Verbindungseinrichtung 12 zwischen der Halbleitereinrichtung 10 und dem Interposer-Substrat 16 auf. Schon durch diese Lotkugeln als Verbindungseinrichtung 12 ist eine starre Anbindung zwischen Halbleiter-Chip 10 und Trägersubstrat 16 gewährleistet. Zur Steigerung der Zuverlässigkeit wird in der Regel zusätzlich ein Underfill 20, beispielsweise aus einem aushärtenden Polymer, eingebracht, um Scherkräfte, welche auf die Lotkugeln der Verbindungseinrichtung 12 auf Basis der unterschiedlichen thermischen Ausdehnungskoeffizienten des Halbleitersubstrats 10 und dem Interposer-Substrat 16 oder auch einer Leiterplatte (in 8 nicht dargestellt) überträgt. Dadurch resultiert ebenfalls eine Verbiegung des Trägersubstrats 16 gemäß 7. Auch die Anordnung gemäß 8 wird nachfolgend auf ein Modul oder eine Leiterplatte (nicht dargestellt) aufgelötet. Durch die Verbiegung des Trägersubstrats (siehe 7) bei Temperaturveränderungen wird die Anschlußeinrichtung 13 bzw. Interconnect mechanisch stark belastet, was zu einer herabgesetzten Zuverlässigkeit auf Leiterplattenebene führt.
    •
  • Es ist daher Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung und ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitzustellen, durch welche eine schützende Gehäusestruktur mit einer hohen elektrischen Anschlußzuverlässigkeit und Dauerhaftigkeit insbesondere bei Temperaturschwankungen gewährleistet wird.
  • Diese Aufgabe wird durch eine Halbleitervorrichtung mit den Merkmalen des Anspruchs 1 sowie durch ein Verfahren zur Herstellung einer Halbleitervorrichtung mit den Merkmalen des Anspruchs 13 gelöst.
  • Die der vorliegenden Erfindung zugrunde liegende Idee besteht im wesentlichen darin, daß das Halbleitersubstrat bzw. der Chip vom Gehäuse und damit auch von einer Anschlußeinrichtung zu einem Modul oder eine Leiterplatte entkoppelt wird. Dadurch wird erreicht, daß sich die unterschiedlichen thermischen Ausdehnungskoeffizienten CTE zwischen dem Halbleitersubstrat bzw. Chip und allen anderen Package-Materialien, deren thermische Ausdehnungskoeffizienten deutlich größer sind, aber aufeinander abgestimmt werden können, nicht mehr auswirken kann.
  • Demgemäß wird eine Entkopplung des Chips durch eine weiche Einbettungsmasse vorgesehen, welche in der Lage ist, die zwischen einem Chip und dem Package auftretenden mechanischen Spannungen bei Temperaturveränderungen durch den Unterschied der thermischen Ausdehnungskoeffizienten zu kompensieren, da diese Entkopplungsmasse die auftretenden mechanischen Spannungen aufzunehmen vermag.
  • In der vorliegenden Erfindung wird das eingangs erwähnte Problem insbesondere dadurch gelöst, daß eine Halbleitervorrichtung bereitgestellt wird mit: einem Halbleitersubstrat, welches eine Kontakteinrichtung zum elektrischen Kontaktieren des Halbleitersubstrats aufweist; einer elastischen Verbindungseinrichtung zum elektrischen Verbinden des Halbleitersubstrats mit einer Anschlußeinrichtung; einer Schutzeinrichtung zumindest über fünf Seiten der Halbleitereinrichtung zum Kapseln des Halbleitersubstrats; und einer Entkopplungseinrichtung zumindest zwischen der Schutzeinrichtung und dem Halbleitersubstrat zum mechanischen Entkoppeln des Halbleitersubstrats.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Ausgestaltungen der erfindungsgemäßen Halbleitervorrichtung und des erfindungsgemäßen Herstellungsverfahrens einer Halbleitervorrichtung.
  • Gemäß einer bevorzugten Weiterbildung besteht die Entkopplungseinrichtung aus einem weichen und/oder elastischen Material, welches vorzugsweise Silikone aufweist.
  • Gemäß einer weiteren bevorzugten Weiterbildung weist die Entkopplungseinrichtung ein aufgeschäumtes Material und/oder einen Schaum und/oder Polyurethane auf.
  • Gemäß einer weiteren bevorzugten Weiterbildung weist die Entkopplungseinrichtung ein komprimierbares Material, vorzugsweise einen Schaum, auf.
  • Gemäß einer weiteren bevorzugten Weiterbildung sind die Abmessungen der Entkopplungseinrichtung in x-, y- und z-Richtung sowie dessen thermischer Ausdehnungskoeffizient auf die Abmessungen und thermischen Ausdehnungskoeffizienten des Halbleitersubstrats und/oder der Schutzeinrichtung und/oder eines Trägersubstrats abgestimmt.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist die Summe der thermischen Ausdehnungskoeffizienten jeweils multipliziert mit den Abmessungen der entsprechenden Abschnitte der Schutzeinrichtung, der Entkopplungseinrichtung und des Halbleitersubstrats gleich dem thermischen Ausdehnungskoeffizienten multipliziert mit der Abmessung des entsprechenden Abschnittes eines Trägersubstrats oder der Schutzeinrichtung, vorzugsweise jeweils in x-, y- und z-Richtung.
  • Gemäß einer weiteren bevorzugten Weiterbildung weist die Schutzeinrichtung ein Polymer auf.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist die Schutzeinrichtung an der sechsten Seite des Halbleitersubstrats durch ein Trägersubstrat ergänzt, wobei zwischen dem Trägersubstrat und dem Halbleitersubstrat ebenfalls die Entkopplungseinrichtung vorgesehen ist.
  • Gemäß einer weiteren bevorzugten Weiterbildung weist die elastische Verbindungseinrichtung zumindest einen Bond-Draht und/oder zumindest eine Leiterbahn auf, welche vorzugsweise auf eine elastisch deformierbare Erhebung als flexibles Interconnect-Element führt.
  • Gemäß einer weiteren bevorzugten Weiterbildung weist die Anschlusseinrichtung Lotkugeln und/oder elastisch deformierbare Erhebungen mit einer zumindest teilweise darüber verlaufenden Leiterbahn als flexibles Interconnect-Element auf.
  • Gemäß einer weiteren bevorzugten Weiterbildung verläuft die Verbindungseinrichtung in der Entkopplungseinrichtung oder in einer mit einem weichen und/oder elastischen Material ausgefüllten Ausnehmung in der Entkopplungseinrichtung und/oder in einem Trägersubstrat.
  • Gemäß einer weiteren bevorzugten Weiterbildung besteht die Schutzeinrichtung aus einem harten, steifen Kunststoff, welche das Halbleitersubstrat mit Ausnahme einer Öffnung für die Verbindungseinrichtung vollständig umgibt.
    •
  • Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigen:
  • 1 eine schematische Querschnittsansicht einer Halbleitervorrichtung zur Erläuterung einer ersten Ausführungsform der vorliegenden Erfindung;
  • 2 eine schematische Querschnittsansicht einer Halbleitervorrichtung zur Erläuterung einer zweiten Ausführungsform der vorliegenden Erfindung;
  • 3 eine schematische Querschnittsansicht einer Halbleitervorrichtung zur Erläuterung einer dritten Ausführungsform der vorliegenden Erfindung;
  • 4 eine schematische Querschnittsansicht zweier Halbleitervorrichtungen zur Erläuterung einer vierten und fünften Ausführungsform der vorliegenden Erfindung;
  • 5 eine schematische Querschnittsansicht einer bekannten Halbleitervorrichtung;
  • 6 und 7 jeweils eine schematische Querschnittsansicht einer bekannten Halbleitervorrichtung zur Erläuterung der Problemstellung; und
  • 8 eine schematische Querschnittsansicht einer weiteren bekannten Halbleitervorrichtung.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
  • In 1 ist ein schematischer Querschnitt einer Interposer basierten Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung dargestellt. Ein Halbleitersubstrat 10, vorzugsweise ein Halbleiter-Chip, welcher zumindest eine Kontakteinrichtung 11 aufweist, ist über eine Verbindungseinrichtung 12, vorzugsweise Bond-Drähte elektrisch leitfähig an eine Anschlußeinrichtung 13, vorzugsweise Lotkugeln aufweisend, gekoppelt. Gemäß 1 ist das Halbleitersubstrat 10 von fünf Seiten mit einer Schutzeinrichtung 14, beispielsweise aus einer Moldmasse auf Polymer-Basis, umgeben. Das Halbleitersubstrat 10 weist gemäß diesem Beispiel die Kontakteinrichtung 11, vorzugsweise aus einer Vielzahl von mit aktiven Bereich des Halbleiter-Chips verbundenen Kontakt-Pads bestehend, an der Oberseite auf. Zwischen dem Halbleiter-Chip 10 und der Schutzeinrichtung 14 ist eine Entkopplungseinrichtung 15, vorzugsweise aus einem weichen und/oder elastischen und/oder flexiblen Material, vorgesehen. An der sechsten Seite des Halbleitersubstrats 10 auf der von der Kontakteinrichtung 11 abgewandten Seite ist ein Trägersubstrat 16 bereitgestellt, welches über Umverdrahtungseinrichtungen/Leiterbahnen und/oder Druckkontaktierungen verfügt, um eine elektrisch leitfähige Verbindung zwischen der Verbindungseinrichtung 12 und der Trägereinrichtung 13 zu gewährleisten. Zwischen dem Halbleitersubstrat 10 bzw. dem Halbleiter-Chip und dem Trägersubstrat 16 bzw. Interposer-Substrat ist ebenfalls die Entkopplungseinrichtung 15 vorgesehen. Das Halbleitersubstrat 10 ist somit vollständig von der Entkopplungseinrichtung 15 umgeben. Durch die Entkopplungseinrichtung 15, vorzugsweise eine Entkopplungsmasse, in welcher das Halbleitersubstrat 10 praktisch schwimmt, werden keine mechanischen Kräfte von der Halbleitereinrichtung 10 auf das Trägersubstrat 16 oder die Anschlußeinrichtung 13 übertragen. Das gesamte Package verbiegt sich folglich bei Erwärmung oder Abkühlung nicht, da keine Scherkräfte zwischen den Package-Materialien auftreten.
  • In x-Richtung gemäß 1, betrachtet entlang dem Pfeil P1, weist die Schutzeinrichtung 14 eine Dicke d1, die Entkopplungseinrichtung 15 eine Dicke d2, das Halbleitersubstrat 10 eine Dicke d3, die Entkopplungseinrichtung 15 eine Dicke d4 und die Schutzeinrichtung 14 eine Dicke d5 auf. Die Schutz einrichtung 14 weist einen ersten Temperaturausdehnungskoeffizienten CTE1, die Entkopplungseinrichtung 15 einen zweiten Temperaturausdehnungskoeffizienten CTE2 und das Halbleitersubstrat 10 einen dritten Temperaturausdehnungskoeffizienten CTE3 auf. Die Gesamtbreite dgesamt des Packages in x-Richtung ergibt sich aus d1 + d2 + d3 + d4 + d5. Entlang dem Pfeil P2 ist lediglich die Schutzeinrichtung 14 mit dem Temperaturausdehnungskoeffizienten CTE1 vorhanden. In x-Richtung entlang den Pfeil P3 hingegen ist über die Gesamtbreite dgesamt lediglich das Trägersubstrat 16 gegeben, welches einen Temperaturausdehnungskoeffizienten CTE4 aufweist, der vorzugsweise dem Temperaturausdehnungskoeffizienten CTE1 der Schutzeinrichtung 14 entspricht. Eine Kompensation der unterschiedlichen Ausdehnungskoeffizienten der unterschiedlichen Package-Materialien bzw. des Halbleitersubstrats 10 durch das Entkopplungsmaterial 15 bzw. Puffermaterial wird erreicht, wenn der Temperaturausdehnungskoeffizient CTE1 der Schutzeinrichtung 14 dem Temperaturausdehnungskoeffizienten CTE4 des Trägersubstrats 16 entspricht und die Summe aus d1 multipliziert mit CTE1 und d2 multipliziert mit CTE2 und d3 multipliziert mit CTE3 und d4 multipliziert mit CTE3 und d5 multipliziert mit CTE1 dem Produkt aus dgesamt x CTE1 entspricht und diese Beziehung nicht nur in der erläuterten x-Richtung, sondern ebenfalls für die y- und z-Richtung (karthesische Koordinaten) gelten.
  • Durch die Entkopplung des Halbleiter-Chips 10 von der Schutzeinrichtung 14 und dem Trägersubstrat 16, welche ein Gehäuse bilden, und damit auch von der Anschlußeinrichtung 13 kann erreicht werden, daß sich die unterschiedlichen thermischen Ausdehnungskoeffizienten zwischen dem Halbleitersubstrat 10 und allen anderen Package-Materialien, welche einen weit höheren Ausdehnungskoeffizienten aufweisen und aufeinander abgestimmt werden können, nicht mehr auswirken kann. Die Entkopplungseinrichtung 15, d.h. die Pufferschicht zwischen dem Halbleiter-Chip 10 und dem Gehäuse 14, 16, ist dabei in seinen Abmessungen in x-, y- und z-Richtung vorzugsweise so abgestimmt, daß die Summe der Ausdehnungskoeffizienten multipliziert jeweils mit deren Erstreckung entsprechend in x-, y- und z-Richtung vom Gehäuse 14, 16 und dem Gehäuse 14, 16, Entkopplungseinrichtung 15 bzw. Puffer und Halbleiter-Chip 10 gleich sind. Die mechanischen Belastungen durch Scher- bzw. Biegespannungen durch die unterschiedlichen Temperaturausdehnungskoeffizienten treten dabei nicht auf, da das Halbleitersubstrat 10 vom Gehäuse 14, 16 durch eine Entkopplungseinrichtung 15 vorzugsweise eine Pufferschicht entkoppelt ist. Diese Pufferschicht 15 kompensiert die unterschiedlichen thermischen Ausdehnungen bei einer Temperaturveränderung und nimmt die entstehenden Scherkräfte auf oder kompensiert diese vollständig bei aufeinander abgestimmten Temperaturausdehnungskoeffizienten. Eine Übertragung von Kräften durch die beispielsweise in Dünnfilm-Technik oder durch Bond-Drähte bereitgestellten Verbindungseinrichtungen 12 zwischen der Chip-Kontakteinrichtung 11 auf dem Halbleiter-Chip 10 und den elektrischen Interconnect-Elementen 13 zu einem Board bzw. einer Leiterplatte findet aufgrund der flexiblen und der dünnen Geometrien der Verbindungseinrichtung 12 nicht statt. Zwischen der Anschlußeinrichtung 13 bzw. den Interconnect-Elementen und dem Board bzw. der Leiterplatte (nicht dargestellt) treten keine Scher- oder Biegekräfte auf, da deren thermische Ausdehnungskoeffizienten vorzugsweise aufeinander abgestimmt sind. Dadurch kann ein Underfill gemäß dem Stand der Technik in 8 entfallen. Außerdem wird an das Trägersubstrat 16 mechanisch eine geringere Belastung angelegt und die gesamte Zuverlässigkeit der elektrischen Anbindungen erhöht. Darüber hinaus sinken die Package-Herstellungskosten durch den Einsatz der Entkopplungseinrichtung 15.
  • Als Material für die Entkopplungseinrichtung kommen nahezu alle weichen und/oder flexiblen Material in Betracht. Insbesondere eignen sich Silikone, außerdem aber auch aufgeschäumte Materialien, Polyurethane und andere, z.B. auf Polymer-Basis. Außerdem besteht die Möglichkeit, auf die genaue Anpassung der Abmessungen und Wärmeausdehnungskoef fizienten von dem Halbleitersubstrat 10 und dem Puffermaterial sowie den übrigen Gehäuseabmessungen zu verzichten, wenn ein komprimierbares Material als Entkopplungseinrichtung 15 bzw. Puffer, wie z.B. Schäume, eingesetzt werden.
  • In 2 ist eine erfindungsgemäße Halbleitervorrichtung schematisch im Querschnitt als Flip-Chip-Package dargestellt. Dabei weist die Kontakteinrichtung 11 ein Halbleiter-Chip 10 in Richtung eines Trägersubstrats 16, über welches mittels einer Verbindungseinrichtung 12 eine Anschlußeinrichtung 13 elektrisch kontaktiert ist, auf. Zur Durchführung der Verbindungseinrichtung 12 gemäß 2 als Bond-Drähte ausgeführt, ist eine Ausnehmung 18, die mit einem weichen flexiblen Material ausgefüllt ist und die Bond-Drähte der Verbindungseinrichtung 12 schützend umgibt, vorgesehen. Die Entkopplungseinrichtung 15 umgibt dabei das Halbleitersubstrat 10 vollständig mit Ausnahme der aufgefüllten Ausnehmung 18, in welche jedoch ein Material mit ähnlichen Eigenschaften (weich und/oder flexibel) wie die des Materials der Entkopplungseinrichtung 15 aufweist.
  • Eine weitere Ausführungsform der vorliegenden Erfindung ist in 3 schematisch im Querschnitt dargestellt. Auch in der Ausführungsform gemäß 3 liegt ein Flip-Chip-Package vor, d.h. die Kontakteinrichtung 11 des Halbleiter-Chips 10 ist auf der dem Trägersubstrat 16 zugewandten Seite. Im Gegensatz zu den im vorangehenden beschriebenen Ausführungsbeispielen ist als Verbindungseinrichtung 12 zur elektrischen Verbindung der Chip-Kontakteinrichtung 11 mit der Anschlußeinrichtung 13 über das Trägersubstrat 16 keine Bond-Drahtanbindung vorgesehen, sondern elastisch deformierbare Hügel 17, welche vorzugsweise Silikon aufweisen und mit einer leitfähigen Einrichtung, vorzugsweise einer Leiterbahn bzw. Umverdrahtungseinrichtung, als Verbindungseinrichtung 12 versehen sind. Die zumindest teilweise auf der elastisch deformierbaren Erhebung 17 verlaufende Leiterbahn der Verbindungseinrichtung 12 ist ebenfalls elastisch ausgeführt und fest mit dem Halbleiter- Chip 10 sowie mit dem Trägersubstrat 16 verbunden. Das Halbleitersubstrat 10 ist vollständig eingebettet und umgeben von der Entkopplungseinrichtung 15. Für solche Flip-Chip-in-Package-Aufbauten gemäß 3 wird neben der Entkopplung des Halbleiter-Chips 10 von der Schutzeinrichtung 14 bzw. dem Trägersubstrat 16, d.h. dem Gehäuse, auch dafür gesorgt, daß durch die elastisch deformierbaren Erhebungen 17 zusammen mit der Verbindungseinrichtung 12, d.h. den Package Bumps, keine Übertragung von Kräften zum Trägersubstrat 16 stattfindet. Dies wird gemäß einer Ausführungsform der vorliegenden Erfindung durch den Einsatz flexibler Interconnect-Elemente, z.B. mittels Soft Bumps 17 aus Silikon, realisiert.
  • In 4 sind zwei durch die strichpunktierte Linie getrennte Ausführungsformen der vorliegenden Erfindung in Flip-Chip-Konfiguration, jedoch ohne Trägersubstrat dargestellt. In diesen weiteren Ausführungsbeispielen für ein entkoppeltes Package ist der Halbleiter-Chip 10 ebenfalls in eine Entkopplungseinrichtung 15, vorzugsweise ein weiches Puffermaterial, eingebettet, welches von einer Schutzeinrichtung 14, vorzugsweise einer harten und/oder steifen Schale (shell) umgeben ist, so daß auf ein Interposer-Substrat entsprechend den vorangehenden Ausführungsbeispielen verzichtet werden kann. Die elektrische Kontaktierung der Chip-Kontakteinrichtung 11 erfolgt über eine Verbindungseinrichtung 12, welche Umverdrahtungseinrichtungen in Dünnfilm-Technologie entspricht, wobei diese Leiterbahnen in der linken Ausführungsform als Anschlußeinrichtung 13 Lotkugeln zur Anbindung einer Leiterplatte 21 aufweisen. Gemäß der rechten Ausführungsform in 4 erfolgt die elektrische Anbindung vom Halbleiter-Chip-Kontakt 11 des Halbleiter-Chips 10 direkt auf elastisch deformierbare Erhebungen 17, vorzugsweise aus Silikon, über welche zumindest teilweise eine Leiterbahn der Verbindungseinrichtung 12 als Anschlußeinrichtung 13 zur elektrischen Anbindung einer Leiterplatte 21 verläuft. Die elastisch deformierbaren Erhebungen sind dabei auf der Außenseite der Schutzeinrichtung 14 aufgebracht, vorzugsweise aufgedruckt.
  • In der Öffnung der Schutzeinrichtung 14 zur elektrischen Kontaktierung der Chip-Kontakteinrichtung 11 vermittels der Verbindungseinrichtung 12 ist keine Entkopplungseinrichtung 15, sondern eine elektrisch nicht leitfähige Abdeckeinrichtung 22 vorgesehen, welche auch eine seitliche Begrenzung der Anschlußeinrichtung 13 bildet.
  • Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiele beschrieben wurde, ist sie nicht darauf beschränkt, sondern auf vielfältige Weise modifizierbar. So sind insbesondere die in den Figuren dargestellten Größenverhältnisse sowie die im Beschreibungstext erläuterten Materialien lediglich beispielhaft zu betrachten. Obwohl lediglich mit Bezug auf 1 näher erläutert, gelten die Passagen, welche Temperaturausdehnungskoeffizienten in Verbindung mit den entsprechenden Gleichungen Erwähnung finden, vorzugsweise entsprechend für die Ausführungsformen der 2 bis 4 insbesondere in x-, y- und z-Richtung.
    • 10
    Halbleitersubstrat
    11
    Kontakteinrichtung, vorzugsweise Kontakt-Pad
    12
    Verbindungseinrichtung, z.B. Bond-Draht oder Leiterbahn
    13
    Anschlußeinrichtung, z.B. Lotkugeln oder elastische
    Interconnect-Elemente
    14
    Schutzeinrichtung
    15
    Entkopplungseinrichtung, vorzugsweise weich, elastisch
    16
    Trägersubstrat, vorzugsweise Interposer-Substrat
    17
    Elastisch deformierbare Erhebung, vorzugsweise Silikon
    18
    Öffnung gefüllt mit weichem oder elastischem Material
    19
    Klebefolie
    20
    Underfill
    21
    Leiterplatte
    22
    Abdeckeinrichtung

Claims (13)

  1. Halbleitervorrichtung mit: einem Halbleitersubstrat (10), welches eine Kontakteinrichtung (11) zum elektrischen Kontaktieren des Halbleitersubstrates (10) aufweist; einer elastischen Verbindungseinrichtung (12) zum elektrischen Verbinden des Halbleitersubstrates (10) mit einer Anschlußeinrichtung (13); einer Schutzeinrichtung (14) zumindest über fünf Seiten der Halbleitereinrichtung (10) zum Kapseln des Halbleitersubstrats (10); und einer Entkopplungseinrichtung (15) zumindest zwischen der Schutzeinrichtung (14) und dem Halbleitersubstrat (10) zum mechanischen Entkoppeln des Halbleitersubstrats (10).
  2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Entkopplungseinrichtung (15) aus einem weichen und/oder elastischen Material, vorzugsweise Silikone aufweisend, besteht.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Entkopplungseinrichtung (15) ein aufgeschäumtes Material und/oder Schaum und/oder Polyurethane aufweist.
  4. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Entkopplungseinrichtung (15) ein komprimierbares Material, vorzugsweise einen Schaum, aufweist.
  5. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Abmessungen der Entkopplungseinrichtung (15) in x-, y- und z-Richtung sowie dessen thermischer Ausdehnungskoeffizient auf die Abmessungen und thermischen Ausdehnungskoeffizienten des Halbleitersubstrats (10) und/oder der Schutzeinrichtung (14) und/oder eines Trägersubstrats (16) abgestimmt sind.
  6. Halbleitervorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die Summe der thermischen Ausdehnungskoeffizienten jeweils multipliziert mit den Abmessungen der entsprechenden Abschnitte der Schutzeinrichtung (14), der Entkopplungseinrichtung (15) und des Halbleitersubstrats (10) gleich dem thermischen Ausdehnungskoeffizienten multipliziert mit der Abmessung des entsprechenden Abschnittes eines Trägersubstrats (16) oder der Schutzeinrichtung (14), vorzugsweise jeweils in x-, y- und z-Richtung, ist.
  7. Halbleitervorrichtung nach einem der vorangehenden Ansprüche,, dadurch gekennzeichnet, daß die Schutzeinrichtung (15) ein Polymer aufweist.
  8. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Schutzeinrichtung (15) an der sechsten Seite des Halbleitersubstrats (10) durch ein Trägersubstrat (16) ergänzt ist, wobei zwischen dem Trägersubstrat (16) und dem Halbleitersubstrat (10) ebenfalls die Entkopplungseinrichtung (15) vorgesehen ist.
  9. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die elastische Verbindungseinrichtung (12) zumindest einen Bond-Draht und/oder zumindest eine Leiterbahn aufweist, welche vorzugsweise auf eine elastisch deformierbare Erhebung (17) führt.
  10. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Anschlußeinrichtung (13) Lotkugeln und/oder elastisch deformierbare Erhebungen (17) mit einer zumindest teilweise darüber verlaufenden Leiterbahn aufweist.
  11. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Verbindungseinrichtung (12) in der Entkopplungseinrichtung (15) oder in einer mit einem weichen und/oder elastischen Material ausgefüllten Ausnehmung (18) in der Entkopplungseinrichtung (15) und/oder in einem Trägersubstrat (16) verläuft.
  12. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Schutzeinrichtung (14) aus einem harten, steifen Kunststoff besteht, welche das Halbleitersubstrat (10) mit Ausnahme einer Öffnung (19) für die Verbindungseinrichtung (12) vollständig umgibt.
  13. Verfahren zur Herstellung einer Halbleitervorrichtung mit den Schritten: Bereitstellen eines Halbleitersubstrats (10), welches eine Kontakteinrichtung (11) zum elektrischen Kontaktieren des Halbleitersubstrates (10) aufweist; Bilden einer elastischen Verbindungseinrichtung (12) zum elektrischen Verbinden des Halbleitersubstrates (10) mit einer Anschlußeinrichtung (13); Vorsehen einer Schutzeinrichtung (14) zumindest über fünf Seiten der Halbleitereinrichtung (10) zum Kapseln des Halbleitersubstrats (10); und Bereitstellen einer Entkopplungseinrichtung (15) zumindest zwischen der Schutzeinrichtung (14) und dem Halbleitersubstrat (10) zum mechanischen Entkoppeln des Halbleitersubstrats (10).
DE102004015597A 2004-03-30 2004-03-30 Halbleitervorrichtung mit schützender Gehäusestruktur Expired - Fee Related DE102004015597B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102004015597A DE102004015597B4 (de) 2004-03-30 2004-03-30 Halbleitervorrichtung mit schützender Gehäusestruktur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004015597A DE102004015597B4 (de) 2004-03-30 2004-03-30 Halbleitervorrichtung mit schützender Gehäusestruktur

Publications (2)

Publication Number Publication Date
DE102004015597A1 true DE102004015597A1 (de) 2005-11-03
DE102004015597B4 DE102004015597B4 (de) 2007-12-06

Family

ID=35070342

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004015597A Expired - Fee Related DE102004015597B4 (de) 2004-03-30 2004-03-30 Halbleitervorrichtung mit schützender Gehäusestruktur

Country Status (1)

Country Link
DE (1) DE102004015597B4 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005056569A1 (de) * 2005-11-25 2007-06-06 Infineon Technologies Ag Zwischenverbindung für Flip-Chip in Package Aufbauten
DE102007010711A1 (de) * 2007-02-28 2008-09-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Schaltanordnung und Verfahren zu deren Herstellung
DE102008028299B3 (de) * 2008-06-13 2009-07-30 Epcos Ag Systemträger für elektronische Komponente und Verfahren für dessen Herstellung
DE102008043773A1 (de) * 2008-11-17 2010-05-20 Robert Bosch Gmbh Elektrisches und/oder mikromechanisches Bauelement und Verfahren zur Herstellung eines elektrischen und/oder mikromechanischen Bauelements
WO2014095316A2 (de) * 2012-12-20 2014-06-26 Continental Teves Ag & Co. Ohg Elektronische vorrichtung und verfahren zur herstellung einer elektronischen vorrichtung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6252301B1 (en) * 1996-07-09 2001-06-26 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473512A (en) * 1993-12-16 1995-12-05 At&T Corp. Electronic device package having electronic device boonded, at a localized region thereof, to circuit board
US5866949A (en) * 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging
DE10200372A1 (de) * 2002-01-08 2003-07-24 Siemens Ag Leistungshalbleitermodul

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6252301B1 (en) * 1996-07-09 2001-06-26 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005056569B4 (de) * 2005-11-25 2008-01-10 Qimonda Ag Zwischenverbindung für Flip-Chip in Package Aufbauten
DE102005056569A1 (de) * 2005-11-25 2007-06-06 Infineon Technologies Ag Zwischenverbindung für Flip-Chip in Package Aufbauten
DE102007010711A1 (de) * 2007-02-28 2008-09-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Schaltanordnung und Verfahren zu deren Herstellung
DE102007010711B4 (de) 2007-02-28 2018-07-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Schaltanordnung, Messvorrichtung damit und Verfahren zu deren Herstellung
US9331010B2 (en) 2008-06-13 2016-05-03 Epcos Ag System support for electronic components and method for production thereof
DE102008028299B3 (de) * 2008-06-13 2009-07-30 Epcos Ag Systemträger für elektronische Komponente und Verfahren für dessen Herstellung
WO2009150087A2 (de) * 2008-06-13 2009-12-17 Epcos Ag Systemträger für elektronische komponente und verfahren für dessen herstellung
WO2009150087A3 (de) * 2008-06-13 2010-03-18 Epcos Ag Systemträger für elektronische komponente und verfahren für dessen herstellung
DE102008043773A1 (de) * 2008-11-17 2010-05-20 Robert Bosch Gmbh Elektrisches und/oder mikromechanisches Bauelement und Verfahren zur Herstellung eines elektrischen und/oder mikromechanischen Bauelements
CN104870947A (zh) * 2012-12-20 2015-08-26 大陆-特韦斯贸易合伙股份公司及两合公司 电子装置和用于制造电子装置的方法
WO2014095316A3 (de) * 2012-12-20 2015-01-22 Continental Teves Ag & Co. Ohg Elektronische vorrichtung und verfahren zur herstellung einer elektronischen vorrichtung
WO2014095316A2 (de) * 2012-12-20 2014-06-26 Continental Teves Ag & Co. Ohg Elektronische vorrichtung und verfahren zur herstellung einer elektronischen vorrichtung
US10178781B2 (en) 2012-12-20 2019-01-08 Continental Teves Ag & Co. Ohg Electronic device and method for producing an electronic device

Also Published As

Publication number Publication date
DE102004015597B4 (de) 2007-12-06

Similar Documents

Publication Publication Date Title
DE10259221B4 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE102014100512B4 (de) Chip-gehäuse mit anschlusspads mit unterschiedlichen formfaktoren
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
DE10234951B4 (de) Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE10222678A1 (de) Halbleitervorrichtung
DE102015100771B4 (de) Chipträgerlaminat mit Hochfrequenzdielektrikum und thermomechanischem Dämpfer
DE102010016566A1 (de) Halbleiterbaustein mit mehreren Chips und Substrat in einer Metallkappe
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE10251530A1 (de) Stapelanordnung eines Speichermoduls
DE102005025754B4 (de) Halbleitersensorbauteil mit einem Sensorchip und Verfahren zur Herstellung von Halbleitersensorbauteilen
DE10144704B4 (de) Verfahren zum Verbinden eines Bauelements mit einem Träger
DE10238781A1 (de) Halbleitervorrichtung
DE10016135A1 (de) Gehäusebaugruppe für ein elektronisches Bauteil
DE10223738A1 (de) Verfahren zur Verbindung integrierter Schaltungen und entsprechender Verbund integrierter Schaltungen
DE69321276T2 (de) Halbleiteranordnung mit einem Leitergitter
DE102004015597B4 (de) Halbleitervorrichtung mit schützender Gehäusestruktur
DE102004050178B3 (de) Flip-Chip-Bauelement
DE10345377B4 (de) Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls
DE102007050433B4 (de) Halbleitermodul, Verfahren zum Herstellen eines Halbleitermoduls und Board mit einem Halbleitermodul
DE10261410B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE10244664A1 (de) Elektronisches Bauteil mit Halbleiterchips in einem Stapel und Verfahren zur Herstellung desselben
WO2007031298A1 (de) Flip-chip-modul und verfahren zum erzeugen eines flip-chip-moduls
DE19821916A1 (de) Gehäusekonstruktion einer Halbleitereinrichtung
DE10133571B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee