DE10154855A1 - Spannungsfreier Leiterrahmen - Google Patents
Spannungsfreier LeiterrahmenInfo
- Publication number
- DE10154855A1 DE10154855A1 DE10154855A DE10154855A DE10154855A1 DE 10154855 A1 DE10154855 A1 DE 10154855A1 DE 10154855 A DE10154855 A DE 10154855A DE 10154855 A DE10154855 A DE 10154855A DE 10154855 A1 DE10154855 A1 DE 10154855A1
- Authority
- DE
- Germany
- Prior art keywords
- lead frame
- stress
- free lead
- integrated circuits
- several
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Die vorliegende Erfindung betrifft einen spannungsfreien Leiterrahmen (1) für einen Halbleiter. Der spannungsfreie Leiterrahmen (1) ist mit einem Spannungs-Entlastungsmittel (15) und einem Verriegelungsmittel (16) an seinem äußeren Rand ausgestattet. Das Spannungs-Entlastungsmittel (15) ist dazu in der Lage, Ausdehnung und Kompression aufzunehmen, während das Verriegelungsmittel (16) gegen Erschütterung und Vibration während der Verarbeitung schützt, um damit eine Ablösung des Leiterrahmens (10) zu verhindern.
Description
- Die vorliegende Erfindung betrifft allgemein einen Leiterrahmen, und insbesondere einen spannungsfreien Leiterrahmen für Halbleiter, der mit einem Spannungs-Entlastungsmittel und einem Blockier-, Sperr- oder Verriegelungsmittel (im folgenden Verriegelungsmittel) zum Verhindern der Ablösung von Anschlußleitern während der Kapselung ausgestattet ist.
- 2. Stand der Technik für die Erfindung
- Der Herstellungsprozeß von Halbleiterbauelementen umfaßt mehrere Schritte, wobei ein Chip mit einer integrierten Schaltung auf einen folienartigen Leiterrahmen gebondet wird und in Epoxidharz oder anderes Gießharz gekapselt wird. Der Leiterrahmen umfaßt mehrere Anschlußleiter, die aus einem dünnen metallischen Folienblatt geätzt oder ausgestanzt sind, und die inneren Enden der Anschlußleiter werden normalerweise mit den Lötkontakthügeln des Chips mit der integrierten Schaltung durch ein Thermokompressionsverfahren gebondet. Der Chip wird dann durch ein Spritzpreßverfahren (transfer moulding) in Plastik gekapselt, was zu einem Chipbaustein führt, bei dem die äußeren Enden der Anschlußleiter nach außen zur Verbindung mit einer Leiterplatte freiliegen.
- In einem typischen System nach dem Stand der Technik zum Bonden und Kapseln von integrierten Schaltungen werden eine Vielzahl von solchen Schaltungen linear in einem einzigen Werkstück angeordnet, welches eine Reihe von identischen Leiterrahmen enthält, die aus einem Streifen eines metallischen Substrats geätzt oder gestanzt sind. Ein Chip wird auf jeden der vorgefertigten Leiterrahmen gebondet, und diese werden in eine untere Form eingefüllt, wobei die Anzahl von Leiterrahmen in einer einzigen Füllung durch die Größe der Form und die Kapazität der verwendeten Gießausrüstung bestimmt wird. Eine obere Form wird auf ihren Platz auf der unteren Form gesetzt, und innerhalb der Gießausrüstung sind Mittel vorgesehen, um die Formen auf eine geeignete Gießtemperatur zu heizen und sie danach zum Zweck des Aushärtens abzukühlen. Die geheizten Formen werden durch die Gießausrüstung zusammengeklemmt und, wenn die Temperatur richtig ist, normalerweise bei etwa 175°C, wird die Vergußmasse, wie z. B. Epoxidharz, in pelletierter Form in den Formensatz durch Tiegel eingebracht, die entweder in der oberen oder der unteren Form gebildet sind. Kolben werden dann in die Tiegel der Form eingeführt und eine unter Druck setzende Kraft wird auf die Kolben ausgeübt. Die Kombination der unter Druck setzenden Kraft und der Hitze bewirkt, daß sich die Epoxidharz-Pellets verflüssigen und in die in dem Formensatz vorhandenen Hohlräume fließen, die die Anordnung und Position des gegossenen Plastiks bestimmen, das die integrierten Schaltungen verkapselt. Nach der Fertigstellung dieses Schritts wird der Formensatz gekühlt, um das Aushärten des Epoxidharz zu induzieren, dann werden die Kolben aus dem Formensatz herausgezogen, der Formensatz wird entklammert, und die obere Form wird von der unteren Form abgehoben. Die Leiterrahmen werden dann aus der unteren Form entfernt, und die nächste Station kann Trimmen, Formen, Zersägen oder andere Bearbeitungen derselben sein, die die Herstellung der elektronischen Schaltungsbausteine vollenden. Typischerweise müssen die äußeren Anschlußleiter gebogen (geformt) werden, um den Erfordernissen der gedruckten Leiterplatte, für die sie ausgelegt sind, zu entsprechen.
- Es wurde über die Ablösung, d. h. Abtrennung des metallischen Leiterrahmens von dem Gießharz, während der Verarbeitung des MLPs berichtet (Anmerkung des Übersetzers: MLP = Moulded Leadframe Package: umgossener Leiterrahmen- Baustein). Dies ist unerwünscht, da es Schaden verursachen und somit den MLP zu Ausschuß machen kann.
- Der Gußschritt setzt den Leiterrahmen auch enormen strukturellen Spannungen aus, die durch die Differenz der Ausdehnung und Kompression der vergossenen metallischen Folie, die den Leiterrahmen bildet, und der unvergossenen metallischen Folie, die seine äußere Peripherie bildet, verursacht wird. Dies verursacht Biegen, Wellen und Verdrehen der Anschlußleiter, was zu einer Ablösung der Anschlußleiter oder einer Abtrennung des metallischen Leiterrahmens und des Epoxidharz führt, was zu einem Zuverlässigkeitsversagen des Bauteils führt.
- Es besteht daher ein Bedarf für ein verbessertes Leiterrahmendesign, welches das oben erwähnte Ablösungsproblem verhindert.
- 3. Zusammenfassung der Erfindung
- Dementsprechend ist es das primäre Ziel der vorliegenden Erfindung, einen spannungsfreien Leiterrahmen zur Verfügung zu stellen, der ein Spannungs-Entlastungsmittel und ein Verriegelungsmittel zum Verhindern der Ablösung von Anschlußleitern während der Kapselung aufweist.
- Es ist ein weiteres Ziel der vorliegenden Erfindung, einen spannungsfreien Leiterrahmen bereitzustellen, der ein Spannungs-Entlastungsmittel aufweist und mit einer bestehenden Gießmaschine hergestellt werden kann.
- Es ist ein noch weiteres Ziel der vorliegenden Erfindung, einen spannungsfreien Leiterrahmen bereitzustellen, der ein Spannungs-Entlastungsmittel aufweist, das zur leichten Herstellung ein einfaches Design aufweist.
- Diese und andere Ziele der vorliegenden Erfindung werden erreicht durch
einen spannungsfreien Leiterrahmen (1), umfassend:
einen Leiterrahmen (10) mit mehreren integrierten Schaltungen (11), wobei jeder der mehreren integrierten Schaltungen eine Chipkontaktstelle (12) und mehrere Anschlußleiter (13) aufweist; und
eine Randfläche (peripheral pad, 14), die den Leiterrahmen (10) umgibt,
dadurch gekennzeichnet, daß
die Randfläche (14) mit mehreren Spannungs- Entlastungsmitteln (15) ausgerüstet ist. - Andere Aspekte der vorliegenden Erfindung und ihre Vorteile werden nach dem Studium der detaillierten Beschreibung zusammen mit den beiliegenden Zeichnungen deutlich werden, in denen:
- Fig. 1 einen Leiterrahmen gemäß Stand der Technik mit mehreren integrierten Schaltungseinheiten zeigt.
- Fig. 2 einen spannungsfreien Leiterrahmen mit einem Spannungs-Entlastungsmittel gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
- Wir beziehen uns nun auf Fig. 1, die einen Leiterrahmen gemäß Stand der Technik mit mehreren integrierten Schaltungseinheiten zeigt. Ein Leiterrahmen (2) gemäß Stand der Technik besteht aus mehreren integrierten Schaltungen (20), von denen jede eine Chipkontaktstelle (21) und mehrere Anschlußleiter (22) aufweist, die von der Chipkontaktstelle (21) nach außen ragen. Die integrierten Schaltungen (20) sind durch Verbindungsleisten (23) miteinander verbunden. Am äußeren Rand des Leiterrahmens (2) gibt es einen inaktiven Teil des Leiterrahmens (2), der Randfläche (peripheral pad, 24) genannt wird. Wenn der Leiterrahmen (2) umgossen wird, um den MLP zu bilden, bleibt etwa die Hälfte der Randfläche (24) unumgossen, was unterschiedliche Ausdehnungen und somit Ablösung der mehreren an die Randfläche (24) angrenzenden Anschlußleiter (22) verursacht.
- Wir beziehen uns nun auf Fig. 2, die einen spannungsfreien Leiterrahmen mit Spannungs-Entlastungsmitteln gemäß einer Ausführungsform der vorliegenden Erfindung zeigt. Der spannungsfreie Leiterrahmen (1) umfaßt einen Leiterrahmen (10) mit mehreren integrierten Schaltungen (11), die durch Verbindungsleisten (12) miteinander verbunden sind. Jede der integrierten Schaltungen (11) weist mehrere Chipkontaktstellen (nicht gezeigt) und Anschlußleiter (nicht gezeigt) auf, die von den Chipkontaktstellen nach außen ragen. Eine Randfläche (14) umgibt den Leiterrahmen (10).
- Der Leiterrahmen (10) basiert vorzugsweise auf einer metallischen Folie wie Kupfer oder anderen geeigneten Stoffen. Die metallische Folie wird entweder geätzt oder gestanzt, um den Leiterrahmen (10) zu bilden, der mehrere integrierten Schaltungen (11) enthält. Jede der integrierten Schaltungen (11) weist eine Chipkontaktstelle (nicht gezeigt) zum Befestigen eines Chips und mehrere Anschlußleiter (nicht gezeigt) auf, die von den Chipkontaktstellen nach außen ragen. Der Leiterrahmen (10) ist von einer Randfläche (14) umgeben, die ein inaktiver Teil der metallischen Folie ist. Die Randfläche (14) ist mit mehreren Spannungs- Entlastungsmitteln (15) und mehreren Verriegelungsmitteln (16) in Form von Löchern (holes) und Einschnitten (slots) ausgestattet. Ausgedehnte Forschungen und Experimente haben gezeigt, daß zum Erzielen der besten Ergebnisse wenigstens drei Reihen von Spannungs-Entlastungsmitteln (15), eine erste Reihe, eine zweite Reihe und eine dritte Reihe, und eine Reihe von Verriegelungsmitteln (16) gebraucht werden. Die erste und die dritte Reihe von Spannungs- Entlastungsmitteln (15) sind mit Einschnitten ausgestattet, während die zweite Reihe mit Löchern ausgestattet ist, vorzugsweise quadratischen Löchern. Die Löcher und Einschnitte sind Seite an Seite in gleichen Intervallen für eine gleichmäßige Verteilung der Ausdehnung und Kompression angeordnet. Für die Verriegelungsmittel (16) sind mehrere Einschnitte in gleichen Intervallen zwischen der zweiten und der dritten Reihe von Spannungs-Entlastungsmitteln (15) angeordnet.
- Während des Vergießens wird der Leiterrahmen (10) und die Randfläche (14), die die Spannungs-Entlastungsmittel (15) und die Verriegelungsmittel (16) enthält, zur Bildung des MLPs umgossen. Durch die bei diesem Prozeß erzeugte Hitze dehnen sich die Anschlußleiter aus und werden komprimiert, wenn sie gekühlt werden. In der Praxis gemäß Stand der Technik erzeugt dies eine Ablösung, die dazu führt, daß viele der resultierenden integrierten Schaltungen Ausschuß sind. Durch die Bereitstellung der Spannungs- Entlastungsmittels (15) können die Ausdehnung und Komprimierung der Anschlußleiter jedoch leicht aufgenommen werden. Außerdem hält das Verriegelungsmittel (16) den Leiterrahmen (10) fest an dem gegossenen Epoxidharz und verhindert damit vollständig eine Ablösung der Anschlußleiter durch Ausdehnung oder Zusammenziehung des metallischen Leiterrahmens oder während der Verarbeitung des MLPs.
- Obgleich in der obigen detaillierten Beschreibung die bevorzugte Ausführungsform der vorliegenden Erfindung und ihre Vorteile offenbart worden sind, ist die Erfindung darauf nicht beschränkt, sondern nur durch den Geist und den Umfang des anliegenden Anspruchs.
Claims (6)
1. Spannungsfreier Leiterrahmen (1), umfassend:
einen Leiterrahmen (10) mit mehreren integrierten Schaltungen (11), wobei jeder der mehreren integrierten Schaltungen eine Chipkontaktstelle (12) und mehrere Anschlußleiter (13) aufweist; und
eine Randfläche (14), die den Leiterrahmen (10) umgibt,
dadurch gekennzeichnet, daß
die Randfläche (14) mit mehreren Spannungs- Entlastungsmitteln (15) ausgerüstet ist.
einen Leiterrahmen (10) mit mehreren integrierten Schaltungen (11), wobei jeder der mehreren integrierten Schaltungen eine Chipkontaktstelle (12) und mehrere Anschlußleiter (13) aufweist; und
eine Randfläche (14), die den Leiterrahmen (10) umgibt,
dadurch gekennzeichnet, daß
die Randfläche (14) mit mehreren Spannungs- Entlastungsmitteln (15) ausgerüstet ist.
2. Spannungsfreier Leiterrahmen (1), umfassend:
einen Leiterrahmen (10) mit mehreren integrierten Schaltungen (11), wobei jede der mehreren integrierten Schaltungen eine Chipkontaktstelle (12) und mehrere Anschlußleiter (13) aufweist; und
eine Randfläche (14), die den Leiterrahmen (10) umgibt,
dadurch gekennzeichnet, daß
die Randfläche (14) mit mehreren Verriegelungsmitteln (16) ausgerüstet ist.
einen Leiterrahmen (10) mit mehreren integrierten Schaltungen (11), wobei jede der mehreren integrierten Schaltungen eine Chipkontaktstelle (12) und mehrere Anschlußleiter (13) aufweist; und
eine Randfläche (14), die den Leiterrahmen (10) umgibt,
dadurch gekennzeichnet, daß
die Randfläche (14) mit mehreren Verriegelungsmitteln (16) ausgerüstet ist.
3. Spannungsfreier Leiterrahmen (1) nach Anspruch 1,
weiterhin dadurch gekennzeichnet, daß die mehreren
Spannungs-Entlastungsmittel (12) Löcher und
Einschnitte sind.
4. Spannungsfreier Leiterrahmen (2) nach Anspruch 1,
weiterhin dadurch gekennzeichnet, daß die Löcher und
Einschnitte in mehreren Reihen angeordnet sind.
5. Spannungsfreier Leiterrahmen (3) nach Anspruch 2,
weiterhin dadurch gekennzeichnet, daß die
Verriegelungsmittel (16) mehrere Einschnitte sind.
6. Spannungsfreier Leiterrahmen (1) nach Anspruch 4 oder
Anspruch 5, weiterhin dadurch gekennzeichnet, daß die
Löcher oder Einschnitte Seite an Seite in gleichen
Intervallen angeordnet sind.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/909,934 US6867483B2 (en) | 2000-09-13 | 2001-07-20 | Stress-free lead frame |
DE10154855A DE10154855A1 (de) | 2000-09-13 | 2001-11-08 | Spannungsfreier Leiterrahmen |
GB0127534A GB2382219A (en) | 2000-09-13 | 2001-11-16 | Lead frame with stress relieving slots and holes |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
MYPI20004237 | 2000-09-13 | ||
DE10154855A DE10154855A1 (de) | 2000-09-13 | 2001-11-08 | Spannungsfreier Leiterrahmen |
GB0127534A GB2382219A (en) | 2000-09-13 | 2001-11-16 | Lead frame with stress relieving slots and holes |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10154855A1 true DE10154855A1 (de) | 2003-05-28 |
Family
ID=27625111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10154855A Withdrawn DE10154855A1 (de) | 2000-09-13 | 2001-11-08 | Spannungsfreier Leiterrahmen |
Country Status (3)
Country | Link |
---|---|
US (1) | US6867483B2 (de) |
DE (1) | DE10154855A1 (de) |
GB (1) | GB2382219A (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102014213217A1 (de) * | 2014-07-08 | 2016-01-14 | Continental Teves Ag & Co. Ohg | Körperschallentkopplung an mit Geberfeldern arbeitenden Sensoren |
DE102023001185A1 (de) | 2023-03-27 | 2023-11-23 | Mercedes-Benz Group AG | Verbundbauteil |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050146057A1 (en) * | 2003-12-31 | 2005-07-07 | Khor Ah L. | Micro lead frame package having transparent encapsulant |
US7214562B2 (en) * | 2004-02-25 | 2007-05-08 | Carsem (M) Sdn. Bhd. | Method for encapsulating lead frame packages |
JP2010153466A (ja) * | 2008-12-24 | 2010-07-08 | Elpida Memory Inc | 配線基板 |
US8492887B2 (en) * | 2010-03-25 | 2013-07-23 | Stats Chippac Ltd. | Integrated circuit packaging system with leadframe and method of manufacture thereof |
US20140172057A1 (en) * | 2012-12-14 | 2014-06-19 | Boston Scientific Neuromodulation Corporation | Systems and methods for making and using paddle leads of electrical stimulation systems |
MY184608A (en) | 2013-12-10 | 2021-04-07 | Carsem M Sdn Bhd | Pre-molded integrated circuit packages |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5338972A (en) * | 1992-08-10 | 1994-08-16 | Rohm Co., Ltd. | Lead frame with deformable buffer portions |
US5793100A (en) * | 1995-02-02 | 1998-08-11 | Mitsubishi Denki Kabushiki Kaisha | Lead frame for semiconductor device |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3778887A (en) * | 1970-12-23 | 1973-12-18 | Hitachi Ltd | Electronic devices and method for manufacturing the same |
JPS6171655A (ja) * | 1984-09-17 | 1986-04-12 | Rohm Co Ltd | リ−ドフレ−ム |
JPS6223139A (ja) * | 1985-07-24 | 1987-01-31 | Hitachi Ltd | リ−ドフレ−ム |
JPS6333854A (ja) | 1986-07-28 | 1988-02-13 | Dainippon Printing Co Ltd | 集積回路パツケ−ジ |
JPS63188964A (ja) | 1987-01-31 | 1988-08-04 | Dainippon Printing Co Ltd | 集積回路パツケ−ジ |
USRE37690E1 (en) * | 1987-02-25 | 2002-05-07 | Hitachi, Ltd. | Lead frame and semiconductor device |
JPS62282455A (ja) * | 1987-04-03 | 1987-12-08 | Hitachi Ltd | 半導体装置の製法 |
JP2548939B2 (ja) | 1987-05-22 | 1996-10-30 | 大日本印刷株式会社 | Icカード用リードフレーム |
AU2309388A (en) | 1987-08-26 | 1989-03-31 | Matsushita Electric Industrial Co., Ltd. | Integrated circuit device and method of producing the same |
JPH01106456A (ja) | 1987-10-19 | 1989-04-24 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
JPH02129948A (ja) | 1988-11-09 | 1990-05-18 | Dainippon Printing Co Ltd | プリモールド型半導体装置 |
JPH0779147B2 (ja) * | 1989-04-17 | 1995-08-23 | 三洋電機株式会社 | リードフレーム |
FR2659157B2 (fr) | 1989-05-26 | 1994-09-30 | Lemaire Gerard | Procede de fabrication d'une carte dite carte a puce, et carte obtenue par ce procede. |
US5417905A (en) | 1989-05-26 | 1995-05-23 | Esec (Far East) Limited | Method of making a card having decorations on both faces |
JPH0369248A (ja) | 1989-08-08 | 1991-03-25 | Nec Off Syst Ltd | 電話機 |
US5172214A (en) | 1991-02-06 | 1992-12-15 | Motorola, Inc. | Leadless semiconductor device and method for making the same |
KR100552353B1 (ko) * | 1992-03-27 | 2006-06-20 | 가부시키가이샤 히타치초엘에스아이시스템즈 | 리이드프레임및그것을사용한반도체집적회로장치와그제조방법 |
JPH0692076A (ja) | 1992-09-16 | 1994-04-05 | Oki Electric Ind Co Ltd | Icカードモジュール用リードフレーム形状 |
KR0177395B1 (ko) * | 1995-04-27 | 1999-05-15 | 문정환 | 반도체소자를 칩 상태로 장착시켜서 된 전자회로 보드 및 그 제조방법 |
KR0178255B1 (ko) * | 1995-11-17 | 1999-03-20 | 황인길 | Bga 반도체 패키지의 pcb캐리어 프레임 및 그 제조방법 |
US5729049A (en) * | 1996-03-19 | 1998-03-17 | Micron Technology, Inc. | Tape under frame for conventional-type IC package assembly |
JP3012816B2 (ja) | 1996-10-22 | 2000-02-28 | 松下電子工業株式会社 | 樹脂封止型半導体装置およびその製造方法 |
TW393748B (en) * | 1997-08-22 | 2000-06-11 | Enomoto Kk | Manufacturing of semiconductor devices and semiconductor lead frame |
US5869353A (en) * | 1997-11-17 | 1999-02-09 | Dense-Pac Microsystems, Inc. | Modular panel stacking process |
JPH11258467A (ja) * | 1998-03-16 | 1999-09-24 | Sumitomo Electric Ind Ltd | 光モジュール用リードフレーム、光モジュールの製造方法、及び光モジュール |
US6130473A (en) | 1998-04-02 | 2000-10-10 | National Semiconductor Corporation | Lead frame chip scale package |
JPH11307713A (ja) * | 1998-04-24 | 1999-11-05 | Sony Corp | 半導体装置用リードフレーム |
US6229200B1 (en) | 1998-06-10 | 2001-05-08 | Asat Limited | Saw-singulated leadless plastic chip carrier |
US6143981A (en) | 1998-06-24 | 2000-11-07 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
US6281568B1 (en) | 1998-10-21 | 2001-08-28 | Amkor Technology, Inc. | Plastic integrated circuit device package and leadframe having partially undercut leads and die pad |
US6043109A (en) * | 1999-02-09 | 2000-03-28 | United Microelectronics Corp. | Method of fabricating wafer-level package |
DE10014306B4 (de) * | 2000-03-23 | 2005-12-22 | Infineon Technologies Ag | Systemträger für einen Halbleiterchip mit einem Leiterrahmen |
SG112799A1 (en) * | 2000-10-09 | 2005-07-28 | St Assembly Test Services Ltd | Leaded semiconductor packages and method of trimming and singulating such packages |
-
2001
- 2001-07-20 US US09/909,934 patent/US6867483B2/en not_active Expired - Fee Related
- 2001-11-08 DE DE10154855A patent/DE10154855A1/de not_active Withdrawn
- 2001-11-16 GB GB0127534A patent/GB2382219A/en not_active Withdrawn
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5338972A (en) * | 1992-08-10 | 1994-08-16 | Rohm Co., Ltd. | Lead frame with deformable buffer portions |
US5793100A (en) * | 1995-02-02 | 1998-08-11 | Mitsubishi Denki Kabushiki Kaisha | Lead frame for semiconductor device |
Non-Patent Citations (1)
Title |
---|
JP 57-625491 A. In: Patent Abstracts of Japan * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102014213217A1 (de) * | 2014-07-08 | 2016-01-14 | Continental Teves Ag & Co. Ohg | Körperschallentkopplung an mit Geberfeldern arbeitenden Sensoren |
US11118908B2 (en) | 2014-07-08 | 2021-09-14 | Continental Teves Ag & Co. Ohg | Structure-borne noise decoupling on sensors working with transmitter fields |
DE102023001185A1 (de) | 2023-03-27 | 2023-11-23 | Mercedes-Benz Group AG | Verbundbauteil |
Also Published As
Publication number | Publication date |
---|---|
US6867483B2 (en) | 2005-03-15 |
GB2382219A (en) | 2003-05-21 |
US20020105063A1 (en) | 2002-08-08 |
GB0127534D0 (en) | 2002-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69705222T2 (de) | Gitteranordnung und verfahren zu deren herstellung | |
DE19845316C2 (de) | Stapelbares Ball-Grid-Array-Halbleitergehäuse und Verfahren zu dessen Herstellung | |
DE69315451T2 (de) | Chipträgerpackung für gedruckte Schaltungsplatte, wobei der Chip teilweise eingekapselt ist, und deren Herstellung | |
EP0641154B1 (de) | Baugruppe zur Aufnahme elektronischer Bauelemente | |
DE69318658T2 (de) | Leistungs-Halbeiterbauelement | |
DE3787671T2 (de) | Halbleiterpackung mit Eingang/Ausgang-Verbindungen hoher Dichte. | |
DE69304304T2 (de) | Kombination einer elektronischen Halbleiteranordnung und einer Wärmesenke | |
DE69735361T2 (de) | Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür | |
DE3783783T2 (de) | Plastikumhuellter chiptraeger und verfahren zu dessen herstellung. | |
DE4421077B4 (de) | Halbleitergehäuse und Verfahren zu dessen Herstellung | |
DE69534483T2 (de) | Leiterrahmen und Halbleiterbauelement | |
DE68928185T2 (de) | Herstellung elektronischer Bauelemente mit Hilfe von Leiterrahmen | |
DE69318219T2 (de) | Integrierte Schaltungspackung aus einem Kunststoff mit integraler Wärmesenke | |
DE3910707A1 (de) | Spritzgegossenes pingitter-leistungsgehaeuse | |
DE10221891A1 (de) | Halbleitervorrichtung | |
DE112006003372T5 (de) | Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters | |
DE102011053871A1 (de) | Multichip-Halbleitergehäuse und deren Zusammenbau | |
DE4337675A1 (de) | Halbleitergehäuse und Verfahren zu dessen Herstellung | |
DE19725464A1 (de) | Halbleiterchip-Stapelgehäuse und Verfahren zu dessen Herstellung | |
DE102011017585A1 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
DE19733702A1 (de) | Halbleitergehäuse und Verfahren zur Herstellung eines Halbleitergehäuses | |
DE69119938T2 (de) | Mit mindestens zwei Trägerteilen versehener Leiterrahmen und Anwendung zu einer im Harz eingebetteten Halbleiter-Einrichtung | |
DE69628964T2 (de) | Harzvergossenes Halbleiterbauteil und Herstellungsverfahren | |
DE102012201324A1 (de) | Harz-abgedichteter elektronischer Controller und Verfahren zum Herstellen desselben | |
DE10154855A1 (de) | Spannungsfreier Leiterrahmen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8139 | Disposal/non-payment of the annual fee |