DE10154770A1

DE10154770A1 - Dynamische Speichervorrichtung und Verfahren zum Steuern einer solchen

Info

Publication number: DE10154770A1
Application number: DE10154770A
Authority: DE
Inventors: Stefan Dankowski; Alexander Benedix; Reinhard Dueregger; Wolfgang Ruf
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-11-08
Filing date: 2001-11-08
Publication date: 2003-06-05
Anticipated expiration: 2021-11-09
Also published as: DE10154770B4; US20030086311A1; US6738304B2

Abstract

Die Erfindung betrifft dynamische Speicher mit wenigstens einer Speichermatrix (1) mit mehreren Speicherzellen, die in Zeilen und Spalten angeordnet sind, wobei die Speicherzellen in einer Zeile durch jeweils eine von mehreren Wortleitungen verbunden sind und die Speicherzellen in einer Spalte durch jeweils eine von mehreren Bitleitungen verbunden sind, DOLLAR A wenigstens einem Ausleseverstärker (13) für das Auslesen von Daten aus den Speicherzellen über die mehreren Bitleitungen, wenigstens einem Zeilen-Adressdecoder (11) und wenigstens einem Spalten-Adressdecoder (12) für das Erzeugen einer speicherinternen Adresse in Abhängigkeit von einem speicherexternen Adresssignal, einer Ablaufsteuerungsvorrichtung (7) für das zyklische Erzeugen von Refresh-Adressen für das Durchführen einer Refresh-Operation der Speicherzellen. DOLLAR A Um mit minimalem Schaltungsaufwand die Verlustleistung eines Speichersystems im Betrieb zu reduzieren, ist eine Auswahleinrichtung (16-21) für das selektive Überspringen von Adressen von Speicherzellen vorgesehen, die nicht belegt sind, bei dem zyklischen Erzeugen der mehreren Refresh-Adressen.

Description

Die Erfindung betrifft dynamische Speicher nach dem Oberbegriff von Anspruch 1 und ein Verfahren zum Auffrischen des Inhalts eines derartigen dynamischen Speichers nach dem Oberbegriff von Anspruch 6.
Bisher wird der steigende Stromverbrauch immer größerer Speicher durch entsprechend größere Stromversorgungen gedeckt. Um der Wärmeentwicklung und dem Energieverbrauch - insbesondere bei portablen Geräten - entgegenzuwirken, werden spezielle Power-Down Modi, etc. angewendet. Wenn auf den Speicher momentan nicht zugegriffen wird, werden nicht benötigte Funktionen abgeschaltet, und die Stromversorgung wird entsprechend reduziert.
Ein solcher Halbleiterspeicher ist z. B. aus US 6 172 928 bekannt, bei dem im Verlauf der Refresh-Operation eine erste Stromversorgung die Elemente des Speichers im normalen Betriebsmodus versorgt, nicht jedoch in dem leistungsreduzierten Betriebsmodus. Eine zweite Stromversorgung versorgt im Verlauf der Refresh-Operation die Elemente des Speichers im leistungsreduzierten Betriebsmodus, nicht jedoch in dem normalen Betriebsmodus.
Der Nachteil bei diesem Stand der Technik ist es, dass die Schaltung durch die zweite Stromversorgung und ihre Steuerung aufwendiger und komplexer wird.
Aufgabe der Erfindung ist es, mit minimalem Schaltungsaufwand die Verlustleistung eines Speichersystems im Betrieb zu reduzieren.
Diese Aufgabe wird erfindungsgemäß gelöst durch eine dynamische Speichervorrichtung nach Anspruch 1 sowie durch ein Verfahren zum Steuern einer solchen dynamischen Speichervorrichtung nach Anspruch 6. Bevorzugte Ausführungsformen der Erfindung sind Gegenstand der Unteransprüche.
Im Betrieb einer Datenverarbeitungsanlage mit dynamischen Speichern ist es in der Regel so, dass von wenigstens einem dynamischen Speicher nur ein Teil belegt ist. Der dynamische Speicher wird jedoch im Stand der Technik in vorgegebenen Zeitintervallen immer als ganzer aufgefrischt. Erfindungsgemäß werden dagegen durch selektive Maßnahmen beim Auffrischen die Reihen und/oder Spalten eines Speichers ausgeblendet, die nicht mit Werten belegt sind. Die ausgeblendeten Reihen und/oder Spalten werden dann weder bei Auto-Refresh-Befehlen noch im Self-Refresh-Modus aufgefrischt. Mit anderen Worten, es wird eine Ein- und Ausblendmöglichkeit von Reihen und/oder Spalten eines Speichers zur Betriebszeit des Systems eingeführt, die bestimmt wird durch die tatsächlich belegten Speicherplätze und damit quasi durch den Benutzer programmierbar ist.
Dementsprechend ist die Dynamische Speichervorrichtung mit wenigstens einer Speichermatrix mit mehreren Speicherzellen, die in Zeilen und Spalten angeordnet sind, wobei die Speicherzellen in einer Zeile durch jeweils eine von mehreren Wortleitungen verbunden sind und die Speicherzellen in einer Spalte durch jeweils eine von mehreren Bitleitungen verbunden sind, wenigstens einem Ausleseverstärker für das Auslesen von Daten aus den Speicherzellen über die mehreren Bit- Leitungen, wenigstens einem Zeilen-Adressdecoder und wenigstens einem Spalten-Adressdecoder für das Erzeugen einer speicherinternen Adresse in Abhängigkeit von einem speicherexternen Adresssignal, einer Ablaufsteuerungsvorrichtung für das zyklische Erzeugen von Refresh-Adressen für das Durchführen einer Refresh- Operation der Speicherzellen, gekennzeichnet durch eine Auswahleinrichtung für das selektive Überspringen von Adressen von Speicherzellen, die nicht belegt sind, bei dem zyklischen Erzeugen der mehreren Refresh-Adressen.
Insbesondere umfasst bei der dynamischen Speichervorrichtung die Auswahleinrichtung einen Adressgenerator für das Erzeugen einer Refresh-Adresse, ein Adressregister, in welchem nicht belegte Speicheradressen abgelegt sind, und einen Logikschaltkreis, der bei Übereinstimmung einer von dem Adressgenerator erzeugten Adresse mit einer in dem Adressregister abgelegten Adresse ein Ausblendsignal ausgibt, so dass der Adressgenerator unmittelbar eine weitere Refresh- Adresse erzeugt.
In dem Adressregister können je nach Anwendung und Implementierung der Erfindung Zeilenadressen oder Spaltenadressen abgelegt werden.
Bei einer dynamischen Speichervorrichtung, bei der die Speicherzellen auf mehrere Speicherbänke verteilt sind, wobei jede Speicherbank einen Ausleseverstärker für das Auslesen von Daten aus den Speicherzellen über die mehreren Bit- Leitungen und einen Zeilen-Adressdecoder und einen Spalten- Adressdecoder für das Erzeugen einer speicherinternen Adresse in Abhängigkeit von einem speicherexternen Adresssignal umfasst, ist die Auswahleinrichtung für das selektive Überspringen von Adressen bei dem zyklischen Erzeugen der mehreren Refresh-Adressen von Speicherzellen in der jeweiligen Speicherbank, die nicht belegt sind, auf die mehreren Speicherbänke verteilt.
Das erfindungsgemäße Verfahren zum Auffrischen eines Speicherinhalts einer derartigen dynamischen Speichervorrichtung ist gekennzeichnet durch selektives Überspringen von Adressen von Speicherzellen, die nicht belegt sind, bei dem zyklischen Erzeugen der mehreren Refresh-Adressen durch eine Auswahleinrichtung.
Allgemein kann bei dem Verfahren die Refresh-Operationen der Speicherzellen in einem Burst-Mode, einem cycle stealing- Mode oder in einem hidden refresh-Mode durchgeführt werden.
Ein Vorteil der Erfindung besteht darin, dass die Verfügbarkeit des Speichers durch die Reduzierung der aufzufrischenden Zellen und damit der Refresh-Gesamtdauer erhöht wird.
Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung von bevorzugten Ausführungsformen, bei der Bezug genommen wird auf die beigefügten Zeichnungen.
Fig. 1 zeigt ein Blockschaltbild zur Erläuterung der Adressdecodierung in einem dynamischen Speicher nach dem Stand der Technik.
Fig. 2 zeigt schematisch den Aufbau einer Steuerungsvorrichtung für einen dynamischen Speicher nach dem Stand der Technik.
Fig. 3A und 3B zeigen schematisch eine erste Ausführungsform der Erfindung bzw. einen Teilbereich der Ausführungsform nach Fig. 3A.
Fig. 4 zeigt schematisch eine zweite Ausführungsform der Erfindung.
Fig. 5 zeigt schematisch eine dritte Ausführungsform der Erfindung.
In Fig. 1 ist ein Adressdecoder einer Speichermatrix 1 mit mehreren (nicht im einzelnen dargestellten) Speicherzellen gezeigt. Zum Beschreiben bzw. Auslesen einer oder mehrerer Zellen in der Speichermatrix 1 werden Adresssignale an die Speichermatrix 1 angelegt. Die Adresssignale werden von einem Zeilendecoder 2 und einem Spaltendecoder 3 in Abhängigkeit von einem externen Adresssignal (mit "Adresse" in Fig. 1 bezeichnet) bereitgestellt.
Um Anschlüsse einzusparen, wird diese Adresse bei dynamischen Speichern in der Regel in zwei Schritten eingegeben und zwischengespeichert. Dazu werden in einem ersten Schritt die unteren Adressbits mit einem RAS-(row address strobe, Zeilen-strobe-)Signal in einen Zeilen-Adress-Latch 4 geladen, und in einem zweiten Schritt werden die oberen Adressbits mit einem CAS-(column address strobe, Spaltenstrobe-)Signal in einen Spalten-Adress-Latch 5 geladen.
Da dynamische Speichervorrichtungen die gespeicherten Werte nur für eine bestimmte Zeit halten können, ist es erforderlich, alle Zeilenadressen innerhalb von (normalerweise) 8 ms mindestens einmal aufzurufen. Wenn der Speicherinhalt nicht zyklisch ausgelesen wird, sind Schaltungen notwendig, die eine zyklische Adressierung zwischen den normalen Speicherzugriffen bewirken, sog. "Dynamic-RAM-Controller". Ein solcher RAM(Lese-/Schreib- Speicher-)Controller ist in Fig. 2 dargestellt.
Bei einem normalen Speicherzugriff wird die außen angelegte Adresse im Zeilen-Adress-Latch 4 bzw. Spalten-Adress- Latch 5 gespeichert, wenn durch das Adress-Strobe-Signal AS angezeigt wird, dass die Adresse gültig ist. Gleichzeitig wird in einer Ablaufsteuerungsvorrichtung 6 ein Zugriffszyklus ausgelöst, bei dem zunächst die Zeilenadresse über einen Multiplexer 7 an die Speichermatrix 1 ausgegeben wird. Anschließend wird durch das Zeilen-Strobe-Signal die Übernahme der Zeilenadresse in den Speicher 1 bewirkt. Das gleiche wird mit dem Spalten-Strobe-Signal durchgeführt.
Zur Durchführung einer Refresh-Operation müssen alle Zeilen- Adressen z. B. in 8 ms einmal anliegen und der Refresh durchgeführt werden. Die Refresh-Operationen werden durch eine Refresh-Zeitbasis 8 ausgelöst, die - ihrerseits vom Systemtaktsignal CLK angesteuert - in vorgegebenen Zeitintervallen ein Signal an die Ablaufsteuerungsvorrichtung ausgibt. Bei einer besonderen, weiter unten erläuterten Art von Refresh-Operationen gibt ein Refresh-Zähler 9 die aktuelle Ordnungsziffer der Refresh-Operation an den Multiplexer 7 aus.
Für das Durchführen von Refresh-Operationen müssen jeweils mehrere Schaltelemente des Speichers aktiviert werden mit entsprechend negativen Folgen in Bezug auf Wärmeentwicklung und Stromverbrauch. Erfindungsgemäß wird die Anzahl der Refresh-Operationen bei einem Speicher optimiert und damit der Stromverbrauch gesenkt, indem nur die Zellen wiederaufgefrischt werden, die tatsächlich von dem System verwendet werden. Der Inhalt der Speicherzellen in der Speichermatrix 1, die vom System nicht benötigt werden, wird dagegen nicht wiederaufgefrischt. Dazu ist eine Vorrichtung in dem Speicher vorgesehen, die im folgenden anhand von Ausführungsbeispielen erläutert wird, die in Fig. 3A, 3B, 4 und 5 dargestellt sind.
In Fig. 3A ist ein Speicher gezeigt, der in vier Bänke unterteilt ist. Dabei enthält jede Bank einen vorgegebenen Teil der Speichermatrix 1 mit entsprechenden Ansteuerschaltkreisen. Jede Bank in dem Speicherbauelement ist durch ein gestricheltes Rechteck umgrenzt. Beispiele für mehrfach aufgeteilte DRAM-Speicher sind DRAM-Bauelemente, die unterteilt sind in 4 Bänke mit jeweils 8 Mbit × 4 Speicherplatz bzw. mit jeweils 4 Mbit × 8 oder mit 2 Mbit × 16 Speicherplatz. In Fig. 3A, 3B, 4 und 5 ist der Speicherbereich in einer Speicherbank mit 10 bezeichnet. Jede dieser Bänke umfasst einen eigenen Zeilendecoder 11 und einen eigenen Spaltendecoder 12, über die das System auf die jeweilige Bank zugreift. Die Daten einer Bank werden über einen Ausleseverstärker (sense amplifier) 13 ausgelesen. Der Zeilendecoder 11 und Spaltendecoder 12 jeder Speicherbank werden von dem gemeinsamen Zeilendecoder 2 bzw. gemeinsamen Spaltendecoder 3 der dynamischen Speichervorrichtung angesteuert. Der gemeinsame Zeilendecoder 2 bzw. gemeinsame Spaltendecoder 3 der dynamischen Speichervorrichtung werden ihrerseits von außen durch ein mit "Adresse" bezeichnetes Signal angesteuert.
Die Daten, die aus der dynamischen Speichervorrichtung ausgelesen werden bzw. in die dynamische Speichervorrichtung geschrieben werden, werden in eine Eingangspuffer 14 bzw. Ausgangspuffer 15 zwischengespeichert, um die Ein- und Ausgabe der Daten mit externen Vorrichtungen zu synchronisieren.
In einer Auswahleinrichtung 16 wird entschieden, bei welchen der Speicherzellen ein Refresh tatsächlich durchgeführt werden soll. Dazu umfasst die Auswahleinrichtung 16 wie in Fig. 3B gezeigt einen Adressgenerator 17, durch den zyklisch Speicheradressen erzeugt werden. Gestartet wird diese zyklische Erzeugung von Speicheradressen durch die Ablaufsteuerungsvorrichtung 6, die ihrerseits durch den Systemtakt und durch die Refresh-Zeitbasis 8 angesteuert wird.
Die von dem Adressgenerator 17 erzeugte Speicheradresse, bei der es sich statt um eine komplette Adresse lediglich um eine Zeilenadresse handeln kann, wird mit Adressen verglichen, die in einem Adressregister 18 durch die externe Systemsteuerung abgespeichert wurden. Als Beispiel sind fünf Adressen in hexadezimaler Darstellung in dem Adressregister 18 dargestellt, in denen sich keine Daten befinden, die eine Refresh-Operation erforderlich machten.
Diese Adressen sind in der in Fig. 3B gezeigten Ausführungsform "verbotene" Adressen. Stellt ein Vergleicher 19 fest, dass die von dem Adressgenerator 17 erzeugte Speicheradresse mit einer Adresse in dem Adressregister 18 übereinstimmt, so wird die Weiterleitung der Adresse an den Adressdecoder 2 und 3 bzw. an den Multiplexer 7 unterbrochen, und es wird von dem Vergleicher 19 ein Signal an den Adressgenerator ausgegeben, so dass letzterer sofort eine weitere Refresh-Adresse erzeugt. Findet der Vergleicher 19 dagegen die von dem Adressgenerator 17 erzeugte Speicheradresse nicht in dem Adressregister 18, so gibt er die Adresse frei, und die entsprechende Speicherzelle(n) wird (werden) einer Refresh-Operation unterzogen.
So können z. B. 8 Reihenblöcke im Speicher durch acht Ausblendzustandsbits in einem Register ausgeblendet werden. Ist ein Reihenblock ausgeblendet, wird z. B. jede achte Reihe nicht mehr aktiviert. Dies spart bei einem Auto-Refresh- Befehl fast ein achtel des Stroms, und im Self-Refresh etwas weniger als ein achtel des Stroms. Am Anfang schaltet das System z. B. alle acht Reihenblöcke aus, was eine Verlustleistung von fast Null bedeutet. Wird später Speicherplatz benötigt, kann das System nach und nach Speicherplatz bereitstellen. Das Bereitstellen von zusätzlichem Speicherplatz ist mit einem entsprechend erhöhten Stromverbrauch des Systems verbunden.
Dem Fachmann ist selbstverständlich klar, dass die Abspeicherung von "verbotenen" Adressen nur eine spezielle Ausführungsform darstellt und genauso gut auch "zulässige" Adressen abgespeichert werden können. In diesem Fall muss die Logik des Vergleichers 19 invertiert werden.
In der Ausführungsform nach Fig. 3A ist die Auswahleinrichtung als Teil der Ablaufsteuerung 6 dargestellt. Dies ist jedoch nur eine Möglichkeit. Sie bietet sich insbesondere dann an, wenn Refresh-Operationen zeilenweise durchgeführt werden und der Speicher in einem Block aufgebaut ist, wie es in Fig. 1 dargestellt ist. Bei bankweise strukturierten Speichern kann die Auswahleinrichtung auch auf die einzelnen Bänke verteilt werden. Eine erste derartige Ausführungsform ist in Fig. 4 dargestellt. Bei diesem Aufbau, der im wesentlichen dem in Fig. 3 entspricht, ist eine Auswahlvorrichtung 20 als Teil jedes Zeilenadressdecoder 11 einer Speicherbank vorgesehen. Damit wird der Umfang sowohl in Bezug auf die Anzahl als auch auf die Adressbreite der Speicheradressen reduziert, die in dem Adressregister 18 durch die Systemsteuerung abgelegt werden müssen. Der zusätzliche Aufwand durch die Einrichtung eines Vergleichers und evtl. eines Adressgenerators bei jeder Speicherbank wird durch die höhere Geschwindigkeit kompensiert wie auch durch die flexiblere Verwendung der Speicherkapazität.
In Fig. 5 ist eine Ausführungsform der Erfindung dargestellt, bei der die Auswahleinrichtung für das spaltenweise Ausblenden von Speicherzellen anstelle von dem zeilenweisen Ausblenden von Speicherzellen beim Refresh ausgelegt ist. Dazu wird eine Auswahleinrichtung 21 als Teil des Spaltenadressdecoder 12 und des Ausleseverstärkers 13 in der Speicherbankangeordnet. Die Refresh-Operation besteht aus den Vorgängen Auslesen des Speicherinhalts aus der Speicherzelle und Schreiben desselben Speicherinhalts in dieselbe Speicherzelle. Wenn die Auswahleinrichtung 21 mit dem Ausleseverstärker 13 verbunden ist, kann beim Refresh das Auslesen derjenigen Speicherzellen unterbunden werden, deren Adresse sich in dem Adressregister 18 befindet. Mit anderen Worten: Wenn Spalten ausgeblendet werden, können die Ausleseverstärker (Sense-Amps) des Speichers derart ausgeblendet werden, dass sie nicht mehr aktiviert werden.
Ebenso gut kann aber auch analog zu dem oben beschriebenen Vorgehen bei zeilenweiser Adressierung durch den Spaltenadressdecoder 12 ein Zugriff auf eine bestimmte Spalte unterbunden werden, deren Adresse sich in dem Adressregister 18 befindet. In diesem Fall bilden selbstverständlich Spaltenadressen und nicht Zeilenadressen den Inhalt des Adressregisters 18.
Bei allen zeichnerisch dargestellten und beschriebenen Ausführungsformen werden durch die Auswahleinrichtung 16, 20, 21 bei dem zyklischen Erzeugen der mehreren Refresh-Adressen die Adressen von Speicherzellen übersprungen, die nicht belegt sind. Dies erfolgt unabhängig von der Art der Refresh- Operationen, von denen insbesondere die drei folgenden eingesetzt werden können:
Der Refresh kann als "burst refresh" durchgeführt werden. Dabei wird nach jeweils 8 ms der Normalbetrieb unterbrochen und ein Refresh für alle Speicherzellen durchgeführt (was allerdings zur Folge hat, dass der Speicher für 100 µs blockiert ist).
Der Refresh kann gleichmäßig verteilt sein ("cycle stealing"), d. h. der Zählerstand des Refresh-Zählers wird alle 8 µs um Eins erhöht, so dass man nach 1024 × 8 µs ~ 8 ms alle Zeilenadressen einmal aufgerufen hat. Dazu wird der Prozessor alle 8 µs für einen Zyklus angehalten und ein Refresh-Schritt ausgeführt. Die Refresh-Zeitbasis 8 teilt den Takt CLK so herunter, dass an die Ablaufsteuerung 6 alle 8 µs ein Refresh-Befehl geben wird. Der Zählerstand des Refresh-Zählers 9 über den Multiplexer 7 an den Speicher 1 ausgegeben und das RAS- Signal vorübergehend auf Eins gesetzt. Anschließend wird der Zählerstand um Eins erhöht. Während des Refresh-Zyklus wird der Prozessor über ein WAIT- Signal angehalten.
Schließlich kann der Refresh im "hidden refresh" durchgeführt werden. Dabei werden die Refresh-Schritte genau dann ausgeführt, wenn der (nicht dargestellte) Prozessor nicht auf den Speicher zugreift. Bezugszeichen 1 Speicherzellenmatrix
2 Zeilendecoder
3 Spaltendecoder
4 Zeilen-Adress-Latch
5 Spalten-Adress-Latch
6 Ablaufsteuerungsvorrichtung
7 Multiplexer
8 Refresh-Zeitbasis
9 Refresh-Zähler
10 Speicherbereich in Speicherbank
11 Zeilenadressdecoder der Speicherbank
12 Spaltenadressdecoder der Speicherbank
13 Auslese-(Sense-)Verstärker in Speicherbank
14 Eingangspuffer von dynamischer Speichervorrichtung
15 Ausgangspuffer von dynamischer Speichervorrichtung
16 Refresh-Adressauswahleinrichtung
17 Refresh-Adressgenerator
18 Adressregister mit "verbotenen" Zeilenadressen
19 Vergleicher
20 Register mit "verbotenen" Zeilenadressen in Zeilenadressdecoder der Speicherbank
21 Register mit "verbotenen" Spaltenadressen in Spaltenadressdecoder der Speicherbank

Claims

1. Dynamische Speichervorrichtung mit
wenigstens einer Speichermatrix (1) mit mehreren Speicherzellen, die in Zeilen und Spalten angeordnet sind, wobei die Speicherzellen in einer Zeile durch jeweils eine von mehreren Wortleitungen verbunden sind und die Speicherzellen in einer Spalte durch jeweils eine von mehreren Bitleitungen verbunden sind,
wenigstens einem Ausleseverstärker (13) für das Auslesen von Daten aus den Speicherzellen über die mehreren Bit- Leitungen,
wenigstens einem Zeilen-Adressdecoder (11) und wenigstens einem Spalten-Adressdecoder (12) für das Erzeugen einer speicherinternen Adresse in Abhängigkeit von einem speicherexternen Adresssignal,
einer Ablaufsteuerungsvorrichtung (7) für das zyklische Erzeugen von Refresh-Adressen für das Durchführen einer Refresh-Operation der Speicherzellen,
gekennzeichnet durch
eine Auswahleinrichtung (16-21) für das selektive Überspringen von Adressen von Speicherzellen, die nicht belegt sind, bei dem zyklischen Erzeugen der mehreren Refresh-Adressen.

2. Dynamische Speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass
die Auswahleinrichtung (16, 20, 21) umfasst:
einen Adressgenerator (17) für das Erzeugen einer Refresh- Adresse,
ein Adressregister (18), in welchem nicht belegte Speicheradressen abgelegt sind, und
einen Logikschaltkreis (19), der bei Übereinstimmung einer von dem Adressgenerator (17) erzeugten Adresse mit einer in dem Adressregister (18) abgelegten Adresse ein Ausblendsignal ausgibt, so dass der Adressgenerator (17) unmittelbar eine weitere Refresh-Adresse erzeugt.

3. Dynamische Speichervorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass in dem Adressregister (18) Zeilenadressen abgelegt werden.

4. Dynamische Speichervorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass in dem Adressregister (18) Spaltenadressen abgelegt werden.

5. Dynamische Speichervorrichtung nach einem der vorangehenden Ansprüche, bei der die Speicherzellen auf mehrere Speicherbänke (10) verteilt sind, wobei jede Speicherbank einen Ausleseverstärker (13) für das Auslesen von Daten aus den Speicherzellen über die mehreren Bit- Leitungen und einen Zeilen-Adressdecoder (11) und einen Spalten-Adressdecoder (12) für das Erzeugen einer speicherinternen Adresse in Abhängigkeit von einem speicherexternen Adresssignal umfasst, dadurch gekennzeichnet, dass die Auswahleinrichtung (16-21) auf die mehreren Speicherbänke (10) verteilt ist für das selektive Überspringen von Adressen von Speicherzellen in der jeweiligen Speicherbank, die nicht belegt sind, bei dem zyklischen Erzeugen der mehreren Refresh-Adressen.

6. Verfahren zum Auffrischen eines Speicherinhalts einer dynamischen Speichervorrichtung mit
wenigstens einer Speichermatrix (1) mit mehreren Speicherzellen, die in Zeilen und Spalten angeordnet sind,
wobei die Speicherzellen in einer Zeile durch jeweils eine von mehreren Wortleitungen verbunden sind und die Speicherzellen in einer Spalte durch jeweils eine von mehreren Bitleitungen verbunden sind,
wenigstens einem Ausleseverstärker (13) für das Auslesen von Daten aus den Speicherzellen über die mehreren Bitleitungen,
wenigstens einem Zeilen-Adressdecoder (11) und wenigstens einem Spalten-Adressdecoder (12) für das Erzeugen einer speicherinternen Adresse in Abhängigkeit von einem speicherexternen Adresssignal,
einer Ablaufsteuerungsvorrichtung (7) für das zyklische Erzeugen von Refresh-Adressen für das Durchführen einer Refresh-Operation der Speicherzellen,
gekennzeichnet durch
selektives Überspringen von Adressen von Speicherzellen, die nicht belegt sind, bei dem zyklischen Erzeugen der mehreren Refresh-Adressen durch eine Auswahleinrichtung (16-21).

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass
nicht belegte Speicheradressen in einem Adressregister (18) in der Auswahleinrichtung (16-21) abgelegt sind, eine Refresh-Adresse durch einen Adressgenerator (17) erzeugt wird und
bei Übereinstimmung einer von dem Adressgenerator (17) erzeugten Adresse mit einer in dem Adressregister (18) abgelegten Adresse durch einen Logikschaltkreis (19) ein Ausblendsignal ausgegeben wird, so dass der Adressgenerator (17) unmittelbar eine weitere Refresh- Adresse erzeugt.

8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass in dem Adressregister (18) Zeilenadressen abgelegt werden.

9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass in dem Adressregister (18) Spaltenadressen abgelegt werden.

10. Verfahren nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, dass die Refresh-Operationen der Speicherzellen in einem Burst-Mode erfolgen.

11. Verfahren nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, dass die Refresh-Operationen der Speicherzellen in einem cycle stealing-Mode erfolgen.

12. Verfahren nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, dass die Refresh-Operationen der Speicherzellen in einem hidden refresh-Mode erfolgen.