DE10150498C2 - Halbleiterspeichervorrichtung - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleiter­ speichervorrichtung.

Hinweis: Signal- bzw. Leitungsangaben "bar_xy" in der Be­ schreibung bzw. den Ansprüchen entsprechen den Signalangaben "xy" mit einem darüber angeordneten Querstrich in den Zeich­ nungen.

Es sind Halbleiterspeichervorrichtungen bekannt, welche eine Vielzahl von Speicherzellenfeldern umfassen. Jedem Speicher­ zellenfeld ist eine Vielzahl von lokalen Leseverstärkern zu­ geordnet, die die aus dem Speicherzellenfeld ausgelesenen Da­ ten empfangen, bewerten und verstärken. Die Leseverstärker sind in einer Leseverstärkerzeile oberhalb oder unterhalb des Speicherzellenfelds angeordnet. Jeder Leseverstärker umfaßt zusätzlich zu der eigentlichen Verstärkereinrichtung ein Paar von Auswahltransistoren, die es ermöglichen, daß aus mehreren nebeneinander liegenden Leseverstärkern einer ausgewählt wird, der seine Information auf eine differentielle Daten­ übertragungsleitung leitet. Dadurch kann z. B. ein Block von 32 Leseverstärkern aufgebaut werden, die über 32 Auswahllei­ tungen CSL (column select line) ihre jeweilige Information auf ein gemeinsames differentielles Paar von Datenübertra­ gungsleitungen LDQ, bar_LDQ weitergeben. Hierbei wird das je­ weilige Signal A, B, C . . . auf die Leitung LDQ und das Inver­ se des jeweiligen Signals bar_A, bar_B, bar_C . . . auf die Leitung bar_LDQ ausgegeben.

Fig. 4 zeigt eine Prinzipskizze von Auswahltransistoren 1 von Leseverstärkern gemäß dem Stand der Technik. Die jeweils zwei Auswahltransistoren 1 eines Leseverstärkers werden aus je zwei Diffusionsgebieten 2 und einem gemeinsamen Gatter 3 gebildet.

Je ein Auswahltransistor 1 eines jeden Leseverstärkers ist mit der Datenübertragungsleitung LDQ und jeweils der andere Auswahltransistor 1 eines jeden Leseverstärkers ist mit der Datenübertragungsleitung bar_LDQ signalverbunden. Die Lese­ verstärkerzeile mit Auswahltransistoren 1 ist jedoch breiter als das Speicherzellenfeld selbst, was dazu führt, daß die zur Verfügung stehende Fläche auf der Halbleitervorrichtung nicht optimal ausgenutzt werden kann.

Aus US 5666319 A ist es bekannt, daß sich benachbarte Transistoren, die getrennten Bitleitungen zugeordnet sind, ein Diffusionsgebiet teilen.

Es ist somit eine Aufgabe der vorliegenden Erfindung, eine Halbleiterspeichervorrichtung bereitzustellen, welche eine bessere Nutzung der vorhandenen Ressourcen ermöglicht.

Diese Aufgabe wird gelöst durch eine Halbleiterspeichervor­ richtung mit den in Anspruch 1 angegebenen Merkmalen. Bevor­ zugte Ausführungsformen sind Inhalt der abhängigen Ansprüche.

Gemäß der Erfindung wird eine Halbleiterspeichervorrichtung bzw. ein Speicherchip bzw. ein Speicherbaustein bereitge­ stellt, umfassend:
zumindest ein Speicherzellenfeld mit einer Vielzahl von Da­ tenleitungen bzw. Bitleitungen,
eine Vielzahl von lokalen Verstärkern bzw. local sense ampli­ fiers zum Verstärken von zu und/oder von dem Speicherzellen­ feld übertragenen Signalen bzw. Daten, wobei die Vielzahl von lokalen Verstärkern mit der Vielzahl von Datenleitungen si­ gnalverbindbar ist, jedem Verstärker genau eine Datenleitung eineindeutig zugeordnet ist und jeweils mindestens zwei Ver­ stärker und die dazugehörigen Datenleitungen eine Gruppe bil­ den;
wobei jeder Verstärker zumindest zwei Auswahltransistoren um­ faßt zum Auswählen eines Verstärkers aus einer Gruppe von Verstärkern,
wobei die zumindest zwei Auswahltransistoren eines Verstärkers jeweils zwei eigene Diffusionsgebiete und eine gemeinsa­ me Steuerelektrode bzw. Gatter bzw. Gate umfassen, und
wobei benachbarte Auswahltransistoren von benachbarten Ver­ stärkern ein Diffusionsgebiet gemeinsam nutzen.

Dadurch, daß benachbarte Verstärker jeweils ein Diffusionsge­ biet gemeinsam nutzen, kann die Fläche, welche zur Anordnung der Verstärker benötigt wird, vorteilhaft verringert werden. Somit wird ein kompakterer Aufbau der Halbleiterspeichervor­ richtung ermöglicht. Ferner kann durch die eineindeutige Zu­ ordnung einer jeden Datenleitung zu jedem Verstärker eine er­ höhte Lese- bzw. Schreibgeschwindigkeit erreicht werden. Sol­ che Verstärker werden auch als sog. "dedicated amplifiers" bezeichnet.

Bevorzugt umfassen die lokalen Verstärker Leseverstärker, sog. "dedicated sense amplifiers", zum Verstärken von aus dem Speicherzellenfeld ausgelesenen Daten.

In einer bevorzugten Ausführungsform umfaßt die Halbleiter­ speichervorrichtung zumindest ein Paar von Datenübertragungs­ leitungen, wobei jede Datenübertragungsleitung eines Paars von Datenübertragungsleitungen jeweils mit allen Verstärkern einer Gruppe signalverbindbar ist. Somit kann die Anzahl der benötigten Datenübertragungsleitungen vorteilhaft reduziert werden.

Bevorzugt nutzen die ein gemeinsames Diffusionsgebiet nutzen­ den Auswahltransistoren eine Verbindungsleitung zu der jewei­ ligen Datenübertragungsleitung gemeinsam. Somit kann die zur Verfügung stehende Fläche noch vorteilhafter ausgenutzt wer­ den, da im Vergleich zum herkömmlichen Fall nur noch etwa die halbe Anzahl der Verbindungsleitungen benötigt werden.

Ferner wird bevorzugt über die eine Datenübertragungsleitung eines Paars von Datenübertragungsleitungen das jeweilige zu übertragende Signal und über die andere Datenübertragungslei­ tung des Paars von Datenübertragungsleitungen das Inverse des jeweiligen zu übertragenden Signals übertragen.

In einer bevorzugten Ausführungsform umfaßt die Halbleiter­ speichereinrichtung ferner eine Multiplexeinrichtung zum se­ quentiellen Übertragen von Daten der Datenleitungen einer Gruppe. Somit kann ein fehlerfreies Übertragen der Daten von bzw. zu der Halbleiterspeichereinrichtung sicher gewährlei­ stet werden. Vorzugsweise umfaßt die Multiplexeinrichtung ei­ ne Vielzahl von Auswahlleitungen, wobei jeder Datenleitung eine Auswahlleitung zugeordnet ist.

Bevorzugt bilden 32 Verstärker und die dazugehörigen Daten­ leitungen eine Gruppe.

Weiter bevorzugt umfaßt zumindest ein Speicherzellenfeld 1024 Datenleitungen.

Vorzugsweise umfaßt die Halbleiterspeichervorrichtung 64 Speicherzellenfelder.

In einer bevorzugten Ausführungsform umfaßt die Halbleiter­ speichervorrichtung eine Adress-Zuordnungseinrichtung zum Zu­ ordnen von internen Adressen zu externen Adressen eines Spei­ cherzellenfelds. Somit kann eine in dem Speicherzellenfeld veränderte interne Adressierungsreihenfolge so angepaßt bzw. gescrambelt werden, daß sie nach Außen hin nicht in Erschei­ nung tritt.

Weitere Aufgaben, Merkmale und Vorteile der vorliegenden Er­ findung werden offensichtlich auf einer detaillierten Be­ schreibung der vorliegenden Erfindung mit Bezug nehmend auf die begleitenden Zeichnungen, in welchen zeigt:

Fig. 1 eine schematische Ansicht eines Teils einer Halbleiterspeichervorrichtung;

Fig. 2 eine weitere schematische Ansicht eines Teils einer Halbleiterspeichervorrichtung;

Fig. 3 eine schematische Ansicht von Auswahltransistoren ge­ mäß einer bevorzugten Ausführungsform der Erfindung; und

Fig. 4 eine schematische Ansicht von Auswahltransistoren ge­ mäß dem Stand der Technik.

Fig. 1 zeigt eine schematische Ansicht eines Teils einer Halbleiterspeichervorrichtung. Ein Speicherzellenfeld 10 um­ faßt eine Vielzahl von zumindest bereichsweise matrixartig angeordneten Speicherzellen 12, welche an in Fig. 1 waagrecht verlaufende Wortleitungen 14 und an in Fig. 1 senkrecht ver­ laufende Daten- bzw. Bitleitungen 16 angeschlossen sind.

Informationen bzw. Daten, welche aus den Speicherzellen 12 über die Datenleitungen 16 ausgelesen werden, werden durch lokale Verstärker bzw. local amplifiers 18 empfangen, bewer­ tet und zur Weiterleitung nach außen verstärkt. Hierbei ist jeder Verstärker 18 mit einer Datenleitung 16 bevorzugt ein­ eindeutig signalverbunden bzw. signalverbindbar (sog. dedica­ ted amplifiers). Bevorzugt sind die Verstärker 18 in einer Zeile 19 unterhalb oder oberhalb des Speicherzellenfelds 10 angeordnet. In der vorliegende bevorzugten Ausführungsform sind die Verstärker 18 als lokale Leseverstärker bzw. local sense amplifiers bzw. dedicated local sense amplifiers ausge­ bildet. Jedoch ist es ebenfalls denkbar, die Verstärker als Schreibverstärker bzw. record amplifiers auszubilden.

Fig. 2 zeigt eine schematische Ansicht in welcher mehrere Speicherzellenfelder 10 mit den entsprechenden Zeilen 19 der Verstärker 18 angeordnet sind. Bevorzugt werden 64 Speicherzellenfelder 10 mit den dazugehörigen Verstärkerzeilen 19 in vertikaler Richtung in Fig. 2 übereinander angeordnet.

Vorzugsweise jeweils 32 Datenleitungen 16 und die zugehörigen Verstärker 18 werden zu einer Gruppe zusammengefaßt. Es ist jedoch ebenfalls denkbar, eine andere Anzahl von Datenleitun­ gen 16 zu jeweils einer Gruppe zusammenzufassen. Alle Daten­ leitungen 16 einer Gruppe sind über die jeweiligen Verstärker 18 mit einem differentiellen Paar von Datenübertragungslei­ tungen LDQ, bar_LDQ signalverbunden bzw. signalverbindbar. Hierbei wird über die eine Datenübertragungsleitung LDQ das Signal selbst und über die andere Datenübertragungsleitung bar_LDQ das Inverse des Signals übertragen. In Fig. 1 und 2 ist nur eine Gruppe von Verstärkern 18 und nur ein diffe­ rentielles Paar von Datenübertragungsleitungen LDQ, bar_LDQ dargestellet. Werden mehrere Gruppen G von Verstärkern 18 vorgesehen, so sind ebenfalls mehrere Paare von Datenübertra­ gungsleitungen LDQ, bar_LDQ vorgesehen.

Die Verstärker 18 umfassen zusätzlich zu der eigentlichen Verstärkereinrichtung ferner jeweils ein Paar Auswahltransi­ storen 20, welche nachfolgend im Detail Bezug nehmend auf Fig. 3 beschrieben werden.

Jeder Auswahltransistor 20 eines Paars von Auswahltransisto­ ren 20 umfaßt jeweils zwei Diffusionsgebiete 22, 24. Die zwei Auswahltransistoren 20 eines Paars von Auswahltransistoren 20 teilen sich ein gemeinsames Gatter bzw. eine gemeinsame Steu­ erelektrode bzw. Gate 26. Die Auswahltransistoren 20 sind über Diffusionsanschlußkontakte 28, 30, bevorzugt ohne Zwi­ schenschaltung weiterer Transistoren, mit der entsprechenden Datenübertragungsleitung LDQ, bar_LDQ verbunden. Vorzugsweise sind für jeden Auswahltransistor 20 mehrere Diffusionsan­ schlußkontakte 28, 30 vorgesehen, um Redundanzen bereitzu­ stellen. Da alle Verstärker 18 über Auswahltransistoren 20 mit denselben Datenübertragungsleitungen LDQ bzw. bar_LDQ signalverbunden bzw. signalverbindbar sind, sind somit die je­ weiligen Auswahltransistoren 20 miteinander über die Daten­ übertragungsleitungen LDQ bzw. bar_LDQ elektrisch verbunden.

Des weiteren haben je zwei benachbarte Auswahltransistoren 20, die zu verschiedenen Paaren von Auswahltransistoren 20 gehören, ein Diffusionsgebiet 24 gemein, d. h. jeweils ein Diffusionsgebiet eines jeden Transistors 20 ist mit einem Diffusionsgebiet des benachbarten Transistors 20 zu einem ge­ meinsamen Diffusionsgebiet 24 verschmolzen. Somit teilen sich benachbarte Auswahltransistoren 20 von benachbarten Verstär­ kern 18 jeweils ein Diffusionsgebiet 24. Das Verschmelzen von jeweils einem Diffusionsgebiet 24 von benachbarten Auswahl­ transistoren 20 wird auch als "merged diffusion" bezeichnet. Das zweite Diffusionsgebiet 22 eines jeden Auswahltransistors 20 wird jeweils nur von dem jeweiligen Auswahltransistor 20 alleine genutzt.

Bevorzugt haben die benachbarten Transistoren 20 mit gemein­ samem Diffusionsgebiet 24 jeweils zumindest einen Diffusions­ anschlußkontakt 30 zu der jeweiligen Datenübertragungsleitung LDQ, bar_LDQ gemein. Vorzugsweise werden alle Diffusionsan­ schlußkontakte 30 des gemeinsam genutzten Diffusionsgebiets 24 gemeinsam genutzt.

Hierbei ergibt sich eine zum Stand der Technik veränderte Adressierungsreihenfolge der Signale A, B, C . . . und bar_A, bar_B, bar_C . . .. Diese veränderte Adressierungsreihenfolge kann jedoch durch eine geeignete Adressverteilung, ein sog. Adress-Scrambling, mittels einer Adress-Zuordnungseinrichtung kompensiert werden, so daß die Veränderung der Adressierungs­ reihenfolge bevorzugt nach Außen hin nicht in Erscheinung tritt.

Die vorstehend beschriebene Anordnung wird bevorzugt jeweils für Auswahltransistoren 20 innerhalb einer Gruppe von Verstärkern 18 verwendet. Jedoch kann es ebenfalls vorgesehen sein, daß alle Auswahltransistoren 20 eines Speicherzellen­ felds 10 derart ausgestaltet sind.

Durch das Verschmelzen von Diffusionsgebieten 24 von Auswahl­ transistoren von benachbarten Verstärkern 18 kann die Breite der Verstärkerzeile 19 reduziert werden. Als Folge kann der Abstand zwischen der Vestärkerzeile 19 und dem zugehörigen Speicherzellenfeld 10 reduziert werden, was zu einer Platzer­ sparnis in der vertikalen Richtung in Fig. 1 führt. Nachfol­ gend wird der Grund für diese Platzersparnis in der vertika­ len Richtung erläutert.

Verbindungsleitungen, welche das Speicherzellenfeld 10 mit der Verstärkerzeile 19 verbinden können im allgemeinen nur in 45°- oder 90°-Winkeln zu dem Speicherzellenfeld 10 bzw. der Verstärkerzeile 19 angeordnet werden. Ist die Verstärkerzeile 19 breiter als das Speicherzellenfeld 10, müssen einige der Verbindungsleitungen sehr schräg ausgebildet werden, d. h. die zu überbrückende Länge in seitlicher Richtung ist relativ groß. Dies führt zusammen mit der Tatsache, daß die Verbin­ dungsleitungen nur in 45°- oder 90°-Winkeln angeordnet werden können dazu, daß der Abstand zwischen dem Speicherzellenfeld 10 und der Verstärkerzeile 19 relativ groß ausgebildet werden muß. In der vorliegenden Erfindung hingegen, kann die Anzahl und Länge der schrägen Verbindungsleitungen reduziert werden, so daß der Abstand zwischen dem Speicherzellenfeld 10 und der Verstärkerzeile 19 vermindert werden kann. In der vorliegend bevorzugten Ausführungsform kann eine Verringerung des Ab­ stands um bis zu 2 µm pro Speicherzellenfeld 10 mit zugehöri­ ger Verstärkerzeile 19 erreicht werden. Wie oben bereits er­ wähnt, werden bevorzugt 64 Speicherzellenfelder 10 übereinan­ der angeordnet, was zu einer Platzersparnis von 128 µm in der vertikalen Richtung von Fig. 2 führt.

Nachfolgend wird der Betrieb der Halbleiterspeichervorrich­ tung gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung Bezug nehmend auf Fig. 1 und 3 beschrieben.

Mittels Auswahlleitungen CSLn (column select line), n = 0, 1, 2, . . ., wird jeweils eine Datenleitung 18 ausgewählt, welche Daten zu bzw. von dem differentiellen Paar von Datenübertra­ gungsleitungen LDQ, bar_LDQ übertragen soll. Hierbei steht n in CSLn für diejenige Datenleitung 18, welche gerade ausge­ wählt wurde.

Das jeweilige Signal wird in dem entsprechenden Verstärker 18 empfangen, bewertet und zur Weiterleitung verstärkt. Die Aus­ wahltransistoren 20 des entsprechenden Verstärkers 18 werden so geschaltet, daß das Signal von dem Verstärker 18 auf das Paar von Datenübertragungsleitungen LDQ, bar_LDQ geleitet werden kann. Innerhalb einer Gruppe werden die Signale mit­ tels einer Multiplexeinrichtung gemultiplext, was dazu führt, daß zu jedem Zeitpunkt jeweils nur ein Signal bzw. Signalpaar einer Gruppe auf das Paar von Datenübertragungsleitungen LDQ, bar_LDQ geleitet werden kann. Als Folge ist es möglich, daß sich benachbarte Auswahltransistoren 20 von benachbarten Ver­ stärkern 18 ein Diffusionsgebiet 24 teilen, da benachbarte Signale nie gleichzeitig auf das Paar von Datenübertragungs­ leitungen LDQ, bar_LDQ geleitet werden.

Die vorstehend beschriebene Anordnung wird bevorzugt in sta­ tischen Halbleiterspeichern, sog. SRAMs, oder in dynamischen Halbleiterspeichern, sog. DRAMs, verwendet.

Bezugszeichenliste

1

Auswahltransistor

2

Diffusionsgebiet

3

Gatter

10

Speicherzellenfeld

12

Speicherzelle

14

Wortleitung

16

Datenleitung

18

Verstärker

19

Verstärkerzeile

20

Auswahltransistor

22

Diffusionsgebiet

24

Diffusionsgebiet

26

Gatter

28

Diffusionsanschlußkontakt

30

Diffusionsanschlußkontakt

Claims (11)

1. Halbleiterspeichervorrichtung, umfassend:
zumindest ein Speicherzellenfeld (10) mit einer Vielzahl von Datenleitungen (16),
eine Vielzahl von lokalen Verstärkern (18) zum Verstärken von zu und/oder von dem Speicherzellenfeld (10) übertragenen Si­ gnalen, wobei die Vielzahl von lokalen Verstärkern (18) mit der Vielzahl von Datenleitungen (16) signalverbindbar ist, jedem Verstärker (18) genau eine Datenleitung (16) eineindeu­ tig zugeordnet ist und jeweils mindestens zwei Verstärker (18) und die dazugehörigen Datenleitungen (16) eine Gruppe bilden;
wobei jeder Verstärker (18) zumindest zwei Auswahltransisto­ ren (20) umfaßt zum Auswählen eines Verstärkers (18) aus ei­ ner Gruppe von Verstärkern (18),
wobei die zumindest zwei Auswahltransistoren (20) eines Ver­ stärkers (18) jeweils zwei eigene Diffusionsgebiete (22, 24) und ein gemeinsames Gatter umfassen, und
wobei benachbarte Auswahltransistoren (20) von benachbarten Verstärkern (18) ein Diffusionsgebiet (24) gemeinsam nutzen.

2. Halbleiterspeichervorrichtung gemäß Anspruch 1, wobei die lokalen Verstärker (18) Leseverstärker umfassen zum Verstär­ ken von aus dem Speicherzellenfeld (10) ausgelesenen Daten.

3. Halbleiterspeichervorrichtung gemäß einem der vorangehen­ den Ansprüche, wobei die Halbleiterspeichervorrichtung zumin­ dest ein Paar von Datenübertragungsleitungen (LDQ, bar_LDQ) umfaßt, wobei jede Datenübertragungsleitung (LDQ, bar_LDQ) eines Paars von Datenübertragungsleitungen (LDQ, bar_LDQ) je­ weils mit allen Verstärkern (18) einer Gruppe signalverbind­ bar ist.

4. Halbleiterspeichervorrichtung gemäß Anspruch 3, wobei die ein gemeinsames Diffusionsgebiet (24) nutzenden Auswahltran­ sistoren (20) eine Verbindungsleitung zu der jeweiligen Da­ tenübertragungsleitung (LDQ, bar_LDQ) gemeinsam nutzen.

5. Halbleiterspeichervorrichtung gemäß Anspruch 3 oder 4, wobei über die eine Datenübertragungsleitung (LDQ) eines Paars von Datenübertragungsleitungen (LDQ, bar_LDQ) das je­ weilige zu übertragende Signal übertragen wird und über die andere Datenübertragungsleitung (bar_LDQ) des Paars von Da­ tenübertragungsleitungen (LDQ, bar_LDQ) das Inverse des je­ weiligen zu übertragenden Signals übertragen wird.

6. Halbleiterspeichervorrichtung gemäß einem der vorangehen­ den Ansprüche, welche ferner eine Multiplexeinrichtung umfaßt zum sequentiellen Übertragen von Daten der Datenleitungen (16) einer Gruppe.

7. Halbleiterspeichervorrichtung gemäß Anspruch 6, wobei die Multiplexeinrichtung eine Vielzahl von Auswahlleitungen (CSL) umfaßt, wobei jeder Datenleitung (16) eine Auswahlleitung (CSL) zugeordnet ist.

8. Halbleiterspeichervorrichtung gemäß einem der vorange­ henden Ansprüche, wobei 32 Verstärker (18) und die dazugehö­ rigen Datenleitungen (16) eine Gruppe bilden.

9. Halbleiterspeichervorrichtung gemäß einem der vorangehen­ den Ansprüche, wobei zumindest ein Speicherzellenfeld (10) 1024 Datenleitungen (16) umfaßt.

10. Halbleiterspeichervorrichtung gemäß einem der vorangehen­ den Ansprüche, wobei die Halbleiterspeichervorrichtung 64 Speicherzellenfelder (10) umfaßt.

11. Halbleiterspeichervorrichtung gemäß einem der vorangehenden Ansprüche, wobei die Halbleiterspeichervorrichtung eine Adress-Zuordnungseinrichtung umfaßt zum Zuordnen von internen Adressen zu externen Adressen eines Speicherzellenfelds.