DE10051583A1 - Verfahren zum Herstellen von Halbleitervorrichtungen - Google Patents

Verfahren zum Herstellen von Halbleitervorrichtungen

Info

Publication number
DE10051583A1
DE10051583A1 DE10051583A DE10051583A DE10051583A1 DE 10051583 A1 DE10051583 A1 DE 10051583A1 DE 10051583 A DE10051583 A DE 10051583A DE 10051583 A DE10051583 A DE 10051583A DE 10051583 A1 DE10051583 A1 DE 10051583A1
Authority
DE
Germany
Prior art keywords
insulating film
film
exposed
forming
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10051583A
Other languages
English (en)
Inventor
Tatsuya Kunikiyo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE10051583A1 publication Critical patent/DE10051583A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Es wird ein Verfahren zum Herstellen von Halbleitervorrichtungen geschaffen. Zunächst wird ein TEOS-Film (1) gebildet, auf dem durch einen CVD- oder PVD-Prozeß ein FSG-Film (2) gebildet wird. Dieser Prozeß wird fortgesetzt, während in den FSG-Film Edelgasatome eingeleitet werden, um eine edelgashaltige Schicht (3) zu bilden. Anschließend werden unter Verwendung eines auf der Schicht (3) gebildeten Photoresists (4) als Maske die Schicht (3) und der FSG-Film (2) in der angegebenen Reihenfolge geätzt. Nach der Entfernung des Photoresists (4) werden auf der gesamten Oberfläche der sich ergebenden Struktur ein Barrierenmetall (6) und ein Kupferfilm (7) gebildet. Der Kupferfilm (7) und das Barrierenmetall (6) werden in der angegebenen Reihenfolge durch einen CMP-Prozeß wegpoliert, bis eine obere Oberfläche der edelgashaltigen Schicht (3) freigelegt ist. Die Teile des Kupferfilms (7), die unpoliert bleiben, ergeben Kupfer-Verbindungsleitungen (9), die Gräben (5) füllen. Mit dem Verfahren kann die Verdrahtungskapazität zwischen benachbarten Verbindungsleitungen verringert werden.

Description

Die Erfindung betrifft ein Verfahren zum Herstellen von Halb­ leitervorrichtungen und insbesondere ein Verfahren zum Bilden einer Metall-Verbindungsleitung unter Verwendung eines CMP- Prozesses (eines chemisch-mechanischen Polierprozesses) sowie eine Halbleitervorrichtung, die mit diesem Verfahren herge­ stellt wird.
Eine integrierte Halbleiterschaltung umfaßt mehrere Halblei­ tervorrichtungen, die auf einer Hauptoberfläche eines Halb­ leitersubstrats in einem Vorrichtungsausbildungsbereich ge­ bildet sind. Die Halbleitervorrichtungen sind voneinander durch einen Isolierfilm wie etwa eine STI (Shallow Trench Isolation = Flachgrabenisolation), der in der Hauptoberfläche des Halbleitersubstrats in einem Isolationsbereich gebildet ist, elektrisch isoliert. Um die Funktion der integrierten Halbleiterschaltung zu erzielen, sind die Halbleitervorrich­ tungen miteinander durch einen elektrischen Leiter wie etwa eine Verbindungsleitung elektrisch verbunden.
Der elektrische Leiter, der gewöhnlich verwendet wird, umfaßt ein Metall oder stark dotiertes Polysilicium. Das Material der Metall-Verbindungsleitung ist Aluminium, Kupfer, Wolfram, Molybdän oder dergleichen. Das Material einer Gate-Elektrode, die eine auf der Hauptoberfläche des Halbleitersubstrats ge­ bildete Verbindungsleitung ist, ist Aluminium, Polysilicium eine Polysilicium und ein Metallsilicid umfassende Zweilagen­ struktur, Wolfram, Molybdän oder dergleichen. Das für das Metallsilicid verwendete Metall ist Wolfram, Cobalt, Nickel, Titan, Zirkon, Platin oder dergleichen.
Bei der jüngsten Größenverringerung der integrierten Halblei­ terschaltungen wird die Betriebsgeschwindigkeit der Halblei­ tervorrichtungen stärker durch die Leistung der Mehrebenen- Verbindungsleitungen als durch die eigentliche Leistung der MOS-Transistoren beherrscht, da es sich um eine Generation mit einer Leitungsbreite von 0,18 µm handelt. In den letzten Jahren ist daher die Aufmerksamkeit auf eine Kupfer-Verbin­ dungsleitung gelenkt worden, deren spezifischer elektrischer Widerstand niedriger als derjenige einer Aluminium-Verbin­ dungsleitung ist, die bisher vorherrschend als Metall-Verbin­ dungsleitung verwendet worden ist. Bei 20°C besitzt Kupfer einen spezifischen Ohmschen Widerstand von 1,70 µΩ.cm, wäh­ rend Aluminium einen spezifischen Ohmschen Widerstand von 2,74 µΩ.cm besitzt.
Da Aluminium anisotrop geätzt werden kann, umfaßt ein Prozeß zum Bilden einer Aluminiumverbindungsleitung das Ablagern eines Aluminiumfilms auf der gesamten Waferoberfläche, das Bilden eines Photoresists auf dem Aluminiumfilm durch einen photolithographischen Prozeß und das anisotrope Ätzen des Aluminiumfilms unter Verwendung des Photoresists als Maske. Andererseits ist eine Technik zum anisotropen Ätzen von Kup­ fer bisher nicht eingeführt worden. Um eine Kupfer-Verbindungsleitung zu bilden, wird ein Prozeß verwendet, der das anisotrope Ätzen eines Zwischenlagen-Isolierfilms für die Bildung eines Grabens, das Bilden eines Kupferfilms auf der gesamten Oberfläche des Zwischenlagen-Isolierfilms, um den Graben durch Elektroplattieren oder durch einen CVD-Prozeß zu füllen, und das Wegpolieren eines überschüssigen Anteils des Kupferfilms, der auf dem Zwischenlagen-Isolierfilm gebildet ist, durch einen CMP-Prozeß für die Bildung einer Kupfer-Ver­ bindungsleitung im Graben umfaßt (Damaszener-Prozeß).
Fig. 15 ist eine Querschnittsansicht einer Halbleitervorrich­ tung, die Kupfer-Verbindungsleitungen aufweist, die unter Verwendung des Damaszener-Prozesses gebildet sind. In einem p-Halbleitersubstrat 101 ist eine Kanalsperre 102 in Form einer Schicht gebildet. In einer Hauptoberfläche des Halblei­ tersubstrats 1 ist in einem Isolationsbereich ein STI 103 gebildet. Im Halbleitersubstrat 101 ist in einem Vorrich­ tungsbildungsbereich ein n-MOS-Transistor hergestellt. Der n- MOS-Transistor umfaßt eine Gate-Struktur 106, die selektiv auf der Hauptoberfläche des Halbleitersubstrats 101 gebildet ist und eine Mehrlagenstruktur einschließlich eines Gate-Iso­ lierfilms 104 und einer auf dem Gate-Isolierfilm 104 gebilde­ ten Gate-Elektrode 105 besitzt, einen Isolierfilm 107 und eine Seitenwand 108, die die oberen und seitlichen Oberflä­ chen der Gate-Struktur 106 bedecken, und Source/Drain-Berei­ che, die selektiv in der Hauptoberfläche des Halbleitersub­ strats 101 gebildet sind und n--dotierte Bereiche 109 mit verhältnismäßig niedriger Konzentration und n+-dotierte Be­ reiche 110 mit verhältnismäßig hoher Konzentration enthalten. Auf und in einer oberen Oberfläche der dotierten Bereiche 110 ist ein Metallsilicid 111 gebildet.
Auf den gesamten Oberflächen des STI 103 und des n-MOS-Tran­ sistors ist ein FSG-Film (Fluorsilikat-Glas-Film) 112 gebil­ det, ferner ist auf der gesamten Oberfläche des FSG-Films 112 ein Siliciumnitrid-Film (Si3N4-Film) 113 gebildet. Im FSG-Film 112 und im Siliciumnitrid-Film 113 sind selektiv Kontaktlö­ cher 114 gebildet, die sich von einer oberen Oberfläche des Siliciumnitrid-Films 113 zu einer oberen Oberfläche des Me­ tallsilicids 111 erstrecken. Ein Barrierenmetall 115 ist auf einer seitlichen Oberfläche jedes der Kontaktlöcher 114 aus­ gebildet, ferner ist ein Wolframstopfen 116 vorgesehen, mit dem jedes der Kontaktlöcher 114 gefüllt ist, auf deren seit­ lichen Oberflächen das Barrierenmetall 115 gebildet ist.
Auf der gesamten Oberfläche des Siliciumnitrid-Films 113 ist ein FSG-Film 117 ausgebildet, ferner ist auf der gesamten Oberfläche des FSG-Films 117 ein Siliciumoxinitrid-Film (SiON-Film) 118 ausgebildet. Im FSG-Film 117 und im Siliciu­ moxinitrid-Film 118 sind Kontaktlöcher 119, die sich von ei­ ner oberen Oberfläche des Siliciumoxinitrid-Films 118 zu ei­ ner oberen Oberfläche der Wolframstopfen 116 erstrecken, se­ lektiv ausgebildet. Auf seitlichen und unteren Oberflächen jedes der Kontaktlöcher 119 ist ein Barrierenmetall 120 aus­ gebildet, ferner ist eine Kupfer-Verbindungsleitung 121 vor­ gesehen, mit der die Kontaktlöcher 119 gefüllt sind, an deren seitlichen und unteren Oberflächen das Barrierenmetall 120 ausgebildet ist. Auf einer gesamten Oberfläche des Silicium­ oxinitrid-Films 118 ist ein Siliciumnitrid-Film 122 ausgebil­ det.
Auf einer gesamten Oberfläche des Siliciumnitrid-Films 122 ist ein TEOS-Film (Tetraethylorthosilikat-Film) 123 ausgebil­ det, ferner ist auf der gesamten Oberfläche des TEOS-Films 123 ein FSG-Film 124 ausgebildet. Auf der gesamten Oberfläche des FSG-Films 124 ist ein Siliciumoxinitrid-Film 125 ausge­ bildet. Im TEOS-Film 123, im FSG-Film 124 und im Siliciumoxi­ nitrid-Film 125 ist ein Kontaktloch 126, das sich von einer oberen Oberfläche des Siliciumoxinitrid-Films 125 zu einer oberen Oberfläche einer der Kupfer-Verbindungsleitungen 121 erstreckt, selektiv ausgebildet. Auf seitlichen und unteren Oberflächen des Kontaktlochs 126 ist ein Barrierenmetall 127 ausgebildet, ferner ist eine Kupfer-Verbindungsleitung 128 vorgesehen, mit der das Kontaktloch 126 gefüllt ist, auf des­ sen seitlichen und unteren Oberflächen das Barrierenmetall 127 ausgebildet ist. Genauer dient ein Teil der Kupfer-Ver­ bindungsleitung 128, der unter einer oberen Oberfläche des TEOS-Films 123 liegt, als ein Kupfer-Stopfen für die Schaf­ fung einer elektrischen Verbindung zwischen der Kupfer-Ver­ bindungsleitung 121 der unteren Ebene und einem Teil der Kup­ fer-Verbindungsleitung 128 der oberen Ebene, die über der oberen Oberfläche des TEOS-Films 123 liegt.
Im FSG-Film 124 und im Siliciumoxinitrid-Film 125 ist ein Graben 129 selektiv ausgebildet, der sich von der oberen Oberfläche des Siliciumoxinitrid-Films 125 zu einer unteren Oberfläche des FSG-Films 124 erstreckt. Auf seitlichen und unteren Oberflächen des Grabens 129 ist ein Barrierenmetall 130 ausgebildet, ferner ist eine Kupfer-Verbindungsleitung 131 vorgesehen, um den Graben 129 zu füllen, auf dessen seit­ lichen und unteren Oberflächen das Barrierenmetall 130 ausge­ bildet ist. Auf einer gesamten Oberfläche des Siliciumoxini­ trid-Films 125 ist ein Siliciumnitrid-Film 132 ausgebildet. Die Komponenten Von der unteren Oberfläche des TEOS-Films 123 bis zur oberen Oberfläche des Siliciumnitrid-Films 132 bilden die Komponenten eine einzige Einheit 133 einer Verbindungs­ schicht. Auf der gesamten Oberfläche des Siliciumnitrid-Films 132 ist ein Schutzfilm 134 ausgebildet.
Die Barrierenmetalle 120, 127 und 130 haben die Funktion, eine Diffusion oder ein Driften der die Kupfer-Verbindungs­ leitungen 121, 128 und 131 bildenden Kupferatome in die FSG- Filme 117 und 124, was die Isolationseigenschaft verschlech­ tern würde, zu verhindern.
Ein Prozeß zum Bilden lediglich der Kupfer-Verbindungsleitung 131 und desjenigen Teils der Kupfer-Verbindungsleitung 128, der über der oberen Oberfläche des TEOS-Films 123 in der ein­ zelnen Verbindungsschicht-Einheit 133 liegt, ist als Einzel- Damaszener-Prozeß bekannt. Andererseits ist ein Prozeß in dem im selben Schritt derjenige Abschnitt der Kupfer-Verbindungs­ leitung 128, der über der oberen Oberfläche des TEOS-Films 123 liegt, und derjenige Abschnitt der Kupfer-Verbindungslei­ tung 128, der unter der oberen Oberfläche des TEOS-Films 123 liegt (oder des Kupferstopfens), ausgebildet werden, als ein Doppel-Damaszener-Prozeß bekannt. Ein Verfahren zum Bilden der einzigen Verbindungsschicht-Einheit durch den Einzel-Da­ maszener-Prozeß wird im folgenden beschrieben.
Die Fig. 16 bis 21 sind Querschnittsansichten zur schrittwei­ sen Erläuterung eines Verfahrens zum Herstellen einer Halb­ leitervorrichtung. Zunächst wird auf der gesamten Oberfläche des TEOS-Films 123 durch einen CVD- oder einen PVD-Prozeß der FSG-Film 124 gebildet, ferner wird auf der gesamten Oberflä­ che des FSG-Films 124 durch einen CVD- oder PVD-Prozeß der Siliciumoxinitrid-Film 125 gebildet (Fig. 16). Die relativen Dielektrizitätskonstanten dieser entsprechenden Isolations­ filme sind die folgenden: beim TEOS-Film 123 ungefähr 3,8-4,2, beim FSG-Film 124 ungefähr 3,5-3,7 und beim Siliciumoxinitrid-Film 125 ungefähr 4,3-7,0. Die relative Dielektrizitätskonstante des Siliciumoxinitrid-Films 125 nimmt mit steigendem Stickstoffgehalt zu. Wenn die Schritt­ weite zwischen den Verbindungsleitungen abnimmt, nimmt die Verdrahtungskapazität zwischen zwei benachbarten Verbindungs­ leitungen in derselben Verbindungsschicht zu. Somit verrin­ gert die Verwendung eines Isolierfilms mit einer niedrigeren relativen Dielektrizitätskonstante (FSG-Film 124 in diesem Fall) als Isolierfilm zwischen benachbarten Verbindungslei­ tungen die Verdrahtungskapazität.
Auf dem FSG-Film 124 ist der Siliciumoxinitrid-Film 125 aus­ gebildet, um zu verhindern, daß ein oberer Teil des FSG-Films 124 während des Polierens des Kupfers in einem nachfolgenden CMP-Prozeß wegpoliert wird. Die Dickenabnahme des FSG-Films 124 aufgrund der Entfernung seines oberen Teils durch Polie­ ren erhöht die Verdrahtungskapazität zwischen verschiedenen Verbindungsschichten. Dies wird jedoch durch Ausbilden des Siliciumoxinitrid-Films 125 auf dem FSG-Film 124 verhindert. Mit anderen Worten, der Siliciumoxinitrid-Film 125 dient als ein Film, der verhindert, daß der FSG-Film 124 während des Polierens von Kupfer durch den CMP-Prozeß wegpoliert wird.
Anschließend wird auf dem Siliciumoxinitrid-Film 125 durch einen photolithographischen Prozeß ein Photoresist 136 mit vorgegebenem Öffnungsmuster ausgebildet. Unter Verwendung des Photoresists 136 als Maske wird ein anisotroper Trockenätz­ prozeß, der in Tiefenrichtung eine höhere Ätzrate besitzt, ausgeführt, um den Siliciumoxinitrid-Film 125 und den FSG- Film 124 in dieser Reihenfolge zu ätzen, wodurch die obere Oberfläche des TEOS-Films 123 freigelegt wird. Im Ergebnis werden Gräben 129 gebildet, wovon jeder eine seitliche Ober­ fläche, die aus dem Siliciumoxinitrid-Film 125 und dem FSG- Film 124 aufgebaut ist, und eine untere Oberfläche, die aus dem TEOS-Film 123 aufgebaut ist, umfaßt und eine Tiefe 137 besitzt, die gleich der Summe aus den Dicken des Siliciumoxi­ nitrid-Films 125 und des FSG-Films 124 ist (Fig. 17). Bei höherer Ätz-Selektivität zwischen dem FSG-Film und dem TEOS- Film kann die Ätzung beendet werden, sobald die obere Ober­ fläche des TEOS-Films 123 freiliegt. Bei einer Ätzung mit niedrigerer Ätz-Selektivität kann die Ätzdauer entsprechend der Summe aus den Dicken des Siliciumoxinitrid-Films 125 und des FSG-Films 124 so gesteuert werden, daß die Tiefe 137 der Gräben 129 eingestellt wird.
Anschließend wird der Photoresist 136 entfernt, woraufhin auf den seitlichen und unteren Flächen der Gräben 129 und auf der oberen Fläche des Siliciumoxinitrid-Films 125 durch einen Zerstäubungsprozeß oder dergleichen ein Barrierenmetall 138 ausgebildet wird (Fig. 18). Das Material des Barrierenmetalls 138 umfaßt Tantal (Ta), Tantalnitrid (TaN), Titannitrid (TiN), Wolframnitrid (WN) oder dergleichen.
Auf der gesamten Oberfläche einer sich ergebenden Struktur wird durch einen Elektroplattierungs- oder CVD-Prozeß ein Kupferfilm 139 ausgebildet. Der Kupferfilm 139 füllt die Grä­ ben 129 und besitzt eine obere Oberfläche, die sich über der oberen Oberfläche des Siliciumoxinitrid-Films 125 befindet (Fig. 19).
Anschließend werden der Kupferfilm 139 und das Barrierenme­ tall 138 in der angegebenen Reihenfolge durch einen CMP-Pro­ zeß wegpoliert, bis die obere Oberfläche des Siliciumoxini­ trid-Films 125 freiliegt. Diejenigen Teile des Kupferfilms 139, die unpoliert bleiben, werden die Kupfer-Verbindungslei­ tungen 131, die die Gräben 129 füllen. Die Teile des Barrie­ renmetalls 138, die unpoliert bleiben, werden die Barrieren­ metalle 130 (Fig. 20). Der CMP-Prozeß für Kupfer umfaßt die folgenden drei Grundschritte:
  • 1. chemisches Erzeugen eines Schutzfilms, um eine Ätzung von Kupfer auf einer Oberfläche des Kupferfilms zu verhin­ dern;
  • 2. physikalisches Entfernen lediglich eines erhöhten Teils (auf der atomaren Ebene) des Schutzfilms durch Polieren unter Verwendung eines Poliertuchs; und
  • 3. Wegätzen eines erhöhten Teils des Kupfers, der durch die Entfernung des Schutzfilms freiliegt, unter Verwendung eines Poliermittels.
Im folgenden wird als ein Beispiel der CMP-Prozeß für Kupfer unter Verwendung eines Poliermittels auf Glycin-Basis (NH2CH2COOH) beschrieben. Zunächst wird eine Kupferoberfläche durch eine Wasserstoffperoxid-Lösung oxidiert, um einen CuO- Film zu schaffen, der als Ätzschutzfilm dient. Lediglich ein erhöhter Teil des CuO-Films wird durch Polieren unter Verwen­ dung eines Poliertuchs physikalisch entfernt, so daß freilie­ gendes Kupfer im Zwischenoxidationszustand (Cu(H2O)4 2+ oder Cu2O) mit Glycin reagiert. Die Reaktion von Cu(H2O)4 2+ und Glycin lautet folgendermaßen:
Cu(H2O)4 2+ + 2NH2CH2COOH → Cu(NH2CH2COOH)2 + 4H2O + 2H+ (1)
Wie durch die obige Reaktionsformel (1) angegeben ist, bildet die Reaktion von Kupfer im Zwischenoxidationszustand und Gly­ cin einen Kupfer-Glycin-Komplex. Der Kupfer-Glycin-Komplex ist in Wasser gelöst, das ein Nebenprodukt der Reaktion ist. Der Siliciumoxinitrid-Film 125, der als darunterliegende Schicht des Barrierenmetalls 138 dient, wird durch ein Ätz­ mittel, das im CMP-Prozeß für den Kupferfilm 139 verwendet wird, geringfügig entfernt.
Anschließend wird der Siliciumnitrid-Film 132 auf der gesam­ ten Oberfläche einer sich ergebenden Struktur gebildet, um die Kupfer-Verbindungsleitungen 131 durch einen CVD-Prozeß oder dergleichen zu bedecken (Fig. 21). Der Grund, weshalb der Siliciumnitrid-Film 132 gebildet wird, ist der folgende: Die Absenkung des Verdrahtungswiderstandes erfordert die Ver­ hinderung einer Oberflächenoxidation der Kupfer-Verbindungs­ leitungen 131, da CuO, also ein Kupferoxid ist, isolierend wirkt. CuO wird nicht nur gebildet, wenn Kupfer zur Atmo­ sphäre hin freiliegt, sondern auch dann, wenn die Kupferober­ fläche durch ein oxidierendes Reinigungsfluid gereinigt wird oder wenn Kupfer in einem CMP-Prozeß poliert wird. Daher ist es wünschenswert, die Dicke des als Ätzschutzfilm dienenden CuO-Films beispielsweise in dem CMP-Prozeß für Kupfer zu ver­ ringern.
Leider weist ein derartiges Verfahren zum Fertigen einer Halbleitervorrichtung die im folgenden beschriebenen Probleme auf.
Erstes Problem
Fig. 22 ist eine schematische Darstellung zur Erläuterung der Verdrahtungskapazität zwischen zwei benachbarten Verbindungs­ leitungen in derselben Verbindungsschicht in einer entspre­ chenden Beziehung zu der in Fig. 21 gezeigten Struktur. Die Dicke des Siliciumoxinitrid-Films 125 ist mit t1 bezeichnet, während die relative Dielektrizitätskonstante hiervon mit ε1 bezeichnet ist. Die Dicke des FSG-Films 124 ist mit t2 be­ zeichnet, während die relative Dielektrizitätskonstante hier­ von mit ε2 bezeichnet ist. Ein Zwischenraum zwischen den lin­ ken und rechten Kupfer-Verbindungsleitungen 131, die in Fig. 22 gezeigt sind, ist mit d bezeichnet. Die Barrierenme­ talle 130 werden als Teil der Kupfer-Verbindungsleitungen 131 angesehen. Die Verdrahtungskapazität zwischen den beiden Kup­ fer-Verbindungsleitungen 131, die in Fig. 22 gezeigt sind, ist in einem Abschnitt auf gegenüberliegenden Seiten des Si­ liciumoxinitrid-Films 125 mit C1 bezeichnet und in einem Ab­ schnitt, der auf gegenüberliegenden Seiten des FSG-Films 124 liegt, mit C2 bezeichnet. Die gesamte Verdrahtungskapazität C0 pro Einheitslänge ist gegeben durch:
wobei ε0 die Dielektrizitätskonstante im Vakuum ist. Die Ver­ drahtungskapazitäten C0, C1, C2 werden aus Gleichung (2) bei­ spielsweise für ε1 = 6,0, ε2 = 3,7 und d = 0,2 bestimmt. Fig. 23 ist ein Graph, der die gegen verschiedene Werte der Dicke t1 aufgetragenen Verdrahtungskapazitäten C0, C1, C2 zeigt, wenn t1 + t2 auf 400 nm festgelegt ist. Der Graph von Fig. 23 zeigt, daß die Verdrahtungskapazität C0 um so niedri­ ger ist, je geringer die Dicke t1 des Siliciumoxinitrid-Films 125 ist. Fig. 24 ist ein Graph, der die gegen verschiedene Werte der relativen Dielektrizitätskonstante ε1 aufgetragenen Verdrahtungskapazitäten C0, C1, C2 zeigt, wenn t1 = 50 nm und t2 = 350 nm. Der Graph von Fig. 24 zeigt, daß die Verdrah­ tungskapazität C0 um so niedriger ist, je kleiner die rela­ tive Dielektrizitätskonstante ε1 des Siliciumoxinitrid-Films 125 ist.
Aus der obigen Beschreibung geht hervor, daß es zwar wün­ schenswert ist, als Film, der ein Polieren des FSG-Films ver­ hindert, einen Isolierfilm zu verwenden, der aus einem gegen das Polieren von Kupfer durch den CMP-Prozeß beständigen Ma­ terial hergestellt ist und eine niedrige relative Dielektri­ zitätskonstante besitzt, daß es jedoch auch wünschenswert ist, den Isolierfilm dünn auf dem FSG-Film auszubilden, um die Verdrahtungskapazität zwischen benachbarten Verbindungs­ leitungen zu verringern.
Derzeit ist jedoch kein Isolierfilm bekannt, der gegenüber dem Polieren von Kupfer so widerständig wie der Siliciumoxi­ nitrid-Film ist und eine niedrigere relative Dielektrizi­ tätskonstante als der Siliciumoxinitrid-Film besitzt. Daher ist der Siliciumoxinitrid-Film als Film, der das Polieren des FSG-Films verhindert, optimal, bei der Verringerung der Dicke des Siliciumoxinitrid-Films im Hinblick auf eine weitere Re­ duzierung der Verdrahtungskapazität zwischen benachbarten Verbindungsleitungen werden jedoch Probleme angetroffen.
Zweites Problem
Fig. 25 ist eine Querschnittsansicht einer Halbleitervorrich­ tung, die zwei Ebenen von Kupfer-Verbindungsleitungen 121 und 128 aufweist. Die Größenverringerung der Halbleitervorrich­ tung mit einer Mehrebenen-Verbindungsstruktur verringert die Kontaktfläche der Kupfer-Verbindungsleitung 128 (oder des Barrierenmetalls 127) der oberen Ebene und der Kupfer-Verbin­ dungsleitungen 121 der unteren Ebene, wodurch der Grenzflä­ chenwiderstand unvermeidlich erhöht wird. Die Halbleitervor­ richtung weist jedoch das Problem auf, daß der Grenzflächen­ widerstand um einen Betrag zunimmt, der größer als der Betrag der Zunahme ist, der sich aus der Verringerung der Kontakt­ fläche ergibt.
Bekannte Ursachen für dieses Phänomen umfassen Störstellen, die durch die Reaktion eines zum Ätzen des Siliciumnitrid- Films 122 und der Kupfer-Verbindungsleitungen 121 verwendeten Ätzgases erzeugt werden und an einer Kontaktgrenzfläche vor­ handen sind, sowie einen Kupferoxidfilm mit einer hohen Iso­ liereigenschaft (ein CuO-Film 140, der in Fig. 25 gezeigt ist), der in der oberen Oberfläche der Kupfer-Verbindungslei­ tungen 121 vorhanden ist. Der CuO-Film 140 wird durch natür­ liche Oxidation der oberen Oberfläche der Kupfer-Verbindungs­ leitungen 121 zwischen dem Schritt des Bildens der Kupfer- Verbindungsleitungen 121 und dem Schritt des Bildens des Si­ liciumnitrid-Films 122 gebildet oder entsteht, wenn der als Ätzschutzfilm für die Kupfer-Verbindungsleitungen 121 verwen­ dete CuO-Film in der oberen Oberfläche der Kupfer-Verbin­ dungsleitungen 121 zurückbleibt. Der CuO-Film 140 besitzt eine Dicke im Bereich von ungefähr 10 nm bis ungefähr 100 nm. Je größer jedoch der Überpoliergrad des Kupferfilms im CMP- Prozeß ist, um so größer ist die Menge des verbleibenden CuO- Films als Ätzschutzfilm und desto dicker ist daher der CuO- Film 140. Je dicker der CuO-Film 140 ist, desto höher ist der Grenzflächenwiderstand und der Verdrahtungswiderstand selbst, da die Querschnittsfläche der Kupfer-Verbindungsleitungen 121 kleiner ist.
Dieses Problem wird durch Entfernen des an der unteren Ober­ fläche des Kontaktlochs freiliegenden CuO-Films 140 vor der Ausbildung des Barrierenmetalls 127 der oberen Ebene gelöst.
Der CuO-Film 140 wird jedoch nicht ausreichend beseitigt und ist daher in der Praxis nicht vollständig entfernt, da der Durchmesser des Kontaktlochs klein ist, insbesondere bei ei­ ner Halbleitervorrichtung mit reduzierten Abmessungen.
Der Erfindung liegt daher die Aufgabe zugrunde, das erste genannte Problem und das zweite genannte Problem zu lösen und einerseits ein Verfahren zum Herstellen von Halbleitervor­ richtungen zu schaffen, das die Verwendung eines Siliciumoxi­ nitrid-Films mit hoher relativer Dielektrizitätskonstante als Film zum Schutz vor dem Polieren eines FSG-Films vermeidet und dabei eine Beständigkeit gegenüber dem Polieren eines Metallfilms durch einen CMP-Prozeß gewährleistet, um die Ver­ drahtungskapazität zwischen benachbarten Verbindungsleitungen zu reduzieren, und andererseits ein Verfahren zum Herstellen von Halbleitervorrichtungen mit Mehrebenen-Verbindungsstruk­ tur zu schaffen, das ein Metalloxid, das in einer oberen Oberfläche einer Verbindungsleitung der unteren Ebene ausge­ bildet ist, vor dem Schritt des Bildens einer Verbindungs­ leitung der oberen Ebene geeignet entfernen kann, wodurch der Grenzflächenwiderstand und der Verdrahtungswiderstand verrin­ gert werden.
Diese Aufgabe wird erfindungsgemäß gelöst durch ein Verfahren zum Herstellen von Halbleitervorrichtungen nach einem der unabhängigen Ansprüche 1, 6 oder 12. Weiterbildungen der Er­ findung sind in den abhängigen Ansprüchen angegeben.
Ein erster Aspekt der Erfindung ist auf ein Verfahren zum Herstellen von Halbleitervorrichtungen gerichtet. Dieses Ver­ fahren umfaßt die folgenden Schritte: (a) Bilden eines Iso­ lierfilms auf einer darunterliegenden Schicht, der in seiner oberen Oberfläche eine edelgashaltige Schicht aufweist; (b) selektives Entfernen des Isolierfilms, bis die darunterlie­ gende Schicht freiliegt, um einen Graben zu bilden; (c) Bilden eines Metallfilms auf einer aus dem Schritt (b) sich er­ gebenden Struktur; und (d) Wegpolieren des Metallfilms, bis die obere Oberfläche des Isolierfilms freiliegt.
Vorzugsweise wird gemäß einem zweiten Aspekt der Erfindung in dem Verfahren gemäß dem ersten Aspekt der Isolierfilm durch Ablagern im Schritt (a) gebildet; und wird die edelgashaltige Schicht durch Injizieren von Edelgasatomen in den Isolierfilm während der Ablagerung des Isolierfilms gebildet.
Vorzugsweise enthält der Isolierfilm gemäß einem dritten Aspekt der Erfindung in dem Verfahren gemäß dem ersten oder dem zweiten Aspekt Fluoratome. Das Verfahren umfaßt ferner die folgenden Schritte: (e) Freisetzen von Fluoratomen, die in einem Teil des Isolierfilms in der Nähe der durch die Bil­ dung des Grabens freigelegten seitlichen Oberfläche enthalten sind, aus dem Isolierfilm, wobei der Schritt (e) zwischen den Schritten (b) und (c) ausgeführt wird; und (f) Bilden eines Barrierenmetalls auf der seitlichen Oberfläche des Isolier­ films und auf einer oberen Oberfläche der darunterliegenden Schicht, die durch die Bildung des Grabens freigelegt werden, wobei der Schritt (f) zwischen den Schritten (e) und (c) aus­ geführt wird, wobei der Metallfilm auf dem Barrierenmetall im Schritt (c) gebildet wird.
Vorzugsweise wird gemäß einem vierten Aspekt der Erfindung in dem Verfahren gemäß dem dritten Aspekt der Schritt (e) durch Wärmebehandlung einer aus dem Schritt (b) sich ergebenden Struktur ausgeführt.
Ein fünfter Aspekt der Erfindung ist auf ein Verfahren zum Herstellen von Halbleitervorrichtungen gerichtet. Gemäß der Erfindung umfaßt dieses Verfahren die folgenden Schritte: (a) selektives Bilden einer ersten Metall-Verbindungsleitung in einer oberen Oberfläche eines ersten Isolierfilms; (b) Bilden eines zweiten Isolierfilms auf dem ersten Isolierfilm; (c) selektives Ausbilden eines Grabens in einer oberen Oberfläche des zweiten Isolierfilms, wodurch eine obere Oberfläche der ersten Metall-Verbindungsleitung freigelegt wird; (d) Einlei­ ten von Störstellen in die obere Oberfläche der ersten Me­ tall-Verbindungsleitung; (e) Reinigen der oberen Oberfläche von der ersten Metall-Verbindungsleitung, wobei der Schritt (e) nach dem Schritt (d) ausgeführt wird; (f) Bilden eines Metallfilms auf der aus dem Schritt (e) sich ergebenden Struktur; und (g) Wegpolieren des Metallfilms, bis die obere Oberfläche des zweiten Isolierfilms freiliegt, um eine zweite Metall-Verbindungsleitung zu bilden.
Vorzugsweise umfassen gemäß einem sechsten Aspekt der Erfin­ dung in dem Verfahren gemäß dem fünften Aspekt die Störstel­ len Edelgasatome; und wird der Schritt (d) durch Ionenimplan­ tation der Edelgasatome mit einer Energie von 5 bis 30 keV und mit einer Dosis von 1013 bis 1015 cm-2 ausgeführt.
Vorzugsweise werden gemäß einem siebten Aspekt der Erfindung in dem Verfahren gemäß dem fünften Aspekt die Störstellen auch in eine seitliche Oberfläche des zweiten Isolierfilms, die durch die Bildung des Grabens im Schritt (d) freigelegt wird, injiziert; die injizierten Störstellen werden aus der Gruppe gewählt, die Silicium, Sauerstoff und Ozon umfaßt.
Vorzugsweise werden gemäß einem achten Aspekt der Erfindung in dem Verfahren gemäß dem fünften Aspekt die Störstellen auch in eine seitliche Oberfläche des zweiten Isolierfilms eingeleitet, der durch die Bildung des Grabens im Schritt (d) freigelegt wird; die eingeleiteten Störstellen enthalten Stickstoff.
Vorzugsweise wird gemäß einem neunten Aspekt der Erfindung in dem Verfahren gemäß dem achten Aspekt der Schritt (d) durch Ionenimplantation von Stickstoff mit einer Energie von 5 bis 30 keV und einer Dosis von 5 . 1013 bis 5 . 1015 cm-2 ausge­ führt.
Ein zehnter Aspekt der Erfindung ist auf ein Verfahren zum Herstellen einer Halbleitervorrichtung gerichtet. Gemäß der Erfindung umfaßt das Verfahren die folgenden Schritte: (a) Bilden eines Isolierfilms, der in einer darunterliegenden Schicht Fluoratome enthält; (b) selektives Entfernen des Iso­ lierfilms, bis die darunterliegende Schicht freigelegt ist, um einen Graben zu bilden; (c) Freisetzen von Fluoratomen, die sich in einem Teil des Isolierfilms befinden, der sich in der Nähe einer seitlichen Oberfläche befindet, die durch die Bildung des Grabens freigelegt wird, aus dem Isolierfilm; (d) Bilden eines Barrierenmetalls auf der seitlichen Oberfläche des Isolierfilms und auf einer oberen Oberfläche der darun­ terliegenden Schicht, die durch die Bildung des Grabens frei­ gelegt werden, wobei der Schritt (d) nach dem Schritt (c) ausgeführt wird; (e) Bilden eines Metallfilms auf dem Barrie­ renmetall; und (f) Wegpolieren des Metallfilms, bis die obere Oberfläche des Isolierfilms freigelegt ist.
Vorzugsweise wird gemäß einem elften Aspekt der Erfindung in dem Verfahren gemäß dem zehnten Aspekt der Schritt (c) durch Wärmebehandlung einer aus dem Schritt (b) sich ergebenden Struktur ausgeführt.
Ein zwölfter Aspekt der Erfindung zielt auf eine Halbleiter­ vorrichtung; die durch das Verfahren gemäß einem der ersten bis elften Aspekte hergestellt wird.
Wenn in dem Verfahren gemäß dem ersten Aspekt der Metallfilm im Schritt (d) wegpoliert wird, wird die Oberfläche der edel­ gashaltigen Schicht mit Edelgasatomen in einer bestimmten Oberflächendichte bedeckt. Dadurch wird eine Ätzreaktion zwischen den Atomen, die die edelgashaltige Schicht bilden, und einem Poliermittel verhindert. Dadurch wird das Polieren zu einem Zeitpunkt, zu dem die obere Oberfläche des Isolierfilms freigelegt ist, einfach angehalten.
Das Verfahren gemäß dem zweiten Aspekt kann anders als ein Prozeß zum Injizieren von Edelgasatomen durch Ionenimplanta­ tion das Auftreten einer Strahlungsbeschädigung im Isolier­ film vermeiden.
In dem Verfahren gemäß dem dritten Aspekt verhindert das Freisetzen der im Isolierfilm in der Nähe seiner seitlichen Oberfläche enthaltenen Fluoratome, daß sich die Fluoratome in das Barrierenmetall bewegen. Daher wird eine gegenseitige Entfernung des Isolierfilms und des Barrierenmetalls vermie­ den.
In dem Verfahren gemäß dem vierten Aspekt werden die im Iso­ lierfilm enthaltenen Fluoratome durch einen einfachen Wärme­ behandlungsprozeß aus dem Isolierfilm freigelassen.
In dem Verfahren gemäß dem fünften Aspekt kann dann, wenn ein Metalloxid durch natürliche Oxidation in der oberen Oberflä­ che der ersten Metall-Verbindungsleitung gebildet wird, das Injizieren der Störstellen im Schritt (d) das Metalloxid zer­ stören. Daher wird das Metalloxid einfach entfernt, wenn die obere Oberfläche der ersten Metall-Verbindungsleitung im Schritt (e) beseitigt wird.
Das Verfahren gemäß dem sechsten Aspekt kann das in der obe­ ren Oberfläche der ersten Metall-Verbindungsleitung gebildete Metalloxid wirksam zerstören.
Das Verfahren gemäß dem siebten Aspekt kann einen engen Kon­ takt zwischen der zweiten Metall-Verbindungsleitung und dem zweiten Isolierfilm verbessern.
Das Verfahren gemäß dem achten Aspekt kann einen engen Kon­ takt zwischen der zweiten Metall-Verbindungsleitung und dem zweiten Isolierfilm verbessern. Weiterhin kann das Verfahren gemäß dem achten Aspekt verhindern, daß sich Metallatome, die die zweite Metall-Verbindungsleitung bilden, in den zweiten Isolierfilm bewegen und daß sich im zweiten Isolierfilm ent­ haltene Atome in die zweite Metall-Verbindungsleitung bewe­ gen.
Das Verfahren gemäß dem neunten Aspekt kann das in der oberen Oberfläche der ersten Metall-Verbindungsleitung gebildete Metalloxid wirksam zerstören.
In dem Verfahren gemäß dem zehnten Aspekt verhindert das Freisetzen der im Isolierfilm in der Nähe seiner seitlichen Oberfläche enthaltenen Fluoratome, daß sich die Fluoratome in das Barrierenmetall bewegen. Daher wird eine gegenseitige Entfernung des Isolierfilms und des Barrierenmetalls vermie­ den.
In dem Verfahren gemäß dem elften Aspekt werden die im Iso­ lierfilm enthaltenen Fluoratome durch einen einfachen Wärme­ behandlungsprozeß aus dem Isolierfilm entlassen.
Gemäß dem zwölften Aspekt wird eine Halbleitervorrichtung mit kurzer Verzögerungszeit und hoher Betriebsgeschwindigkeit erhalten, da die Verdrahtungskapazität zwischen benachbarten Verbindungsleitungen verringert ist.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Erfindung. Von den Figuren zeigen:
Fig. 1 bis 6 Querschnittsansichten zur schrittweisen Erläu­ terung eines Verfahrens zum Herstellen von Halbleitervorrichtungen gemäß einer ersten be­ vorzugten Ausführungsform der Erfindung;
Fig. 7 bis 14 Querschnittsansichten zur schrittweisen Erläu­ terung eines Verfahrens zum Herstellen von Halbleitervorrichtungen gemäß einer zweiten bevorzugten Ausführungsform der Erfindung;
Fig. 15 eine Querschnittsansicht einer Halbleitervor­ richtung;
Fig. 16 bis 21 Querschnittsansichten zur schrittweisen Erläu­ terung eines Verfahrens zum Herstellen von Halbleitervorrichtungen;
Fig. 22 eine schematische Ansicht zur Erläuterung ei­ ner Verdrahtungskapazität zwischen zwei be­ nachbarten Verbindungsleitungen in derselben Verbindungsschicht;
Fig. 23 einen Graphen zur Erläuterung von Änderungen der Verdrahtungskapazität, wenn die Dicke des Siliciumoxinitrid-Films verschiedene Werte an­ nimmt;
Fig. 24 einen Graphen zur Erläuterung von Änderungen der Verdrahtungskapazität, wenn die relative Dielektrizitätskonstante des Siliciumoxini­ trid-Films verschiedene Werte annimmt; und
Fig. 25 eine Querschnittsansicht einer Halbleitervor­ richtung, die durch das Herstellungsverfahren nach den Fig. 16 bis 21 hergestellt ist.
Erste bevorzugte Ausführungsform
Die Fig. 1 bis 6 sind Querschnittsansichten zur schrittweisen Erläuterung eines Verfahrens zum Herstellen von Halbleiter­ vorrichtungen gemäß einer ersten bevorzugten Ausführungsform der Erfindung. Das Verfahren gemäß der ersten bevorzugten Ausführungsform ist auf die Herstellung von Halbleitervor­ richtungen mit mehreren Ebenen von Kupfer-Verbindungsleitun­ gen gerichtet, wie oben beschrieben worden ist. Die Fig. 1 bis 6 zeigen ein Verfahren zum Bilden einer einzelnen Einheit einer Verbindungsschicht in einer solchen Halbleitervorrich­ tung. Ein Prozeß gemäß der ersten bevorzugten Ausführungsform zum Bilden einer Halbleitervorrichtung, die unter einem TEOS- Film liegt, ist dem in der Einleitung beschriebenen Prozeß ähnlich, so daß seine nochmalige Beschreibung hier weggelas­ sen wird. Daher sind in den Fig. 1 bis 6 ein Halbleitersub­ strat, ein MOS-Transistor, ein Isolierfilm, ein Zwischen­ schicht-Isolierfilm und dergleichen, die in Wirklichkeit un­ ter dem TEOS-Film 1 vorhanden sind, nicht gezeigt.
Zunächst wird der TEOS-Film 1 durch einen CVD-Prozeß oder dergleichen gebildet. Dann wird ein Isolierfilm (hier ein FSG-Film 2) mit einer relativen Dielektrizitätskonstante, die niedriger als jene des TEOS-Films 1 ist, auf dem TEOS-Film 1 durch einen CVD- oder PVD-Prozeß gebildet (Fig. 1).
Der CVD- oder PVD-Prozeß wird für den FSG-Film 2 fortgesetzt, so daß in den FSG-Film 2 Edelgasatome (Helium, Neon, Argon, Krypton, Xenon oder Radon) injiziert werden, um eine edelgas­ haltige Schicht 3 zu bilden, die den edelgashaltigen FSG-Film bildet (Fig. 2). Die Konzentration der Edelgasatome in der edelgashaltigen Schicht 3 kann durch Einstellen der Tempera­ tur, des Partialdrucks und der Strömungsrate des Edelgases gesteuert werden und liegt bei ungefähr 1018 bis 1021 cm-3.
Die Edelgasatome gehen keine chemische Bindung mit einem den FSG-Film 2 bildenden Atom ein. Da ferner die Edelgasatome selbst kaum polarisiert sind, besitzt die einfache Materie der Edelgasatome eine relative Dielektrizitätskonstante von ungefähr 1. Eine neue Polarisation tritt ohne große Strah­ lungsbeschädigung in der die edelgashaltigen Schicht 3 oder in dem FSG-Film 2 kaum auf. Daher ist die relative Dielektri­ zitätskonstante der die edelgashaltigen Schicht 3, die durch Injizieren der Edelgasatome in den FSG-Film gebildet wird, im wesentlichen die gleiche wie jene des FSG-Films 2. Ferner verschlechtern die isolierend wirkenden Edelgasatome die Iso­ lationseigenschaft des FSG-Films, der als Teil des Zwischen­ schicht-Isolierfilms dient, nicht.
Als nächstes wird auf der edelgashaltigen Schicht 3 durch einen photolithographischen Prozeß ein Photoresist 4 mit ei­ nem vorgegebenen Öffnungsmuster gebildet. Unter Verwendung des Photoresists 4 als Maske wird ein anisotroper Trockenätz­ prozeß, der in Tiefenrichtung eine höhere Ätzrate zeigt, aus­ geführt, um die edelgashaltige Schicht 3 und den FSG-Film 2 in der angegebenen Reihenfolge zu ätzen, um eine obere Ober­ fläche des TEOS-Films 1 freizulegen. Im Ergebnis werden Grä­ ben 5 gebildet, wovon jeder eine seitliche Oberfläche, die aus der edelgashaltigen Schicht 3 und dem FSG-Film 2 aufge­ baut ist, und eine untere Oberfläche, die aus dem TEOS-Flim 1 aufgebaut ist, umfaßt und eine Tiefe aufweist, die gleich der Summe aus den Dicken der edelgashaltigen Schicht 3 und des FSG-Films 2 ist (Fig. 3).
Dann wird der Photoresist 4 entfernt. Anschließend werden eine Wärmebehandlung durch einen RTA-Prozeß (= Rapid Thermal Anneal = schnelles thermisches Glühen) oder eine Wärmebehand­ lung unter Verwendung eines Diffusionsofens ausgeführt, um Fluor, das in einem Teil des FSG-Films 2 enthalten ist, der sich in der Nähe der seitlichen Oberfläche befindet, die durch die Bildung der Gräben 5 freigelegt ist, aus dem FSG- Film 2 nach außen freizusetzen. Die Wärmebehandlung kann in einer oxidierenden oder nichtoxidierenden Atmosphäre ausge­ führt werden. Als Ergebnis der Wärmebehandlung ist die Kon­ zentration von Fluor in der Nähe der seitlichen Oberfläche des FSG-Films 2 niedriger als innerhalb des FSG-Films 2.
Auf den seitlichen und unteren Oberflächen der Gräben 5 und auf einer oberen Oberfläche der edelgashaltigen Schicht 3 wird durch einen Zerstäubungsprozeß oder dergleichen ein Bar­ rierenmetall 6 gebildet. Das Material des Barrierenmetalls 6 umfaßt Ta, TaN, TiN, WN, TaNxCy, TiNxCy, WNxCy, TaNxFy, TiNxFy, WNxFy, TiW, TaW oder dergleichen, wobei x und y ein Mischungs­ verhältnis zwischen den ein Molekül bildenden Atomen darstel­ len. Anschließend wird auf der gesamten Oberfläche einer sich ergebenden Struktur durch einen Elektroplattierungs- oder CVD-Prozeß ein Kupferfilm 7 gebildet. Der Kupferfilm 7 füllt die Gräben 5 und besitzt eine obere Oberfläche, die sich über der oberen Oberfläche der edelgashaltigen Schicht 3 befindet (Fig. 4).
Anschließend werden der Kupferfilm 7 und das Barrierenmetall 6 in der angegebenen Reihenfolge durch einen CMP-Prozeß weg­ poliert, bis die obere Oberfläche der edelgashaltigen Schicht 3 freigelegt ist. Die Teile des Kupferfilms 7, die unpoliert bleiben, bilden die Kupfer-Verbindungsleitungen 9, die die Gräben 5 füllen. Die Teile des Barrierenmetalls 6, die unpo­ liert bleiben, bilden die Barrierenmetalle 8 (Fig. 5).
Da die Edelgasatome in die edelgashaltige Schicht 3 injiziert werden, ist die Polierrate der edelgashaltigen Schicht 3 aus dem im folgenden beschriebenen Grund niedriger als jene des FSG-Films. Wenn ein erhöhter Teil des Kupfers, der durch me­ chanisches Entfernen eines erhöhten Teils eines CuO-Films durch Polieren unter Verwendung eines Poliertuchs freigelegt ist, mit einem Poliermittel reagiert und dadurch weggeätzt wird, wird die Oberfläche der edelgashaltigen Schicht 3, die gleichzeitig freigelegt wird, mit Edelgasatomen mit einer be­ stimmten Oberflächendichte bedeckt. Dadurch wird eine Ätzre­ aktion zwischen den die edelgashaltige Schicht 3 bildenden Atomen und dem Poliermittel verhindert. Dadurch wird das Po­ lieren zu dem Zeitpunkt, zu dem die obere Oberfläche der edelgashaltigen Schicht 3 freigelegt wird, einfach angehal­ ten, wodurch ein Polieren des FSG-Films 2 verhindert wird.
Anschließend wird auf einer gesamten Oberfläche einer sich ergebenden Struktur ein Siliciumnitrid-Film 10 gebildet, um die Oxidation einer oberen Oberfläche der Kupfer-Verbindungs­ leitungen 9 zu verhindern (Fig. 6). Alternativ kann anstelle des Siliciumnitrid-Films 10 ein Siliciumoxinitrid-Film oder ein Siliciumcarbid-Film (SiC-Film) gebildet werden.
Wie oben beschrieben, verwendet das Verfahren zum Herstellen von Halbleitervorrichtungen gemäß der ersten bevorzugten Aus­ führungsform eine edelgashaltige Schicht 3, die durch Inji­ zieren der Edelgasatome in den FSG-Film gebildet wird und als Film zum Verhindern des Polierens dient, was im Unterschied zu dem in der Einleitung beschriebenen Verfahren steht, in dem als Film zum Verhindern des Polierens des FSG-Films 124 der Siliciumoxinitrid-Film 125 ausgebildet wird. Dadurch wird der Bedarf an der Verwendung des Siliciumoxinitrid-Films mit einer hohen relativen Dielektrizitätskonstante als Teil des Zwischenschicht-Isolierfilms beseitigt, wodurch die Verdrah­ tungskapazität zwischen benachbarten Kupfer-Verbindungslei­ tungen 9 verringert wird. Folglich wird eine integrierte Halbleiterschaltung erhalten, die eine kurze Verzögerungszeit und eine hohe Betriebsgeschwindigkeit besitzt.
Ferner verhindert die Freisetzung von Fluor durch eine Wärmebehandlung, das im FSG-Film 2 in der Nähe der durch die Bil­ dung der Gräben 5 freigelegten seitlichen Oberfläche enthal­ ten ist, daß Fluoratome in die anschließend ausgebildeten Barrierenmetalle 8 und 6 driften oder diffundieren. Dadurch wird eine Änderung des Mischungsverhältnisses in den Barrie­ renmetallen 8 und 6 aufgrund des Driftens oder Diffundierens von Fluoratomen und somit die sich ergebende gegenseitige Entfernung der Barrierenmetalle 8 und 6 vom FSG-Film 2 ver­ mieden.
Aus JP 10-242028-A (1998) ist ein Verfahren zum Herstellen von Halbleitervorrichtungen bekannt, bei dem ein Graben in einer oberen Oberfläche eines Zwischenschicht-Isolierfilms mit einem Verdrahtungsmaterial gefüllt wird. Dieses offen­ barte Verfahren umfaßt die folgenden Schritte: (a-1) Ausfüh­ ren eines Plasmaprozesses auf der Oberfläche des Zwischen­ schicht-Isolierfilms unter vorgegebenen Zerstäubungs-Ätz-Be­ dingungen bei Verwendung von Argongas oder (a-2) Implantieren von Argonionen in die Oberfläche des Zwischenschicht-Isolier­ films; (b) Bilden eines Photoresists mit einem vorgegebenen Öffnungsmuster auf der Oberfläche des Zwischenschicht-Iso­ lierfilms nach dem Schritt (a-1) oder (a-2); und (c) Ätzen des Zwischenschicht-Isolierfilms unter Verwendung des gebil­ deten Photoresists als eine Maske. Es wird in dieser Anmel­ dung außerdem offenbart, daß die Oberfläche des Zwischen­ schicht-Isolierfilms durch eine solche Verarbeitung modifi­ ziert wird, um einen zufriedenstellenden engen Kontakt mit einem Photoresist-Material zu schaffen.
Dieses Verfahren ruft jedoch einen Defekt wie etwa eine Strahlungsbeschädigung und dergleichen in der Oberfläche des Zwischenschicht-Isolierfilms hervor, so daß es die Nachteile einer Verschlechterung der Isoliereigenschaft des Zwischen­ schicht-Isolierfilms und der Erhöhung der Polierrate des Zwi­ schenschicht-Isolierfilms während des Polierens des Kupferfilms durch einen CMP-Prozeß, wodurch die obere Oberfläche der Kupfer-Verbindungsleitung uneben gemacht wird, aufweist.
Andererseits ruft das Verfahren der ersten bevorzugten Aus­ führungsform, bei dem die edelgashaltige Schicht 3 durch den CVD- oder PVD-Prozeß gebildet wird, keine Strahlungsbeschädi­ gung hervor, wodurch die obigen Nachteile beseitigt werden.
Zweite bevorzugte Ausführungsform
Die Fig. 7 bis 14 sind Querschnittsansichten zur schrittwei­ sen Darstellung eines Verfahrens zum Herstellen von Halblei­ tervorrichtungen gemäß einer zweiten bevorzugten Ausführungs­ form der Erfindung. Das Halbleitersubstrat, der MOS-Transi­ stor, der Isolierfilm, der Zwischenschicht-Isolierfilm und dergleichen, die in Wirklichkeit unter dem TEOS-Film 1 vor­ handen sind, sind wie in den Fig. 1 bis 6 auch in den Fig. 7 bis 14 nicht gezeigt.
Zunächst werden der TEOS-Film 1, der FSG-Film 2 und ein Sili­ ciumoxinitrid-Film 50 in der angegebenen Reihenfolge durch einen CVD- oder PVD-Prozeß gebildet (Fig. 7). Alternativ kann anstelle des Siliciumoxinitrid-Films 50 die edelgashaltige Schicht 3 wie in der ersten bevorzugten Ausführungsform be­ schrieben oder ein Siliciumcarbid-Film (SiC-Film) gebildet werden.
Anschließend wird auf dem Siliciumoxinitrid-Film 50 ein Pho­ toresist mit einem vorgegebenen Öffnungsmuster gebildet. Un­ ter Verwendung des Photoresists als eine Maske wird ein ani­ sotroper Trockenätzprozeß ausgeführt, um den Siliciumoxini­ trid-Film 50 und den FSG-Film 2 in der angegebenen Reihen­ folge zu ätzen, wodurch der Graben 5 gebildet wird. Anschlie­ ßend wird der Photoresist entfernt. Danach wird ein auf der gesamten Oberfläche einer sich ergebenden Struktur abgelagerter Kupferfilm durch einen CMP-Prozeß poliert, um das Barrie­ renmetall 8 und die Kupfer-Verbindungsleitung 9, die den Gra­ ben 5 füllen, zu bilden (Fig. 8).
Dann werden auf der gesamten Oberfläche einer sich ergebenden Struktur durch einen CVD- oder PVD-Prozeß ein Siliciumnitrid- Film 11, ein TEOS-Film 12, ein FSG-Film 13 und ein Silicium­ oxinitrid-Film 14 in der angegebenen Reihenfolge gebildet. Anschließend wird ein Photoresist 15 mit einem vorgegebenem Öffnungsmuster auf dem Siliciumoxinitrid-Film 14 gebildet. Unter Verwendung des Photoresists 15 als eine Maske wird ein anisotroper Trockenätzprozeß, der eine höhere Ätzrate in Tie­ fenrichtung besitzt, ausgeführt, um den Siliciumoxinitrid- Film 14, den FSG-Film 13, den TEOS-Film 12 und den Silicium­ nitrid-Film 11 in der angegebenen Reihenfolge zu ätzen, bis die obere Oberfläche der Kupfer-Verbindungsleitung 9 freige­ legt ist, wodurch ein Kontaktloch 16 gebildet wird (Fig. 9).
Anschließend wird der Photoresist 15 entfernt. Danach wird im Kontaktloch 16 durch Schleuderbeschichtung ein organischer Stopfen 17 gebildet (Fig. 10). Ein Beispiel des organischen Stopfens 17 ist ein Resist mit chemischer Verstärkung (Chemi­ cal Amplification Resist), der als ein Resist für KrF oder ArF verwendet wird. Zu diesem Zeitpunkt wird die Dicke des organischen Stopfens 17 so eingestellt, daß eine obere Ober­ fläche des organischen Stopfens 17 mit einer oberen Oberflä­ che des TEOS-Films 12 ungefähr bündig ist.
Anschließend wird ein Photoresist 18 mit einem vorgegebenen Öffnungsmuster auf dem Siliciumoxinitrid-Film 14 gebildet. Unter Verwendung des Photoresists 18 als eine Maske wird ein anisotroper Trockenätzprozeß, der in Tiefenrichtung eine hö­ here Ätzrate zeigt, ausgeführt, um den Siliciumoxinitrid-Film 14 und den FSG-Film 13 in der angegebenen Reihenfolge zu ät­ zen, bis die obere Oberfläche des TEOS-Films 12 freigelegt ist, wodurch die Gräben 19 und 20 gebildet werden. Da in die­ sem Schritt der organische Stopfen 17 im Boden des Kontakt­ lochs 16 ausgebildet ist, wird die Kupfer-Verbindungsleitung 9 durch den anisotropen Trockenätzprozeß nicht geätzt. Der organische Stopfen 17 wird anschließend entfernt, um die obere Oberfläche der Kupfer-Verbindungsleitung 9 freizulegen.
Durch einen Ionenimplantationsprozeß werden Störstellen (hier Edelgasatome wie etwa Argonionen 21) mit einer Energie in der Größenordnung von 5 bis 30 keV und mit einer Dosis in der Größenordnung von 1013 bis 1015 cm-2 implantiert (Fig. 11). Diese Ionenimplantation kann eine konstante Implantation un­ ter einem Einfallswinkel von 0° bis 9° oder eine schräg ro­ tierende Ionenimplantation mit einem Einfallswinkel von unge­ fähr 0° bis ungefähr 45° sein. Falls ein Kupferoxid wie etwa CuO in der oberen Oberfläche der Kupfer-Verbindungsleitung 9 gebildet worden ist, zerstört die Störstellen-Ionenimplanta­ tion das Kupferoxid. Alternativ können anstelle der Edelgas­ atome Stickstoff, Silicium, Sauerstoff oder Ozon implantiert werden, um eine ähnliche Wirkung zu erzeugen und um weiterhin den engen Kontakt zwischen dem in einem späteren Schritt aus­ zubildenden Barrierenmetall 22 und den Isolierfilmen (dem Siliciumnitrid-Film 11, dem TEOS-Film 12, dem FSG-Film 13 und dem Siliciumoxinitrid-Film 14) zu verbessern. Weiterhin ver­ hindert die Injektion von Stickstoff auch in die seitliche Oberfläche durch schräg rotierende Ionenimplantation, daß Kupferatome, die die später zu bildenden Kupfer-Verbindungs­ leitungen 25 und 28 bilden, in die Zwischenschicht-Isolier­ filme wie etwa den TEOS-Film 12 und den FSG-Film 13 diffun­ dieren, und verhindert, daß Fluor in der Nähe der seitlichen Oberfläche des FSG-Films 13 in das Barrierenmetall 22 driftet oder diffundiert. Der Stickstoff wird mit einer Energie in der Größenordnung von 5 bis 30 keV und mit einer Dosis in der Größenordnung von 5 . 1013 bis 5 . 1015 cm-2 implantiert.
Obwohl die Störstellen-Ionenimplantation vor der Entfernung des Photoresists 18 in Fig. 11 ausgeführt wird, kann die Io­ nenimplantation auch nach der Entfernung des Photoresists 18 wie in Fig. 18 gezeigt ausgeführt werden. Die Injektion von Störstellen kann durch einen Plasmadotierungsprozeß oder durch Bilden einer Niedertemperatur-Hochdruck-Atmosphäre in einem Ofen (Niedertemperatur-Hochdruck-Glühprozeß) anstatt durch den Ionenimplantationsprozeß ausgeführt werden, um eine ähnliche Wirkung hervorzurufen.
Das durch die Injektion der Störstellen zerstörte Kupferoxid wird durch die Trockenätzreinigung unter Verwendung eines Gemisches aus einem Edelgas und aus Wasserstoffgas entfernt. Anschließend wird der Photoresist 18 entfernt. Danach wird durch einen Zerstäubungsprozeß oder dergleichen das Barrie­ renmetall 22 gebildet. Anschließend wird auf der gesamten Oberfläche einer sich ergebenden Struktur durch einen Elek­ troplattierungs- oder CVD-Prozeß ein Kupferfilm 23 gebildet (Fig. 13).
Da der Zerstäubungsprozeß anisotrop ist, neigt ein Zerstäu­ bungsmaterial dazu, sich auf einer unteren Oberfläche abzula­ gern, es neigt jedoch nicht dazu, sich auf einer seitlichen Oberfläche abzulagern. Es ist wünschenswert, das Barrierenme­ tall 22 dicker zu machen, um zu verhindern, daß sich Kupfer­ atome in den Zwischenschicht-Isolierfilm bewegen. Ein Barrie­ renmetall 22, das zu dick ist, hat jedoch den Nachteil, daß die Querschnittsfläche der Kupfer-Verbindungsleitungen 25 und 28, die später gebildet werden, verringert wird, wodurch der Verdrahtungswiderstand der Kupfer-Verbindungsleitungen 25 und 28 erhöht wird. Somit darf das Barrierenmetall 22 nicht zu dick sein, damit der Verdrahtungswiderstand der Kupfer-Ver­ bindungsleitungen 25 und 28 niedrig gehalten wird. Die Injek­ tion von Stickstoff als Störstellen in den in den Fig. 11 und 12 gezeigten Schritten verhindert jedoch in geeigneter Weise, daß sich die Kupferatome in den Zwischenschicht-Isolierfilm bewegen, wobei der Verdrahtungswiderstand der Kupfer-Verbin­ dungsleitungen 25 und 28 niedrig gehalten wird. Eine ähnliche Wirkung wird erzeugt, wenn eine flache mit Stickstoff do­ tierte Schicht mit einer hohen Konzentration durch einen Plasmadotierungsprozeß gebildet wird.
Anschließend werden der Kupferfilm 23 und das Barrierenmetall 22 in der angegebenen Reihenfolge durch einen CMP-Prozeß weg­ poliert, bis eine obere Oberfläche des Siliciumoxinitrid- Films 14 freigelegt ist. Diejenigen Teile des Kupferfilms 23, die unpoliert bleiben, bilden die Kupfer-Verbindungsleitungen 25 und 28, die die Gräben 19 und 20 füllen. Diejenigen Teile des Barrierenmetalls 22, die unpoliert bleiben, bilden die Barrierenmetalle 24 und 26. Dann wird auf der gesamten Ober­ fläche einer sich ergebenden Struktur ein Siliciumnitrid-Film 29 gebildet, um die Oxidation einer oberen Oberfläche der Kupfer-Verbindungsleitungen 25 und 28 zu verhindern (Fig. 14). Die obigen Schritte, in denen die Kupfer-Verbin­ dungsleitung 28 und ein Kupferstopfen 27 gleichzeitig gebil­ det werden, werden als Ganzes als Doppel-Damaszener-Prozeß bezeichnet.
In dem obenbeschriebenen Verfahren zum Herstellen von Halb­ leitervorrichtungen gemäß der zweiten bevorzugten Ausfüh­ rungsform werden die Störstellen injiziert, um das in der oberen Oberfläche der Verbindungsleitung der unteren Ebene ausgebildete Kupferoxid zu zerstören. Daher kann das Verfah­ ren der zweiten bevorzugten Ausführungsform das Kupferoxid durch Entfernen einfach beseitigen, bevor die Verbindungslei­ tungen der oberen Ebene gebildet werden, was im Gegensatz zu dem in der Einleitung beschriebenen Verfahren zum Herstellen von Halbleitervorrichtungen steht, welches den Schritt des Zerstörens des Kupferoxids nicht umfaßt.
In den ersten und zweiten bevorzugten Ausführungsformen wird der FSG-Film als ein Isolierfilm mit einer niedrigen relati­ ven Dielektrizitätskonstante verwendet. Anstelle des FSG- Films können jedoch andere Isolierfilme mit einer verhältnis­ mäßig niedrigen relativen Dielektrizitätskonstante verwendet werden. Beispielsweise können Siliciumoxyifluorid, Wasser­ stoff-Silsesquinoxan (HSQ = hydrogen silsesquinoxan), fluo­ riertes Polysilicium, Polyphenylquinoxalin-Polymer, Fluor- Polymid, amorpher Fluor-Kohlenstoff (a-C:F), Methylpolysilo­ xan (MPS), Polyarylen-Ether (PAE) oder dergleichen verwendet werden. Alternativ kann ein Gas mit einer niedrigen Dielek­ trizitätskonstante wie etwa Luft verwendet werden.
Obwohl in den ersten und zweiten bevorzugten Ausführungsfor­ men als ein Beispiel für metallische Verbindungsleitungen die Kupfer-Verbindungsleitungen gebildet werden, ist die Erfin­ dung auch wirksam, wenn andere Metalle wie etwa Gold, Silber, Aluminium, Wolfram, Platin, Nickel, Zirkon und dergleichen, eine Metallegierung oder ein Metallsilicid gebildet werden.
Obwohl die Erfindung oben im einzelnen beschrieben worden ist, ist die vorangehende Beschreibung in allen Aspekten er­ läuternd und nicht einschränkend. Selbstverständlich können zahlreiche andere Abwandlungen und Änderungen in Betracht gezogen werden, ohne vom Umfang der Erfindung abzuweichen.

Claims (13)

1. Verfahren zum Herstellen von Halbleitervorrichtungen, das die folgenden Schritte umfaßt:
  • a) Bilden eines Isolierfilms (2, 3) auf einer darunterliegenden Schicht (1), der in seiner oberen Oberflä­ che eine Schicht (3) aufweist, die Edelgasatome enthält,
  • b) selektives Entfernen des Isolierfilms (2, 3), bis die darunterliegende Schicht (1) freigelegt ist, um einen Graben (5) zu bilden,
  • c) Bilden eines Metallfilms (7) auf einer aus dem Schritt (b) sich ergebenden Struktur und
  • d) Wegpolieren des Metallfilms (7), bis die obere Oberfläche des Isolierfilms (2, 3) freigelegt ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Isolierfilm (2, 3) durch Ablagerung im Schritt (a) gebil­ det wird und daß die edelgashaltige Schicht (3) durch Inji­ zieren von Edelgasatomen in den Isolierfilm (2, 3) während der Ablagerung des Isolierfilms (2, 3) gebildet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Edelgasatom-Sorte aus der Gruppe gewählt ist, die Helium, Neon, Argon, Krypton, Xenon und Radon umfaßt.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Isolierfilm (2, 3) Fluoratome enthält und das Verfahren die folgenden Schritte umfaßt:
  • a) Befreien des Isolierfilms (2, 3) von den Fluoratomen, die in einem Teil des Isolierfilms (2, 3) enthalten sind, der sich in der Nähe seiner seitlichen Oberfläche befindet, die durch Bilden des Grabens (5) freigelegt wird, wobei der Schritt (e) zwischen den Schritten (b) und (c) ausgeführt wird; und
  • b) Bilden eines Barrierenmetalls (6) auf der seitlichen Oberfläche des Isolierfilms (2, 3) und auf der oberen Ober­ fläche der darunterliegenden Schicht (1), die durch die Bil­ dung des Grabens (5) freigelegt werden, wobei der Schritt (f) zwischen den Schritten (e) und (c) ausgeführt wird,
    wobei der Metallfilm auf dem Barrierenmetall (6) im Schritt (c) gebildet wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der Schritt (e) durch Wärmebehandlung einer aus dem Schritt (b) sich ergebenden Struktur ausgeführt wird.
6. Verfahren zum Herstellen von Halbleitervorrichtungen, das die folgenden Schritte umfaßt:
  • a) selektives Bilden einer ersten Metall-Verbindungslei­ tung (9) in einer oberen Oberfläche eines ersten Isolierfilms (2, 50),
  • b) Bilden eines zweiten Isolierfilms (11-14) auf dem er­ sten Isolierfilm (2, 50),
  • c) selektives Ausbilden eines Grabens (16) in der oberen Oberfläche des zweiten Isolierfilms (11-14), um eine obere Oberfläche der ersten Metall-Verbindungsleitung (9) freizule­ gen,
  • d) Injizieren von Störstellen (21) in die obere Oberflä­ che der ersten Metall-Verbindungsleitung (9),
  • e) Beseitigen der ersten Metall-Verbindungsleitung (9) von der oberen Oberfläche, wobei der Schritt (e) nach dem Schritt (b) ausgeführt wird,
  • f) Bilden eines Metallfilms (23) auf einer aus dem Schritt (e) sich ergebenden Struktur und
  • g) Wegpolieren des Metallfilms (23), bis die obere Oberfläche des zweiten Isolierfilms (11-14) freigelegt ist, um eine zweite Metall-Verbindungsleitung (28) zu bilden.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Störstellen durch einen der folgenden Prozesse im Schritt (d) injiziert werden: Ionenimplantation, Plasmadotierung und Niedertemperatur-Hochdruck-Glühen.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Störstellen Edelgasatome umfassen und daß der Schritt (d) durch Ionenimplantation der Edelgasatome mit einer Energie von 5 bis 30 keV und mit einer Dosis von 1013 bis 1015 cm-2 ausgeführt wird.
9. Verfahren nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß die Störstellen im Schritt (d) auch in eine seitliche Oberfläche des zweiten Isolierfilms (11-14), die durch die Bildung des Grabens (16) freigelegt wird, inji­ ziert werden und daß die Sorte der injizierten Störstellen aus der Gruppe gewählt ist, die Silicium, Sauerstoff und Ozon umfaßt.
10. Verfahren nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß die Störstellen im Schritt (d) auch in eine seitliche Oberfläche des zweiten Isolierfilms (11-14), die durch die Bildung des Grabens (16) freigelegt wird, inji­ ziert werden und daß die Sorte der injizierten Störstellen Stickstoff ist.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß der Schritt (d) durch Ionenimplantation von Stickstoff mit einer Energie von 5 bis 30 keV und einer Dosis von 5 . 1013 bis 5 . 1015 cm-2 ausgeführt wird.
12. Verfahren zum Herstellen von Halbleitervorrichtungen, das die folgenden Schritte umfaßt:
  • a) Bilden eines Isolierfilms (2), der Fluoratome enthält, auf einer darunterliegenden Schicht (1),
  • b) selektives Entfernen des Isolierfilms (2), bis die darunterliegende Schicht (1) freigelegt ist, um einen Graben (5) zu bilden,
  • c) Freisetzen der Fluoratome, die in einem Teil des Iso­ lierfilms (2) enthalten sind, der sich in der Nähe seiner seitlichen Oberfläche befindet, die durch die Bildung des Grabens (5) freigelegt wird, aus dem Isolierfilm (2),
  • d) Bilden eines Barrierenmetalls (6) auf der seitlichen Oberfläche des Isolierfilms (2) und auf einer oberen Oberflä­ che der darunterliegenden Schicht (1), die durch die Bildung des Grabens (5) freigelegt werden, wobei der Schritt (d) nach dem Schritt (c) ausgeführt wird,
  • e) Bilden eines Metallfilms (7) auf dem Barrierenmetall (6) und
  • f) Wegpolieren des Metallfilms (7), bis die obere Oberfläche des Isolierfilms (2) freigelegt ist.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß der Schritt (c) durch Wärmebehandlung einer aus dem Schritt (b) sich ergebenden Struktur ausgeführt wird.
DE10051583A 2000-01-13 2000-10-18 Verfahren zum Herstellen von Halbleitervorrichtungen Ceased DE10051583A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000004687A JP2001196373A (ja) 2000-01-13 2000-01-13 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
DE10051583A1 true DE10051583A1 (de) 2001-07-26

Family

ID=18533446

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10051583A Ceased DE10051583A1 (de) 2000-01-13 2000-10-18 Verfahren zum Herstellen von Halbleitervorrichtungen

Country Status (6)

Country Link
US (1) US6429105B1 (de)
JP (1) JP2001196373A (de)
KR (1) KR100371653B1 (de)
CN (1) CN1160773C (de)
DE (1) DE10051583A1 (de)
TW (1) TW493234B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011006454B4 (de) * 2010-03-30 2017-08-17 Infineon Technologies Austria Ag Hochspannungs-Halbleiterbauelemente und Verfahren zu deren Herstellung

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3967567B2 (ja) * 2001-07-30 2007-08-29 株式会社東芝 半導体装置およびその製造方法
US7358171B2 (en) * 2001-08-30 2008-04-15 Micron Technology, Inc. Method to chemically remove metal impurities from polycide gate sidewalls
JP2003142579A (ja) * 2001-11-07 2003-05-16 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP2003257910A (ja) * 2001-12-28 2003-09-12 Fujikoshi Mach Corp 基板における銅層の研磨方法
US6767833B2 (en) * 2002-07-02 2004-07-27 Taiwan Semiconductor Manufacturing Co., Ltd Method for damascene reworking
US7235884B1 (en) * 2003-04-01 2007-06-26 Altera Corporation Local control of electrical and mechanical properties of copper interconnects to achieve stable and reliable via
TWI253684B (en) * 2003-06-02 2006-04-21 Tokyo Electron Ltd Method and system for using ion implantation for treating a low-k dielectric film
DE10328842B4 (de) * 2003-06-26 2007-03-01 Siltronic Ag Suszeptor für eine chemische Gasphasenabscheidung, Verfahren zur Bearbeitung einer Halbleiterscheibe durch chemische Gasphasenabscheidung und nach dem Verfahren bearbeitete Halbleiterscheibe
TWI302720B (en) * 2003-07-23 2008-11-01 Tokyo Electron Ltd Method for using ion implantation to treat the sidewalls of a feature in a low-k dielectric film
US6969952B2 (en) * 2003-08-01 2005-11-29 Hewlett-Packard Development Company, L.P. System and method for automatically routing power for an integrated circuit
JP3910973B2 (ja) * 2004-04-22 2007-04-25 株式会社東芝 半導体装置の製造方法
US7244670B2 (en) * 2004-06-18 2007-07-17 Rensselaer Polytechnic Institute Enhanced step coverage of thin films on patterned substrates by oblique angle PVD
US7192863B2 (en) * 2004-07-30 2007-03-20 Texas Instruments Incorporated Method of eliminating etch ridges in a dual damascene process
US7223691B2 (en) * 2004-10-14 2007-05-29 International Business Machines Corporation Method of forming low resistance and reliable via in inter-level dielectric interconnect
US7442319B2 (en) * 2005-06-28 2008-10-28 Micron Technology, Inc. Poly etch without separate oxide decap
CN101529556B (zh) * 2006-08-30 2012-05-30 朗姆研究公司 用于处理衬底的组合体系结构
US7777344B2 (en) * 2007-04-11 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Transitional interface between metal and dielectric in interconnect structures
CN101289284B (zh) * 2007-04-20 2011-04-20 中芯国际集成电路制造(上海)有限公司 有效控制含氟硅玻璃层间介质层形成中产生的气泡的方法
US20090029274A1 (en) * 2007-07-25 2009-01-29 3M Innovative Properties Company Method for removing contamination with fluorinated compositions
JP5433946B2 (ja) * 2007-12-26 2014-03-05 富士通株式会社 半導体装置の製造方法及びその製造装置
TWI448539B (zh) 2010-02-25 2014-08-11 Asahi Kasei E Materials Corp Copper oxide etching solution and etching method using the same
US8587127B2 (en) * 2011-06-15 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods of forming the same
CN104241120B (zh) * 2013-06-13 2017-03-22 无锡华润上华科技有限公司 防止硅片边缘黏附层脱落的方法
US9054164B1 (en) * 2013-12-23 2015-06-09 Intel Corporation Method of forming high density, high shorting margin, and low capacitance interconnects by alternating recessed trenches
US10170354B2 (en) * 2015-04-12 2019-01-01 Tokyo Electron Limited Subtractive methods for creating dielectric isolation structures within open features
WO2017069923A1 (en) * 2015-10-23 2017-04-27 Applied Materials, Inc. Gapfill film modification for advanced cmp and recess flow
US10636829B1 (en) 2018-10-24 2020-04-28 Himax Technologies Limited Wafer-level optical structure
US11942324B2 (en) * 2020-06-10 2024-03-26 Applied Materials, Inc. Method for BEOL metal to dielectric adhesion
CN111863608B (zh) * 2020-07-28 2023-05-19 哈尔滨工业大学 一种抗单粒子烧毁的大功率晶体管及其制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3979687B2 (ja) * 1995-10-26 2007-09-19 アプライド マテリアルズ インコーポレイテッド ハロゲンをドープした酸化珪素膜の膜安定性を改良する方法
JPH09153472A (ja) 1995-11-30 1997-06-10 Toshiba Corp 半導体装置の製造装置および製造方法
JP3353874B2 (ja) 1996-09-24 2002-12-03 シャープ株式会社 半導体装置及びその製造方法
JPH10214896A (ja) 1996-11-29 1998-08-11 Toshiba Corp 半導体装置の製造方法及び製造装置
JPH10242028A (ja) 1997-02-27 1998-09-11 Sony Corp 層間絶縁膜とレジスト材料層との密着性改善方法
US6200651B1 (en) * 1997-06-30 2001-03-13 Lam Research Corporation Method of chemical vapor deposition in a vacuum plasma processor responsive to a pulsed microwave source
US6136680A (en) * 2000-01-21 2000-10-24 Taiwan Semiconductor Manufacturing Company Methods to improve copper-fluorinated silica glass interconnects

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011006454B4 (de) * 2010-03-30 2017-08-17 Infineon Technologies Austria Ag Hochspannungs-Halbleiterbauelemente und Verfahren zu deren Herstellung

Also Published As

Publication number Publication date
KR100371653B1 (ko) 2003-02-11
JP2001196373A (ja) 2001-07-19
TW493234B (en) 2002-07-01
US6429105B1 (en) 2002-08-06
KR20010076205A (ko) 2001-08-11
CN1160773C (zh) 2004-08-04
CN1304172A (zh) 2001-07-18

Similar Documents

Publication Publication Date Title
DE10051583A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE102008016425B4 (de) Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials
DE10051600C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Grabenisolationsbereichen und Halbleitervorrichtung mit einer Elementisolationsstruktur
DE102008007001B4 (de) Vergrößern des Widerstandsverhaltens gegenüber Elektromigration in einer Verbindungsstruktur eines Halbleiterbauelements durch Bilden einer Legierung
DE102008016424B4 (de) Verfahren mit einem Bilden einer Kontaktloshöffnung und eines Grabens in einer dielektrischen Schicht mit kleinem ε
DE102011090163B4 (de) Halbleiterbauelement mit Austauschgateelektrodenstrukturen und selbstjustierten Kontaktelementen, die durch eine späte Kontaktfüllung hergestellt sind und Herstellungsverfahren dafür
DE10014315B4 (de) Verfahren zum Herstellen eines Halbleiterspeichers
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
DE102008021568B3 (de) Verfahren zum Reduzieren der Erosion einer Metalldeckschicht während einer Kontaktlochstrukturierung in Halbleiterbauelementen und Halbleiterbauelement mit einem schützenden Material zum Reduzieren der Erosion der Metalldeckschicht
DE102007052050B4 (de) Halbleiterbauelement und Verfahren zum Erhöhen der Ätzselektivität während der Strukturierung einer Kontaktstruktur des Halbleiterbauelements
DE102005057075B4 (de) Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht und Verfahren zu dessen Herstellung
DE4310955C2 (de) Verfahren zum Bearbeiten eines Halbleiterwafers
DE60127767T2 (de) Verfahren zur Herstellung von metallisierten Verbindungsstrukturen in einem integrierten Schaltkreis
DE19542411C2 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE102008054075B4 (de) Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
DE10222083A1 (de) Isolationsverfahren für eine Halbleitervorrichtung
DE102010064288B4 (de) Halbleiterbauelement mit Kontaktelementen mit silizidierten Seitenwandgebieten
DE10141948A1 (de) Halbleiterspeichervorrichtung und Hersttelungsverfahren dafür
DE19719699A1 (de) Verfahren zur Bildung eines dynamischen Speichers mit hoher Dichte und wahlfreiem Zugang
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102005025951A1 (de) Verfahren zum Herstellen einer Mehrschicht-Gatestapelstruktur mit einer Metallschicht und Gatestapelstruktur für eine FET-Vorrichtung
DE102019112264B4 (de) Metall-heteroübergangsstruktur mit metallkappenschicht
DE102009039421B4 (de) Doppelkontaktmetallisierung mit stromloser Plattierung in einem Halbleiterbauelement
DE10162905B4 (de) Neuartiges Konsolidierungsverfahren für die Übergangskontaktätzung für DT-basierte DRAM-Bauelemente mit weniger als 150 NM
DE10145173C2 (de) Verfahren zur Bildung von Kontakten bei der Herstellung einer integrierten DRAM-Schaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection