DE10018638A1

DE10018638A1 - Kompakthalbleiterbauelement und Verfahren zu seiner Herstellung

Info

Publication number: DE10018638A1
Application number: DE10018638A
Authority: DE
Inventors: I-Ming Chen
Original assignee: Individual
Current assignee: Shen Yu-Nung Taipeh/t Ai-Pei Tw
Priority date: 1999-12-31
Filing date: 2000-04-14
Publication date: 2001-07-19
Also published as: JP2001194424A; TW432647B

Abstract

Ein Kompaktleiterbauelement weist eine Halbleiterscheibe mit einem Chipbereich mit einer dielektrischen Kontaktierungsfleckenmontagefläche auf, die mit mehreren Kontaktierungsflecken für den Zugang zu inneren Schaltungen des Chipbereichs versehen ist. Ein Substrat ist auf dem Chipbereich der Halbleiterscheibe angeordnet und hat eine Schaltungsanordnungsfläche, die der dielektrischen Kontaktierungsfleckenmontagefläche der Halbleiterscheibe gegenüberliegt und auf der Leiterzüge ausgebildet sind. Die Leiterzüge haben mehrere Lötpunkte. Mehrere leitfähige Körper sind zwischen der dielektrischen Kontaktierungsfleckenmontagefläche und der Schaltungsanordnungsfläche angeordnet und verbinden die Kontaktierungsflecken mit entsprechenden der Lötpunkte elektrisch. Eine Distanzeinheit ist zwischen der Halbleiterscheibe und dem Substrat angeordnet und beabstandet die dielektrische Kontaktierungsfleckenmontagefläche von der Schaltungsanordnungsfläche. Mehrere Bauelementkontakte sind auf einer anderen Fläche des Substrats gegenüber der Schaltungsanordnungsfläche ausgebildet und mit den Leiterzügen elektrisch verbunden.

Description

Die Erfindung betrifft ein Halbleiterbauelement, insbe sondere ein Kompakthalbleiterbauelement und ein Verfahren zu seiner Herstellung.

In einem herkömmlichen Verfahren zur Herstellung von Halbleiterbauelementen mit integrierten Schaltungen wird eine Halbleiterscheibe bzw. ein Halbleiterwafer in mehrere blanke Chips zerschnitten, und jeder der blanken Chips wird Montage- und Prüfvorgängen unterzogen, die zu den Halbleiterbauelemen ten mit integrierten Schaltungen führen. Da jedoch die blanken Chips einzelnen Montage- und Prüfvorgängen unterzogen werden, ist die Produktionszeit relativ lang, und die Produktionsaus beute wird ungünstig beeinflußt, was zu erhöhten Produktions kosten führt.

Daher ist es die Aufgabe der Erfindung, ein Kompakt halbleiterbauelement und ein Verfahren zur Herstellung eines Kompakthalbleiterbauelements bereitzustellen, das in der Lage ist, die oben genannten Nachteile zu beseitigen, die normaler weise mit dem Stand der Technik verbunden sind.

Gemäß einem Aspekt der Erfindung weist ein Kompakthalb leiterbauelement auf:
eine Halbleiterscheibe (engl.: Wafer) mit einem Chipbe reich mit einer dielektrischen Kontaktierungsfleckenmontage fläche, die mit mehreren Kontaktierungsflecken für den Zugang zu inneren Schaltungen des Chipbereichs versehen ist;
ein Substrat, das auf dem Chipbereich der Halbleiter scheibe angeordnet ist und eine Schaltungsanordnungsfläche aufweist, die der dielektrischen Kontaktierungsfleckenmontage fläche der Halbleiterscheibe gegenüberliegt und auf der Lei terzüge ausgebildet sind, wobei die Leiterzüge mehrere. Löt punkte haben;
mehrere leitfähige Körper, die zwischen der dielektri schen Kontaktierungsfleckenmontagefläche und der Schaltungsan ordnungsfläche angeordnet sind und die Kontaktierungsflecken mit entsprechenden der Lötpunkte elektrisch verbinden;
eine Distanzeinrichtung, die zwischen der Halbleiter scheibe und dem Substrat angeordnet ist, zur Beabstandung der dielelektrischen Kontaktierungsfleckenmontagefläche von der Schaltungsanordnungsfläche; und
mehrere Bauelementkontakte, die auf einer anderen Flä che des Substrats gegenüber der Schaltungsanordnungsfläche ausgebildet und mit den Leiterzügen elektrisch verbunden sind.

Gemäß einem weiteren Aspekt der Erfindung weist ein Verfahren zur Herstellung eines Kompakthalbleiterbauelements die Schritt auf:
Herstellen einer Halbleiterscheibe mit einem Chipbe reich mit einer dielelektrischen Kontaktierungsfleckenmontage fläche, die mit mehreren Kontaktierungsflecken für den Zugang zu inneren Schaltungen des Chipbereichs versehen ist;
Ausbilden mehrerer erster leitfähiger Körperteile auf der dielelektrischen Kontaktierungsfleckenmontagefläche, wobei die ersten leitfähigen Körperteile mit entsprechenden der Kon taktierungsflecken verbunden sind;
Herstellen eines Substrats mit einer Schaltungsanord nungsfläche, auf der Leiterzüge ausgebildet sind, wobei die Leiterzüge mehrere Lötpunkte haben,
Ausbilden mehrerer zweiter leitfähiger Körperteile auf der Schaltungsanordnungsfläche, wobei die zweiten leitfähigen Körperteile mit entsprechenden der Lötpunkte verbunden sind;
Bereitstellen einer Distanzeinrichtung entweder auf der dielelektrischen Kontaktierungsfleckenmontagefläche oder auf der Schaltungsanordnungsfläche;
Anordnen des Substrats auf dem Chipbereich der Halblei terscheibe, so daß die Schaltungsanordnungsfläche der diele lektrischen Kontaktierungsfleckenmontagefläche gegenüberliegt, so daß die zweiten leitfähigen Körperteile mit entsprechenden der ersten leitfähigen Körperteile verschweißt bzw. verlötet werden, um die Kontaktierungsflecken und entsprechende der Lötpunkten elektrisch miteinander zu verbinden, und so daß die Distanzeinrichtung die dielelektrischen Kontaktierungsflecken montagefläche von der Schaltungsanordnungsfläche beabstandet; und
Ausbilden mehrerer Bauelementkontakte auf einer anderen Fläche des Substrats gegenüber der Schaltungsanordnungsfläche, wobei die Bauelementkontakte mit den Leiterzügen elektrisch verbunden werden.

Weitere Merkmale und Vorteile der Erfindung werden in der nachstehenden ausführlichen Beschreibung einer bevorzugten Ausführungsform mit Bezug auf die beigefügten Zeichnungen deutlich. Dabei zeigen:

Fig. 1 ist eine Draufsicht einer Halbleiterscheibe, die in der ersten bevorzugten erfindungsgemäßen Ausführungsform eines Verfahrens zur Herstellung eines Kompakthalbleiterbau elements verwendet wird;

Fig. 2 bis 5 Teilschnittansichten, die einige Schritte des Verfahrens der ersten bevorzugten Ausführungsform darstel len;

Fig. 6 eine Teilschnittansicht eines ungeschnitten Kom pakthalbleiterbauelements, das nach dem Verfahren der ersten bevorzugten Ausführungsform hergestellt ist;

Fig. 7, wie das ungeschnittene Kompakthalbleiterbauele ment gemäß Fig. 6 nach dem Verfahren der ersten bevorzugten Ausführungsform geprüft wird;

Fig. 8 eine Draufsicht eines Abschnittes des unge schnittenen Kompakthalbleiterbauelements gemäß Fig. 6;

Fig. 9 bis 12 Teilschnittansichten, die einige der Schritte der zweiten bevorzugten erfindungsgemäßen Ausfüh rungsform eines Verfahrens zur Herstellung eines Kompakthalb leiterbauelements darstellen;

Fig. 13 eine Teilschnittansicht eines ungeschnittenen Kompakthalbleiterbauelements nach dem Verfahren gemäß der zweiten bevorzugten Ausführungsform; und

Fig. 14 und 15 Teilschnittansichten, die einige der Schritte der dritten bevorzugten erfindungsgemäßen Ausfüh rungsform eines Verfahrens zur Herstellung eines Kompakthalb leiterbauelements darstellen.

Bevor die Erfindung ausführlicher beschrieben wird, be achte man, daß gleiche Elemente in der gesamten Beschreibung mit den gleichen Bezugszeichen bezeichnet sind.

In Fig. 1 ist in der ersten bevorzugten Ausführungsform eines Verfahrens zur Herstellung eines erfindungsgemäßen Kom pakthalbleiterbauelements eine ungeschnittene Halbleiterschei be mit mehreren Chipbereichen 10 dargestellt. Mit weiteren Be zug auf Fig. 2 hat jeder der Chipbereiche 10 eine dielelektri sche Kontaktierungsfleckenmontagefläche 101, auf der mehrere Kontaktierungsflecken 100 auf bekannte Weise für den Zugang zu inneren Schaltungen des Chipbereichs 10 angeordnet sind.

Eine Stahlplatte 2 ist auf der dielelektrischen Kontak tierungsfleckenmontageflächen 101 der Chipbereiche 10 angeord net. In dieser Ausführungsform ist die Stahlplatte 2 eine Siebdruck- bzw. Druckrasterplatte und ist an Stellen, die mit den Kontaktierungsflecken 100 auf den Chipbereichen 10 ausge richtet bzw. deckungsgleich sind, mit mehreren ersten Löchern 20 ausgebildet, um die letzteren freizulegen, und ist ferner mit mehreren zweiten Löchern 21 ausgebildet. Jedes der ersten Löcher 20 ist zwischen zwei der zweiten Löcher 21 angeordnet und ist durch eine erste Wand begrenzt, die mit dem ausge richteten bzw. deckungsgleichen der Kontaktierungsflecken 100 zusammenwirkt, um einen Kontaktaufnahmeraum zu bilden. Jedes der zweiten Löcher 21 ist durch eine zweite Wand begrenzt, die mit der dielelektrischen Kontaktierungsfleckenmontagefläche 101 eines ausgerichteten der Chipbereiche 10 zusammenwirkt, um einen Distanzelementaufnahmeraum zu bilden.

Erste leitfähige Körperteile 30 werden jeweils in den Kontaktaufnahmeräumen ausgebildet, während Stifte 31, die als Distanzeinrichtung dienen, jeweils in den Distanzelementauf nahmeräumen durch eine Drucktechnik ausgebildet werden, die eine leitfähige Metallpaste aus Druckmaterial verwendet. Vor zugsweise ist die leitfähige Metallpaste eine, die Silber, Gold, Kupfer, Eisen und andere metallische Materialien ent hält. Nach Entfernung der Stahlplatte 2 von den dielelektri schen Kontaktierungsfleckenmontageflächen 101 der Chipbereiche 10 werden die ersten leitfähigen Körperteile 30 und die Stifte 31 bearbeitet, indem sie erwärmt und getrocknet werden, um die ersten leitfähigen Körperteile 30 und die Stifte 31 zu härten.

In Fig. 3 ist ein Substrat 5 gezeigt, das die dielelek trische Kontaktierungsfleckenmontagefläche 101 mindestens ei nes der Chipbereiche 10 der Halbleiterscheibe 1 überdeckt. In der bevorzugten Ausführungsform hat das Substrat 5 eine Größe, die ausreicht, um die dielelektrischen Kontaktierungsflecken montageflächen 101 aller Chipbereiche 10 der Halbleiterscheibe 1 zu überdecken. Das Substrat 5 hat eine Schaltungsanordnungs fläche 50, auf der Leiterzüge ausgebildet sind. Die Leiterzüge haben Lötpunkte 51, die mit den Kontaktierungsflecken 100 auf den Chipbereichen 10 zu verbinden sind. Das Substrat 5 ist ferner mit mehreren durchkontaktierten Löchern 52 ausgebildet, die mit den Leiterzügen elektrisch verbunden sind.

Eine Stahlplatte 6 ist auf der Schaltungsanordnungsflä che 50 des Substrats 5 angeordnet. In dieser Ausführungsform ist die Stahlplatte 6 eine Siebdruck- bzw. Druckrasterplatte und ist an Stellen, die mit den Lötpunkten 51 auf der Schal tungsanordnungsfläche 50 des Substrats 5 ausgerichtet sind, mit mehreren Löchern 60 ausgebildet. Jedes der Löcher 60 ist durch eine Wand begrenzt, die mit dem deckungsgleichen der Lötpunkte 51 zusammenwirkt, um einen Kontaktaufnahmeraum zu bilden.

Wie in Fig. 4 gezeigt, werden zweite leitfähige Körper teile 4 jeweils in den Kontaktaufnahmeräumen durch eine Druck technik ausgebildet, die eine leitfähige Metallpaste als Druckmaterial verwendet. Vorzugsweise ist die leitfähige Me tallpaste eine, die Silber, Gold, Kupfer, Eisen oder andere leitfähige metallische Materialien enthält.

Man beachte, daß die Stifte 31, statt auf den Chipbe reichen 10 ausgebildet zu sein, auf die oben beschriebene Wei se auf dem Substrat 5 ausgebildet sein können. Außerdem kann die Anzahl der Chipbereiche 10, die vom Substrat 5 zu überdec ken sind, ein Vielfaches von zwei sein.

In Fig. 5 ist nach der Entfernung der Stahlplatte 6 vom Substrat 5 das Substrat 5 auf den Chipbereichen 10 der Halb leiterscheibe 1 so angeordnet, daß die Schaltungsanordnungs fläche 50 des Substrats 5 den dielelektrischen Kontaktierungsfleckenmontageflächen 100 der Chipbereiche 10 gegenüberliegt, so daß die zweiten leitfähigen Körperteile 4 auf dem Substrat 5 mit entsprechenden der ersten leitfähigen Körperteile 30 auf den Chipbereichen 10 direkt verschweißt werden, um die Kontak tierungsflecken 100 und entsprechende der Lötpunkte 51 elek trisch zu verbinden, und so daß die Stifte 31 die dielelektri schen Kontaktierungsfleckenmontageflächen 100 von der Schal tungsanordnungsfläche 50 beabstanden, um einen Zwischenraum zwischen der Halbleiterscheibe 1 und dem Substrat 5 zu bilden. Danach füllt das Isoliermaterial 7, z. B. Epoxidharz, den Zwi schenraum zwischen dem Substrat 5 und der Halbleiterscheibe 1 aus, um eine unerwünschte Trennung zwischen Substrat 5 und der Halbleiterscheibe 1 zu verhindern und um Wasser und Luft aus dem Zwischenraum zu verdrängen.

Gemäß Fig. 6 sind mehrere Bauelementkontakte 54 auf ei ner anderen Fläche 53 des Substrats 5 gegenüber der Schal tungsanordnungsfläche 50 ausgebildet. In dieser Ausführungs form sind die Bauelementkontakte 54 als Kugelkontakte, z. B. Lötperlen, ausgebildet. Die Bauelementekontakte 54 sind mit entsprechenden der durchkontaktierten Löcher 52 ausgerichtet und mit diesen elektrisch verbunden, um eine elektrische Ver bindung mit den Leiterzügen herzustellen.

Wie in Fig. 7 gezeigt, kann eine herkömmliche Scheiben prüfung und Einbrennprüfung des ungeschnittenen Kompakthalb leiterbauelements gemäß Fig. 6 über die Bauelementkontakte 54 unter Verwendung eines Prüfgerätes 8 durchgeführt werden. Nach der Prüfung wird das ungeschnittene Kompakthalbleiterbauele ment gemäß Fig. 6 geschnitten, um Kompakthalbleiterbauelemente in Chipgröße zu erhalten. Aufgrund des erfindungsgemäßen Ver fahrens kann somit die Produktionszeit für Kompakthalbleiter bauelemente dramatisch verkürzt werden, und die Produktions ausbeute kann beträchtlich erhöht werden, was zu einer deutli chen Senkung der Produktionskosten führt.

Mit dem schnellen Fortschritt in der Halbleiterherstel lungstechnologie werden die Kontaktierungsflecken auf der Halbleiterscheibe kleiner. Man erwartet, daß die Kontaktie rungsflecken nur noch 25 × 25 µm groß sind, wenn die Halblei terherstellungstechnologie 0,1 µm erreicht. Die Lötpunkte auf dem Substrat können jedoch aufgrund der Grenzen der gegenwär tigen Drucktechnologie nicht so klein ausgebildet werden wie die Kontaktierungsflecken. Daher kann, wie in Fig. 8 gezeigt, jedes der ersten leitfähigen Körperteile 30 so ausgebildet werden, daß es aufweist: einen langgestreckten Verlängerungs abschnitt 300, der mit einem entsprechenden Kontaktierungs flecken 100 elektrisch verbunden ist und der sich von diesem erstreckt, und einen vergrößerten Abschnitt 301, der an einem Ende des Verlängerungsabschnittes 300 ausgebildet ist und mit einem entsprechenden Lötpunkt über die zweiten leitfähigen Körperteile auf dem Substrat (nicht dargestellt) elektrisch verbunden ist, so daß es nicht notwendig ist, die Lötpunkte so klein ist wie die Kontaktierungsflecken auszubilden.

Fig. 9 bis 12 sind Teilschnittansichten, die einige Schritte der zweiten bevorzugten erfindungsgemäßen Ausfüh rungsform eines Verfahrens zur Herstellung eines Halbleiter bauelements darstellen. Wie in Fig. 9 gezeigt, hat eine unge schnitte Halbleiterscheibe 1 mehrere Chipbereiche 10. Jeder Chipbereich 10 hat eine dielelektrische Kontaktierungsflecken montagefläche, auf der mehrere Kontaktierungsflecken 100 ange ordnet sind. Eine Stahlplatte 2', z. B. eine Druckrasterplatte, ist auf den dielelektrischen Kontaktierungsfleckenmontageflä chen der Chipbereiche 10 angeordnet. Im Gegensatz zu der Stahlplatte 2 der ersten bevorzugten Ausführungsform ist die Stahlplatte 2' nur an Stellen, die mit den Kontaktierungsflec ken 100 auf den Chipbereichen 10 deckungsgleich sind, mit meh reren Löchern 20 ausgebildet, um die letzteren freizulegen. Jedes der Löcher 20 ist durch eine Wand begrenzt, die mit ei nem deckungsgleichen der Kontaktierungsflecken 100 zusammen wirkt, um einen Kontaktaufnahmeraum zu bilden. Erste leitfähi ge Körperteile 30 sind jeweils in Kontaktaufnahmeräumen ausge bildet wie in der vorherigen Ausführungsform, z. B. durch eine Drucktechnik, die eine leitfähige Metallpaste als Druckmateri al verwendet. Nach Entfernung der Stahlplatte 2' von den Kon taktierungsfleckenmontageflächen der Chipbereiche 10 werden die ersten leitfähigen Körperteile 30 bearbeitet, indem sie erwärmt und getrocknet werden, um die ersten leitfähigen Kör perteile 30 zu härten.

In Fig. 10 ist eine dielelektrische Klebstoffschicht 102 dargestellt, deren erste Seite auf der dielelektrischen Kontaktierungsfleckenmontagefläche 101 mindestens eines der Chipbereiche 10 der Halbleiterscheibe 1 haftet. In der bevor zugten Ausführungsform hat die dielelektrische Klebstoff schicht 102 eine Größe, die ausreicht, um die dielelektrischen Kontaktierungsfleckenmontageflächen 101 aller Chipbereiche 10 der Halbleiterscheibe 1 zu überdecken. Die dielelektrische Klebstoffschicht 102 ist mit mehreren Öffnungen 1020 ausgebil det, von denen einige mit den ersten leitfähigen Körperteilen 30 deckungsgleich sind, so daß sich die letzteren in jene er strecken können.

In Fig. 11 ist ein Substrat 5 dargestellt, das die die lelektrische Kontaktierungsfleckenmontagefläche 101 mindestens eines der Chipbereiche 10 der Halbleiterscheibe 1 überdeckt. In der bevorzugten Ausführungsform hat das Substrat 5 eine Größe, die ausreicht, um die dielelektrischen Kontaktierungs fleckenmontageflächen 101 aller Chipbereiche 10 der Halblei terscheibe 1 zu umfassen. Wie die erste bevorzugte Ausfüh rungsform hat das Substrat 5 eine Schaltungsanordnungsfläche 50, auf der Leiterzüge ausgebildet sind. Die Leiterzüge haben Lötpunkte 51, die mit Kontaktierungsflecken 100 auf den Chip bereichen 10 zu verbinden sind. Das Substrat 5 ist ferner mit mehreren durchkontaktierten Löchern 52 ausgebildet, die mit den Leiterzügen elektrisch verbunden sind.

Eine Stahlplatte 6, z. B. eine Druckrasterplatte, ist auf der Schaltungsanordnungsfläche 50 des Substrats 5 angeord net und ist an Stellen, die mit den Lötpunkten 51 auf der Schaltungsanordnungsfläche 50 des Substrats 5 deckungsgleich sind, mit mehreren Löchern 60 ausgebildet. Jedes der Löcher 60 ist durch eine Wand begrenzt, die mit dem deckungsgleichen der Lötpunkte 51 zusammenwirkt, um einen Kontaktaufnahmeraum zu bilden. Danach werden zweite leitfähige Körperteile 4 jeweils in den Kontaktaufnahmeräumen so ausgebildet wie in der ersten bevorzugten Ausführungsform, z. B. durch eine Drucktechnik, die eine leitfähige Metallpaste als Druckmaterial verwendet.

Mit weiteren Bezug auf Fig. 12 wird nach Entfernung der Stahlplatte vom Substrat 5 die Schaltungsanordnungsfläche 50 des Substrats 5 auf der zweiten Seite der dielelektrischen Klebstoffschicht 102 befestigt, und die zweiten leitfähigen Körperteile 4 auf dem Substrat 5 erstrecken sich in die Öff nungen 1020 in der dielektrischen Klebstoffschicht 102 und werden direkt mit entsprechenden der ersten leitfähigen Kör perteile 30 auf den Chipbereichen 10 verschweißt, um die Kon taktierungsflecken 100 und entsprechende der Lötpunkte 51 elektrisch zu verbinden. Die dielektrische Klebstoffschicht 102 dient als Distanzeinrichtung, um die dielelektrischen Kon taktierungsfleckenmontageflächen der Chipbereiche 10 von der Schaltungsanordnungsfläche 50 zu beabstanden. Danach füllt ein Isoliermaterial 7, z. B. Epoxidharz, die Öffnungen 1020 in der dielektrischen Klebstoffschicht 102, um eine unerwünschte Trennung zwischen dem Substrat 5 und der Halbleiterscheibe 1 zu verhindern und Wasser und Luft aus den Öffnungen 1020 zu verdrängen.

Gemäß Fig. 13 sind mehrere Bauelementkontakte 54, z. B. Lötperlen, auf einer anderen Fläche 53 des Substrats 5 gegen über der Schaltungsanordnungsfläche 50 ausgebildet. Die Bau elementkontakte 54 sind mit entsprechenden der durchkontak tierten Löcher 52 deckungsgleich und elektrisch mit diesen verbunden, um eine elektrische Verbindung mit den Leiterzügen herzustellen.

Wie die erste bevorzugte Ausführungsform kann die her kömmliche Scheibenprüfung und Einbrennprüfung des ungeschnit ten Kompakthalbleiterbauelements gemäß Fig. 13 über die Bau elementkontakte 54 unter Verwendung eines Prüfgerätes (nicht dargestellt) durchgeführt werden. Nach der Prüfung wird das ungeschnittene Kompakthalbleiterbauelement gemäß Fig. 13 zer schnitten, um Kompakthalbleiterbauelemente in Chipgröße zu er halten.

Man beachte, daß die dielektrische Klebstoffschicht 102, anstatt zuerst auf den dielelektrischen Kontaktierungs fleckenmontageflächen der Chipbereiche 10 der Halbleiterschei be 1 befestigt zu werden, auf die oben beschriebene Weise zu erst auf der Schaltungsanordnungsfläche 50 des Substrats 5 be festigt werden kann.

Fig. 14 und 15 sind Teilschnittansichten, die einige der Schritte der dritten bevorzugten Ausführungsform eines Verfahrens zur Herstellung eines erfindungsgemäßen Kompakt halbleiterbauelements darstellen. Im Gegensatz zu der zweiten bevorzugten Ausführungsform sind erste leitfähige Körperteile 30 auf den Kontaktierungsflecken 100 auf den Chipbereichen 10 der Halbleiterscheibe 1 unter Verwendung einer Drahtkontaktie rungsmaschine (nicht dargestellt) angeordnet. In dieser Aus führungsform hat jedes der ersten leitfähigen Körperteile 30 die Form einer leitfähigen Goldkugel. Danach wird, wie in Fig. 15 gezeigt, eine erste Seite einer dielektrischen Klebstoff schicht 102 auf der dielelektrischen Kontaktierungsfleckenmon tagefläche 101 mindestens eines der Chipbereiche 10 der Halb leiterscheibe 1 befestigt. In der bevorzugten Ausführungsform hat die dielektrische Klebstoffschicht 102 eine Größe, die ausreicht, um die dielelektrische Kontaktierungsfleckenmonta gefläche 101 aller Chipbereiche 10 der Halbleiterscheibe 1 zu überdecken. Die dielektrische Klebstoffschicht 102 ist mit mehreren Öffnungen 1020 ausgebildet, von denen einige mit den ersten leitfähigen Körperteilen 30 ausgerichtet sind, so daß sich die letzteren in jene erstrecken.

Die verbleibenden Schritte des Verfahrens gemäß der dritten bevorzugten Ausführungsform gleichen denen, die in Fig. 11 bis 13 in Verbindung mit dem Verfahren der zweiten be vorzugten Ausführungsform dargestellt sind, und werden der Kürze halber nicht weiter beschrieben.

Obwohl die Erfindung in Verbindung damit beschrieben worden ist, was als praktischste und bevorzugte Ausführungs form gilt, versteht es sich, daß diese Erfindung nicht auf die offenbarten Ausführungsformen beschränkt ist, sondern ver schiedene Anordnungen umfaßt, die in den Erfindungsgedanken und Schutzumfang nach der allgemeinsten Auslegung eingeschlos sen sind, um alle diese Modifikationen und äquivalenten Anord nungen zu umfassen.

Claims

1. Kompakthalbleiterbauelement mit:
einer Halbleiterscheibe mit einem Chipbereich mit einer dielektrischen Kontaktierungsfleckenmontagefläche, die mit mehreren Kontaktierungsflecken für den Zugang zu inneren Schaltungen des Chipbereichs versehen ist;
einem Substrat, das auf dem Chipbereich der Halbleiter scheibe angeordnet ist und eine Schaltungsanordnungsfläche aufweist, die der dielektrischen Kontaktierungsfleckenmontage fläche der Halbleiterscheibe gegenüberliegt und auf der Lei terzüge ausgebildet sind, wobei die Leiterzüge mehrere Löt punkte haben;
mehreren leitfähigen Körpern, die zwischen der dielek trischen Kontaktierungsfleckenmontagefläche und der Schal tungsanordnungsfläche angeordnet sind und die Kontaktierungs flecken mit entsprechenden der Lötpunkte elektrisch verbinden;
einer Distanzeinrichtung, die zwischen der Halbleiter scheibe und dem Substrat angeordnet ist, zur Beabstandung der dielelektrischen Kontaktierungsfleckenmontagefläche von der Schaltungsanordnungsfläche; und
mehreren Bauelementkontakten, die auf einer anderen Fläche des Substrats gegenüber der Schaltungsanordnungsfläche ausgebildet und mit den Leiterzügen elektrisch verbunden sind.

2. Kompakthalbleiterbauelement nach Anspruch 1, wobei die Distanzeinrichtung mehrere Stifte aufweist, die sich zwi schen der dielelektrische Kontaktierungsfleckenmontagefläche und der Schaltungsanordnungsfläche erstrecken, um einen Zwi schenraum zwischen der Halbleiterscheibe und dem Substrat zu bilden.

3. Kompakthalbleiterbauelement nach Anspruch 2, ferner mit einer Isolatorschicht, die den Zwischenraum zwischen der Halbleiterscheibe und dem Substrat füllt.

4. Kompakthalbleiterbauelement nach Anspruch 3, wobei die Isolatorschicht aus einen Epoxidharz besteht.

5. Kompakthalbleiterbauelement nach einen der vorherge henden Ansprüche, wobei die leitfähigen Körper aus einer leit fähigen Metallpaste ausgebildet sind.

6. Kompakthalbleiterbauelement nach einem der Ansprüche 2 bis 5, wobei die leitfähigen Körper und die Stifte aus einer leitfähigen Metallpaste ausgebildet sind.

7. Kompakthalbleiterbauelement nach einem der vorherge henden Ansprüche, wobei die Bauelementkontakte als Kugelkon takte ausgebildet sind.

8. Kompakthalbleiterbauelement nach einem der vorherge henden Ansprüche, wobei jeder der leitfähigen Körper einen langgestreckten Verlängerungsabschnitt, der mit dem entspre chenden der Kontaktierungsflecken elektrisch verbunden ist und sich von diesem erstreckt, und einen vergrößerten Abschnitt hat, der an einem Ende des Verlängerungsabschnittes ausgebil det ist und elektrisch mit dem entsprechenden der Lötpunkte verbunden ist.

9. Kompakthalbleiterbauelement nach einem der vorherge henden Ansprüche, wobei das Substrat ferner mit mehreren durchkontaktierten Löchern ausgebildet ist, die mit den Lei terzügen elektrisch verbunden sind, wobei die Bauelementkon takte mit entsprechenden der durchkontaktierten Löcher ausge richtet und elektrisch mit diesen verbunden sind, um eine elektrische Verbindung mit dem Leiterzügen herzustellen.

10. Kompakthalbleiterbauelement nach einem der vorher gehenden Ansprüche, wobei die Distanzeinrichtung eine dielek trische Klebstoffschicht mit einer ersten Seite, die auf der dielelektrischen Kontaktierungsfleckenmontagefläche des Chip bereichs haftet, und einer zweiten Seite aufweist, die auf der Schaltungsanordnungsfläche des Substrats haftet, wobei die dielektrische Klebstoffschicht mit mehreren Öffnungen ausge bildet ist, die es ermöglichen, daß sich die leitfähigen Kör per zwischen der dielelektrischen Kontaktierungsfleckenmonta gefläche und der Schaltungsanordnungsfläche erstrecken.

11. Kompakthalbleiterbauelement nach Anspruch 10, fer ner mit einer Isolatorschicht, die die Öffnungen in der die lektrischen Klebstoffschicht füllt.

12. Kompakthalbleiterbauelement nach Anspruch 11, wobei die Isolatorschicht aus einem Epoxidharz hergestellt ist.

13. Verfahren zur Herstellung eines Kompakthalbleiter bauelements mit den Schritten:

a) Herstellen einer Halbleiterscheibe mit einem Chip bereich mit einer dielelektrischen Kontaktierungsfleckenmonta gefläche, die mit mehreren Kontaktierungsflecken für den Zu gang zu inneren Schaltungen des Chipbereichs versehen ist;
b) Ausbilden mehrerer erster leitfähiger Körperteile auf der dielelektrischen Kontaktierungsfleckenmontagefläche, wobei die ersten leitfähigen Körperteile mit entsprechenden der Kontaktierungsflecken verbunden sind;
c) Herstellen eines Substrats mit einer Schaltungsan ordnungsfläche, auf der Leiterzüge ausgebildet sind, wobei die Leiterzüge mehrere Lötpunkte haben;
d) Ausbilden mehrerer zweiter leitfähiger Körperteile auf der Schaltungsanordnungsfläche, wobei die zweiten leitfä higen Körperteile mit entsprechenden der Lötpunkte verbunden sind;
e) Bereitstellen einer Distanzeinrichtung entweder auf der dielelektrischen Kontaktierungsfleckenmontagefläche oder auf der Schaltungsanordnungsfläche;
f) Anordnen des Substrats auf dem Chipbereich der Halbleiterscheibe, so daß die Schaltungsanordnungsfläche der dielelektrischen Kontaktierungsfleckenmontagefläche gegenüber liegt, so daß die zweiten leitfähigen Körperteile mit entspre chenden der ersten leitfähigen Körperteile verschweißt werden, um die Kontaktierungsflecken und entsprechende der Lötpunkten elektrisch miteinander zu verbinden, und so daß die Di stanzeinrichtung die dielelektrischen Kontaktierungsflecken montagefläche von der Schaltungsanordnungsfläche beabstandet; und
g) Ausbilden mehrerer Bauelementkontakte auf einer an deren Fläche des Substrats gegenüber der Schaltungsanordnungsfläche, wobei die Bauelementkontakte mit den Leiterzügen elek trisch verbunden sind.

14. Verfahren nach Anspruch 13, wobei der Schritt (b) die Teilschritte aufweist:

1. Anordnen einer Stahlplatte auf der dielelektri schen Kontaktierungsfleckenmontagefläche des Chipbereichs, wo bei die Stahlplatte an Stellen, die mit den Kontaktierungs flecken auf den Chipbereich ausgerichtet sind, mit mehreren ersten Löchern ausgebildet ist, um die Kontaktierungsflecken freizulegen, wobei die ersten Löcher durch erste Wände be grenzt sind, die mit den Kontaktierungsflecken zusammenwirken, um Kontaktaufnahmeräume zu bilden;
2. Verwenden einer leitfähigen Metallpaste als Druck material, Drucken auf die Stahlplatte, um die ersten leitfähi gen Körperteile in den Kontaktaufnahmeräumen zu bilden;
3. Entfernen der Stahlplatte von der dielelektrischen Kontaktierungsfleckenmontagefläche des Chipbereichs.

15. Verfahren nach Anspruch 14, wobei:
der Schritt (e) gleichzeitig mit dem Schritt (b) durch geführt wird;
die Stahlplatte in dem Schritt (b1) ferner mit mehreren zweiten Löchern ausgebildet ist, wobei die zweiten Löcher durch zweite Wände begrenzt sind, die mit der dielelektrischen Kontaktierungsfleckenmontagefläche zusammenwirken, um Distanz elementaufnahmeräume zu bilden; und
in dem Schritt (b2) mehrere Stifte, die als die Di stanzeinrichtung dienen, in den Distanzelementaufnahmeräumen gleichzeitig mit der Ausbildung der ersten leitfähigen Körper teile in den Kontaktaufnahmeräumen ausgebildet werden.

16. Verfahren nach Anspruch 15, wobei der Schritt (b) ferner den Teilschritt aufweist:

1. Erwärmen und Trocknen, um die ersten leitfähigen Körperteile und die Stifte zu härten.

17. Verfahren nach einem der Ansprüche 13 oder 14, wo bei der Schritt (e) gleichzeitig entweder mit Schritt (b) oder dem Schritt (d) durchgeführt wird.

18. Verfahren nach einem der Ansprüche 13 bis 17, wobei der Schritt (d) die Teilschritte aufweist:

1. Anordnen einer Stahlplatte auf der Schaltungsan ordnungsfläche des Substrats, wobei die Stahlplatte an Stel len, die mit den Lötpunkten auf der Schaltungsanordnungsfläche ausgerichtet sind, mit mehreren Löchern ausgebildet ist, um die Lötpunkte freizulegen, wobei die Löcher durch Wände be grenzt sind, die mit den Lötpunkten zusammenwirken, um Kon taktaufnahmeräume zu bilden;
2. Verwenden einer leitfähigen Paste als Druckmateri al. Drucken auf die Stahlplatte, um die zweiten leitfähigen Körperteile in den Kontaktaufnahmeräumen auszubilden; und
3. Entfernen der Stahlplatte von der Schaltungsanord nungsfläche des Substrats.

19. Verfahren nach einem der Ansprüche 15 bis 18, wobei im Schritt (f) die Stifte sich zwischen der dielelektrischen Kontaktierungsfleckenmontagefläche und der Schaltungsanord nungsfläche erstrecken, um einen Zwischenraum zwischen der Halbleiterscheibe und dem Substrat zu bilden, wobei das Ver fahren die Schritte aufweist:

a) zwischen den Schritten (f) und (g) Füllen des Zwi schenraumes zwischen der Halbleiterscheibe und dem Substrat mit einem Isolatormaterial.

20. Verfahren nach Anspruch 19, wobei in dem Schritt (h) das Isolatormaterial ein Epoxidharz ist.

21. Verfahren nach einem der Ansprüche 13 bis 20, wobei in dem Schritt (g) die Bauelementkontakte als Kugelkontakte ausgebildet sind.

22. Verfahren nach einem der Ansprüche 13 bis 21, wobei in dem Schritt (f) jeder der ersten leitfähigen Körperteile einen langgestreckten Verlängerungsabschnitt, der mit dem ent sprechenden der Kontaktierungsflecken elektrisch verbunden ist und sich von diesem erstreckt, und einen vergrößerten Ab schnitt hat, der an einem Ende des Verlängerungsabschnitts ausgebildet und mit dem entsprechenden der Lötpunkte elek trisch verbunden ist.

23. Verfahren nach einem der Ansprüche 13 bis 22, wo bei:
in dem Schritt (c) das Substrat ferner mehrere durch kontaktierte Löcher hat, die mit den Leiterzügen elektrisch verbunden sind; und
in dem Schritt (g) die Bauelementkontakte mit entspre chenden der durchkontaktierten Löcher ausgerichtet und mit diesen elektrisch verbunden sind, um eine elektrische Verbin dung mit den Leiterzügen herzustellen.

24. Verfahren nach einem der Ansprüche 13 bis 23, wobei die Halbleiterscheibe eine ungeschnittene Halbleiterscheibe mit mehreren Chipbereichen ist, wobei das Substrat eine Größe hat, die ausreicht, um die dielelektrische Kontaktierungsflec kenmontagefläche mindestens eines der Chipbereiche der Halb leiterscheibe zu überdecken.

25. Verfahren nach Anspruch 24, wobei ein ungeschnitte nes Kompakthalbleiterbauelement in dem Schritt (g) erreicht wird, wobei das Verfahren ferner die Schritte aufweist:

a) Prüfen des ungeschnittenen Kompakthalbleiterbauele ments; und
b) Schneiden des ungeschnittenen Kompakthalbleiterbau elements, um Kompakthalbleiterbauelemente in Chipgröße zu er halten.

26. Verfahren nach einem der Ansprüche 13 bis 25, wo bei:
der Schritt (e) den Teilschritt des Befestigens einer ersten Seite einer dielektrischen Klebstoffschicht, die als die Distanzeinrichtung dient, auf der einen Fläche, nämlich entweder der dielelektrischen Kontaktierungsfleckenmontageflä che oder der Schaltungsanordnungsfläche aufweist; und
in dem Schritt (f) die dielektrische Klebstoffschicht eine zweite Seite hat, die auf der anderen Fläche, nämlich der dielelektrischen Kontaktierungsfleckenmontagefläche oder der Schaltungsanordnungsfläche haftet, wobei die dielektrische Klebstoffschicht mit mehreren Öffnungen ausgebildet ist, die es ermöglichen, daß sich entsprechende der ersten und der zweiten leitfähigen Körperteile in diese erstrecken, um ein Verschweißen der zweiten leitfähigen Körperteile mit den ent sprechenden der ersten leitfähigen Körperteile zu erlauben.

27. Verfahren nach Anspruch 26, ferner mit dem Schritt:

a) zwischen den Schritten (f) und (g) Füllen der Öff nungen in der dielektrischen Klebstoffschicht mit einem Isola tormaterial.

28. Verfahren nach Anspruch 27, wobei das Isolatormate rial ein Epoxidharz ist.

29. Verfahren nach einem der Ansprüche 13 bis 28, wobei in dem Schritt (b) die ersten leitfähigen Körperteile unter Verwendung einer Drahtkontaktierungsmaschine auf den Kontak tierungsflecken angeordnet werden.

30. Verfahren nach Anspruch 29, wobei in dem Schritt (b) jedes der ersten leitfähigen Körperteile als eine leitfä hige Kugel ausgebildet ist.