DE10016611A1 - Prüfsystem - Google Patents

Prüfsystem

Info

Publication number
DE10016611A1
DE10016611A1 DE10016611A DE10016611A DE10016611A1 DE 10016611 A1 DE10016611 A1 DE 10016611A1 DE 10016611 A DE10016611 A DE 10016611A DE 10016611 A DE10016611 A DE 10016611A DE 10016611 A1 DE10016611 A1 DE 10016611A1
Authority
DE
Germany
Prior art keywords
event
scaling
data
fine tuning
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10016611A
Other languages
English (en)
Inventor
Glen A Gomes
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of DE10016611A1 publication Critical patent/DE10016611A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922Timing generation or clock distribution
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/3193Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937Timing aspects, e.g. measuring propagation delay
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191Calibration

Abstract

Die vorliegende Erfindung betrifft ein ereignisgestütztes Prüfsystem mit einer Skalierfunktion zum beliebigen Verändern der jeweiligen Zeitsteuerung für Ereignisse zum Prüfen eines Elektronikbauteil-Prüflings (DUT) durch Zuführung eines Prüfsignals zum Bauteilprüfling und Bewerten eines Ausgangssignals vom Bauteilprüfling gemäß der Zeitsteuerung eines Strobe-Signals. Das ereignisgestützte Prüfsystem umfaßt dabei einen Ereignisspeicher, der Zeitsteuerungsdaten für jedes Ereignis speichert, die ein ganzzahliges Vielfaches eines Referenztaktintervalls und einen Bruchteil des Referenztaktintervalls darstellen, wobei die Zeitsteuerungsdaten einen zeitlichen Abstand zwischen zwei aufeinanderfolgenden Ereignissen repräsentierten, eine Adressfolge-Steuereinheit zur Erzeugung von Adressdaten für den Zugriff auf den Zeitsteuerungsspeicher zum Auslesen der Zeitsteuerungsdaten aus diesem Speicher, eine Summier- und Skalierlogik zur Summierung der Zeitsteuerungsdaten und zur Modifikation der Zeitsteuerungsdaten auf der Grundlage eines Skalierfaktors, wodurch für jedes Ereignis eine Gesamtzeit in bezug zu einem bestimmten Referenzzeitpunkt erzeugt wird, eine Ereignisgenerierschaltung, die zur Festlegung der Prüf- und Strobe-Signale die einzelnen Ereignisse auf der Grundlage der Gesamtzeit erzeugt, und einen Hauptrechner, der die Gesamtoperation des ereignisgestützten Prüfsystems mit Hilfe eines Prüfprogramms steuert.

Description

Die vorliegende Erfindung betrifft ein Halbleiterprüf­ system zum Prüfen von Halbleiterbauteilen und insbeson­ dere eine Skalierlogik zur Verwendung in einem ereig­ nisgestützten Halbleiterprüfsystem zur Erzeugung ver­ schiedener Prüfereignisse, einschließlich Prüfsignale und Strobe-Signale, mit unterschiedlicher Zeitsteue­ rung, die zur Bewertung eines Halbleiter-Bauteilprüf­ lings dienen, wobei die Zeitsteuerung jedes Ereignisses durch einen Zeitraum ab dem vorhergehenden Ereignis festgelegt wird.
Beim Prüfen von Halbleiterschaltungsbauteilen, wie etwa integrierten Schaltungen und hochintegrierten Schaltun­ gen, mit Hilfe eines Halbleiterprüfsystems, etwa eines Prüfgeräts für integrierte Schaltungen, werden dem zu prüfenden integrierten Halbleiterschaltungsbauteil an dessen entsprechenden Pins von einem Prüfgerät für in­ tegrierte Schaltungen erzeugte Prüfsignale mit einer bestimmten Prüfzeitsteuerung zugeführt. Das Prüfgerät für integrierte Schaltungen empfängt vom integrierten Schaltungsbauteilprüfling in Antwort auf die Prüfsi­ gnale erzeugte Ausgangssignale. Die Ausgangssignale werden sodann abgetastet, d. h. mit Hilfe von Strobe-Si­ gnalen mit einer bestimmten Zeitsteuerung abgefragt, um sie mit SOLL-Werten zu vergleichen und so zu bestimmen, ob das integrierte Schaltungsbauteil einwandfrei funk­ tioniert.
Herkömmlicherweise wird die Zeitsteuerung der Prüfsi­ gnale und Strobe-Signale relativ zu einer Prüfgerätge­ schwindigkeit oder einem Prüfgerätzyklus des Halblei­ terprüfsystems festgelegt. Ein solches Prüfsystem wird gelegentlich als zyklusgestütztes Prüfsystem bezeich­ net. In zyklusgestützten Prüfsystemen wird das Halblei­ terbauteil (DUT) geprüft, indem man Vektoren eines sich zyklisch wiederholenden Pin-Musters mit einer program­ mierten Datenflußrate (Prüfgerätzyklus) einem Formatie­ rer mit Flankenzeitsteuerung zur Erzeugung der ge­ wünschten Wellenformen der Prüfsignale und Strobe-Si­ gnale zuführt.
Wie bereits erwähnt, erfolgt die unterschiedliche Zeit­ steuerung der Prüfgerätzyklen der Prüfsignale und der Strobe-Signale üblicherweise auf der Grundlage eines Referenztakts. Der Referenztakt wird seinerseits durch einen sehr konstanten Oszillator, beispielsweise durch einen im Prüfgerät für integrierte Schaltungen vorgese­ henen Quarz-Oszillator, vorgegeben. Entspricht die benötigte Zeittaktauflösung in einem Prüfgerät für in­ tegrierte Schaltungen der höchsten Taktrate (kürzester Taktzyklus) oder einem ganzzahligen Vielfachen der höchsten Taktrate des Referenztakt-Oszillators, so las­ sen sich viele verschiedene Zeitsteuerungssignale gene­ rieren, indem man den Referenztakt einfach mit Hilfe eines Zählers oder einer Dividiereinrichtung teilt.
Allerdings müssen Prüfgeräte für integrierte Schaltun­ gen in der Regel eine Zeittaktauflösung aufweisen, die höher ist als die höchste Taktrate, d. h. das kürzeste Zeitintervall des Referenztakts (bzw. Systemtakts). So kann beispielsweise der vom Prüfgerät für integrierte Schaltungen verwendete Referenztakt 10 ns (Nanosekunden) betragen, das Prüfgerät aber eine Zeit­ taktauflösung von wenigstens 0,3 ns benötigen. Hierbei ist es dann nicht mehr möglich, die Zeittaktauflösung einfach unter Einsatz bzw. durch Teilung des Referenz­ takts zu erzeugen. Darüber hinaus müssen die heute üb­ lichen Prüfgeräte für integrierte Schaltungen in der Lage sein, die jeweilige Zeitsteuerung auf der Grund­ lage eines Prüfprogramms von einem Zyklus zum nächsten dynamisch zu verändern.
Zur Erzeugung derartiger Zeitsteuerungssignale wird die Zeitsteuerung gemäß dem Stand der Technik durch Zeit­ steuerungsdaten in einem Prüfprogramm angegeben. Die Zeitsteuerungsdaten für eine Zeitsteuerung, deren Zeit­ taktauflösung die Referenztaktrate übersteigt, bestehen dabei aus einer Kombination eines ganzzahligen Vielfa­ chen (ganzzahliger Datenteil) und eines Bruchteils (Bruch-Datenteil) des Referenztaktzyklus. Derartige Taktdaten werden in einem Zeitsteuerungsspeicher abge­ speichert und für jeden Zyklus der Prüfung ausgelesen. Dabei werden dann in jedem Prüfzyklus auf der Grundlage der Zeitsteuerungsdaten Prüfsignale und Strobe-Signale beispielsweise in bezug zu einem Anfangspunkt des je­ weiligen Zyklus erzeugt.
Bei einem anderen Typ von Prüfsystem, dem sogenannten ereignisgestützten Prüfsystem, werden die gewünschten Prüfsignale und Strobe-Signale direkt für jeden Pin un­ ter Verwendung von aus einem Ereignisspeicher stammen­ den Daten gebildet. Bisher sind ereignisgestützte Prüf­ systeme noch nicht auf dem Markt erhältlich, vielmehr werden an ihnen noch Durchführbarkeitsstudien vorgenom­ men. Die vorliegende Erfindung bezieht sich hauptsäch­ lich auf ein derartiges ereignisgestütztes Prüfsystem.
Bei ereignisgestützten Prüfsystemen werden Ereignisse, bei denen es sich um beliebige Veränderungen im Logik­ zustand von Signalen handelt, zur Prüfung von Halblei­ terbauteilen verwendet. Diese Veränderungen bestehen beispielsweise in einem Ansteigen oder Abfallen von Prüfsignalen bzw. Strobe-Signalen. Die Ereigniszeit­ steuerung erfolgt hinsichtlich eines Zeitraums ab einem Referenzzeitpunkt, bei dem es sich üblicherweise um den Zeitpunkt vorheriger Ereignisse handelt.
Zur Erzeugung einer hochauflösenden Zeittaktsteuerung wird der Zeitraum (Verzögerungszeit) zwischen den Ereignissen durch eine Kombination eines ganzzahligen Vielfachen eines Referenztakt-Zeitintervalls (ganzzahliger Datenteil bzw. Ereigniszählwert) und ei­ nes Bruchteils des Referenztakt-Zeitintervalls (Bruch- Datenteil bzw. Ereignisfeinabstimmungswert) festgelegt. In der Zeitsteuerungsgrafik gemäß Fig. 2 ist ein Zeit­ steuerungsverhältnis zwischen dem Ereigniszählwert und dem Ereignisfeinabstimmungswert dargestellt. Bei diesem Beispiel weist ein Referenztakt (Haupttakt bzw. Sy­ stemtakt) gemäß Fig. 2A einen Taktzyklus (Periode bzw. Zeitintervall) T auf. Die in Fig. 2C dargestellten Er­ eignisse 0, 1 und 2 stehen zueinander in dem in Fig. 2C gezeigten Verhältnis. Um das Ereignis 1 in bezug zum Ereignis 0 zu beschreiben, wird das Zeitsteuerungsver­ hältnis gemäß Fig. 2B verwendet, wobei NT den Ereignis­ zählwert wiedergibt, der das N-fache des Referenztak­ tintervalls T beträgt, während ΔT für den Ereignisfein­ abstimmungswert steht, der einem Bruchteil des Refe­ renztaktintervalls T entspricht.
Da bei einem ereignisgestützten Prüfsystem die Zeit­ steuerungsdaten in einem Zeitsteuerungsspeicher (Ereignisspeicher) keine komplizierten Informationen hinsichtlich aller einzelnen Prüfzyklusdaten enthalten müssen, läßt sich hier die Angabe der Zeitsteuerungsda­ ten erheblich vereinfachen. Beim ereignisgestützten Prüfsystem werden die Zeitsteuerungsdaten für jedes in einem Ereignisspeicher abgespeicherte Ereignis durch einen Zeitabstand zwischen dem gegenwärtigen Ereignis und dem letzten Ereignis festgelegt. Da ein solcher Zeitabstand zwischen zwei aufeinanderfolgenden Ereig­ nissen sehr kurz ist, können auch die Daten im Speicher einen geringen Umfang aufweisen, was eine Verringerung der Speicherkapazität erlaubt.
Im übrigen verwendet bei den heute meist zur Ent­ wicklung von Halbleiterbauteilen, etwa hochintegrierten oder höchstintegrierten Schaltungen, eingesetzten rech­ nergestützten Entwicklungssystemen (CAD-Systemen) der Logiksimulator des CAD-Systems ereignisgestützte Prüf­ signale zur Bewertung des Halbleiterbauteils. Ein er­ eignisgestütztes Prüfsystem bietet daher die Möglich­ keit eines direkteren Einsatzes der während der Ent­ wicklung vom CAD-System erzeugten Entwicklungsdaten bei der Herstellung der unter Verwendung der Entwicklungs­ daten zu erzeugenden Prüfsignale.
Wie bereits erwähnt, werden bei einem ereignisgestütz­ ten Prüfsystem die im Ereignisspeicher gespeicherten Ereignisdaten durch einen Zeitabstand (Deltazeit) zwi­ schen dem gegenwärtigen und dem vorhergehenden Ereignis ausgedrückt. Zur Erzeugung von Ereignissen auf der Grundlage der Ereignisdaten muß ein ereignisgestütztes Prüfsystem daher in der Lage sein, für jedes Ereignis die Summe der Verzögerungsdaten der vorangegangenen Er­ eignisse und des gegenwärtigen Ereignisses zu bilden. Hierfür muß das Prüfsystem mit einer Logik ausgestattet sein, welche ständig die durch die Ereigniszählwerte ausgedrückten Verzögerungszeiten mitzählt und zudem eine Summe der Ereignisfeinabstimmungswerte bildet.
Ein entsprechendes Zeitsteuerungsverhältnis ist in der Zeitsteuerungsgrafik gemäß Fig. 3 dargestellt, wobei die Ereignisse 0 bis 7 in bezug zu einem Referenztakt wie­ dergegeben sind, der einen Zeitintervall T = 1 auf­ weist. So beträgt beispielsweise der Zeitabstand ΔV0 für das Ereignis 0 0,75 (Ereigniszählwert "0" und Ereig­ nisfeinabstimmungswert "0,75"), während der Zeitabstand ΔV1 für das Ereignis 1 1,50 (Ereigniszählwert "1" und Ereignisfeinabstimmungswert "0,50") lautet. In diesem Fall weist das Ereignis 1 eine Gesamtverzögerung von 2,25 auf, wobei eine Logik im Prüfsystem zwei Ereig­ nistakte "2,0" zählt und die Summe der Ereignisfeinab­ stimmungswerte "0,25" als restliche Bruchteil-Verzöge­ rung berechnet. Diese Summenbildung ist dabei für die Berechnung des korrekten Feinabstimmungswerts jedes Prüfsignalereignisses von grundlegender Bedeutung.
Ein ereignisgestütztes Prüfsystem muß aber auch in der Lage sein, die vom Ereignisspeicher kommenden Deltazei­ ten zu skalieren. Das Skalieren der Deltazeiten ΔV0® ΔV1 ΔVn besteht dabei im Multiplizieren jeder Deltazeit mit einem Skalierfaktor. So gilt für ein Skalieren ei­ ner Deltazeit 1,5 mit 2 die Berechnung 1,5 × 2 = 3,0. Allgemein ausgedrückt, lautet für eine durch die ge­ nannten Ereigniszähl- und Ereignisfeinabstimmungswerte bestimmte Deltazeit (d. h. den Verzögerungswert) die entsprechende Multiplikation (Ereigniszählwert + Er­ eignisfeinabstimmungswert) × (Skalierfaktor) = ska­ lierte Verzögerung.
Die genannten Summier- und Skalieroperationen können mit Hilfe einer Software durchgeführt werden. Aller­ dings ist sowohl das Umformen der Verzögerungsdaten ei­ ner umfangreichen Datenbank als auch das erneute Laden dieser Daten in ein ereignisgestütztes Prüfgerät unter Umständen zu zeitaufwendig. Dementsprechend kann eine Durchführung der Summier- und Skalieroperation mit Hilfe von Hardware bevorzugt werden. Beim ereignisge­ stützten Prüfsystem können viele verschiedene Skalier­ techniken zum Einsatz kommen.
Es ist somit eine Aufgabe der vorliegenden Erfindung, ein ereignisgestütztes Halbleiterprüfsystem zur Erzeu­ gung von der Bewertung eines Halbleiterbauteils dienen­ den Prüfsignalen und Strobe-Signalen auf der Grundlage von in einem Ereignisspeicher gespeicherten Ereignisda­ ten zu beschreiben.
Eine weitere Aufgabe der vorliegenden Erfindung liegt darin, ein ereignisgestütztes Halbleiterprüfsystem zur Erzeugung von Ereignissen mit unterschiedlicher Zeit­ steuerung zu beschreiben, bei dem die Zeitsteuerung je­ des Ereignisses durch einen Zeitabstand (Deltazeit) zum letzten Ereignis bestimmt wird.
Außerdem liegt der vorliegenden Erfindung auch die Auf­ gabe zugrunde, ein ereignisgestütztes Halbleiterprüfsy­ stem zu beschreiben, das Ereignisse auf der Grundlage von Zeitabständen zum jeweils vorhergehenden Ereignis erzeugt, die jeweils durch eine Kombination eines ganz­ zahligen Vielfachen eines Referenztaktintervalls und eines Bruchteils des Referenztaktintervalls festgelegt sind.
Aufgabe der vorliegenden Erfindung ist es auch, ein er­ eignisgestütztes Halbleiterprüfsystem zu beschreiben, das in der Lage ist, die Verzögerungszeiten (Deltazeiten) zur Erzeugung des jeweiligen gegenwärti­ gen Ereignisses zu skalieren, indem es die Verzöge­ rungszeiten des jeweiligen gegenwärtigen Ereignisses mit Hilfe eines Skalierfaktors modifiziert.
Daneben liegt der vorliegenden Erfindung auch die Auf­ gabe zugrunde, ein ereignisgestütztes Halbleiterprüfsy­ stem zu beschreiben, das in dir Lage ist, die Verzöge­ rungszeiten (Deltazeiten) auf der Grundlage eines Ska­ lierfaktors zu skalieren, der sowohl einen ganzzahligen als auch einen aus einem Bruch bestehenden Bestandteil umfaßt.
Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein ereignisgestütztes Halbleiterprüfsystem zu beschreiben, das in der Lage ist, die Verzögerungszei­ ten (Deltazeiten) auf der Grundlage eines Skalierfak­ tors zu skalieren, der ausschließlich durch einen ganz­ zahligen Bestandteil gebildet wird.
Die vorliegende Erfindung betrifft ein ereignisge­ stütztes Prüfsystem zum Prüfen von Elektronikbauteil­ prüflingen (DUTs) durch Erzeugung von Ereignissen mit unterschiedlicher Zeitsteuerung, wobei dem Bauteilprüf­ ling DUT ein Prüfsignal zugeführt und ein Ausgangssi­ gnal vom Bauteilprüfling mit der Zeitsteuerung eines Strobe-Signals bewertet wird. Die jeweilige Zeitsteue­ rung der Ereignisse kann dabei in Abhängigkeit vom Wert eines Skalierfaktors beliebig skaliert werden.
Das ereignisgestützte Prüfsystem enthält einen Ereig­ nisspeicher zur Speicherung von Zeitsteuerungsdaten für jedes Ereignis, wobei die Zeitsteuerungsdaten ein ganz­ zahliges Vielfaches eines Referenztaktintervalls (ganzzahliger Datenteil) und einen Bruchteil des Refe­ renztaktintervalls (Bruch-Datenteil) umfassen und einen Zeitabstand zwischen zwei aufeinanderfolgenden Ereig­ nissen wiedergeben, eine Adreßfolge-Steuereinheit, die Adreßdaten für den Zugriff auf den Ereignisspeicher zum Auslesen der Zeitsteuerungsdaten aus diesem Speicher erzeugt, eine Summier- und Skalierlogik zur Summierung der Zeitsteuerungsdaten und zur Modifikation der Zeit­ steuerungsdaten auf der Grundlage eines Skalierfaktors, wodurch für jedes Ereignis eine Gesamtzeit in bezug zu einem bestimmten Referenzzeitpunkt erzeugt wird und wo­ bei die Summier- und Skalierlogik Verzögerungsmittel umfaßt, die jedesmal eine zusätzliche Verzögerung von der Länge eines Referenztaktintervalls erzeugen, wenn eine Summe der Bruch-Datenteile die Länge des Re­ ferenztaktintervalls übersteigt, eine Ereignisgenerier­ schaltung, die zur Festlegung der Prüf- und Strobe-Si­ gnale die einzelnen Ereignisse auf der Grundlage der Gesamtzeit erzeugt, und einen Hauptrechner, der die Ge­ samtoperation des ereignisgestützten Prüfsystems mit Hilfe eines Prüfprogramms steuert.
Gemäß einem anderen Aspekt der vorliegenden Erfindung umfaßt die Summier- und Skalierlogik eine Ereigniszähl- Skalierlogik zum Skalieren der Ereigniszähldaten auf der Grundlage des Skalierfaktors, eine Ereignisfeinab­ stimmungs-Skalierlogik zur Skalierung der aus dem Ereignisfeinabstimmungsspeicher stammenden Feinabstim­ mungsdaten auf der Grundlage des Skalierfaktors, eine Ereigniszähl-Ablaufsteuereinheit zur Erzeugung eines Ausgangssignals in Abhängigkeit von einem von der Er­ eigniszähl-Skalierlogik gelieferten Zählend-Impulses und eine Ereignisskalier-Ausgabelogik zur Berechnung einer Gesamtskalierverzögerung eines gegenwärtigen Er­ eignisses auf der Grundlage der durch die Ereigniszähl- Skalierlogik und die Ereignisfeinabstimmungs-Skalierlo­ gik gelieferten Skalierdaten sowie der Ausgangssignale der Ereigniszähl-Ablaufsteuerung.
Der Skalierfaktor der Summier- und Skalierlogik zum Skalieren der Zeitsteuerungsdaten umfaßt einen ganzzah­ ligen Bestandteil und einen durch einen Bruch gebilde­ ten Bestandteil; der Skalierfaktor für die Skalierung der Zeitsteuerungsdaten kann allerdings auch allein durch einen ganzzahligen Bestandteil gebildet werden. Bei dem Aspekt der vorliegenden Erfindung, bei dem der Skalierfaktor sowohl einen ganzzahligen als auch einen Bruch-Bestandteil umfaßt, enthält die Ereigniszähl-Ska­ lierlogik einen Skalierzähler, der den ganzzahligen Be­ standteil des Skalierfaktors empfängt und den Refe­ renztakt so oft zählt, wie dies durch den ganzzahligen Bestandteil des Skalierfaktors festgelegt ist, und der dabei jedesmal einen Zählend-Impuls generiert, wenn er die festgelegte Anzahl an Referenztakten gezählt hat, sowie einen Akkumulator, der den Bruch-Bestandteil des Skalierfaktors empfängt und die Bruch-Bestandteile je­ desmal akkumuliert, wenn er den Zählend-Impuls vom Ska­ lierzähler empfängt, wobei der Akkumulator jedesmal, wenn die akkumulierten Daten die Zykluslänge eines Re­ ferenztakts überschreiten, zur Erzeugung einer zusätz­ lichen Verzögerung von der Länge eines Referenztaktzy­ klus im dem dem Zählen des Referenztakts dienenden Ska­ lierzähler ein Übertragsignal liefert.
Bei dem Aspekt der vorliegenden Erfindung, bei dem der Skalierfaktor sowohl einen ganzzahligen als auch einen Bruch-Bestandteil umfaßt, enthält die Ereignisfeinab­ stimmungs-Skalierlogik eine Multipliziereinrichtung, die die Feinabstimmungsdaten vom Feinabstimmungsspei­ cher empfängt und diese mit dem sowohl den ganzzahligen als auch den Bruch-Bestandteil umfassenden Skalierfak­ tor multipliziert, während die Ereignisskalier-Ausgabe­ einheit einen Addierer zur Bildung einer Summe aus den vom Akkumulator der Ereigniszähl-Skalierlogik geliefer­ ten akkumulierten Daten und den von der Mul­ tipliziereinrichtung der Ereignisfeinabstimmungs- Skalierlogik gelieferten multiplizierten Daten sowie eine Ablaufsteuerung enthält, die das Ausgangssignal der Ereigniszähl-Ablaufsteuerung empfängt und ein Er­ eignisstartsignal für die Ereignisgenerierschaltung er­ zeugt, wobei der Addierer jedesmal, wenn die summierten Daten eine Zykluslänge des Referenztakts überschreiten, zur Erzeugung einer zusätzlichen Verzögerung von der Länge eines Referenztaktzyklus bei der Erzeugung des Ereignisstartsignals in der Ablaufsteuerung ein Über­ tragsignal liefert.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung umfaßt die Ereignisfeinabstimmungs-Skalierlogik eine Multipliziereinrichtung, die die Feinabstimmungsdaten vom Ereignisfeinabstimmungsspeicher empfängt und diese mit dem sowohl den ganzzahligen als auch den Bruch-Be­ standteil umfassenden Skalierfaktor multipliziert, so­ wie einen Feinabstimmungs-Akkumulator, der die Fein­ abstimmungsdaten über einen durch den ganzzahligen Be­ standteil des Skalierfaktors festgelegten Zeitraum hin­ weg mit der durch den Referenztakt vorgegebenen Zeit­ steuerung akkumuliert. Da die Multipliziereinrichtung nur die Bruch-Bestandteile des Skalierfaktors verarbei­ tet, läßt sich hierbei die zugehörige Logikskala ver­ kleinern.
Das erfindungsgemäße ereignisgestützte Halbleiterprüf­ system ist in der Lage, zur Bewertung der Halbleiter­ bauteile Ereignisse mit unterschiedlicher Zeitsteuerung auf der Grundlage der im Ereignisspeicher gespeicherten Ereignisdaten zu erzeugen, wobei die Zeitsteuerung je­ des Ereignisses durch eine unterschiedlichen Zeitab­ stand (Deltazeit) vom letzten Ereignis festgelegt wird. Die Deltazeit zwischen Ereignissen wird auch durch eine Kombination eines ganzzahligen Vielfachen des Referenz­ taktintervalls und eines Bruchteils des Referenztaktin­ tervalls bestimmt. Das erfindungsgemäße ereignisge­ stützte Prüfsystem ist dabei in der Lage, die Verzöge­ rungszeiten (Deltazeiten) zu skalieren und so das je­ weilige momentane Ereignis durch Modifikation der zuge­ hörigen Verzögerungszeit auf der Grundlage eines Ska­ lierfaktors zu erzeugen. Beim erfindungsgemäßen ereig­ nisgestützten Prüfsystem erfolgt die Skalieroperation auf der Grundlage eines Skalierfaktors, der sowohl einen ganzzahligen als auch einen durch einen Bruch ge­ bildeten Bestandteil umfaßt. Gemäß einem anderen Aspekt erfolgt die Skalieroperation im ereignisgestützten Prüfsystem mit Hilfe eines Skalierfaktors, der allein durch einen ganzzahligen Bestandteil gebildet wird.
Im folgenden wird die vorliegende Erfindung unter Be­ zugnahme auf die beigefügte Zeichnung näher beschrie­ ben. In der Zeichnung zeigen
Fig. 1 ein schematische Blockschaltbild zur Darstellung des grundlegenden Aufbaus eines erfindungsgemäßen ereignisge­ stützten Prüfsystems;
Fig. 2 eine Zeitsteuerungsgrafik zur Dar­ stellung des grundlegenden Zeitsteuerungsverhältnisses zwischen den zur Beschreibung einer Verzöge­ rungszeit (Deltazeit) zwischen zwei aufeinanderfolgenden Ereignissen die­ nenden Ereigniszähl- und Ereignisfein­ abstimmungswerten;
Fig. 3 eine Zeitsteuerungsgrafik zur Darstel­ lung der Zeitsteuerungsverhältnisse zwischen verschiedenen Ereignissen in bezug zu einem Referenztakt zur Veran­ schaulichung des Konzepts der Ereig­ nissummier- und Skalieroperation bei einem ereignisgestützten Prüfsystem;
Fig. 4 ein schematisches Blockschaltbild zur Darstellung eines grundlegenden Auf­ baus einer Vorskaliereinheit, wobei eine Skalierfunktion gemäß der vorlie­ genden Erfindung vor einer Summie­ rungsfunktion ausgeführt wird;
Fig. 5 ein schematisches Blockschaltbild ei­ nes Beispiels für den Aufbau einer Schaltung zur Durchführung sowohl ei­ ner Ganzzahl- als auch Bruchteil-Vors­ kalierung gemäß der vorliegenden Erfindung;
Fig. 6 eine Schemadarstellung eines grundle­ genden Aufbaus einer Nachskalieranord­ nung, wobei erfindungsgemäß eine Ska­ lierfunktion erst nach einer Summier­ funktion ausgeführt wird;
Fig. 7 ein schematisches Blockschaltbild zur Darstellung eines Beispiels für den Aufbau einer Schaltung zur Durchfüh­ rung einer Bruchteil-Nachskalierung in einem ereignisgestützten Prüfsystem, wobei der Skalierfaktor sowohl einen ganzzahligen als auch einen durch einen Bruch gebildeten Bestandteil um­ faßt;
Fig. 8 ein schematisches Blockschaltbild zur Darstellung eines Beispiels für den Aufbau einer Schaltung für eine Ganz­ zahl-Nachskalierung in einem ereignis­ gestützten Prüfsystem, wobei der Ska­ lierfaktor ausschließlich durch einen ganzzahligen Bestandteil gebildet wird;
Fig. 9 ein Blockschaltbild zur Darstellung eines detaillierteren Ausführungsbei­ spiels für eine Bruchteil-Nachskalie­ rung in einem ereignisgestützten Prüf­ system, wobei der Skalierfaktor sowohl einen ganzzahligen als auch einen Bruch-Bestandteil enthält;
Fig. 10 ein Blockschaltbild zur Darstellung eines weiteren Ausführungsbeispiels für eine Bruchteil-Nachskalierung bei einem ereignisgestützten Prüfsystem, wobei der Skalierfaktor sowohl einen ganzzahligen als auch einen Bruch-Be­ standteil enthält;
Fig. 11 ein Blockschaltbild zur Darstellung eines Ausführungsbeispiels für eine Ganzzahl-Nachskalierung in einem er­ eignisgestützten Prüfsystem, wobei der Skalierfaktor ausschließlich durch einen ganzzahligen Bestandteil gebil­ det wird;
Fig. 12A bis 12G Zeitsteuerungsgrafiken zur Darstellung der Skalieroperation bei der Ganzzahl- Nachskalierung im Ausführungsbeispiel gemäß Fig. 11;
Fig. 13 ein Blockschaltbild zur Darstellung des Aufbaus und der Wirkungsweise der bei der Bruchteil-Nachskalierung gemäß den Fig. 9 und 10 eingesetzten Ereig­ niszähl-Skalieranordnung;
Fig. 14 ein Blockschaltbild zur Darstellung des Aufbaus und der Wirkungsweise der bei der Ganzzahl-Nachskalierung gemäß Fig. 11 eingesetzten Ereigniszähl-Ska­ lieranordnung;
Fig. 15 ein Blockschaltbild zur Darstellung des Aufbaus und der Wirkungsweise der bei der Bruchteil-Nachskalierung gemäß den Fig. 9 und 10 eingesetzten Ereig­ nisfeinabstimmungs-Skalieranordnung; und
Fig. 16 ein Blockschaltbild zur Darstellung des Aufbaus und der Wirkungsweise der bei der Ganzzahl-Nachskalierung gemäß Fig. 11 eingesetzten Ereignisfeinab­ stimmungs-Skalieranordnung.
Fig. 1 zeigt in einem schematischen Blockschaltbild ein Beispiel für den grundlegenden Aufbau eines erfindungs­ gemäßen ereignisgestützten Prüfsystems. Das ereignisge­ stützte Prüfsystem enthält dabei einen Hauptrechner 12 und eine Busschnittstelle 13, die beide mit einem Systembus 14 verbunden sind, einen internen Bus 15, eine Adreßfolge-Steuerungseinheit 18, einen Fehlerspei­ cher 17, einen aus einem Ereigniszählspeicher 20 und einem Ereignisfeinabstimmungsspeicher 21 bestehenden Ereignisspeicher, eine Ereignissummier- und Skalierlo­ gik 22, einen Ereignisgenerator 24 und eine Pin-Elek­ tronik 26. Das ereignisgestützte Prüfsystem dient zur Bewertung eines Halbleiter-Bauteilprüflings (DUT) 28, bei dem es sich üblicherweise um eine integrierte Spei­ cherschaltung oder eine integrierte Logikschaltung, beispielsweise in Form eines Mikroprozessors, handelt, die mit der Pin-Elektronik 26 verbunden ist.
Als Hauptrechner 12 dient beispielsweise ein mit einem UNIX-Betriebssystem ausgestatteter Arbeitsplatz. Der Hauptrechner 12 fungiert als Benutzerschnittstelle, wo­ durch es einem Benutzer ermöglicht wird, die Start- und Endbefehle für die Prüfung einzugeben, ein Prüfprogamm und andere Prüfbedingungen zu laden oder im Hauptrech­ ner Prüfergebnisanalysen durchzuführen. Der Hauptrech­ ner 12 ist über den Systembus 14 und die Busschnitt­ stelle 13 mit einem Hardware-Prüfsystem und zudem vor­ zugsweise zum Absenden bzw. Empfangen von Prüfinforma­ tionen von anderen Prüfsystemen oder Rechnernetzen mit einem Datenübertragungsnetzwerk verbunden, was jedoch in der Zeichnung nicht dargestellt ist.
Beim internen Bus 15 handelt es sich um einen Bus im Hardware-Prüfsystem, der üblicherweise mit den meisten Funktionsblöcken, wie etwa der Adreßfolge-Steuerungs­ einheit 18, dem Fehlerspeicher 17, der Summier- und Skalierlogik 22 und dem Ereignisgenerator 24 verbunden ist. Als Adreßfolge-Steuerungseinheit 18 wird bei­ spielsweise ein nur dem Hardware-Prüfsystem zur Verfü­ gung stehender Prüfprozessor verwendet, auf den der Be­ nutzer keinen Zugriff hat. Die Adreßfolge-Steuerungs­ einheit 18 liefert an andere Funktionsblöcke des Prüf­ systems auf der Grundlage der vom Hauptrechner 12 vor­ gegebenen Bedingungen bzw. des Prüfprogramms entspre­ chende Befehle. Der Fehlerspeicher 17 speichert Prüfer­ gebnisse, beispielsweise Fehlerinformationen über den Bauteilprüfling 28, an den durch die Adreßfolge-Steue­ rungseinheit 18 vorgegebenen Adressen ab. Die im Feh­ lerspeicher 17 gespeicherten Informationen werden wäh­ rend der Fehleranalyse des Bauteilprüflings verwendet.
Eine der Aufgaben der Adreßfolge-Steuerungseinheit 18 besteht darin, dem Ereigniszählspeicher 20 und dem Er­ eignisfeinabstimmungsspeicher 21 Adreßdaten zu liefern, wie sich dies Fig. 1 entnehmen läßt. Bei einem tatsäch­ lichen System ist eine Vielzahl von aus Ereigniszähl­ speichern 20 und Ereignisfeinabstimmungsspeichern 21 bestehenden Gruppen vorgesehen, von denen jede einem Prüfpin des Prüfsystems zugeordnet sein kann. Der Er­ eigniszählspeicher und der Ereignisfeinabstimmungsspei­ cher speichern die Zeitsteuerungsdaten für jedes Prüf­ signal- und Strobe-Signalereignis. Wie später noch im einzelnen erläutert wird, werden vom Ereigniszählspei­ cher 20 dabei die Ereignisdaten gespeichert, die ein ganzzahliges Vielfaches des Referenztakts darstellen (ganzzahliger Datenteil), während im Ereignisfeinab­ stimmungsspeicher 21 die Zeitsteuerungsdaten gespei­ chert werden, die einen Bruchteil des Referenztakts be­ tragen (Bruch-Datenteil). Bei der vorliegenden Erfin­ dung werden die Zeitsteuerungsdaten jedes Ereignisses durch einen Zeitunterschied (Verzögerungszeit bzw. Del­ tazeit) zum vorhergehenden Ereignis ausgedrückt, was ebenfalls im folgenden noch genauer erläutert wird.
Die Ereignissumier- und Skalierlogik 22 dient zur Er­ zeugung von Daten, die die Gesamtzeitsteuerung jedes Ereignisses auf der Grundlage der Deltazeitsteue­ rungsdaten vom Ereigniszählspeicher 20 und vom Ereig­ nisfeinabstimmungsspeicher 21 angeben. Im wesentlichen werden dabei die Gesamtzeitsteuerungsdaten durch eine Summierung der ganzzahligen und der Bruch-Datenteile erzeugt. Während der Summierung der Zeitsteuerungsdaten erfolgt zudem in der Ereignissummier- und Skalierlogik 22 ein Übertrag der Bruchteildaten (Verschiebung zum ganzzahligen Datenteil). Darüber hinaus können während der Erzeugung der Gesamtzeitsteuerung Zeitsteuerungsda­ ten mit Hilfe eines Skalierfaktors so modifiziert wer­ den, daß eine entsprechend modifizierte Gesamtzeit­ steuerung erzielt wird, wobei die entsprechenden Opera­ tionen im folgenden noch genauer erläutert werden.
Der Ereignisgenerator 24 dient zur eigentlichen Erzeu­ gung der Ereignisse auf der Grundlage der von der Er­ eignissummier- und Skalierlogik 22 gelieferten Gesamt­ zeitsteuerungsdaten. Die so erzeugten Ereignisse (Prüfsignale und. Strobe-Signale) werden dem Bauteil­ prüfling 28 durch die Pin-Elektronik 26 zugeführt. Die Pin-Elektronik 26 besteht im wesentlichen aus einer großen Anzahl von Baueinheiten, die jeweils eine Pin- Ansteuerung und einen Komparator sowie Umschalter um­ fassen und so Eingabe- und Ausgabebeziehungen zum Bau­ teilprüfling 28 herstellen.
Im folgenden wird die Summier- und Skalierlogik 22 an­ hand spezieller Beispiele unter Bezugnahme auf die Fig. 4 bis 15 erläutert. Die Summieroperation besteht dabei in der Bildung einer Summe aus allen empfangenen Ereignisdaten (Deltazeiten). Außerdem kommt es bei der Summieroperation zu einem Übertrag, wenn die Summe der Bruch-Datenteile die Länge eines Referenztaktzyklus übersteigt. Bei der Skalieroperation handelt es sich um einen Vorgang, bei dem die im Ereignisspeicher gespei­ cherten Verzögerungsdaten (Deltazeit) mit einem Ska­ lierfaktor multipliziert werden. Durch Veränderung des Skalierfaktors lassen sich dabei durch das Prüfsystem erzeugte Zeitsteuerungsdaten (Verzögerungs-Endwerte) für die Ereignisse beliebig modifizieren. Im folgenden werden vor allem Aufbau und Wirkungsweise von erfin­ dungsgemäßen Ereignis-Skalieranordnungen beschrieben.
Bei der Skalierung unterscheidet man zwei Grundtypen, nämlich das Bruchteil-Skalieren und das Ganzzahl-Ska­ lieren. Beim Bruchteil-Skalieren enthält der Skalier­ faktor sowohl einen durch einen Bruch gebildeten Be­ standteil als auch einen ganzzahligen Bestandteil, d. h., er läßt sich als "xxx,xxx" ausdrücken, während beim Ganzzahl-Skalieren der Skalierfaktor keinen Bruch- Bestandteil, sondern ausschließlich einen ganzzahligen Bestandteil umfaßt und sich dementsprechend als "xxx" ausdrücken läßt. Im Rahmen der vorliegenden Erfindung muß die Deltazeit zwischen zwei aufeinanderfolgenden Ereignissen länger sein als ein Referenztaktzyklus.
Die Skalierung kann nun entweder vor der Summierung der Ereignisdaten (Vorskalierung) oder nach deren Summie­ rung (Nachskalierung) erfolgen. Fig. 4 zeigt ein schema­ tisches Blockschaltbild zur Darstellung der wesentli­ chen Bestandteile einer Anordnung zum Vorskalieren, bei der die Skalierfunktion vor der Summierfunktion ausge­ führt wird. Die aus dem Ereignisspeicher 30 stammenden Ereignisdaten (Deltazeit) werden dabei durch eine Mul­ tipliziereinrichtung 35 mit dem Skalierfaktor multipli­ ziert, ehe sie einer Ereignissummierlogik 32 zugeführt werden.
Die Verzögerungsberechnung (Skalierung) gemäß Fig. 4 wird in dem bereits erwähnten ereignisgestützten Prüf­ system so eingesetzt, wie dies in Fig. 5 dargestellt ist. Das Blockschaltbild gemäß Fig. 5 zeigt ein Beispiel für eine Anordnung, die entweder zur Ganzzahl- oder zur Bruchteil-Vorskalierung verwendet werden kann. Der aus dem Ereigniszählspeicher 20 stammende ganzzahlige Teil der Deltazeitdaten (Ereigniszähldaten) wird dabei durch eine einen Skalierfaktor empfangende Multiplizierein­ richtung 35 skaliert, während der aus dem Feinabstim­ mungsspeicher 21 stammende Bruch-Datenteil der Delta­ zeitdaten (Feinabstimmungsdaten) von einer ebenfalls den Skalierfaktor empfangenden Multipliziereinrichtung 36 skaliert wird.
Danach summiert ein Addierer 37 die von den Multipli­ ziereinrichtungen 35 und 36 skalierten Deltazeitdaten und bildet so den Endverzögerungswert, der nun in einen ein ganzzahliges Vielfaches des Referenztaktintervalls (Länge eines Zyklus) umfassenden ganzzahligen Verzöge­ rungsdatenteil und einen Bruch-Verzögerungsdatenteil aufgeteilt werden muß, wobei die Bruch-Verzögerung kür­ zer ist als ein Referenztaktintervall. Der ganzzahlige Verzögerungsdatenteil wird einer zur Summierlogik 32 gehörenden Ereigniszähl-Verzögerungslogik 43 zugeführt, während der Bruch-Verzögerungsdatenteil zur Ereignis­ feinabstimmungs-Verzögerungslogik 45 der Summierlogik 32 gelangt. Wenn also das Ergebnis der Feinabstimmungs- Skalierung einen Referenztaktzyklus übersteigt, so muß eine zum Ergebnis der Feinabstimmungs-Skalierung gehö­ rende ganze Zahl zum ganzzahligen Verzögerungsdatenteil addiert werden, der dann der Ereigniszähl-Verzögerungs­ logik 43 zugeführt wird.
Die Ereigniszähl-Verzögerungslogik 43 und die Ereignis­ feinabstimmungs-Verzögerungslogik 45 der Ereignis-Sum­ mierlogik 32 wirken nun zusammen und erzeugen dabei eine ab dem Beginn der Operation akkumulierte Gesamt­ verzögerungszeit für das gegenwärtige Ereignis. Kommt es bei der Summe der Bruchteil-Verzögerungszeiten zu einem Überlauf, so liefert die Ereignisfeinabstimmungs- Verzögerungslogik 45 ein Signal an die Ereigniszähl- Verzögerungslogik 43, wodurch die Ereigniszähl-Verzöge­ rungslogik 43 dazu veranlaßt wird, zur jeweiligen Ver­ zögerungszeit noch einen zusätzlichen Referenztakt hin­ zuzuaddieren.
Der grundlegende Aufbau eines ereignisgestützten Prüf­ systems mit Ganzzahl-Vorskalierung entspricht im we­ sentlichen dem in Fig. 5 dargestellten Aufbau; aller­ dings unterscheiden sich dabei die Abläufe im Inneren. Der Hauptunterschied geht auf die Tatsache zurück, daß es sich hier sowohl beim vom Ereigniszählspeicher 20 gelieferten Ereigniszählwert als auch beim Skalierfak­ tor um ein ganzzahliges Vielfaches des Referenztakts handelt. Wenn nun ein ganzzahliger Wert mit einem ande­ ren ganzzahligen Wert skaliert wird, so entstehen dabei keine Bruch-Datenteile, die zur sich ergebenden Ereig­ nisfeinabstimmungs-Verzögerungszeit hinzuaddiert werden müßten. Die Ereignisfeinabstimmungs-Verzögerungszeit ist allerdings kürzer als ein Referenztaktzyklus. Wird dieser Wert mit einem ganzzahligen Skalierfaktor ska­ liert, so kann dabei durchaus ein Ergebnis in Form ei­ nes Bruch-Datenteils auftreten, wobei die sich erge­ bende Verzögerungszeit zudem die Länge eines Referenz­ taktzyklus übersteigen kann. Ähnlich wie bei der Bruch­ teil-Skalierung muß dann eine zum Ergebnis der Feinab­ stimmungs-Skalierung gehörende ganze Zahl zu der der Ereignis-Summierlogik 32 zuzuführenden ganzzahligen Verzögerungszeit hinzuaddiert werden. Hierfür wird am Ausgang des Addierers 37 eine entsprechende Aufteilung vorgenommen, wobei der ganzzahlige Verzögerungsdaten­ teil vom Bruch-Verzögerungsdatenteil getrennt wird.
Die erläuterte Vorskalierung weist gegenüber der später noch näher beschriebenen Nachskalierung mehrere Nach­ teile auf. Zum einen muß bei der Multiplikation der einzelnen Verzögerungszeiten der Bruch-Datenteil des Ergebnisses auf eine bestimmte Zahl höchstwertiger Bits auf- bzw. abgerundet werden, wodurch die entsprechenden Verzögerungsdaten (der Feinverzögerung) jeweils mit ei­ nem Fehler behaftet sind. Zum zweiten akkumulieren sich diese Fehler laufend in der Summe der skalierten Fein­ verzögerungsdaten, da diese Summe von der Ereignis-Sum­ mierlogik aus den Ergebnissen der Skalieroperation ge­ bildet wird. Da die Zeitsteuerung eines gegenwärtigen Ereignisses ein Ergebnis der Akkumulation der Verzöge­ rungszeiten aller vorhergehender Ereignisse ist, ver­ größert sich dabei der erwähnte Fehler ständig mit den jeweiligen zur letzten Summe neu hinzuaddierten Ereig­ nisdaten (Verzögerungswert).
Um die bei der genannten Vorskalierung auftretenden Fehler zu vermeiden, sollte die Skalieroperation erst nach der Summierung der Feinverzögerungsdaten (Bruch- Datenteil) erfolgen. In Fig. 6 ist ein grundlegender Aufbau einer erfindungsgemäßen Anordnung zur Nachska­ lierung dargestellt, wobei die Summieroperation vor der Skalieroperation ausgeführt wird. Durch die Multiplika­ tion der Verzögerungsdaten mit einem Skalierfaktor kommt es hier zwar noch immer zu Fehlern; diese treten jedoch jeweils nur einmal auf und werden nicht für die nachfolgenden Ereignissen akkumuliert.
Gemäß Fig. 6 wird die Deltazeit (d. h. die aus einem ganzzahligen Datenteil und einem Bruch-Datenteil beste­ henden Verzögerungsdaten) der Ereignis-Summierlogik 52 zugeführt, wo eine Summe der Verzögerungsdaten für das gegenwärtige Ereignis und der Verzögerungsdaten aller vorhergehender Ereignisse gebildet wird. Diese Verzöge­ rungsdatensumme wird sodann durch die Multiplizierein­ richtung 55 mit dem Skalierfaktor multipliziert. Die skalierten Verzögerungsdaten werden nun dem Ereignisge­ nerator 24 zugeführt, der dann ein Ereignis beispiels­ weise auf der Grundlage eines Ereignisstartsignals (Ereignisfreigabesignals) erzeugt, welches eine Ereig­ niszähl-Endverzögerung und eine durch einen Ereignis­ feinabstimmungswert gebildete Feinabstimmungs-Endverzö­ gerung umfaßt. Dem Blockschaltbild gemäß Fig. 6 läßt sich auch entnehmen, daß in der Nachskalierlogik Daten zur Ereignissummierlogik 52 zurückgesandt werden müs­ sen. Bei diesen Daten handelt es sich um die durch die Skalieroperation hervorgerufene zusätzliche Verzögerung (d. h. den Überlauf), wobei diese Daten eine entspre­ chende zusätzliche Verzögerung in der Summierlogik aus­ lösen.
Im Blockschaltbild gemäß Fig. 7 ist der grundlegende Aufbau einer erfindungsgemäßen Anordnung zum Nachska­ lieren zur Verwendung in einem ereignisgestützten Prüf­ system dargestellt. Bei diesem Beispiel enthält der Skalierfaktor für die Multiplikation sowohl einen ganz­ zahligen Bestandteil als auch einen durch einen Bruch gebildeten Bestandteil. Die vom Ereigniszählspeicher 20 kommenden Ereigniszähldaten (d. h. der ganzzahlige Teil der Deltazeitdaten) werden dabei einer zu einer Ereig­ nis-Summierlogik 52 gehörenden Ereigniszähl-Verzöge­ rungslogik 53 zugeführt, während die aus dem Ereignis­ feinabstimmungsspeicher 21 stammenden Ereignisfeinab­ stimmungsdaten (d. h. der Bruch-Datenteil der Deltazeit­ daten) einer ebenfalls zur Ereignis-Summierlogik 52 ge­ hörenden Ereignisfeinabstimmungs-Verzögerungslogik 54 zugeführt werden. In der Ereignis-Summierlogik 52 wer­ den nun die Deltazeitdaten des gegenwärtigen Ereignis­ ses zu den Deltazeitdaten aller vorhergehender Ereig­ nisse addiert. Während dieser Summieroperation wird je­ desmal, wenn das Ergebnis der Summierung der Feinab­ stimmungsdaten die Länge eines Referenztaktzyklus über­ steigt, ein Übertragsignal erzeugt, das in der Ereig­ niszähl-Verzögerungslogik 53 eine der Länge eines Refe­ renztaktzyklus entsprechende zusätzliche Verzögerung hervorruft.
Der sich ergebende ganzzahlige Verzögerungswert von der Ereigniszähl-Verzögerungslogik 53 wird sodann einer Multipliziereinrichtung 58 zugeführt und dort mit dem Skalierfaktor multipliziert, während eine Multiplizier­ einrichtung 59 den sich ergebenden Feinverzögerungswert von der Ereignisfeinabstimmungs-Verzögerungslogik 54 empfängt und diesen ihrerseits mit dem Skalierfaktor multipliziert. Die von den beiden Multipliziereinrich­ tungen 58 und 59 gelieferten skalierten Ergebnisse wer­ den anschließend von einem Addierer 57 miteinander ad­ diert. Da der Skalierfaktor einen Bruch-Bestandteil enthält, können auch die skalierten Ereigniszähl-Verzö­ gerungsdaten einen Bruch-Bestandteil aufweisen. Zur Festlegung des Verzögerungsendwerts für das entspre­ chende Ereignis muß nun dieser Bruch-Bestandteil zu den skalierten Feinverzögerungsdaten hinzuaddiert werden. Ergibt sich bei der Addition der Bruch-Bestandteile ein Verzögerungswert, der die Länge eines Ereignistaktzy­ klus übersteigt (d. h. ein Verlauf), so muß wiederum zu den ganzzahligen Ausgabedaten des Addierers 57 eine Verzögerungszeit von der Länge eines Referenztaktzyklus hinzuaddiert werden.
Das Blockschaltbild gemäß Fig. 8 zeigt den grundlegenden Aufbau einer weiteren Anordnung zur Nachskalierung, die in einem ereignisgestützten Prüfsystem zum Einsatz kom­ men kann. Bei diesem Beispiel besteht der Skalierfaktor für die Multiplikation ausschließlich aus einem ganz­ zahligen Bestandteil. Bei dieser Ganzzahl-Nachskalie­ rung enthält das Ergebnis der Skalierung der Ereignis­ zähldaten keinen Bruch-Bestandteil, der zum Skalier-Er­ gebnis der Feinabstimmungs-Verzögerungsdaten hinzuad­ diert werden müßte. Der Grund hierfür liegt darin, daß es sich hier sowohl bei den von der Ereigniszähl-Verzö­ gerungslogik 63 stammenden Verzögerungsdaten als auch beim Skalierfaktor um ein ganzzahliges Vielfaches des Ereignistakts handelt. Hingegen weisen die Ereignis­ feinverzögerungsdaten wiederum einen Wert auf, der ge­ ringer ist als die Länge eines Ereignistaktzyklus. Das Skalieren dieses Wertes mit einem ganzzahligen Skalier­ faktor kann also noch immer zu einem Ergebnis führen, das einen Bruch-Bestandteil enthält. Die skalierte Feinverzögerung kann dabei auch wiederum länger sein als ein Referenztaktzyklus, so daß hier, ähnlich wie bei der Bruchteil-Skalierung gemäß Fig. 7, in diesem Fall eine zum Ergebnis der Feinabstimmungsskalierung gehörende ganze Zahl durch den Addierer 67 zum ganzzah­ ligen Verzögerungsdatenteil der Ereigniszählverzögerung hinzuaddiert werden muß. Danach werden die ganzzahligen Verzögerungsdaten und die Bruchteil-Verzögerungsdaten vom Ausgang des Addierers 67 dem Ereignisgenerator 24 zugeführt.
In Fig. 9 ist ein detaillierteres Beispiel für eine An­ ordnung zur Nachskalierung unter Verwendung eines sowohl einen ganzzahligen Bestandteil als auch einen Bruch-Bestandteil umfassenden Skalierfaktors darge­ stellt. Dabei ist eine Ereigniszähl-Ablaufsteuerung 71 vorgesehen, die teilweise der zur Ereignis-Summierlogik 52 gemäß Fig. 7 gehörenden Ereigniszähl-Verzögerungslo­ gik 53 entspricht. Die Ereigniszähl-Ablaufsteuerung 71 erzeugt in einer später noch genauer beschriebenen Weise auf der Grundlage eines ganzzahligen Datenteils der während aller vorhergehenden Ereignisse akkumulier­ ten Verzögerungsdaten ein Datengültigkeits-Freigabesi­ gnal. Ein Register 72 dient zur Speicherung des Ska­ lierfaktors, der bei diesem Beispiel einen ganzzahligen Bestandteil und einen Bruch-Bestandteil umfaßt.
Die Anordnung gemäß Fig. 9 weist grundsätzlich eine Er­ eigniszähl-Skaliereinheit, eine Ereignisfeinabstim­ mungs-Skaliereinheit und einer Ereignisskalier-Ausgabe­ einheit auf. Die Ereigniszähl-Skaliereinheit entspricht dabei in etwa der Multipliziereinrichtung 58 gemäß Fig. 7, während die Ereignisfeinabstimmungs-Skalierein­ heit in etwa der Multipliziereinrichtung 59 in Fig. 7 entspricht und die Ereignisskalier-Ausgabeeinheit in etwa mit dem Addierer gemäß Fig. 7 zu vergleichen ist. Das von der Ablaufsteuerung 71 auf der Grundlage der akkumulierten Ereigniszähldaten erzeugte Datengültig­ keits-Freigabesignal wird über ein Register 79 und eine Flip-Flop-Schaltung 81 an die Ereignisskalier-Ausgabe­ einheit gesandt und bewirkt die Erzeugung eines Ereig­ nisstartsignals, das durch einen ganzzahligen Teil der Endverzögerungsdaten gebildet wird. Darüber hinaus er­ zeugt die Ereignisskalier-Ausgabeeinheit auch Ereignis­ feinabstimmungsdaten, die den Bruch-Datenteil der Fein­ verzögerungsdaten bilden und eine Verzögerungszeit re­ lativ zum Ereignisstartsignal darstellen.
Der Skalierfaktor wird vom Register 72 sowohl der Er­ eigniszähl-Skaliereinheit als auch der Ereignisfeinab­ stimmungs-Skaliereinheit zugeführt, wie sich dies Fig. 9 entnehmen läßt. Die Ereigniszähl-Skaliereinheit umfaßt einen Skalierzähler 73 und einen durch einen Addierer 74 und ein Register 75 gebildeten Akkumulator. Die Er­ eignisfeinabstimmungs-Skaliereinheit enthält eine Mul­ tipliziereinrichtung 77 und ein Register 78, während die Ereignisskalier-Ausgabeeinheit einen Addierer 82, eine Flip-Flop-Schaltung 83 und eine Ablaufsteuerung 84 umfaßt. Obwohl dies in der Zeichnung nicht ausdrücklich dargestellt ist, wird der Referenztakt üblicherweise allen in Fig. 9 gezeigten Schaltungsbauteilen zugeführt.
Bei diesem Beispiel empfängt der Addierer 74 für die Ereigniszähl-Skalierung den Bruch-Bestandteil des Ska­ lierfaktors, während der ganzzahlige Bestandteil des Skalierfaktors dem Zähler 73 zugeführt wird. Für die Ereignisfeinabstimmungs-Skalierung wird hingegen der gesamte Wert (d. h. der ganzzahlige Bestandteil und der Bruch-Bestandteil) des Skalierfaktors der Multiplizier­ einrichtung 77 zugeführt. Die Feinabstimmungsdaten vom Ereignisfeinabstimmungsspeicher werden ebenfalls der Multipliziereinrichtung 77 zugeführt, wo sie mit dem Skalierfaktor multipliziert werden.
Der ganzzahlige Bestandteil des Skalierfaktors dient dazu, den Skalierzählers 73 vorab so einzustellen, daß der Skalierzähler jedesmal einen Zählend-Impuls (TC-Im­ puls) erzeugt, wenn der gezählte Wert dem eingestellten Wert entspricht. Wenn also beispielsweise der ganzzah­ lige Bestandteil des Skalierfaktors "3" lautet, so er­ zeugt der Skalierzähler 73 jedesmal einen Zählend-Im­ puls, wenn er drei Impulse des Referenztakts gezählt hat. Der Zählend-Impuls wird der Ereigniszähl-Ablauf­ steuerung 71 als Taktfreigabesignal zugeführt, wobei diese das Datengültigkeits-Freigabesignal erzeugt, wenn die Anzahl der Zählend-Impulse den in der Ablaufsteue­ rung 71 festgelegten akkumulierten Ereigniszählwert er­ reicht.
Der vom Skalierzähler 73 gelieferte Zählend-Impuls wird zudem auch den Registern 75 und 78 zugeführt. Da das Register 75 und der Addierer 74, wie erwähnt, den Akku­ mulator bilden, wird hier der Bruch-Bestandteil des Skalierfaktors jeweils zu den vorherigen Bruch-Bestand­ teilen hinzuaddiert, wenn das Register 75 den Zählend- Impuls empfängt. Wenn der akkumulierte Bruch-Bestand­ teil eine ganze Zahl, etwa "1", und damit die Länge ei­ nes Referenztaktzyklus übersteigt, so empfängt der Ska­ lierzähler 73 ein entsprechendes Übertragsignal, wo­ durch vor der Erzeugung des Zählend-Impulses noch eine zusätzliche Verzögerung von der Länge eines Referenz­ taktzyklus zur Verzögerungszeit addiert wird.
Bei der Ereignisfeinabstimmungs-Skalierung überträgt das Register 78 den Feinabstimmungswert, der durch Mul­ tiplizieren der Feinabstimmungsdaten mit dem Skalier­ faktor erzeugt wurde, an den Addierer 82 in der Ereig­ nisskalier-Ausgabeeinheit. Der Addierer 82 der Ereig­ nisskalier-Ausgabeeinheit addiert nun den akkumulierten Bruch-Bestandteil vom Register (Akkumulator) 75 zu den skalierten Feinabstimmungsdaten vom Register 78. Falls das Ergebnis der Summierung einen Überlauf erzeugt, d. h. eine ganze Zahl enthält, so wird das höchstwertige Bit (MSB), das einer solchen ganzen Zahl entspricht, der Ablaufsteuerung 84 zugeführt, um eine durch die ganze Zahl festgelegte zusätzliche Verzögerung zur Ver­ zögerungszeit hinzuzuaddieren. Auf der Grundlage der durch die zusätzliche Verzögerung festgelegten Zeit­ steuerung gibt die Ablaufsteuerung 84 das Datengültig­ keits-Freigabesignal bzw. ein Ereignisstartsignal aus, das dem beispielsweise in Fig. 7 dargestellten Ereignis­ generator zugeführt wird. Der von der Ereignisskalier- Ausgabeeinheit erzeugte Bruch-Bestandteil des skalier­ ten Ereignisfeinabstimmungswerts wird ebenfalls dem Er­ eignisgenerator zugeführt.
Das Blockschaltbild gemäß Fig. 10 zeigt ein weiteres Beispiel einer Anordnung zur Bruchteil-Nachskalierung in einem ereignisgestützten Prüfsystem, wobei der Ska­ lierfaktor sowohl einen ganzzahligen Bestandteil als auch einen Bruch-Bestandteil aufweist. Wie bereits er­ wähnt, ist bei der Ausführung gemäß Fig. 9 eine Multi­ pliziereinrichtung 77 vorgesehen, die den gesamten Ska­ lierfaktorwert empfängt. Für die Multiplikation mit ei­ nem derartigen Gesamtwert ist unter Umständen ein er­ heblicher Logikaufwand notwendig. Bei dem in Fig. 10 dargestellten alternativen Ansatz wird die Feinabstim­ mungs-Multiplikation der Ereignisfeinabstimmungs-Ska­ lierung daher in eine Ganzzahl-Operation und eine Bruchteil-Operation aufgeteilt.
Die Ereigniszähl-Ablaufsteuerung 71 und die Ereignis­ zählskalierung gemäß Fig. 10 entsprechen dem Beispiel gemäß Fig. 9, wobei auf der Grundlage eines ganzzahligen Bestandteils der Verzögerungsdaten, die während aller vorhergehenden Ereignisse akkumuliert wurden, ein Da­ tengültigkeits-Freigabesignal erzeugt wird. Das Daten­ gültigkeits-Freigabesignal wird durch Flip-Flop-Schal­ tungen 79 und 91 bis 93 an die Ablaufsteuerung 84 in der Ereignisskalier-Ausgabeeinheit übertragen, um das Ereignisstartsignal zu erzeugen. Im Register 72 ist der aus einem ganzzahligen Bestandteil und einem Bruch-He­ standteil bestehende Skalierfaktor abgespeichert.
Die Ereigniszähl-Skalierung gemäß Fig. 10 unterscheidet sich von derjenigen in Fig. 9 darin, daß der Skalierzäh­ ler 73 die Zähldaten CNT an einen Komparator 99 der Er­ eignisskalier-Ausgabeeinheit weiterleitet. Außerdem be­ steht ein Unterschied bei der Ereigniszähl-Skalierung auch darin, daß hier der Skalierzähler 73 ein Modus­ steuersignal (MODE) an einen Akkumulator der Ereignis­ feinabstimmungs-Skaliereinheit liefert. Wie beim Bei­ spiel gemäß Fig. 9 bilden auch hier ein Addierer 74 und ein Register 75 einen Akkumulator. Die Ereigniszähl- Skaliereinheit umfaßt zusätzliche Flip-Flop-Schaltungen 94 bis 96 zur Rückstellung der Zeitsteuerung für die zusätzlichen Bauteile der Ereignisfeinabstimmungs-Ska­ liereinheit.
Die Ereignisfeinabstimmungs-Skaliereinheit enthält eine Multipliziereinrichtung 105, eine Flip-Flop-Schaltung 107, ein Register 111, einen aus einem Addierer 106 und einem Register 108 bestehenden Feinabstimmungs-Akkumu­ lator, eine Flip-Flop-Schaltung 112, einen Addierer 113 und eine Flip-Flop-Schaltung 102. Der Akkumulator emp­ fängt das Modussteuersignal vom Skalierzähler 73. Die Feinabstimmungsdaten vom Ereignisfeinabstimmungsspei­ cher werden der Multipliziereinrichtung 105 und dem Ad­ dierer 106 (Feinabstimmungs-Akkumulator) zugeführt. Die Multipliziereinrichtung 105 empfängt zudem den Bruch- Bestandteil des Skalierfaktors vom Register 72.
Die Ereignisskalier-Ausgabeeinheit umfaßt, wie oben be­ reits erwähnt, den Komparator 99 und die Ablaufsteue­ rung 84 sowie einen Addierer 82 und Flip-Flop-Schaltun­ gen 83, 97, 98 und 101. Der Komparator 99 empfängt die Zähldaten CNT vom Skalierzähler 73 und ein Überlaufsi­ gnal von der Feinabstimmungsskaliereinheit, das durch die höchstwertigen Bits (MSBs) der akkumulierten Fein­ abstimmungsdaten gebildet wird, und vergleicht beide miteinander. Die Ablaufsteuerung 84 erzeugt ein Ereig­ nisstartsignal, wenn sie sowohl das Datengültigkeits- Freigabesignal von der Ereigniszähl-Ablaufsteuerung 71 als auch das Ausgangssignal (Ganzzahl-Verzögerungsfrei­ gabesignal) vom Komparator 99 empfängt. Das Ereignis­ startsignal wird um einen Referenztaktzyklus verzögert, wenn das Ergebnis der Summierung durch den Addierer 82 ein Übertragsignal (MSB) umfaßt. Repräsentiert ein Übertragsignal eine Zahl, die größer ist als 1, d. h. handelt es sich um mehrere höchstwertige Bits, so wird eine entsprechende Anzahl an Taktzyklen zur Verzöge­ rungszeit hinzuaddiert, ehe das Ereignisstartsignal er­ zeugt wird.
Wie sich Fig. 10 entnehmen läßt, wird der Skalierfaktor vom Register 72 der Ereigniszähl-Skaliereinheit und der Ereignisfeinabstimmungs-Skaliereinheit in der beschrie­ benen Weise zugeführt. Bei diesem Beispiel gelangt bei der Ereigniszähl-Skalierung der Bruch-Bestandteil des Skalierfaktors zum Addierer 74 (Akkumulator), während der ganzzahlige Bestandteil des Skalierfaktors dem Ska­ lierzähler 73 zugeführt wird. Bei der Ereignisfeinab­ stimmungs-Skalierung wird, anders als beim Beispiel ge­ mäß Fig. 9, nur der Bruch-Bestandteil des Skalierfaktors der Multipliziereinrichtung 105 zugeführt, die zudem die Feinabstimmungsdaten vom Ereignisfeinabstimmungs­ speicher empfängt und diese mit dem Bruch-Bestandteil des Skalierfaktors multipliziert. Darüber hinaus werden die Feinabstimmungsdaten auch dem Feinabstimmungs-Akku­ mulator (Addierer 106) zugeführt, wo sie so lange akku­ muliert werden, wie dies durch den ganzzahligen Be­ standteil des Skalierfaktors für jeden Referenztaktzy­ klus festgelegt ist.
Durch den ganzzahligen Bestandteil des Skalierfaktors wird der Skalierzähler 73 außerdem vorab so einge­ stellt, daß dieser jedesmal einen Zählend-Impuls (TC- Impuls) erzeugt, wenn der gezählte Wert den vorab ein­ gestellten Wert erreicht. Wenn der ganzzahlige Bestand­ teil des Skalierfaktors beispielsweise "3" lautet, so erzeugt der Skalierzähler 73 den Zählend-Impuls jedes­ mal, wenn er drei Impulse des Referenztakts gezählt hat. Der Zählend-Impuls wird der Ereigniszähl-Ablauf­ steuerung 71 als Taktfreigabesignal zugeführt, und diese erzeugt das Datengültigkeits-Freigabesignal, wenn die Anzahl der Zählend-Impulse den in der Ablaufsteue­ rung 71 festgelegten akkumulierten Ereigniszählwert er­ reicht.
Der Zählend-Impuls vom Skalierzähler 73 wird darüber hinaus auch dem Register 75 zugeführt. Wie bereits er­ wähnt, wird der Bruch-Bestandteil des Skalierfaktors jedesmal zu den vorherigen Bruch-Bestandteilen hinzuad­ diert, wenn das Register 75 den Zählend-Impuls emp­ fängt, da das Register 75 und der Addierer 74 den Akku­ mulator bilden. Wenn die akkumulierten Bruch-Bestand­ teile eine ganze Zahl, beispielsweise "1" (ein Refe­ renztaktzyklus), übersteigen, empfängt der Skalierzäh­ ler 73 ein Übertragsignal und addiert dann eine zusätz­ liche Verzögerung von der Länge eines Referenztaktzy­ klus zur Verzögerungszeit hinzu, ehe er den Zählend-Im­ puls erzeugt.
Bei der Ereignisfeinabstimmungs-Skalierung werden, wie erwähnt, die Feinabstimmungsdaten vom Ereignisfeinab­ stimmungsspeicher der Multipliziereinrichtung 105 zuge­ führt, wo sie mit dem Bruch-Bestandteil des Skalierfak­ tors multipliziert werden. Da die Multipliziereinrich­ tung 105 nur den Bruch-Bestandteil des Skalierfaktors verwendet, läßt sich die Anzahl der mit der Multiplika­ tion verbundenen Bits gegenüber derjenigen bei der Mul­ tipliziereinrichtung 77 gemäß Fig. 9 verringern. Für je­ den Referenztaktzyklus werden zudem die Feinabstim­ mungsdaten vom durch den Addierer 106 und das Register 108 gebildeten Feinabstimmungs-Akkumulator akkumuliert. Da die Ganzzahl-Multiplikation einfach darin besteht, einen Wert so oft zu addieren, wie dies durch eine ganze Zahl festgelegt ist, ist der Feinabstimmungs-Ak­ kumulator in der Lage, den ganzzahligen Bestandteil der Feinabstimmungs-Multiplikation zu berechnen.
Das Modussteuersignal (MODE) vom Skalierzähler 73 in­ itialisiert den Feinabstimmungs-Akkumulator bei Beginn jeder Skalierzähloperation im Skalierzähler 73. Im ein­ zelnen wird dabei beim genannten Beispiel, bei dem der ganzzahlige Bestandteil des dem Skalierzähler 73 zuge­ führten Skalierfaktors "3" lautet, bei jedem dritten Referenztaktzyklus ein Modussteuersignal erzeugt. Das Modussteuersignal setzt den Feinabstimmungs-Akkumulator zurück. Ein Überlauf (MSBs) des Feinabstimmungs-Akkumu­ lators wird dem Komparator 99 zugeführt, wo er mit den Zähldaten vom Skalierzähler 73 verglichen wird. Das Er­ gebnis des Vergleichs (Ganzzahl-Verzögerungsfreigabesi­ gnal) wird der Ablaufsteuerung 84 zugeführt, um die Verzögerungszeit des Datengültigkeits-Freigabesignals zu bestimmen.
Die akkumulierten Feinabstimmungsdaten und die multi­ plizierten Feinabstimmungsdaten werden vom Addierer 113 miteinander addiert und das Ergebnis dieser Addition wird dem Addierer 82 der Ereignisskalier-Ausgabeeinheit zugeführt, der dann den akkumulierten Bruch-Bestandteil der Ereigniszähldaten vom Register 75 zu den skalierten Feinabstimmungsdaten vom Addierer 113 addiert. Wenn das Ergebnis der Summierung durch den Addierer 82 einen Überlauf erzeugt, d. h. eine ganze Zahl enthält, so wer­ den die höchstwertigen Bit (MSBs), die einer ganzen Zahl entsprechen, der Ablaufsteuerung 84 zugeführt, um eine durch die ganze Zahl festgelegte zusätzliche Ver­ zögerung zu erzeugen. Die Ablaufsteuerung 84 erzeugt nun auf der Grundlage der Verzögerungszeit, die durch das Ausgangssignal vom Komparator 99 und die durch die MSBs festgelegte zusätzliche Verzögerung bestimmt wird, ein Ereignisstartsignal für den Ereignisgenerator.
In Fig. 11 ist ein Blockschaltbild dargestellt, das ein weiteres Beispiel einer Anordnung zur Nachskalierung in einem ereignisgestützten Prüfsystem zeigt, wobei der Skalierfaktor nur einen ganzzahligen Bestandteil um­ faßt. Die Ausführung gemäß Fig. 11 stellt eine gegenüber dem Beispiel gemäß Fig. 10 vereinfachte Version dar, da hier keine Skalieroperation für einen Bruch-Bestandteil des Skalierfaktors nötig ist. Den Zeitsteuerungsgrafi­ ken der Fig. 12A bis 12G lassen sich die Skalieropera­ tionen beim Beispiel gemäß Fig. 11 entnehmen.
Da beim Ausführungsbeispiel gemäß Fig. 11 der Skalier­ faktor nur einen ganzzahligen Bestandteil umfaßt, ist hier, anders als bei Fig. 10, kein Akkumulator in der Ereigniszähl-Skaliereinheit vorgesehen. Die Ereignis­ zähl-Ablaufsteuerung 71 nimmt synchron zum Zählend-Im­ puls (TC-Impuls) vom Skalierzähler 73 Inkrementierope­ rationen vor und erzeugt ein Datengültigkeits-Freigabe­ signal auf der Grundlage eines ganzzahligen Bestandtei­ les der für alle vorherigen Ereignisse akkumulierten Verzögerungsdaten. Das Datengültigkeits-Freigabesignal wird zur Erzeugung eines Ereignisstartsignals über Flip-Flop-Schaltungen 79, 91 und 93 einer UND-Schaltung 90 der Ereignisskalier-Ausgabeeinheit zugeführt.
Bei der Ereigniszähl-Skalierung gemäß Fig. 11 überträgt der Skalierzähler 73 die Zähldaten CNT an einen Kompa­ rator 99 der Ereignisskalier-Ausgabeeinheit. Die Ereig­ nisfeinabstimmungs-Skaliereinheit gemäß Fig. 11 umfaßt einen von einem Addierer 106 und einem Register 108 ge­ bildeten Feinabstimmungs-Akkumulator. Der Skalierzähler 73 führt dem Feinabstimmungs-Akkumulator der Ereignis­ feinabstimmungs-Skaliereinheit das Modussteuersignal (MODE) zum Rücksetzen des Feinabstimmungs-Akkumulators zu. Die Feinabstimmungsdaten vom Ereignisfeinabstim­ mungsspeicher werden ebenfalls dem Feinabstimmungs-Ak­ kumulator zugeführt.
Die Ereignisskalier-Ausgabeeinheit gemäß Fig. 11 umfaßt einen Komparator 99, der die Zähldaten vom Skalierzäh­ ler 73 und ein Übertragsignal (MSBs) der akkumulierten Feinabstimmungsdaten von der Feinabstimmungs-Ska­ liereinheit empfängt und diese miteinander vergleicht. Die UND-Schaltung 90 erzeugt ein Ereignisstartsignal, wenn sie sowohl das Datengültigkeits-Freigabesignal von der Ereigniszähl-Ablaufsteuerung 71 als auch das Aus­ gangssignal (Ganzzahl-Verzögerungsfreigabesignal) vom Komparator 99 empfängt. Das Ereignisstartsignal wird um einen Referenztaktzyklus verzögert, wenn das Ergebnis der Summierung durch den Addierer 82 ein Übertragsignal (MSB) umfaßt. Wie bereits erwähnt, wird bei einem Über­ tragsignal, das eine Zahl größer 1 repräsentiert, d. h. mehrere höchstwertige Bits enthält, vor der Erzeugung des Ereignisstartsignals die der genannten Zahl ent­ sprechende Anzahl von Taktzyklen zur Verzögerungszeit hinzuaddiert.
Im übrigen wird bei der Ereigniszähl-Skalierung dem Skalierzähler 73 der allein durch den ganzzahligen Be­ standteil gebildete Skalierfaktor zugeführt. Der Ska­ lierfaktor vom Register 72 stellt den Skalierzähler 73 dabei vorab so ein, daß dieser jedesmal einen Zählend- Impuls (TC-Impuls) erzeugt, wenn der gezählte Wert die vorab eingestellte ganze Zahl erreicht. So erzeugt bei­ spielsweise bei einem Skalierfaktor "3" der Skalierzäh­ ler 73 jedesmal einen Zählend-Impuls, wenn er drei In­ tervalle des Referenztakts gezählt hat. Die Ereignis­ zähl-Ablaufsteuerung 71 nimmt bei jedem Zählend-Impuls eine Erhöhung vor, wobei das Datengültigkeits-Freigabe­ signal erzeugt wird, wenn die Anzahl der Zählend-Im­ pulse dem in der Ablaufsteuerung festgelegten akkumu­ lierten Ereigniszählwert entspricht.
Bei der Ereignisfeinabstimmungs-Skalierung empfängt, wie bereits erwähnt, der durch den Addierer 106 und das Register 108 gebildete Akkumulator die Feinabstimmungs­ daten vom Ereignisfeinabstimmungsspeicher. Die Feinab­ stimmungsdaten werden für jeden Referenztaktzyklus so lange akkumuliert, wie dies durch die ganze Zahl des Skalierfaktors festgelegt ist, da die Multiplikation mit einer ganzen Zahl einfach darin besteht, die Fein­ abstimmungsdaten so oft zu addieren, wie dies durch die ganze Zahl festgelegt ist.
Diese Akkumulation erfolgt dabei gemäß der Steuerung durch das vom Skalierzähler gelieferte Modussteuersi­ gnal (MODE), das den Akkumulator am Beginn jeder Ska­ lierzähloperation initialisiert. Wie beim vorhergehen­ den Beispiel, bei dem der dem Skalierzähler 73 zuge­ führte ganzzahlige Bestandteil "3" lautete, wird auch hier bei jedem dritten Referenztaktzyklus ein Modus­ steuersignal erzeugt, das den Akkumulator zurücksetzt. Dies hat zur Folge, daß der Akkumulator die Feinabstim­ mungsdaten dreimal miteinander addiert, d. h. so oft, wie dies durch die durch den Skalierfaktor festgelegte ganze Zahl vorgegeben ist. Ein Überlauf (MSBs) der ak­ kumulierten Feinabstimmungsdaten wird dem Komparator 99 zugeführt, wo er mit den Zähldaten vom Skalierzähler 73 verglichen wird. Das Ergebnis des Vergleichs wird zur Festlegung der Verzögerungszeit des Datengültigkeits- Freigabesignals der UND-Schaltung 90 zugeführt. Der Bruch-Bestandteil der akkumulierten Feinabstimmungsda­ ten wird am Ausgang der Ereignisskalier-Ausgabeeinheit erzeugt.
Die erwähnten Operationen beim Ausführungsbeispiel ge­ mäß Fig. 11 werden im folgenden unter Bezugnahme auf die Zeitsteuerungsgrafiken gemäß den Fig. 12A bis 12G noch genauer erläutert. Bei diesem Beispiel wird davon aus­ gegangen, daß der Skalierfaktor aus der ganzen Zahl "3" besteht, d.h. die ursprüngliche Deltazeit des gegenwär­ tigen Ereignisses wird hier auf das Dreifache ausge­ dehnt. Somit erzeugt der Skalierzähler 73 bei jedem dritten gezählten Referenztakt einen Zählend-Impuls ge­ mäß Fig. 12A. Es wird weiterhin davon ausgegangen, daß die Ereigniszähl-Ablaufsteuerung 71 gemäß Fig. 11 das Datengültigkeits-Freigabesignal dann erzeugt, wenn sie drei Freigabeimpulse, d. h. drei Zählend-Impulse, emp­ fängt. Dementsprechend erzeugt die Ereigniszähl-Ablauf­ steuerung 71 ein Datengültigkeits-Freigabesignal gemäß Fig. 12F. Der Skalierzähler 73 erzeugt zudem die Zählda­ ten (Skalier-Zykluszählung) gemäß Fig. 12B synchron zum Referenztakt, wobei diese Zähldaten dem Komparator 99 gemäß Fig. 11 zugeführt werden.
Der Feinabstimmungs-Akkumulator der Ereignisfeinabstim­ mungs-Skaliereinheit addiert die Feinabstimmungsdaten so oft, wie dies durch den Skalierfaktor festgelegt ist, d. h. im vorliegenden Fall dreimal, wie sich dies Fig. 12C entnehmen läßt. Das Modussteuersignal vom Ska­ lierzähler 73 stellt den Akkumulator nach jedem dritten Referenztakt zurück, ehe die Akkumulieroperation erneut beginnt. Da die akkumulierten Feinabstimmungsdaten im Register 112 durch den Zählend-Impuls vom Skalierzähler 73 freigegeben werden, erzeugt die Ereignisfeinabstim­ mungs-Skaliereinheit akkumulierte Feinabstimmungsdaten gemäß Fig. 12D, die dem Ereignisgenerator zugeführt wer­ den. Der Komparator 99 vergleicht die Zähldaten (Skalier-Zykluszählung) vom Skalierzähler 73 mit den höchstwertigen Bits (MSBs) der akkumulierten Feinab­ stimmungsdaten und erzeugt ein Übereinstimmungssignal (Ganzzahl-Verzögerungsfreigabesignal) gemäß Fig. 12E, wenn beide Daten übereinstimmen. Somit liefert die UND- Schaltung 90 synchron zur Zeitsteuerung ein Ereignis­ startsignal gemäß Fig. 12G für den Ereignisgenerator, wenn sie sowohl das Datengültigkeits-Freigabesignal ge­ mäß Fig. 12F als auch das Übereinstimmungssignal gemäß Fig. 12E empfängt.
Das Blockschaltbild gemäß Fig. 13 zeigt ein Beispiel für die Ereigniszähl-Skalierung bei der Bruchteil-Nachska­ lierung gemäß Fig. 10. Wie sich diesem Blockschaltbild entnehmen läßt, besteht dabei die für den ganzzahligen Skalierfaktor-Bestandteil zuständige Ereigniszähl-Ska­ liereinheit aus einem Skalierzähler 123 und einem Kom­ parator 124. Beim Skalierzähler 123 handelt es sich um einen Vorwärtszähler, der entsprechend dem Umfang des ganzzahligen Skalierfaktor-Bestandteils eine ganze Zahl von Wartezuständen in die Ereigniszähllogik einschiebt. Der Komparator 124 vergleicht den vom Register 72 kom­ menden ganzzahligen Bestandteil des Skalierfaktors mit den Zähldaten vom Zähler 123. Wenn die beiden Daten übereinstimmen, so erzeugt der Komparator 124 ein Über­ einstimmungssignal bzw. ein Zählendsignal (TC-Signal). Die Ereigniszähl-Ablaufsteuerung, die beispielsweise derjenigen gemäß Fig. 10 entspricht, kann erst mit ihrer Operation fortfahren, wenn der Komparator 124 das Zäh­ lendsignal ausgibt. Die Zähldaten (Skalierzyklus-Zähl­ daten) vom Skalierzähler 123 werden der Ereignisska­ lier-Ausgabeeinheit zugeführt, wo sie zur Bestimmung der korrekten Verzögerung zur Erzeugung eines Ganzzahl- Verzögerungsfreigabesignals (Übereinstimmungssignal vom Komparator 99 gemäß Fig. 10) verwendet werden.
Die für den Bruch-Bestandteil zuständige Ereigniszähl- Skaliereinheit besteht aus einem von einer Arithme­ tikeinheit 128 und einem Register 121 gebildeten Akku­ mulator. Der Akkumulator empfängt den Bruch-Bestandteil des Skalierfaktors und addiert den Bruchbestandteil für jeden Zählend-Impuls. Ein bei dieser Akkumulierung ent­ stehendes Übertragsignal wird zurück an den Skalierzäh­ ler 123 geleitet, der dann eine zusätzliche Verzögerung von der Länge eines Referenztakts einfügt. Die akkumu­ lierten Daten werden an die Ereignisskalier-Ausgabeein­ heit weitergeleitet, wo sie zur abschließenden Berech­ nung der Feinabstimmungsdaten dienen.
Fig. 14 zeigt ein Blockschaltbild zur Darstellung eines weiteren Beispiels einer Ereigniszähl-Skaliereinheit, die bei der Ganzzahl-Nachskalierung gemäß Fig. 11 einge­ setzt wird. Bei diesem Beispiel erfolgt eine Ganzzahl- Skalierung der Ereigniszählwerte, wobei der Skalierfak­ tor allein durch eine ganze Zahl gebildet wird. Der Aufbau gemäß Fig. 14 ähnelt dem in Fig. 13 gezeigten Auf­ bau, wobei sich Fig. 13 allerdings auf eine Bruchteil- Ereigniszählskalierung bezieht. Der grundlegende Unter­ schied liegt dabei darin, daß hier nun alle auf die Bruch-Bestandteile bezogenen Verzögerungsoperationen entfallen. So ist beispielsweise auch kein Akkumulator für den Bruch-Bestandteil des Skalierfaktors vorgese­ hen.
Das Blockschaltbild gemäß Fig. 15 zeigt ein Beispiel für eine Ereignisfeinabstimmungs-Skalierung bei der Bruch­ teil-Nachskalierung gemäß Fig. 10. Der Aufbau gemäß Fig. 15 entspricht dabei wiederum im wesentlichen demje­ nigen bei der Ereignisfeinabstimmungs-Skalierung gemäß Fig. 10. Das Blockschaltbild zeigt einen Bruchteil-Ab­ schnitt und einem Ganzzahl-Abschnitt. Der Bruchteil-Ab­ schnitt der Feinabstimmungs-Skalieranordnung umfaßt eine Multipliziereinrichtung 131, die einen Bruch-Be­ standteil des Skalierfaktors empfängt und diesen mit den Feinabstimmungsdaten multipliziert. Der eingesetzte Logikaufwand kann auch hier, wie dies unter Bezugnahme auf Fig. 10 beschrieben wurde, geringer sein als bei der Gesamtwert-Multiplikation gemäß Fig. 9, da hier nur der Bruch-Bestandteil des Skalierfaktors in der Multipli­ ziereinrichtung 131 eingesetzt wird.
Der Ganzzahl-Abschnitt der Feinabstimmungs-Skalieran­ ordnung besteht aus einem Akkumulator, der eine Arith­ metikeinheit 134 und ein Register 135 enthält. Der Ganzzahl-Abschnitt umfaßt zudem ein Taktfreigaberegi­ ster 136, das durch ein Akkumulator-Freigabesignal ge­ steuert wird. Der Akkumulator führt die Akkumulation für die durch den ganzzahligen Bestandteil des Skalier­ faktors (Zählendsignal) festgelegte ganze Zahl von Re­ ferenztakten durch. Eine Arithmetik-Logikeinheit setzt den Akkumulator am Ende jedes Zählendsignals bzw. Mo­ dussteuersignals gemäß Fig. 10 zurück. Ein Akkumulator­ freigabesignal erlaubt es dem Taktfreigaberegister 136, den abschließenden skalierten Feinabstimmungswert für jedes Zählendsignal zu speichern.
Das Ergebnis der Ganzzahl-Feinabstimmungsskalierung enthält sowohl einen ganzzahligen Verzögerungswert als auch einen verbleibenden Bruchteil-Verzögerungswert. Der ganzzahlige Verzögerungswert repräsentiert dabei eine ganze Zahl von Referenztakten, während der Bruch­ teil-Verzögerungswert einen verbleibenden Bruchteil des Referenztakts wiedergibt. Zur Erzeugung der skalierten Feinabstimmungsdaten wird die Bruchteil-Referenztakt­ verögerung durch eine Arithmetikeinheit 137 zum Bruch­ teil-Ergebnis der Ereignisfeinabstimmungs-Skalierung addiert. Der Überlauf der akkumulierten Feinabstim­ mungsdaten wird dem Komparator 99 gemäß Fig. 10 zugelei­ tet.
Fig. 16 zeigt ein Blockschaltbild eines weiteren Bei­ spiels für eine bei der Ganzzahl-Nachskalierung gemäß Fig. 11 zu verwendende Ereignisfeinabstimmungs-Ska­ liereinheit. Dieses Beispiel wird für die Ganzzahl-Ska­ lierung von Ereignisfeinabstimmungsdaten eingesetzt, bei der der Skalierfaktor nur aus einer ganzen Zahl be­ steht. Die Anordnung gemäß Fig. 16 ähnelt derjenigen ge­ mäß Fig. 15 für die Bruchteil-Skalierung von Ereignis­ zähldaten. Der grundlegende Unterschied besteht dabei jedoch darin, daß hier bei der Verzögerungsoperation keine Bruch-Bestandteile auftreten. So ist hier bei­ spielsweise auch keine Multipliziereinrichtung für den Bruch-Bestandteil des Skalierfaktors vorgesehen.
Das erfindungsgemäße ereignisgestützte Halbleiterprüf­ system ist in der Lage, zur Bewertung eines Halbleiter­ bauteils auf der Grundlage von im Ereignisspeicher ge­ speicherten Ereignisdaten Ereignisse mit unterschiedli­ cher Zeitsteuerung zu erzeugen. Die Zeitsteuerung der einzelnen Ereignisse wird dabei durch einen unter­ schiedlichen zeitlichen Abstand (Deltazeit) zum vorher­ gehenden Ereignis festgelegt. Die Deltazeit zwischen zwei Ereignissen wird im übrigen durch eine Kombination eines ganzzahligen Vielfachen des Referenztaktinter­ valls mit einem Bruchteil des Referenztaktintervalls bestimmt. Das erfindungsgemäße ereignisgestützte Prüf­ system ist in der Lage, die Verzögerungszeiten (Deltazeiten) zur Erzeugung der jeweiligen momentanen Ereignisse durch Modifikation der Verzögerungszeiten der momentanen Ereignisse auf der Grundlage eines Ska­ lierfaktors zu skalieren. Die Skalieroperation wird beim erfindungsgemäßen ereignisgestützten Prüfsystem auf der Grundlage eines Skalierfaktors durchgeführt, der sowohl einen ganzzahligen als auch einen durch einen Bruch gebildeten Bestandteil umfaßt. Gemäß einem alternativen Aspekt der vorliegenden Erfindung wird die Skalieroperation beim ereignisgestützten Prüfsystem auf der Grundlage eines allein durch einen ganzzahligen Be­ standteil gebildeten Skalierfaktors durchgeführt.

Claims (17)

1. Ereignisgestütztes Prüfsystem zum Prüfen eines Elek­ tronikbauteil-Prüflings (DUT) durch Zuführung eines Prüfsignals zum Bauteilprüfling und Bewerten eines Ausgangssignals vom Bauteilprüfling gemäß der Zeit­ steuerung eines Strobe-Signals, wobei das Prüfsystem die folgenden Bestandteile umfaßt:
  • - einen Ereigniszählspeicher, der zu den Zeit­ steuerungsdaten gehörende Ereigniszähldaten speichert, die ein ganzzahliges Vielfaches eines Referenztaktintervalls (ganzzahliger Datenteil) darstellen;
  • - einen Ereignisfeinabstimmungsspeicher zur Speicherung von zu den Zeitsteuerungsdaten gehö­ renden Ereignisfeinabstimmungsdaten, die einen Bruchteil des Referenztaktintervalls (Bruch-Da­ tenteil) darstellen;
  • - eine Adreßfolge-Steuereinheit zur Erzeugung von Adreßdaten für den Zugriff auf den Ereigniszähl­ speicher und den Ereignisfeinabstimmungsspeicher zum Auslesen der Zeitsteuerungsdaten aus diesen Speichern;
  • - eine Summier- und Skalierlogik zur Summierung der Zeitsteuerungsdaten und zur Modifikation der Zeitsteuerungsdaten auf der Grundlage eines Ska­ lierfaktors, wodurch für jedes Ereignis eine Ge­ samtzeit in bezug zu einem bestimmten Referenz­ zeitpunkt erzeugt wird, wobei die Summier- und Skalierlogik Verzögerungsmittel umfaßt, die je­ desmal eine zusätzliche Verzögerung von der Länge eines Referenztaktintervalls erzeugen, wenn eine Summe der bei der Summier- und Skalie­ roperation vorkommenden Bruch-Datenteile den Re­ ferenztaktintervall übersteigt;
  • - eine Ereignisgenerierschaltung, die zur Festle­ gung der Prüf- und Strobesignale die einzelnen Ereignisse auf der Grundlage der Gesamtzeit er­ zeugt; und
  • - einen Hauptrechner, der die Gesamtoperation des ereignisgestützten Prüfsystems mit Hilfe eines Prüfprogramms steuert;
    wobei die Zeitsteuerungsdaten einen zeitlichen Ab­ stand zwischen zwei aufeinanderfolgenden Ereignissen wiedergeben.
2. Ereignisgestütztes Prüfsystem nach Anspruch 1, wobei die Summier- und Skalierlogik die folgenden Bestand­ teile umfaßt:
  • - eine Ereigniszähl-Skalierlogik zum Skalieren der Ereigniszähldaten auf der Grundlage des Skalier­ faktors;
  • - eine Ereignisfeinabstimmungs-Skalierlogik zur Skalierung der Feinabstimmungsdaten vom Ereig­ nisfeinabstimmungsspeicher auf der Grundlage des Skalierfaktors;
  • - eine Ereigniszähl-Ablaufsteuereinheit zur Erzeu­ gung eines Ausgangssignals in Antwort auf einen von der Ereigniszähl-Skalierlogik gelieferten Zählend-Impuls; und
  • - eine Ereignisskalier-Ausgabelogik zur Berechnung einer Gesamtskalierverzögerung eines gegen­ wärtigen Ereignisses auf der Grundlage der durch die Ereigniszähl-Skalierlogik und die Ereignis­ feinabstimmungs-Skalierlogik gelieferten Ska­ lierdaten und der Ausgangssignale der Ereignis­ zähl-Ablaufsteuerung.
3. Ereignisgestütztes Prüfsystem nach Anspruch 2, wobei der Skalierfaktor für die Skalierung der Zeitsteue­ rungsdaten einen ganzzahligen Bestandteil und einen Bruch-Bestandteil umfaßt.
4. Ereignisgestütztes Prüfsystem nach Anspruch 2, wobei der Skalierfaktor für die Skalierung der Zeitsteue­ rungsdaten nur einen ganzzahligen Bestandteil um­ faßt.
5. Ereignisgestütztes Prüfsystem nach Anspruch 3, wobei die Ereigniszähl-Skalierlogik die folgenden Bestand­ teile umfaßt:
  • - einen Skalierzähler, der den ganzzahligen Be­ standteil des Skalierfaktors empfängt und den Referenztakt so oft zählt, wie dies durch den ganzzahligen Bestandteil des Skalierfaktors festgelegt ist, und der jedesmal einen Zählend- Impuls generiert, wenn er die festgelegte Anzahl an Referenztakten gezählt hat; und
  • - einen Akkumulator, der den Bruch-Bestandteil des Skalierfaktors empfängt und die Bruch-Bestand­ teile jedesmal akkumuliert, wenn er den Zählend- Impuls vom Skalierzähler empfängt;
wobei der Akkumulator jedesmal, wenn die akkumulier­ ten Daten die Zykluslänge eines Referenztakts über­ schreiten, zur Erzeugung einer zusätzlichen Verzöge­ rung von der Länge eines Referenztaktzyklus im Ska­ lierzähler zum Zählen des Referenztakts ein Über­ tragsignal liefert.
6. Ereignisgestütztes Prüfsystem nach Anspruch 5, wobei die Ereignisfeinabstimmungs-Skalierlogik eine Multi­ pliziereinrichtung enthält, die die Feinabstimmungs­ daten vom Feinabstimmungsspeicher empfängt und diese mit dem sowohl den ganzzahligen als auch den Bruch- Bestandteil umfassenden Skalierfaktor multipliziert.
7. Ereignisgestütztes Prüfsystem nach Anspruch 6, wobei die Ereignisskalier-Ausgabelogik die folgenden Be­ standteile umfaßt:
  • - einen Addierer zur Bildung einer Summe aus den vom Akkumulator der Ereigniszähl-Skalierlogik gelieferten akkumulierten Daten und den von der Multipliziereinrichtung der Ereignisfeinabstim­ mungs-Skalierlogik gelieferten multiplizierten Daten; und
  • - eine Ablaufsteuerung, die das Ausgangssignal der Ereigniszähl-Ablaufsteuerung empfängt und ein Ereignisstartsignal für die Ereignisgenerier­ schaltung erzeugt;
    wobei der Addierer jedesmal, wenn die summierten Da­ ten eine Zykluslänge des Referenztakts überschrei­ ten, zur Erzeugung einer zusätzlichen Verzögerung von der Länge eines Referenztaktzyklus bei der Er­ zeugung des Ereignisstartsignals in der Ablaufsteue­ rung ein Übertragsignal erzeugt.
8. Ereignisgestütztes Prüfsystem nach Anspruch 7, wobei sowohl der Akkumulator der Ereigniszähl-Skalierlogik als auch der Feinabstimmungsakkumulator der Ereig­ nisfeinabstimmungs-Skalierlogik jeweils aus einer arithmetischen Einheit und einem Register bestehen.
9. Ereignisgestütztes Prüfsystem nach Anspruch 3, wobei die Ereigniszähl-Skalierlogik die folgenden Bestand­ teile umfaßt:
  • - einen Skalierzähler, der den ganzzahligen Be­ standteil des Skalierfaktors empfängt und den Referenztakt so oft zählt, wie dies durch den ganzzahligen Bestandteil des Skalierfaktors festgelegt ist, und der jedesmal einen Zählend- Impuls und ein Modussteuersignal erzeugt, wenn er die festgelegte Anzahl an Referenztakten ge­ zählt hat, wobei der Skalierzähler weiterhin Zähldaten synchron zum Referenztakt erzeugt; und
  • - einen Akkumulator, der den Bruch-Bestandteil des Skalierfaktors empfängt und die Bruch-Bestand­ teile jedesmal akkumuliert, wenn er den Zählend- Impuls vom Skalierzähler empfängt;
    wobei der Akkumulator jedesmal, wenn die akkumulier­ ten Daten eine Zykluslänge des Referenztakts über­ steigen, zur Erzeugung einer zusätzliche Verzögerung von der Länge eines Referenztaktzyklus im Skalier­ zähler zum Zählen des Referenztakts ein Übertragsi­ gnal liefert.
10. Ereignisgestütztes Prüfsystem nach Anspruch 9, wobei die Ereignisfeinabstimmungs-Skalierlogik die folgen­ den Bestandteile umfaßt:
  • - eine Multipliziereinrichtung, der die Feinabstimmungsdaten vom Ereignisfeinabstim­ mungsspeicher empfängt und diese mit dem sowohl den ganzzahligen als auch den Bruch-Bestandteil umfassenden Skalierfaktor multipliziert;
  • - einen Feinabstimmungsakkumulator, der die Fein­ abstimmungsdaten über einen durch den ganzzahli­ gen Bestandteil des Skalierfaktors festgelegten Zeitraum hinweg mit der durch den Referenztakt vorgegebenen Zeitsteuerung akkumuliert, wobei der Feinabstimmungsakkumulator durch das Modus­ steuersignal vom Skalierzähler zurückgesetzt wird; und
  • - einen Addierer zur Bildung einer Summe aus den vom Feinabstimmungsakkumulator akkumulierten Feinabstimmungsdaten und den von der Multipli­ ziereinrichtung multiplizierten Feinabstimmungs­ daten.
11. Ereignisgestütztes Prüfsystem nach Anspruch 10, wo­ bei die Ereignisskalier-Ausgabelogik die folgenden Bestandteile enthält:
  • - einen Addierer zur Bildung einer Summe aus den vom Akkumulator der Ereigniszähl-Skalierlogik stammenden akkumulierten Daten und den vom Ad­ dierer der Ereignisfeinabstimmungs-Skalierlogik stammenden summierten Daten;
  • - einen Komparator, der die Zähldaten vom Skalier­ zähler der Ereigniszähl-Skalierlogik empfängt und diese mit Überlaufdaten vom Feinabstimmungs­ akkumulator der Ereignisfeinabstimmungs-Skalier­ logik vergleicht und ein Übereinstimmungssignal erzeugt, wenn die beiden Daten übereinstimmen; und
  • - eine Ablaufsteuerung die das Ausgangssignal von der Ereigniszähl-Ablaufsteuerung und das Über­ einstimmungssignal vom Komparator empfängt und ein Ereignisstartsignal für die Ereignisgene­ rierschaltung erzeugt;
wobei der Addierer jedesmal, wenn die summierten Da­ ten eine Zykluslänge des Referenztakts überschrei­ ten, zur Erzeugung einer zusätzlichen Verzögerung von der Länge eines Referenztaktzyklus bei der Er­ zeugung des Ereignisstartsignals in der Ablaufsteue­ rung ein Übertragsignal liefert.
12. Ereignisgestütztes Prüfsystem nach Anspruch 11, wo­ bei der Akkumulator der Ereigniszähl-Skalierlogik und der Feinabstimmungsakkumulator der Ereignisfein­ abstimmungs-Skalierlogik jeweils aus einer arithme­ tischen Einheit und einem Register bestehen.
13. Ereignisgestütztes Prüfsystem nach Anspruch 4, wobei die Ereigniszähl-Skalierlogik einen Skalierzähler umfaßt, der den Skalierfaktor empfängt und den Refe­ renztakt so oft zählt, wie dies durch den Skalier­ faktor festgelegt ist, und der jedesmal einen Zäh­ lend-Impuls und ein Modussteuersignal erzeugt, wenn er die festgelegte Anzahl an Referenztakten gezählt hat, wobei der Skalierzähler weiterhin Zähldaten synchron zum Referenztakt erzeugt.
14. Ereignisgestütztes Prüfsystem nach Anspruch 13, wo­ bei die Ereignisfeinabstimmungs-Skalierlogik einen Feinabstimmungs-Akkumulator umfaßt, der die Feinab­ stimmungsdaten über einen durch den ganzzahligen Be­ standteil des Skalierfaktors festgelegten Zeitraum hinweg entsprechend der vom Referenztakt festgeleg­ ten Zeitsteuerung akkumuliert, wobei der Feinabstim­ mungs-Akkumulator durch das vom Skalierzähler gelie­ ferte Modussteuersignal zurückgesetzt wird.
15. Ereignisgestütztes Prüfsystem nach Anspruch 14, wo­ bei die Ereignisskalier-Ausgabelogik die folgenden Bestandteile umfaßt:
  • - einen Komparator, der die Zähldaten vom Skalier­ zähler der Ereigniszähl-Skalierlogik empfängt und diese mit Überlaufdaten vom Feinabstimmungs­ akkumulator der Ereignisfeinabstimmungs-Skalier­ logik vergleicht und ein Übereinstimmungssignal erzeugt, wenn die beiden Daten übereinstimmen; und
  • - eine UND-Schaltung, die das Ausgangssignal von der Ereigniszähl-Ablaufsteuerung und das Über­ einstimmungssignal vom Komparator empfängt und ein Ereignisstartsignal für die Ereignisgene­ rierschaltung erzeugt.
16. Ereignisgestütztes Prüfsystem nach Anspruch 1, wei­ terhin enthaltend einen Fehlerspeicher zur Speiche­ rung von Fehlerinformationen über den Bauteilprüf­ ling, die gewonnen werden, indem man dem Bauteil­ prüfling die Prüfsignale zuführt und die hierdurch hervorgerufenen Ausgangssignale des Bauteilprüflings gemäß der Zeitsteuerung durch die Strobe-Signale mit SOLL-Werten vergleicht.
17. Ereignisgestütztes Prüfsystem nach Anspruch 1, wei­ terhin enthaltend eine zwischen der Ereignisgene­ rierschaltung und dem Bauteilprüfling angeordnete Pin-Elektronik.
DE10016611A 1999-04-05 2000-04-04 Prüfsystem Withdrawn DE10016611A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/286,226 US6557133B1 (en) 1999-04-05 1999-04-05 Scaling logic for event based test system

Publications (1)

Publication Number Publication Date
DE10016611A1 true DE10016611A1 (de) 2001-02-08

Family

ID=23097645

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10016611A Withdrawn DE10016611A1 (de) 1999-04-05 2000-04-04 Prüfsystem

Country Status (5)

Country Link
US (1) US6557133B1 (de)
JP (1) JP4471446B2 (de)
KR (1) KR100493350B1 (de)
DE (1) DE10016611A1 (de)
TW (1) TW454379B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10116380B4 (de) * 2000-04-13 2007-01-04 Advantest Corp. Halbleiterprüfsystem
DE10045568B4 (de) * 1999-09-25 2007-06-28 Advantest Corp. Ereignisgestütztes Halbleiterprüfsystem
DE10120080B4 (de) * 2000-04-24 2007-08-09 Advantest Corp. Ereignisgestütztes Prüfsystem mit einer Einrichtung zur Erzeugung von Prüfabschluß-Mehrfachsignalen

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6678643B1 (en) * 1999-06-28 2004-01-13 Advantest Corp. Event based semiconductor test system
US6859902B1 (en) * 2000-10-02 2005-02-22 Credence Systems Corporation Method and apparatus for high speed IC test interface
DE50210978D1 (de) * 2001-03-15 2007-11-08 Bosch Gmbh Robert Verfahren und vorrichtung zur bildung von taktimpulsen in einem bussystem mit wenigstens einem teilnehmer, bussystem und teilnehmer
US7171602B2 (en) * 2001-12-31 2007-01-30 Advantest Corp. Event processing apparatus and method for high speed event based test system
DE10392497T5 (de) * 2002-04-11 2005-02-17 Advantest Corp. Herstellungsverfahren und Herstellungsvorrichtung zum Vermeiden eines Prototypen-Aufschubs bei der ASIC/SOC-Herstellung
US7089135B2 (en) * 2002-05-20 2006-08-08 Advantest Corp. Event based IC test system
TWI284743B (en) * 2002-07-13 2007-08-01 Advantest Corp Event pipeline and summing method and apparatus for event based test system
US6879927B1 (en) * 2003-07-21 2005-04-12 Credence Systems Corporation Communication interface for virtual IC tester
GB2447981A (en) * 2007-03-30 2008-10-01 Mitsubishi Electric Inf Tech Time delay measurement for global navigation satellite system receivers
US7615990B1 (en) 2007-06-28 2009-11-10 Credence Systems Corporation Loadboard enhancements for automated test equipment
GB2560086B (en) * 2015-09-09 2020-02-05 Imagination Tech Ltd Synchronising devices

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5282213A (en) * 1991-01-02 1994-01-25 Compaq Computer Corporation Computer-based logic analyzer timing and analysis system
US5740086A (en) * 1996-01-11 1998-04-14 Advantest Corp. Semiconductor test system linked to cad data
US6226765B1 (en) * 1999-02-26 2001-05-01 Advantest Corp. Event based test system data memory compression

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10045568B4 (de) * 1999-09-25 2007-06-28 Advantest Corp. Ereignisgestütztes Halbleiterprüfsystem
DE10116380B4 (de) * 2000-04-13 2007-01-04 Advantest Corp. Halbleiterprüfsystem
DE10120080B4 (de) * 2000-04-24 2007-08-09 Advantest Corp. Ereignisgestütztes Prüfsystem mit einer Einrichtung zur Erzeugung von Prüfabschluß-Mehrfachsignalen

Also Published As

Publication number Publication date
JP4471446B2 (ja) 2010-06-02
TW454379B (en) 2001-09-11
JP2000321340A (ja) 2000-11-24
US6557133B1 (en) 2003-04-29
KR100493350B1 (ko) 2005-06-07
KR20010006949A (ko) 2001-01-26

Similar Documents

Publication Publication Date Title
DE10045568B4 (de) Ereignisgestütztes Halbleiterprüfsystem
DE60002426T2 (de) Takterzeugung und verteilung in einem emulationssystem
DE10016611A1 (de) Prüfsystem
DE10249886B4 (de) Verfahren und Vorrichtung zum Erzeugen eines Taktsignals mit vorbestimmten Taktsingaleigenschaften
DE112005001645T5 (de) Präzise Zeitmessvorrichtung und Verfahren dafür
DE112005001517T5 (de) Synchronisation zwischen Niedrigfrequenz- und Hochfrequenzdigitalsignalen
DE4027967A1 (de) Stopfentscheidungsschaltung fuer eine anordnung zur bitratenanpassung
DE10007427B4 (de) Ereignisgestütztes Prüfsystem
DE10006919A1 (de) Ereignisgestützes Prüfsystem
DE10297436T5 (de) Zeitgenerator und Prüfvorrichtung
DE4437069C2 (de) Taktgenerator für Halbleiter-Prüfgerät
DE3715227A1 (de) Digitalzeitverzoegerung
DE19534735C2 (de) Taktflankenformungsschaltung und -verfahren für IC-Prüfsystem
DE102006021821A1 (de) Einstellbarer Zeitakkumulator
DE69821461T2 (de) Logische Schaltung mit eigener Takterzeugung und zugehöriges Verfahren
DE19611194A1 (de) Taktgenerator für mehrere Referenztakte
DE3801993C2 (de) Zeitgebersystem
DE10111030A1 (de) Vorrichtung und Verfahren zur Einfügung einer Verzögerungszeit bei einem ereignisgestützten Prüfsystem
DE19619916C2 (de) Ratengeneratorschaltung für Halbleiter-Prüfsystem
DE10297600T5 (de) Gerät und Verfahren zur Verarbeitung von Ereignissen für ereignisbasierte Hochgeschwindigkeitstestsysteme
DE4433512C2 (de) Wellenform-Formatierungseinrichtung
DE3633461A1 (de) Taktsignalgebervorrichtung
DE3743434A1 (de) Zeitsignalgeber
DE3130380C2 (de)
WO1993014453A1 (de) Pc-gesteuerter direct-digital-synthesizer

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20111102