TW454379B - Scaling logic for event based test system - Google Patents

Scaling logic for event based test system Download PDF

Info

Publication number
TW454379B
TW454379B TW089106018A TW89106018A TW454379B TW 454379 B TW454379 B TW 454379B TW 089106018 A TW089106018 A TW 089106018A TW 89106018 A TW89106018 A TW 89106018A TW 454379 B TW454379 B TW 454379B
Authority
TW
Taiwan
Prior art keywords
event
data
scoring
logic
micro
Prior art date
Application number
TW089106018A
Other languages
English (en)
Inventor
Glen A Gomes
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Application granted granted Critical
Publication of TW454379B publication Critical patent/TW454379B/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922Timing generation or clock distribution
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/3193Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937Timing aspects, e.g. measuring propagation delay
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

454379 A7 ___B7____ 五、發明說明(l ) 發明領域 本發明與用以測試半導體裝置的半導體測試系統有關 ,更明確地說,與在事件基半導體測試系統中使用刻劃邏 輯產生各種測試事件,包括不同時序的測試信號與選通信 號,用以評估被測試的半導體裝置,其中每一個事件的時 '序是由從前一個事件開始的時間長度所定義。 發明背景 在以半導體測試系統(如I c測試器)測試半導體積 體電路裝置時,在既定的測試時序提供被測試之半導體 I C裝置某適當接腳一由I C測試器所產生的測試信號。 IC測試器接收被測IC裝置反應測試信號所產生的輸出 信號6輸出信號被選通,即,被既定時序的選通信號取樣 ,並與預期的資料比較,以決定I C裝置的功能是否正確 0 習用上,測試信號與選通信號的時序,與測試器的速 率或半導體測試系統的測試器周期相關。此類測試系統有 時稱爲周期基的測試系統。在周期基的測試系統中,被測 試的半導體裝置(DUT)是被一周期的針狀圖案向量以 規劃的資料率(測試器周期)在時序邊緣提供給形成器* 以產生測試信號或選通信號所要的波形所測試。 如前所述,一般來說,測試器周期的各種時序,測試 信號與選通信號是根據參考時計產生。參考時計是由一高 穩定的振盪器所產生,例如I c測試器內的石英振盪器。 (諝先閱讀背面之注意事項再填寫本頁) i 裝-----„—"--訂--------- 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -4- A7 454379 _______B7____ 五、發明說明(2 ) 當1c測試器中所需的時序解析度等於參考時計振盪器的 最高時計率(最短的時計周期)或是它的整數倍時,只需 (請先閱讀背面之注意事項再填寫本頁) 簡單地使用計數器或分頻器分割參考時計即可產生各種的 時序信號。 不過1 1C測試器所需的時序解析度通常都高於參考 (系統)時計最高的時計率,即,最短的時間周期。例如 ’用於I C測試器中的參考時計是1 0奈秒,但I C測試 器需要0 3奈秒或更高的時序解析度,只以簡單的計數 器或分頻器分割參考時計無法得到此些時序解析度。此外 ’現今的I C測試器需要根據測試程式逐周期動態地改變 這些不同的時序。 經濟部智慧財產局員工消費合作社印製 爲產生這些時序信號,在習知技術中,這些時序是由 測試程式中的時序資料來描述。爲描述解析度高於參考時 計率的時序,對時序資料的描述要結合整數倍的參考時計 時間間隔(整數部分)與參考時計周期的分數(分數部分 )。此時序資料儲存在時序記憶體中,並在測試周期的每 一個周期讀取。因此,在每一個測試周期中,根據時序資 料’參考測試周期(諸如每一個周期的開始點)產生測試 信號與選通信號。 另一類型的測試系統稱爲事件基的測試系統’其中’ 所要的測試信號與選通信號是由事件記憶體的資料產生。 事件基準的測試系統至今仍未在市面上商品化,但仍在硏 究中。本發明主要即是針對事件基測試系統。 在事件基的測試系統中使用事件的觀念,它是測試被 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -5 - A7 B7 454379 五、發明說明(3 ) (請先閱讀背面之注意事項再填寫本頁) 測半導體裝置所使用之信號中邏輯狀態的任何改變。例如 ,此改變是測試信號與選通信號的上升與下降。事件時序 的定義是從參考時間點開始的時間長度。典型上,此參考 時間點是先前事件的時序。 爲產生高解析度的時序,事件間的時間長度(延遲値 )是參考時計周期的整數倍(整數部分或事件計數)加上 參考時計周期的分數倍(分數部分或事件微變)。事件計 數與事件微變間的關係顯示於圖2的時序圖。在本例中, 圖2 A的參考時計(主時計或系統時計)具有一時計周期 (周期或時間間距)T。事件〇、事件1及事件2的關係 顯示於圖2 C。參考事件〇描述事件1,要使用圖2 B的 時序關係,其中,NT表示事件計數,它是參考時計周期 T的N倍,AT表示事件微變,它是參考時計周期τ的分數 〇 經濟部智慧財產局員工消費合作社印製 在事件基的測試系統中,由於時序記憶體(事件記憶 體)中的時序資料並不需要包括關於每一個測試周期資料 的複雜資訊,因此,對時序資料的描述可以大幅簡化。在 事件基的測試系統中,儲存在事件記憶體中每一事件的時 序資料,是以目前事件與前一事件間的時間差來表示。由 於毗鄰事件間的時間差很小,在記憶體中之資料的大小也 很小,因此,記億體容量也可縮減。 此外,如今,已普遍使用電腦輔助設計(CAD)系 統設計半導體裝置,諸如LS I 、VLS I等,CAD系 統中的邏輯模擬器,絕大部分是使用事件基的測試信號來 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -6 - 454379 A7 ---------B7__ 五、發明說明(4 ) (請先閱讀背面之注意事項再填寫本頁) 評估半導體裝置。因此,事件基的測試系統可以更直接地 與c A D系統在設計階段所產生的設計資料鏈結,並使用 設計資料來產生測試信號。 如上所述,在事件基的測試系統中,事件記憶體中的 事件資料是以目前事件與前一事件間的時間差(Δ時間)來 表示。因此,爲根據事件資料來產生事件,事件基的測試 系統必須能計算到每一事件的延遲和。此需要一邏輯在測 試系統中保持對延遲時間的計數,以事件計數與事件微變 値的和來表示。 此關係顯示於圖3的時序圖,其中事件0 — 7是參考 具有時間間隔Τ = 1的參考時計來表示。例如,事件〇的 △時間Δν〇可能是〇 . 75 (事件計數及事件微變 ''0.75〃),事件1的Δ時間△ V !可能是1 . 5 0 ( 事件計數,1 #及事件微變' 〇 . 5 0 # )。在此情況中 經濟部智慧財產局員工消費合作社印製 ,事件1的總延遲是2 . 2 5,其中,在測試系統中有一 邏輯計數2個事件時計"2.0",以及計算事件微變的 和"0 · 2 5 〃做爲剩下的分數延遲。此加總的操作基本 上是計算包括在測試信號中之每一事件期間的正確微變= 事件測試系統也要能刻劃來自事件記憶體的△時間。 對△時間△ V Q、△ V :........△ V n的刻劃操作是每 一個△時間乘以一刻劃因數得到。例如,以2刻劃△時間 1 . 5表示是1 . 5x2 = 3 . 〇。一般來說’由事件計 數與事件微變所定義的△時間(延遲値),應該是(事件 計數+事件微變)X (刻劃因數)=刻劃的延遲。 本紙張尺度適用中國國家標率(CNS)Α4規格(210 X 297公t ) A7 4 5 4 3 7 9 ----- B7 五、發明說明(5 ) (請先閱讀背面之注意事項再填寫本頁) 上述的加總與刻劃操作可以使用軟體執行。不過,轉 換大的延遲資料庫以及將此資料重新載入到事件基測試器 所花費的時間應該避免。因此,加總與刻劃操作最好是直 接以硬體實施。各種刻劃技術都適用於事件基的測試系統 發明槪沭 本發明的目的是提供一種事件基的半導體測試系統, 用以根據儲存在事件記憶體中的事件資料產生測試信號與 選通信號,以評估半導體裝置。 本發明還有另一目的是提供一種事件基的半導體測試 系統,用以產生不同時序的事件,其中,每一事件的時序 是由從前一事件開始的時間長度(△時間)來定義。 本發明還有另一目的是提供一種事件基的半導體測試 系統,用以根據從前一事件開始的△時間產生一事件,每 一個都是結合參考時計周期的整數倍與參考時計周期的分 數來定義。 經濟部智慧財產局員工消費合作社印製 本發明還有另一目的是提供一種事件基的半導體測試 系統,它能刻劃延遲時間(△時間),用以根據刻劃因數 修改目前事件的延遲時間藉以產生現在的事件。 本發明還有另一目的是提供一種事件基的半導體測試 系統'它能根據具有整數分量與分數分量的刻劃因數刻劃 延遲時間(△時間)。 本發明還有另一目的是提供一種事件基的半導體測試 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 454379 A7 B7 五、發明說明(6 ) 系統,它能根據只有整數分量的刻劃因數刻劃延遲時間( △時間)。 {請先閱讀背面之注意事項再填寫本頁) 本發明是一種事件基的測試系統,它產生不同時序的 事件以供應測試信號給被測的電子裝置(D U T ),並在 選通信號的時序評估DUT的輸出藉以測試DUT。事件 的時序可以反應刻劃因數的値自由地刻劃。事件基測試系 統包括:一事件記憶體,用以儲存每一事件的時序資料, 時序資料是由參考時計周期的整數倍(整數部分的資料) 與參考時計周期的分數(分數部分的資料)所構成,其中 ,時序資料代表兩毗鄰事件的時間差,一位址順序器,用 以產生存取事件記憶體的位址資料,以從其中讀取時序資 料,一加總與刻劃邏輯,用以加總時序資料,並根據刻劃 因數修改時序資料,以產生每一事件相對於一既定參考點 的總時間,其中加總與刻劃邏輯包括一延遲裝置,每當分 數部分的和超過一個參考時計周期時,用以提供一個參考 時計周期的額外延遲,一事件產生器電路,根據總時間產 生每一事件,用以規劃測試信號或選通信號,以及一主電 腦,經由一測試程式控制事件基測試系統的整體操作。 經濟部智慧財產局員工消費合作社印製 在本發明的另一態樣中 > 加總與刻劃邏輯包括一事件 計數刻劃邏輯,用以根據刻劃因數刻劃事件計數資料,一 事件微變刻劃邏輯,根據刻劃因數,刻劃來自事件微變記 億體的微變資料,以及事件計數狀態機,用以反應來自事 件計數刻劃邏輯的終止計數脈波產生輸出信號,以及事件 刻劃輸出邏輯,用以根據來自事件計數刻劃邏輯的已刻劃 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -9- 454379 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(7 ) 資料、來自微變刻劃邏輯的已刻劃資料、以及來自事件計 數狀態機的輸出信號,計算目前事件的總刻劃後延遲。 在加總與刻劃邏輯中,用以刻劃時序資料的刻劃因數 包括一整數分量與一分數分量。另者,用以刻劃時序資料 的刻劃因數只包括一整數分量。在本發明的態樣中’刻劃 因數包括整數分量與分數分量’事件計數刻劃邏輯包括一 刻劃計數器,它被提供以刻劃因數的整數分量’用以按刻 劃因數之整數分量所指定的次數計數參考時計,每當計數 到指定次數的參考時計時,產生一終止計數脈波,以及一 累加器,它被提供以刻劃因數的分數分量,當從刻劃計數 器接收到終止計數脈波時,用以累加分數分量,其中,當 累加的資料超過參考時計一個周期的長度時,累加器產生 —進位信號,用以提供一個參考時計周期的額外延遲給刻 劃計數器,用以計數參考時計。 在本發明的一態樣中,刻劃因數包括整數分量與分數 分量,事件微變刻劃邏輯包括一乘法器,它被提供來自事 件微變記憶體的微變資料,將其乘以具有整數分量與分數 分量的刻劃因數,以及事件刻劃輸出邏輯,包括一加法器 ,用以加總來自事件計數刻劃邏輯中之累加器的累加資料 與來自事件微變刻劃邏輯中之乘法器的乘後資料,以及一 狀態機,它被提供以來自事件計數狀態機的輸出信號,用 以爲事件產生器產生事件開始信號’其中,當相加的資料 超過參考時計的一個時計長度時,加法器產生一進位信號 '用以提供產生事件開始柄號之狀態機一個參考時計周期 本软張尺度適用中國國家標準(CNS)A4蜆格(210x 297公釐) ,1〇_ .------------t----l·—.--訂---------線 <請先閲讀背面之注意事項再填寫本頁) κι 454379 _____Β7 五、發明說明(8 ) 的額外延遲。 在本發明的另一態樣中,事件微變刻劃邏輯包括一乘 法器,它被提供以來自事件微變記憶體的微變資料,將其 乘以具有整數分量與分數分量的刻劃因數,以及一微變累 加器,用以在參考時計的時序,按刻劃因數之整數分量所 指定的次數累加微變資料。由於乘法器只處理刻劃因數的 分數分量,因此,相關的邏輯刻劃可以減少。 按照本發明,事件基的半導體測試系統可以根據儲存 在事件記憶體中的事件資料產生各種時序的事件,用以評 估半導體裝置。每一事件的時序是與前一事件間的時間長 度差(△時間)來定義。事件間的Δ時間也可由參考時計周 期的整數倍加上參考時計周期的分數來定義。本發明的事 件測試系統可以刻劃延遲時間(△時間),根據刻劃因數 修改目前事件的延遲時間用以產生目前的事件。在本發明 的事件測試系統中,刻劃操作是根據具有整數分量與分數 分量的刻劃因數執行。在另一態樣中,事件測試系統中的 刻劃操作是根據只具有整數分量的刻劃因數執行。 圖式簡單說明 圖-1是本發明之事件基測試系統基本結構的方塊圖。 幽圖描述兩毗鄰事件之延遲時間(△時間) 的事件計數與事件微變間的基本時序關係。 圖3的時序圖是各事件相對於參考時計的時序關係, 用以顯示事件基測試系統中事件加總與刻劃操作的觀念。 本紙張尺度適用+國國家標準(CNS)A4規格(210 X 297公釐) --------------^il—l· — !^·!--線 {請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -11 - 454379 A7 ___B7___ 五、發明說明(9 ) 圖4顯示按照本發明之預-刻劃的基本結構方塊圖, 其中的刻劃功能是提供於加總功能之前" (請先閱讀背面之泛意事項再填寫本頁> 圖5的方塊圖顯示本發明執行整數預一刻劃或分數預 -刻劃的電路結構》 圖6顯示按照本發明之後-刻劃的基本結構,其中刻 劃功能是提供於加總功能之後。 圖7的方塊圖顯示應用於事件測試系統中之按照本發 明的分數後-刻劃電路結構,其中的刻劃因數包括整數分 量與分數分量。 圖8的方塊圖顯示應用於事件測試系統中之按照本發 明的整數後-刻劃電路結構,其中的刻劃因數只包括整數 分量。 圖9的方塊圖顯示應用於事件測試系統中之分數後一 刻劃更詳細的實施例,其中的刻劃因數包括整數分量與分 數分量。 圖10的方塊圖顯示應用於事件測試系統中之分數後 -刻劃的另一實施例,其中的刻劃因數包括整數分量與分 數分量。 經濟部智慧財產局員工消費合作社印製 fill 1的方塊圖顯示應用於事件測試系統中之整數後 -刻劃的實施例,其中的刻劃因數只包括整數分量。 圖12A—12G顯示圖11所實施之整數後—刻劃 之刻劃操作的時序圖。 圖1 3的方塊圖顯示用於圖9及圖1 〇之分數後-刻 劃之事件計數刻劃的結構與操作。 -12- 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公釐) 454379 A7 B7 五、發明說明(10 ) 圖14的方瑰圖顯示用於圖11之整數後—刻劃之事 件計數刻劃的結構與操作。 圖15的方塊圖顯示用於圖9及圖10之分數後一刻 劃之事件微變刻劃的結構與操作。 圖16的方塊圖顯示用於圖11之整數後一刻劃之事 件微變刻劃的結構與操作。 主要元件對照表 14 7 經濟部智慧財產局員工消费合作社印製 2 2 2 4 2 6 2 8 3 主電腦 匯流排介面 系統匯流排 內部匯流排 位址控制邏輯 失效記憶體 事件計數記憶體 事件微變記憶體 事件加總與刻劃邏輯 事件產生器 接腳電子裝置 被測半導體裝置 事件記憶體 事件加總邏輯 乘法器 乘法器 ;Γ .^-----„----訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用令國國家標準(CNS)A4規格(210 X 297公釐) -13- 454379 A7 _ B7 五、發明說明(Π ) 經濟部智慧財產局員工消費合作社印製 3 7 加 法 器 4 3 事 件 計 數 延 遲 邏 輯 4 5 事 件 微 變 延 遲 湿 趣 輯 5 2 事 件加 總 邏 輯 5 5 乘 法 器 5 3 事 件 計 數 延 遲 彌 邏 輯 5 4 事 件 微 變 延 遲 邏 輯 5 8 乘 法 器 5 9 乘 法 器 5 7 加 法 器 6 3 事 件 計 數 延 遲 邏 輯 6 7 加 法 器 7 1 事 件 計 數 狀 態 機 7 2 暫 存 器 7 9 暫 存 器 8 1 正 反 器 7 3 刻 劃 計 數 器 7 4 加 法 器 7 5 暫 存 器 7 7 乘 法 器 8 2 加 法 器 8 3 正 反 器 8 4 狀 態 機 9 1 正 反 器 _--^ I ---:------- 裝---- l· (請先閱讀背面之注意事項再填寫本頁) --I1x----------線 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -14- ^5 43 7 9 A7 B7 五、發明說明〇2 經濟部智慧財產局員工消費合作社印製 2 正 反 器 3 正 反 器 9 比 較 器 4 正 反 器 5 正 反 器 6 正 反 器 0 5 乘 法 器 0 7 正 反 器 1 1 暫 存 器 0 6 加 法 器 0 8 暫 存 器 1 2 正 反 器 1 3 加 法 器 1 2 正 反 器 2 加 法 器 7 正 反 器 8 正 反 器 0 1 正 反 器 0 A N D 電 路 2 3 刻 劃 計 數 器 2 4 比 較 器 2 8 算 術 單 元 2 1 暫 存 器 3 1 乘 法 器 (請先閱讀背面之注意事項再填寫本頁) 裝 I l·---訂---------I . 本紙張尺度適用令國國家標準(CNS)A4規格(210 X 297公釐) -15- 4543 79 A7 ___B7 五、發明說明〇3 ) 13 4 算術單元 1 3 5 暫存器 (諳先閱讀背面之注意事項再填寫本頁) 136 時計致能暫存器 137 算術單元 較佳實施例詳細說明 圖1的方塊圖是本發明之事件基測試系統的基本結構 例。事件基測試系統包括一主電腦1 2及匯流排介面1 3 ,兩者都連接到系統匯流排1 4,一內部匯流排1 5、一 位址控制邏輯1 8、一失效記憶體1 7、一包括事件計數 記憶體2 0與事件微變記憶體2 1的事件記憶體、一事件 加總與刻劃邏輯2 2、一事件產生器2 4、以及一接腳電 子裝置2 6。事件基測試系統用來測試被測半導體裝置( DUT) 28,典型上是記億體I C或邏輯I C,諸如微 處理器,連接到接腳電子裝置2 6。 經濟部智慧財產局員工消費合作社印製 主電腦1 2可以是具有U N I X操作系統的工作站 主電腦1 2的功能如同使用者介面,洪使用者下達測試開 始及停止的指令,載入測試程式及其它測試條件,或在主 電腦內執行測試結果分析。主電腦1 2經由系統匯流排 1 4與匯流排介面1 3與硬體的測試系統介接。雖然未顯 示,主電腦1 2最好是連接到通訊網路’以便與其它的測 試系統或電腦網路發送測試資訊。 內部匯流排1 5是硬體測試系統內的匯流排,通常連 接到大部分的功能方塊,諸如位址控制邏輯1 8、失效記 -16- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4 5 43 7 9 A7 _B7_ 五、發明說明(Μ ) (請先閱讀背面之注意事項再填寫本頁> 憶體1 7、事件加總與刻劃邏輯2 2、以及事件產生器 2 4。位址控制邏輯1 8的例子是測試器處理器’它供硬 體測試系統專用,使用者無法存取。位址控制邏輯1 8根 據來自主電腦1 2的測試程式與測試條件提供指令給測試 系統中的其它功能方塊。失效記億體1 7儲存測試結果, 如DUT 28的失效資訊,按位址控制邏輯18所定義 的位址儲存。在被測裝置的失效分析階段使用儲存在失效 記憶體1 7中的資訊。 位址控制邏輯1 8提供位址資料給事件計數記憶體 2 0及事件微變記憶體2 1 ,如圖1所示。在實際的測試 系統中,配置有複數組事件計數記憶體與事件微變記憶體 ,每一組對應於測試系統的一測試接腳。事件計數與微變 記憶體儲存用於每一事件之測試信號與選通信號的時序資 料。如稍後更詳細的說明,事件計數記憶體2 0儲存的時 序資料是參考時計的整數倍(整數部分),事件微變記憶 體2 1中儲存的時序資料是參考時計的分數(分數部分) 。關於本發明,每一事件的時序資料是以與前一事件的時 經濟部智慧財產局員工消費合作社印製 間差(延遲時間或A時間)來表示,稍後將做更詳細的說明 0 事件加總與刻劃邏輯2 2根據來自事件計數記憶體 2 0與事件微變記憶體2 1的△時序資料產生顯示每一事 件總時序的資料》基本上,此總時序資料是整數倍的資料 加上分數資料所產生。在加總時序資料的處理期間,在事 件加總與刻劃邏輯2 2中也執行分數資料的進位操作(補 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱)-17- 454379 A7 B7 五、發明說明(15 ) ilf先閲讀背面之注意事項再填寫本頁> 償到整數資料)。此外,在產生總時序的處理期間,時序 資料可以被刻劃因數修改,因此,總時序也跟著修改。稍 後將做更詳細的描述。 事件產生器2 4根據來自事件加總與刻劃邏輯2 2的 總時序資料實際產生事件。所產生的事件(測試信號與選 通信號)經由接腳電子裝置2 6提供給D U T 2 8。事 件加總與刻劃邏輯2 2的特定例將參考圖4 - 1 5說明。 加總的操作是將接收到的所有事件資料(△時間)加在一 起。加總操作也包括當資料之分數部分的和超過一個參考 時計周期時執行進位。刻劃處理是將儲存在事件記憶體中 的延遲資料(△時間)乘以刻劃因數的處理。經由改變刻 劃因數,測試系統所產生之事件的時序(最終的延遲値) 可以自由地修改。以下描述的主要部分放在按照本發明之 事件刻劃的架構與操作。 經濟部智慧財產局員工消費合作社印製 刻劃的操作有兩大基本類型,即分數的刻劃與整數的 刻劃。在分數刻劃中,刻劃因數包括一分數分量以及一整 數分量,即表示成"xxx.xxx"。在整數刻劃中, 刻劃因數中不包含分數分量,只有整數分量,即表示成A X X X 〃 。關於本發明,要求兩毗鄰事件間的A時間須大 於一個參考時計周期。 刻劃可以在事件資料的加總操作前執行(預-刻劃) ,或是在加總操作後執行(後-刻劃)。圖4是預-刻劃 之基本結構的方塊圖,其中刻劃功能配置在加總功能之前 。來自事件記憶體3 0的事件資料(△時間)在提供給事 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) -18 - 454379 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(16 ) 件加總邏輯3 2之前,先被乘法器3 5乘以刻劃因數。 圖4的延遲計算(刻劃)被應用到早先槪述的事件測 試系統,如圖5所示。圖5是整數預-刻劃或分數預-刻 劃之實例的方塊圖。來自事件計數記憶體2 0之△時間的 整數部分(事件計數資料)被提供給乘法器3 5的刻劃因 數刻劃。來自事件微變記憶體2 1之A時間的分數部分( 微變部分)被提供給乘法器3 6的刻劃因數刻劃。 來自乘法器3 5及3 6的刻劃後△時間被加法器3 7 加總。此產生一最終的延遲値,接著它必須被分開成整數 部分的延遲,它是參考時計周期(一個周期的時間)的整 數倍,以及分數部分的延遲,它小於一個參考時計周期。 整數部分的延遲被提供給加總邏輯3 2中的事件計數延遲 邏輯4 3 ,同時,分數部分延遲被提供給加總邏輯3 2中 的事件微變延遲邏輯4 5。 在事件加總邏輯3 2中,事件計數延遲邏輯4 3與事 件微變延遲邏輯4 5交互作用以產生目前事件的總延遲時 間,它是從操作開始時的累積。當分數部分延遲的和產生 溢位時,事件微變延遲邏輯4 5發信號給事件計數延遲邏 輯4 3,藉以要求事件計數延遲邏輯4 3增加一個參考時 計的額外延遲。 整數預-刻劃的事件測試系統,其基本結構基本上與 圖5類似,但是內部的操作不同。主要的差異是來自事件 計數記憶體2 0的事件計數値與刻劃因數都是參考時計的 整數倍。因此,以一個整數値刻劃另一個整數値不會產生 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) -19- 1 M l· I — — — — — III— - I I I L·. i請先閱讀背面之注意事項再填寫本頁> ---訂---------線 45 43 7 9 A7 B7 五、發明說明(17 ) 需要加到事件微變延遲結果中的分數分量。反之,事件微 變延遲是一個小於一個參考時計周期的値。因此,以整數 的刻劃因數刻劃此値,結果仍是產生一個分數分量。此外 ,所得到的延遲,其長度會超過一個參考時計周期。因此 •與分數刻劃的情況相同,微變刻劃之結果中的整數必須 加到事件加總邏輯3 2中的整數部分延遲。當要分離整數 部分延遲與分數部分延遲時,此分離功能是對加法器3 7 的輸出執行。 如前所述的預-刻劃,與稍後描述的後-刻劃相較, 它有數項缺點。首先,每一個延遲的乘法需要將結果的分 數部分四捨五入到所要的有效位元數量,此將在每一個延 遲中引進誤差。第二,由於刻劃操作的結果將被事件加總 邏輯加總,執行刻劃後之微變延遲資料的加總,使得這些 誤差也被累加。由於目前事件的時序是所有先前事件之延 遲時間累加的結果,每一個新事件(延遲値)所增加的誤 差都會加到上一次的和中。 爲避免上述預-刻劃操作所引入的誤差,刻劃操作應 放在微變延遲(分數部分)資料的加總之後。圖6顯示本 發明之後-刻劃設計的基本結構,其中,加總操作在刻劃 操作之前。延遲資料刻劃因數的乘法仍會引進誤差,不過 ,誤差只有一次,且在不會累積到後續的事件中。 在圖6中,Δ時間(由一整數部分與一分數部分所構成 的延遲資料)提供給事件加總邏輯5 2,在該處,目前事 件的延遲資料被加到所有先前事件的延遲資料。加總的延 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公« ) (請先閲讀背面之注意事項再填寫本頁) --- -----訂 ---If---- 經濟部智慧財產局員工消費合作社印製 -20- 4543 7 9 經濟部智慧財產局員工消費合作社印裝 A7 B7_ 五、發明說明(18 ) 遲資料在乘法器5 5中被乘以刻劃因數。刻劃後的延遲資 料提供給事件產生器2 4,它例如根據事件開始(事件致 能)信號產生事件,事件開始信號是最終的事件計數延遲 與一事件微變,此事件微變是最終的微變延遲。圖6的方 塊圖也顯示後-刻劃邏輯必須將資料傳回事件加總邏輯 5 2。此資料代表刻劃操作所引入的額外延遲(溢位), 其作用是延遲加總邏輯。 圖7的方塊圖顯示應用於事件測試系統之後-刻劃的 基本結構。在此例中,用於乘法的刻劃因數包含整數與分 數分量。來自事件計數記億體2 0的事件計數資料(△時 間的整數部分)提供給事件加總邏輯5 2中的事件計數延 遲邏輯5 3。來自事件微變記憶體2 1的事件微變資料( △時間的分數部分)提供給事件加總邏輯5 2中的事件微 變延遲邏輯5 4。在事件加總邏輯5 2中,目前事件的△ 時間被加到所有先前事件的Δ時間中。在加總操作期間,每 當微變資料的加總結果超過一個參考時計周期時,即產生 一進位信號,在事件計數延遲邏輯5 3中增加一個參考時 計周期的額外延遲。 乘法器5 8接收來自事件計數延遲邏輯5 3的整數延 遲値。整數延遲値在乘法器5 8中乘以刻劃因數=乘法器 5 9接收來自事件微變延遲邏輯5 4的微變延遲値。微變 延遲値在乘法器5 9中乘以刻劃因數。來自乘法器5 8及 5 9的刻劃後結果在加法器5 7中相加。刻劃因數的分數 分量可以產生一個具有分數分量的刻劃後事件計數延遲。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -21 - {請先閱讀背面之注意事項再填寫本頁) 裝---:----訂---------線 4 5 43 7 9 A7 B7 五、發明說明(19 ) (請先閲讀背面之注意事項再填寫本頁) 此分數分量必須加到刻劃後的微變延遲,以決定目前事件 的最終延遲値。如果延遲値中分數部分相加的結果超過一 個事件時計周期(溢位),則加法器5 7之輸出的整數部 分必須增加一個延遲時間,它是參考時計的一個周期。 圖8的方塊圖顯示用於事件測試系統之後一刻劃的另 一基本結構。在本例中,乘法操作的刻劃因數僅包含整數 分量。整數式的後-刻劃在事件計數刻劃中不會產生分數 分量加到微變延遲刻劃的結果中。這是因來自事件計數延 遲邏輯6 3的延遲資料與刻劃因數都是事件時計的整數。 反之,事件微變延遲是長度小於一個事件時計周期的値。 因此,以整數的刻劃因數刻劃此値,仍產生具有分數分量 的結果。因此,與圖7的分數刻劃的情況相同,微變刻劃 之結果中的整數必須由加法器6 7加到事件計數延遲的整 數部分延遲。接著,加法器6 7輸出的整數部分延遲與分 數部分延遲提供給事件產生器2 4。 經濟部智慧財產局員工消費合作社印製 圖9顯示使用包含整數分量與分數分量之刻劃因數之 後_刻劃的更特定實例。一事件計數狀態機7 1部分對應 於圖7之事件加總邏輯5 2中的事件計數延遲5 3。事件 計數狀態機7 1如前所述地根據所有先前事件累積之延遲 資料的整數部分產生一有效資料致能。一暫存器7 2儲存 刻劃因數,在本例中,刻劃因數包括整數分量與分數分量 〇 圖9的實施基本上是由一事件計數刻劃、事件微變刻 劃及一事件刻劃輸出所構成。事件計數刻劃大致對應於圖 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) -22- A7 454379 ___B7__ 五、發明說明(2〇 ) 7中的乘法器5 8 ,事件微變刻劃大致對應於圖7中的乘 法器5 9 =此外,事件刻劃輸出大致對應於圖7中的加法 器5 7。狀態機7 1根據累積之事件計數資料產生的有效 資料致能經由暫存器7 9與正反器8 1被送到事件刻劃輸 出,藉以產生事件開始信號,它是最終延遲的整數部分。 事件刻劃输出也產生事件微變資料,顯示最終延遲的分數 部分,此最終延遲是相對於事件開始信號的延遲時序。 來自暫存器7 2的刻劃因數提供給圖9中的事件計數 刻劃以及事件微變刻劃。事件計數刻劃包括一刻劃計數器 7 3、一由加法器7 4與暫存器7 5構成的累加器。事件 微變刻劃包括一乘法器7 7及一暫存器7 8。事件刻劃輸 出包括一加法器8 2、一正反器8 3及一狀態機8 4。雖 然沒有特別顯示,圖9中每一個電路組件都配置有參考時 計。 在本例的事件計數刻劃中,刻劃因數的分數分量提供 給加法器7 4 1而刻劃因數的整數分量提供給計數器7 3 。在事件微變刻劃中’刻劃因數的全_刻劃値(整數與分 數分量)提供給乘法器7 7。來自事件微變記憶體的微變 資料提供給乘法器7 7,與刻劃因數相乘。 刻劃因數的整數分量預設定刻劃計數器7 3,因此, 每當計數値到達預設値時,刻劃計數器7 3即產生一終止 計數(T C )脈波。例如,當刻劃因數的整數分量顯示爲 * 3 〃時,則每當計數到3個參考時計脈波時,刻劃計數 器7 3產生一終止計數脈波。終止計數脈波提供給事件計 (锖先閱讀背面之注意事項再填寫本頁> -—III· — — — ^ 11111111 ^ 經濟部智慧財產局員工消费合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -23- 4543 7 9 A7 --- ----B7 五、發明說明(21 ) 數狀態機7 1做爲時計致能信號,當終止計數脈波的數量 到達狀態機7 1中所指定的累積事件計數値時,產生有效 資料致能。 來自刻劃計數器7 3的終止計數脈波也供應給暫存器 7 5與7 8。如上所述,由於暫存器7 5與加法器7 4構 成累加器,每當暫存器7 5接收到終止計數脈波時,刻劃 因數的分數分量被加到先前的分數分量。當累加的分數分 量超過一個整數,如,1〃 ,即一個參考時計周期時,刻 劃計數器7 3就會接收到一進位信號,在產生終止計數脈 波前,增加一個參考時計周期的額外延遲。 在事件微變刻劃中,暫存器7 8將微變資料與刻劃因 數相乘得到的微變値傳送給事件刻劃輸出中的加法器8 2 。因此,事件刻劃輸出中的加法器8 2將來自暫存器(累 加器)7 5的累積分數分量加到來自暫存器7 8之刻劃後 的微變資料中。每當相加的結果產生溢位時,即整數,顯 示此整數的最大有效位元(MS B )被提供給狀態機8 4 ,以增加此整數所定義的額外延遲。根據額外延遲所定義 的時序,狀態機8 4發出有效資料致能或事件開始信號提 供給事件產生器》如圖7所示- 圖1 0的方塊圖顯示在事件測試系統中所實施之分數 後-刻劃的另一例,其中刻劃因數包括整數分量與分數分 量。如前所述,圖9的實施中結合有乘法器77 ,提供給 它的刻劃因數的全一刻劃値。因此,實施此等全一刻劃値 的乘法操作需要大量的邏輯。圖1 0所示的另一方法是在 (請先閱讀背面之注意事項再填寫本頁) 裝---I r---—訂--I------線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -24-
經濟部智慧財產局員工消費合作社印M 45 43 ?9 A7 -----B7 五、發明說明(22 ) 事件微變刻劃中,將微變乘法分成開成整數操作與分數操 作。 圖1 0中的事件計數狀態機7 1與事件計數刻劃與圖 9中相同,根據所有先前事件累積的延遲資料的整數部分 產生一有效資料致能《有效資料致能經過正反器7 9及 9 1 — 9 3傳送給事件刻劃輸出中的狀態機8 4,以產生 事件開始信號。暫存器7 2儲存刻劃因數,它包括整數分 量與分數分量。 圖1 0中的事件計數刻劃與圖9中的差異在於刻劃計 數器7 3提供計數資料C N T給事件刻劃輸出中的比較器 9 9。事件計數刻劃中的另一不同點是刻劃計數器7 3提 供一模式控制(MODE)給事件微變刻劃中的累加器》 如圖9所示,加法器74與暫存器7 5構成一累加器。事 件計數刻劃包括額外的正反器9 4 — 9 6 ,用以相對於事 件微變刻劃所增加的組件重整時序。 事件微變刻劃包括一乘法器1 0 5、一正反器1 〇 7 ,一暫存器1 1 1、一個由加法器106與暫存器1〇8 構成的微變累加器、正反器1 1 2、加法器1 1 3、以及 正反器1 1 2。累加器接收刻劃計數器7 3的模式控制信 號。來自事件微變記億體的微變資料提供給乘法器1 〇 5 及加法器1 0 6 (微變累加器)。乘法器1 0 5也接收來 自暫存器7 2之刻劃因數的分數分量。 如前所述,事件刻劃輸出包括比較器9 9與狀態機 84,以及加法器82與正反器83、97、98及 (請先閱讀背面之注意事項再填寫本頁) 裝 訂---- 線 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -25- A7 4543 7 9 B7__ 五、發明說明(23 ) 1 0 1。比較器9 9接收刻劃計數器7 3的計數資料 C N T以及一溢位信號’並比較兩者,溢位信號來自於微 變刻劃之累積微變資料的最大有效位元。當同時接收到來 自事件計數狀態機7 1的有效資料致能以及比.較器9 9的 輸出時,狀態機8 4產生一事件開始信號。當加法器8 2 相加的結果中包括一進位信號(MS B )時,事件開始信 號被延遲一個參考時計周期。如果進位信號代表的數字大 於1 ,即多個MSB s位元,在產生事件開始信號之前, 要增加對應數量的時計周期。 在圖1 0中,來自暫存器7 2的刻劃因數提供給事件 計數刻劃與事件微變刻劃,如上所述。在本例的事件計數 刻劃中》刻劃因數的分數分量提供給加法器7 4 (累加器 ),同時,刻劃因數的整數分量提供給刻劃計數器7 3。 在事件微變刻劃中,與圖9的例不同,僅將刻劃因數的分 數分量提供乘法器1 〇 5。來自事件微變記憶體的微變資 料提供給乘法器1 0 5,與刻劃因數的分數分量相乘。此 外,微變資料也提供給微變累加器(加法器1 0 6 ) ’以 便在每一個參考時計周期按刻劃因數之整數分量所定義的 次數累加。 刻劃因數的整數分量預設定刻劃計數器7 3 ,以便每 當計數値到達預設値時產生終止計數(T C )脈波。例如 ,當刻劃因數的整數分量是>3'時,每當刻劃計數器 7 3計數到3個參考時計脈波時’即產生終止計數脈波。 終止計數脈波提供給事件計數狀態機7 1做爲時計致能’ (請先閱讀背面之注意事項再填寫本頁) 裝-----^----訂---------線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -26 - 9 A7 B7 五、發明說明(24 ) 以便每當終止計數脈波的數量到達狀態機7 1中所指定的 累加事件計數値時產生有效資料致能= (請先閱讀背面之注意事項再填寫本頁) 來自刻劃計數器7 3的終止計數脈波也提供給暫存器 7 5。如前所述,由於暫存器7 5與加法器7 4構成累力口 器,因此,每當暫存器7 5接收到終止計數脈波時,刻劃 因數的分數分量即被加到先前的分數分量。如果累加的分 數分量超過整數,例如(―個參考時計周期),刻 劃計數器7 3即接收到一進位信號,它即會在產生終止計 數脈波前增加一個參考時計周期的額外延遲。 在事件計數刻劃中,如前所述,來自事件微變記憶體 微變資料被提供給乘法器1 0 5 ,與刻劃因數的分數分量 相乘。由於乘法器1 0 5只處理刻劃因數的分數分量,與 乘法相關的位元數可比圖9的乘法器7 7少。在每一個參 考時計周期,微變資料也被加法器1 0 6與暫存器1 0 8 所構成的累加器累加。微變累加器計算微變乘法的整數部 分,事實上整數乘法只是簡單的値的相加,時間的整數値 〇 經濟部智慧財產局員工消費合作社印製 在刻劃計數器7 3每一次的刻劃計數操作開始時,刻 劃計數器7 3的模式控制(Μ 0 D E )信號初始化微變累 加器。亦即 > 在上述的例中,傳送到刻劃計數器7 3之刻 劃因數的整數分量是’在每3個參考時計周期時即 產生一模式控制信號。模式控制信號重置微變累加器。微 變累加器的溢位(MS B s )提供給比較器9 9,與來自 刻劃計數器7 3的計數資料比較。比較的結果(整數延遲 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -27 - 454379 A7 ___B7__ 五、發明說明(25 ) 致能)提供給狀態機8 4,以決定有效資料致能的延遲時 間。 {請先閱讀背面之注意事項再填寫本頁) 累加的微變資料與乘後的微變資料被加法器1 1 3相 加,結果提供給事件刻劃輸出內的加法器8 2。在事件刻 劃輸出內,來自暫存器7 5之事件計數資料的累加分數分 量與來自加法器1 1 3的刻劃後微變資料被加法器8 2相 加。如果加法器8 2相加的結果產生溢位,即整數,顯示 此整數的最大有效位元(MS B s )被提供給狀態機8 4 ,以增加一個由整數定義的額外延遲。根據由比較器9 9 之輸出定義的延遲時間與MS B s所定義的額外延遲,狀 態機8 4產生一事件開始信號,它提供給事件產生器。 圖1 1的方塊圖顯示事件測試系統中所實施之後-刻 劃結構的另一例,其中刻劃因數只包含整數分量。圖1 1 是圖1 0的簡單型,因爲它不包括刻劃因數之分數分量的 刻劃操作。圖1 2 A - 1 2 G顯示圖1 1之刻劃操作的時 序圖。 經濟部智慧財產局員工消費合作社印製 在圖1 1中,由於刻劃因數只包括整數分量,因此, 圖1 0之事件計數刻劃中的累加器不復見於本實施例。事 件計數狀態機7 1的增加與來自刻劃計數器7 3的終止計 數(T C )脈波同步,並根據所有先前事件之延遲資料整 數部分的累加,產生一有效資料致能。有效資料致能經由 正反器79、9 1及9 3傳送到事件刻劃輸出中的AND 電路9 0,以產生事件開始信號。 在圖1 1的事件計數刻劃中,刻劃計數器7 3傳送計 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -28 - 454379 A7 ___B7 五、發明說明烊) (請先閱讀背面之注意事項再填寫本頁> 數資料CNT給事件刻劃輸出中的比較器9 9 »圖1 1的 事件微變刻劃中包括由加法器1 0 6與暫存器1 0 8所構 成的微變累加器。刻劃計數器7 3提供模式控制( Μ 0 D E )信號給事件微變刻劃中的微變累加器以重置微 變累加器。來自事件微變記億體的微變資料也提供給微變 累加器。 圖1 1的事件刻劃輸出包括一比較器99 ,它接收來 自刻劃計數器7 3的計數資料與來自微變刻劃之累加的微 變資料的進位信號(MBSs),並比較這些資料。當 AND電路9 0接收到來自事件計數狀態機7 1的有效資 料致能及比較器9 9的輸出(整數延遲致能)’AND電 路9 0產生一事件開始信號。當加法器8 2相加的結果中 包含有進位信號(MS B )時,事件開始信號被延遲一個 參考時計周期。如上所述,如果進位信號代表的數字大於 1 ,即多個MS B s位元,在產生事件開始信號前,將增 加對應數量的時計周期。 經濟部智慧財產局員工消費合作社印製 現請回頭參閱事件計數刻劃,提供給刻劃計數器7 3 的刻劃因數僅只有整數分量。來自暫存器7 2的刻劃因數 預設定刻劃計數器7 3 ,因此,每當計數値到達預設的整 數時,即產生終止計數(T C )脈波。例如,當刻劃因數 是w 3 〃時*每當刻劃計數器7 3的計數到達3個參考時 計時,即產生終止計數脈波。事件計數狀態機7 1在每一 個終止計數脈波時增加,因此’當終止計數脈波的數量到 達其內指定的累加事件計數値時,它產生一有效資料致能 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -29 - 經濟部智慧財產局員工消費合作社印製 4 5 43 7 9 A7 I--------B7__ 五、發明說明(27 ) 〇 在事件微變刻劃中,如上所述,由加法器1 0 6與暫 存器1 0 8構成的累加器接收來自事件微變記憶體的微變 資料。微變資料在每一個參考時計周期被累加,次數由刻 劃因數的整數定義。這是因爲整數乘法僅是簡單地由微變 資料加整數次構成。 此累加是在來自刻劃計數器7 3的模式控制C MOD E )信號的控制下執行,刻劃計數器7 3在每一個 刻劃計數操作開始時初始化累加器。在前述的例中,其中 ’送到刻劃計數器73的整數分量是,在每3個參 考時計周期產生一個模式控制信號,它重置累加器。因此 ,累加器將微變資料加3次,即,累加刻劃因數所指定的 整數次。累加後之微變的溢位(MSB s )提供給比較器 9 9 ,在該處它與來自刻劃計數器7 3的計數資料比較。 比較的結果提供給AND電路9 0 ,以決定有效資料致能 的延遲時間。在事件刻劃輸出的輸出產生累加之微變的分 數部分。 圖1 1之實施例的上述操作,將利用圖1 2A — 1 2 G的時序圖進一步解釋。在本例中,假設刻劃因數是 一整數'、3〃 ,即,目前事件的原A時間被擴展3倍。因此 ,刻劃計數器7 3在每3個圖1 2 A所示的參考時計產生 一個終止計數脈波。同時也假設’圖1 1的事件計數狀態 機7 1當接收到3個致能脈波(即3個終止計數脈波)時 產生有效資料致能。因此’圖1 2 F的有效資料致能是由 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公釐) -30- :_ . ----I ·^·---r---—訂---------線 (請先閱讀背面之注意事項再填寫本頁) 4 543 79 A7 ____B7___ 五、發明說明¢28 ) (請先閲讀背面之注意事項再填寫本頁) 事件計數狀態機7 1所產生。刻劃計數器7 3也與參考時 計同步產生圖1 2 B的計數資料(刻劃周期計數)。計數 資料提供給圖1 1的比較器9 9 » 事件微變刻劃中的微變累加器,按刻劃因數所定義的 次數累加微變資料,在本例中是3次,如圖1 2 C所示。 在開始累加操作前,來自刻劃計數器7 3的模式控制信號 每3個參考時計重置累加器。由於累加的微變資料在暫存 器1 1 2中被來自刻劃計數器7 3的終止計數脈波致能, 事件微變刻劃產生圖1 2 D的累加微變資料,提供給事件 產生器。比較器9 9比較來自刻劃計數器7 3的計數資料 (刻劃周期計數)與累加之微變資料的最大有效位元( M S B s ),當兩資料相互匹配時,產生一圖12Ε所示 的匹配信號(整數延遲致能)。因此,當AND電路9 0 接收到圖1 2 F的有效資料致能與圖1 2 E的匹配信號時 ,爲事件產生器產生圖1 2 G的事件開始信號,與時序同 步。 經濟部智慧財產局員工消費合作社印製 圖13的方塊圖顯示用於如圖10所示之分數後-刻 劃中的事件計數刻劃實例。此方塊圖顯示事件計數刻劃的 整數部分是由刻劃計數器1 2 3與比較器1 2 4構成。刻 劃計數器1 2 3是向上計數器,它根據刻劃因數之整數分 量的大小,將整數次的等待狀態插入事件計數邏輯。比較 器1 2 4比較來自暫存器7 2之刻劃因數的整數分量與來 自刻劃計數器1 2 3的計數資料。當兩資料相互匹配時, 比較器12 4產生一匹配信號或終止計數(TC)。諸如 本纸張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) -31 - 4543 7 9 A7 __ B7_ 五、發明說明(29 ) 圖1 〇中所示的事件計數狀態機不會向前動作,直到比較 器1 2 4發出終止計數。刻劃計數器1 2 3的計數資料( 刻劃周期計數)提供給事件刻劃輸出,用以產生一整數的 延遲致能(圖10之比較器9 9的匹配信號)。 事件計數刻劃的分數部分是由一算術單元1 2 8與一 暫存器1 2 1構成。累加器接收刻劃因數的分數分量,並 在每個終止計數脈波累加分數分量。此累加所產生的進位 信號被送回刻劃計數器1 2 3 ,以插入一個額外的參考時 計延遲。累加後的資料提供給事件刻劃輸出,用於最終的 微變資料計算。 圖14的方塊圖顯示用於如圖11所示之整數後-刻 劃中的事件計數刻劃另一例。此例是用於事件計數的整數 刻劃,其中刻劃因數僅包括整數。圖1 4的結構與圖1 3 中用於分數事件計數刻劃的類似,基本差異在於去除了延 遲操作中所有的分數分量。例如,沒有用於刻劃因數之分 數分量的累加器。 圖15的方塊圖顯示用於如圖10所示之分數後-刻 劃中的事件微變刻劃例。圖1 5的結構基本上與圖1 0中 的事件微變刻劃類似。微變刻劃的分數部分顯示一乘法器 1 3 1接收刻劃因數的分數部分,並乘以微變資料。如前 參考圖1 0的說明,由於乘法器1 3 1中只使用刻劃因數 中的分數部分,因此,所需的相關邏輯比如圖9所示的全 一刻劃乘法少。 微變刻劃的整數部分包括由算術單元1 3 4與暫存器 (請先閱讀背面之注意事項再填寫本頁) 裝-----r--—-------線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -32- 經濟部智慧財產局員工消費合作杜印製 4 5 43 7 9 A7 __B7_ 五、發明說明(3〇 ) 1 3 5所構成的累加器。整數部分也包括時計致能暫存器 1 3 6,由累加器的致能信號控制。累加器將累加刻劃因 數之每一個整數中參考時計的整數(終止計數)》ALU 控制在圖1 0的每一個終止計數或模式控制信號結束時重 置累加器。一累加器致能信號致使時計致能暫存器1 3 6 在每一個終止計數時儲存最終的刻劃後微變値。 整數部分微變刻劃的結果代表一整數延遲値與剩下的 分數延遲値。整數延遲値代表參考時計的整數,分數延遲 値代表參考時計剩下的分數。分數參考時計延遲被一算術 單元1 3 7加到事件微變刻劃之分數部分的結果中,以產 生微變刻劃資料。在累加微變中的溢位被送到圖1 〇的比 較器9 9。 圖1 6的方塊圖顯示另一個用於圖1 1之整數後-刻 劃中的事件微變刻劃例。此例是用於事件微變整數刻劃, 其中的刻劃因數只包括整數。圖1 6的結構與圖1 5的分 數事件計數刻劃類似。基本差異在於去掉了延遲操作中所 有的分數分量。例如,沒有用於刻劃因數之分數分量的乘 法器。 按照本發明’事件基的半導體測試系統可以根據儲存 在事件記億體中的事件資料產生各種時序的事件,用以評 估半導體裝置。每一事件的時序是由從前一事件開始的時 間長度差(△時間)定義。事件間的△時間也由參考時計 周期的整數倍加上參考時計周期的分數來定義。本發明的 事件測試系統具有刻劃延遲時間(△時間)的能力,根據 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) -33- (請先閱讀背面之注意事項再填寫本頁) 裝-----^----訂---------線 454379 B7 五、發明說明(3〗) 刻劃因數修改目前事件的延遲時間以產生目前事件<•在本 發明的事件測試系統中,是根據具有整數分量與分數分量 的刻劃因數執行刻劃操作。在另一態樣中,事件測試系統 中的刻劃操作是根據只具有整數分量的刻劃因數執行刻劃 操作。 雖然本文中只特別說明與描述了較佳實施例,但須瞭 解’由於以上的教導以及所附申請專利範圍內的要項,本 發明將可做很多的修改與變化’都不會偏離本發明的精神 與意欲的範圍。 (請先閱讀背面+z注意事項再填寫本頁)
-It — — —------I I I I I 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -34-

Claims (1)

  1. 4 5 43 7 9 經濟部智慧財產局員工消費合作杜印製 A8 B8 C8 D8 六、申請專利範圍 1 . 一種事件基測試系統,經由供應一測試信號給被 測電子裝置(D U T )用以測試D U T,並在選通信號的 時序評估DUT的輸出,包括: 一事件計數記憶體,用以儲存時序資料的事件計數資 料’它是由參考時計周期的整數倍所構成(整數部分資料 ); 一事件微變記憶體,用以儲存時序資料的事件微變資 料’它是由參考時計周期的分數所構成(分數部分資料) 一位址順序器’產生用以存取事件計數記憶體與事件 微變記憶體的位址資料,以從其中讀取時序資料: 一加總與刻劃邏輯,用以加總時序資料,並根據刻劃 因數修改時序資料,以產生每一事件相對於一既定參考點 的總時間’其中加總與刻劃邏輯包括一延遲裝置,每當併 入加總與邏輯操作的分數部分的和超過參考時計周期時, 提供一個參考時計周期的額外延遲, 一事件產生器電路,用以根據總時間產生每一事件, 用以規劃測試信號或選通信號,以及 一主電腦,經由一測試程式控制事件基測試系統的整 個操作。 其中,時序資料表示兩毗鄰事件的時間差。 2 如申請專利範圍第1項的事件基測試系統,其中 的加總與刻劃邏輯包括: 一事件計數刻劃邏輯,根據刻劃因數刻劃事件計數資 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -35- ,------------^. —-----—訂_!_ -----结 {請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印5衣 454379 六、申請專利範圍 料; 一事件微變刻劃邏輯,根據刻劃因數刻劃來自事件微 變記憶體的資料: —事件計數狀態機,反應來自事件計數刻劃邏輯的終 止計數脈波產生一輸出信號;以及 一事件刻劃輸出邏輯,用以根據來自事件計數刻劃邏 輯的刻劃資料、來自事件微變刻劃邏輯的刻劃資料以及來 自事件計數狀態機的輸出信號計算目前事件的總刻劃延遲 〇 3 .如申請專利範圍第2項的事件基測試系統,其中 用以刻劃時序資料的刻劃因數包括整數分量與分數分量- 4 ·如申請專利範圍第2項的事件基測試系統,其中 用以刻劃時序資料的刻劃因數只包括整數分量。 5 .如申請專利範圍第3項的事件基測試系統,其中 的事件計數刻劃邏輯包括: 一刻劃計數器,被提供以刻劃因數的整數分量,用以 按刻劃因數之整數分量所指定的次數計數參考時計,每當 參考時計被計數到指定的數量時,產生一終止計數脈波; 以及 一累加器,被提供以刻劃因數的分數分量,每當接收 到來自刻劃計數器的終止計數脈波時,用以累加分數分量 t 其中,當累加的資料超過參考時計的一個周期長度時 ,累加器產生一進位信號,用以提供一個參考時計周期的 本紙張尺度適用中囤國家標準(CNS)A4規格(210 X 297公釐) -36- •-----------. --------訂---------^ (請先閱讀背面之注意事項再填寫本頁) 45 43 7 9 §1 C8 _ D8 六、申請專利範圍 額外延遲給用以計數參考時計的刻劃計數器》 6 .如申請專利範圍第5項的事件基測試系統,其中 的事件微變刻劃邏輯包括: 一乘法器,被提供以來自事件微變記憶體的微變資料 ,將其乘以具有整數分量與分數分量的刻劃因數。 7 ·如申請專利範圍第6項的事件基測試系統*其中 的事件刻劃輸出邏輯包括: 一加法器,用以加總來自事件計數刻劃邏輯中之累力口 器所累加的資料與來自事件微變刻劃邏輯中之乘法器的乘 後資料;以及 —狀態機,被提供以來自事件計數狀態機的輸出信號 ,用以爲事件產生器產生事件開始信號; 其中,當加總的資料超過參考時計一個周期的長度時 ,加法器產生一進位信號,用以提供一個參考時計周期的 額外延遲給產生事件開始信號的狀態機。 8 .如申請專利範圍第7項的事件基測試系統,其中 ,在事件計數刻劃邏輯中的累加器是由算術單元與暫存器 構成,以及,事件微變刻劃邏輯中的微變累加器是由算術 單元與暫存器構成。 9 ,如申請專利範圍第3項的事件基測試系統,其中 的事件計數刻劃邏輯包括: 一刻劃計數器,被提供以刻劃因數之整數分量,用以 按刻劃因數之整數分量所指定的次數計數參考時計,每當 計數到指定數量的參考時計時,產生一終止計數脈波及一 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) -------------- ----It---· - I —— — — — — <請先閱讀背面之沒意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -37- 4543 7 9 A8 B8 C8 D8 六、申請專利範圍 模式控制信號,刻劃計數器進一步產生與參考時計同步的 計數資料;以及 一累加器,被提供以刻劃因數的分數分量,每當接收 到來自刻劃計數器的終止計數脈波時,用以累加分數分量 j 其中,當累加的資料超過參考時計的一個周期長度時 ,累加器產生一進位信號,用以提供一個參考時計周期的 額外延遲給刻劃計數器,用以計數參考時計。 1 0 .如申請專利範圍第9項的事件基測試系統’其 中的事件微變刻劃邏輯包括: 一乘法器,被提供以來自事件微變記億體的微變資料 ,將其乘以具有整數分量與分數分量的刻劃因數; 一微變累加器,用以在參考時計的時序,按刻劃因數 之整數分量所指定的次數累加微變資料,微變累加器被來 自刻劃計數器的模式控制信號重置;以及 一加法器,用以加總來自微變累加器之累加的微變資 料與來自乘法器之乘後的微變資料。 1 1 .如申請專利範圍第1 0項的事件基測試系統, 其中的事件刻劃輸出邏輯包括: 一加法器,用以加總來自事件計數刻劃邏輯中之累加 器所累加的資料與來自事件微變刻劃邏輯中之加法器的相 加資料;以及 一比較器1被提供以來自事件計數刻劃邏輯內之刻劃 計數器的計數資料,與來自事件微變刻劃邏輯內之微變累 本紙張尺度適用中固國家標準(CNS)A4規格(210 X 297公釐) ------------- ^---I--- 訂 - -------鱗 《請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -38- 454379 B8s _ 六、申請專利範圍 加器的溢位資料比較,當兩資料相互匹配時,產生一匹配 信號; 一狀態機,被提供以來自事件計數狀態機的輸出信號 與來自比較器的匹配信號,用以爲事件產生器產生一事件 開始信號。 其中,當加總的資料超過參考時計一個周期的長度時 ,加法器產生一進位信號’用以提供一個參考時計周期的 額外延遲給產生事件開始信號的狀態機。 12.如申請專利範圍第11項的事件基測試系統, 其中,事件計數刻劃邏輯中的累加器是由算術單元與暫存 器構成,以及,事件微變刻劃邏輯中的微變累加器是由算 術單元與暫存器構成。 1 3 如申請專利範圍第4項的事件基測試系統,其 中的事件計數刻劃邏輯包括一刻劃計數器,它被提供以刻 劃因數,用以按刻劃因數所指定的次數計數參考時計,每 當參考時計被計數到指定的次數時,產生一終止計數脈波 與一模式控制信號,刻劃計數器進一步產生與參考時計同 步的計數資料。 1 4 .如申請專利範圍第1 3項的事件基測試系統, 其中的事件微變刻劃邏輯包括一微變累加器,用以在參考 時計的時序按刻劃因數之整數分量所指定的次數累加微變 資料,其中微變累加器是被來自刻劃計數器的模式控制信 號重置。 1 5 .如申請專利範圍第1 4項的事件基測試系統, (請先閱讀背面之注意事項再填寫本黃) *------—訂---------線 經濟部智慧財產局員工消費合作社印製 本纸張尺度適用中國國家標準(CNS)A4規格(210x 297公釐) -39- 4543/9 AS B8 C8 D8 六、申請專利範圍 其中的事件刻劃輸出邏輯包括: 一比較器,被提供以來自事件計數刻劃邏輯中之刻劃 計數器的計數資料,用以與來自事件微變刻劃邏輯中之微 變累加器的溢位資料比較,當兩資料相互匹配時產生一匹 配信號;以及 一 AND電路,被提供以來自事件計數狀態機的輸出 信號以及來自比較器的匹配信號,用以爲事件產生器產生 一事件開始信號。 1 6 .如申請專利範圍第1項的事件基測試系統,進 一步包括用以儲存該DUT之失效資訊的失效記憶體,該 失效資訊是將該測試信號施加給該DUT,並在該選通信 號的時序比較該D U T的響應輸出與預期値所得到的資訊 〇 1 7 .如申請專利範圍第1項的事件基測試系統,進 一步包括在事件產生電路與該D U T間的接腳電子裝置。 (請先閱讀背面之注意事項再填寫本頁) i - -----訂-1 ----I-- 經濟部智慧財產局員工消費合作社印製 -40- 本紙張尺度適用t國國家標準(CNS)A4規格(210 X 297公釐)
TW089106018A 1999-04-05 2000-03-31 Scaling logic for event based test system TW454379B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/286,226 US6557133B1 (en) 1999-04-05 1999-04-05 Scaling logic for event based test system

Publications (1)

Publication Number Publication Date
TW454379B true TW454379B (en) 2001-09-11

Family

ID=23097645

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089106018A TW454379B (en) 1999-04-05 2000-03-31 Scaling logic for event based test system

Country Status (5)

Country Link
US (1) US6557133B1 (zh)
JP (1) JP4471446B2 (zh)
KR (1) KR100493350B1 (zh)
DE (1) DE10016611A1 (zh)
TW (1) TW454379B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6678643B1 (en) * 1999-06-28 2004-01-13 Advantest Corp. Event based semiconductor test system
US6532561B1 (en) * 1999-09-25 2003-03-11 Advantest Corp. Event based semiconductor test system
US6377065B1 (en) * 2000-04-13 2002-04-23 Advantest Corp. Glitch detection for semiconductor test system
US6404218B1 (en) * 2000-04-24 2002-06-11 Advantest Corp. Multiple end of test signal for event based test system
US6859902B1 (en) * 2000-10-02 2005-02-22 Credence Systems Corporation Method and apparatus for high speed IC test interface
DE50210978D1 (de) * 2001-03-15 2007-11-08 Bosch Gmbh Robert Verfahren und vorrichtung zur bildung von taktimpulsen in einem bussystem mit wenigstens einem teilnehmer, bussystem und teilnehmer
US7171602B2 (en) * 2001-12-31 2007-01-30 Advantest Corp. Event processing apparatus and method for high speed event based test system
WO2003085706A1 (en) * 2002-04-11 2003-10-16 Advantest Corporation Manufacturing method and apparatus to avoid prototype-hold in asic/soc manufacturing
US7089135B2 (en) * 2002-05-20 2006-08-08 Advantest Corp. Event based IC test system
TWI284743B (en) * 2002-07-13 2007-08-01 Advantest Corp Event pipeline and summing method and apparatus for event based test system
US6879927B1 (en) * 2003-07-21 2005-04-12 Credence Systems Corporation Communication interface for virtual IC tester
GB2447981A (en) * 2007-03-30 2008-10-01 Mitsubishi Electric Inf Tech Time delay measurement for global navigation satellite system receivers
US7615990B1 (en) 2007-06-28 2009-11-10 Credence Systems Corporation Loadboard enhancements for automated test equipment
GB2536318B (en) * 2015-09-09 2018-02-14 Imagination Tech Ltd Synchronising devices

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5282213A (en) * 1991-01-02 1994-01-25 Compaq Computer Corporation Computer-based logic analyzer timing and analysis system
US5740086A (en) * 1996-01-11 1998-04-14 Advantest Corp. Semiconductor test system linked to cad data
US6226765B1 (en) * 1999-02-26 2001-05-01 Advantest Corp. Event based test system data memory compression

Also Published As

Publication number Publication date
JP2000321340A (ja) 2000-11-24
US6557133B1 (en) 2003-04-29
KR100493350B1 (ko) 2005-06-07
KR20010006949A (ko) 2001-01-26
DE10016611A1 (de) 2001-02-08
JP4471446B2 (ja) 2010-06-02

Similar Documents

Publication Publication Date Title
TW454379B (en) Scaling logic for event based test system
TW578002B (en) Event based semiconductor test system
TW510976B (en) Delta time event based test system
JP3220480B2 (ja) 自動テスト装置用イベントシーケンサ
US8412975B2 (en) USB based synchronization and timing system
TW457769B (en) Delay clock generating apparatus and delay time measurement apparatus and method
JP4166756B2 (ja) 所定のクロック信号特性を有するクロック信号を生成するための方法および装置
JP4621050B2 (ja) クロック乗替装置、及び試験装置
WO2008135305A1 (en) Method and apparatus for scalable and programmable delay compensation for real-time synchronization signals in a multiprocessor system with individual frequency control
US5592659A (en) Timing signal generator
US7336748B2 (en) DDS circuit with arbitrary frequency control clock
US4603292A (en) Frequency and time measurement circuit
TW514743B (en) Delay time insertion for event based test system
US20060155491A1 (en) Frequency determination
TW460702B (en) Test apparatus for testing clock generation circuit
TW533421B (en) Scan vector support for event based test system
JP3588235B2 (ja) 半導体試験装置
JP3437407B2 (ja) 半導体試験装置用タイミング発生器
CN1244820C (zh) 基于事件的半导体测试系统
US7058911B2 (en) Measurement of timing skew between two digital signals
JP3693930B2 (ja) Pll回路のシミュレーション方法およびシミュレーション・プログラム
JPH07209388A (ja) タイミング信号発生装置
JP2001133525A (ja) Icテスタのタイミングパルス発生回路およびicテスタ
JPH0774818B2 (ja) テスターのタイミング信号発生回路
JPH0536752B2 (zh)

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees