DE10007427A1 - Ereignisgestütztes Prüfsystem - Google Patents

Abstract

Die vorliegende Erfindung betrifft ein ereignisgestütztes Prüfsystem, bei dem Ereignisdaten zur Verringerung des Umfangs eines Speichers in komprimierter Form gespeichert und zur Erzeugung von Ereignissen für die Prüfung eines Bauteilprüflings (DUT) wieder dekomprimiert werden. Das ereignisgestützte Prüfsystem umfaßt dabei einen Taktzählspeicher zur Speicherung von Taktzähldaten für jedes Ereignis, die je nach dem Wert des ganzzahligen Datenteils aus einem oder mehreren Datenwörtern bestehen, einen Feinabstimmungsdatenspeicher zur Speicherung von Feinabstimmungsdaten für jedes Ereignis, wobei der Feinabstimmungsspeicher am selben Speicherplatz Feinabstimmungsdaten für zwei oder mehr Ereignisse speichert, eine Adreßfolge-Steuereinheit zur Erzeugung von Adreßdaten für den Zugriff auf den Taktzählspeicher und den Feinabstimmungsdatenspeicher und eine Dekompressions-Hardware zur Reproduktion der dem jeweiligen Ereignis zugehörigen Taktzähldaten vom Taktzählspeicher und Feinabstimmungsdaten vom Feinabstimmungsspeicher. Das ereignisgestützte Prüfsystem kann zudem eine Ereignisprozeßsteuereinheit zur Erzeugung einer Gesamtverzögerungszeit jedes Ereignisses relativ zu einem vorbestimmten Referenzpunkt auf der Grundlage der von der Dekompressions-Hardware gelieferten Taktzähldaten und Feinverzögerungsdaten und eine Feinverzögerungssteuereinheit enthalten, die zur Herstellung von zum Prüfen des Bauteilprüflings dienenden Prüfsignalen die einzelnen Ereignisse basierend auf der ...

Description

Die vorliegende Erfindung betrifft ein ereignisgestüt­ zes Halbleiterprüfsystem zum Prüfen von Halbleiterbau­ teilen und dabei insbesondere ein ereignisgestütztes Halbleiterprüfsystem mit einer Speicherdatenkomprimie­ rung, durch die Ereignisdaten im Prüfsystem gespeichert werden können, und ein ereignisgestütztes Halbleiter­ prüfsystem mit einer Datendekomprimierung zur Erzeugung von Ereignissen mit unterschiedlicher Zeitsteuerung, die zur Bewertung eines Halbleiterbauteilprüflings ein­ gesetzt werden, wobei die Zeitsteuerung jedes Ereignis­ ses durch einen Zeitabstand zum vorhergehenden Ereignis festgelegt ist.

Beim Prüfen von integrierten Halbleiterschaltungsbau­ teilen mit Hilfe eines Halbleiterprüfsystems, etwa ei­ nes Prüfgeräts für integrierte Schaltungen, werden ei­ nem zu prüfenden integrierten Halbleiterschaltungsbau­ teil an dessen entsprechenden Pins Prüfsignale mit ei­ ner bestimmten Prüfzeitsteuerung zugeführt. Das Prüfge­ rät für integrierte Schaltungen empfängt vom integrier­ ten Schaltungsbauteilprüfling in Antwort auf die Prüfsignale erzeugte Ausgangssignale. Die Ausgangssi­ gnale werden sodann abgetastet, d. h. mit Hilfe von Strobe-Signalen mit einer bestimmten Zeitsteuerung bzw. bestimmten Verzögerungszeiten abgefragt, um sie mit SOLL-Werten zu vergleichen und so zu bestimmen, ob das integrierte Schaltungsbauteil einwandfrei funktioniert.

Herkömmlicherweise wird die Zeitsteuerung der Prüfsi­ gnale und Strobe-Signale relativ zu einer Prüfgerätge­ schwindigkeit oder einem Prüfgerätzyklus des Halblei­ terprüfsystems festgelegt. Ein solches Prüfsystem wird gelegentlich als zyklusgestütztes Prüfsystem bezeich­ net. In einem zyklusgestützten Prüfsystem wird das Halbleiterbauteil (DUT) geprüft, indem man Vektoren ei­ nes sich zyklisch wiederholenden Pin-Musters mit einer programmierten Datenflußrate (Prüfgerätzyklus) einem Formatierer mit Flankenzeitsteuerung zur Erzeugung von gewünschten Wellenformen, etwa Prüfsignalen und Strobe- Signalen, zuführt.

Die unterschiedliche Zeitsteuerung der Prüfgerätzyklen, der Prüfsignale und der Strobe-Signale erfolgt übli­ cherweise auf der Grundlage eines Referenztaktes. Der (auch als "Systemtakt" bzw. "Haupttakt" bezeichnete) Referenztakt wird seinerseits durch einen sehr konstan­ ten Oszillator, beispielsweise durch einen im Prüfgerät für integrierte Schaltungen vorgesehenen Quarz-Oszilla­ tor, vorgegeben. Entspricht die benötigte Zeittaktauf­ lösung in einem Prüfgerät für integrierte Schaltungen einem ganzzahligen Vielfachen der höchsten Taktrate (kürzester Taktzyklus) eines Referenztakt-Oszillators, so lassen sich Zeitsteuerungssignale generieren, indem man den Referenztakt einfach mit Hilfe eines Zählers oder einer Dividiereinrichtung teilt und das bei der Teilung entstehende Ausgangssignal mit dem Referenztakt synchronisiert.

Allerdings müssen Prüfgeräte für integrierte Schaltun­ gen heutzutage in der Regel eine Zeittaktauflösung auf­ weisen, die höher ist als die höchste Taktrate, d. h. das kürzeste Zeitintervall, eines Referenztakts. So kann beispielsweise der vom Prüfgerät für integrierte Schaltungen verwendete Referenztakt 10 ns (Nanosekunden) betragen, das Prüfgerät aber eine Zeit­ taktauflösung von 0,1 ns benötigen. Darüber hinaus wird bei heute üblichen Prüfgeräten für integrierte Schal­ tungen die jeweilige Zeitsteuerung auf der Grundlage eines Prüfprogramms von einem Zyklus zum nächsten dyna­ misch verändert.

Zur Erzeugung derartiger Zeitsteuerungssignale mit ei­ ner Zeittaktauflösung, die höher ist als die Referenz­ taktrate, wird die Zeitsteuerung gemäß dem Stand der Technik durch Zeitsteuerungsdaten in einem Prüfprogramm angegeben. Die Zeitsteuerungsdaten bestehen dabei aus einer Kombination eines ganzzahligen Vielfachen und ei­ nes Bruchteils des Referenztakt-Zeitintervalls. Derar­ tige Taktdaten werden in einem Zeitsteuerungsspeicher abgespeichert und für jeden Zyklus der Prüfung ausgele­ sen. Dabei werden dann in jedem Prüfzyklus auf der Grundlage der Zeitsteuerungsdaten Prüfsignale und Strobe-Signale erzeugt, die sich auf diesen Prüfzyklus, und zwar beispielsweise auf einen Anfangspunkt des je­ weiligen Zyklus, beziehen.

Bei einem anderen Typ von Prüfsystem, dem sogenannten ereignisgestützte Prüfsystem, werden die gewünschten Prüfsignale und Strobe-Signale direkt für jeden Pin un­ ter Verwendung von aus einem Ereignisspeicher stammen­ den Daten gebildet. Bei ereignisgestützten Prüfsystemen werden Ereignisse, bei denen es sich um beliebige Veränderungen im Logikzustand, beispielsweise um das Ansteigen bzw. Abfallen von Prüfsignalen und Strobe-Si­ gnalen, handelt, in bezug zu ihren zeitlichen Abständen zu festgelegten Referenzzeitpunkten bestimmt, bei denen es sich üblicherweise um Zeittakte vorhergehender Er­ eignisse handelt, wie sich dies dem Beispiel gemäß Fig. 1 entnehmen läßt. Zur Erzeugung einer hochauflösenden Zeittaktsteuerung wird der Zeitraum zwischen den Ereig­ nissen durch eine Kombination eines ganzzahligen Viel­ fachen eines Referenztakt-Zeitintervalls und eines Bruchteils des Referenztakt-Zeitintervalls festgelegt.

Beim Beispiel gemäß Fig. 1 findet das Ereignis 1 (Logikänderung) zu einem Zeitpunkt a statt, der durch einen Zeitabstand T0 zu einem Anfangszeitpunkt bestimmt wird. Zum besseren Verständnis wird das erste Ereignis mit T0 bezeichnet. Das zweite (im folgenden als Ereig­ nis T1 bezeichnete) Ereignis erfolgt an einem Zeitpunkt b, der um einen Zeitraum T1 nach dem Zeitpunkt a liegt. Das dritte (im folgenden als Ereignis T2 bezeichnete) Ereignis findet an einem Zeitpunkt c statt, der wie­ derum um einen Zeitraum T2 nach dem Zeitpunkt b liegt. Die Ereignisse T0 bis T10 sind in entsprechender Weise im Beispiel gemäß Fig. 1 dargestellt.

Da bei einem ereignisgestützten Prüfsystem die Zeit­ steuerungsdaten in einem Zeitsteuerungsspeicher (Ereignisspeicher) nicht alle einzelnen Prüfzyklusdaten enthalten müssen, läßt sich ein Verfahren zur Erzeugung der Prüfsignale und Strobe-Signale vereinfachen und die Erzeugung der Signale unabhängig an jedem Prüfgerätpin durchführen. Beim ereignisgestützten Prüfsystem werden die Zeitsteuerungsdaten für jedes in einem Ereignis­ speicher abgespeicherte Ereignis durch einen Zeitab­ stand zwischen dem gegenwärtigen Ereignis und dem letz­ ten Ereignis festgelegt. Da zwischen zwei aufeinander­ folgenden Ereignissen üblicherweise nur ein kurzer Zeitabstand liegt, können auch die Daten im Speicher einen geringen Umfang aufweisen, was eine Verringerung der Speicherkapazität ermöglicht.

Darüber hinaus verwenden bei den heute meist zur Ent­ wicklung von Halbleiterbauteilen, etwa hochintegrierten oder höchstintegrierten Schaltungen, eingesetzten rech­ nergestützten Entwicklungssystemen (CAD-Systemen) die Logiksimulatoren der CAD-Systeme ereignisgestützte Prüfsignale zur Bewertung des Halbleiterbauteils. Ein ereignisgestütztes Prüfsystem bietet daher die Möglich­ keit einer direkteren Verwendung der während der Ent­ wicklung in einem CAD-System gewonnenen Entwicklungsda­ ten bei der Herstellung der unter Einsatz der Entwick­ lungsdaten zu erzeugenden Püfsignale.

Zur Erzeugung von ereignisgestützten Prüfsignalen zum Prüfen komplexer Hochleistungs-Halbleiterbauteile muß in einem Ereignisspeicher ein großes Ereignisdatenvolu­ men abgespeichert werden. Dementsprechend besteht ein Bedarf nach einer Möglichkeit, die Ereignisdaten zur Speicherung im Ereignisspeicher zu komprimieren und die vom Ereignisspeicher kommenden Ereignisdaten zur Erzeu­ gung der ereignisgestützten Prüfsignale wieder zu de­ komprimieren.

Der vorliegenden Erfindung liegt daher die Aufgabe zu­ grunde, ein ereignisgestützes Halbleiterprüfsystem mit einer Speicherdatenkomprimierung zu beschreiben, die eine Speicherung von Ereignisdaten zur Erzeugung der Bewertung von Halbleiterbauteilprüflingen dienender Er­ eignisse mit unterschiedlicher Zeitsteuerung im Halb­ leiterprüfsystem ermöglicht.

Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein ereignisgestützes Halbleiterprüfsystem mit einer Speicherdatenkomprimierung zu beschreiben, die eine Speicherung von Ereignisdaten zur Erzeugung der Bewertung von Halbleiterbauteilprüflingen dienender Er­ eignisse mit unterschiedlicher Zeitsteuerung im Halb­ leiterprüfsystem ermöglicht, wobei die Zeitsteuerungs­ daten der einzelnen Ereignisse durch einen Zeitabstand zum vorhergehenden Ereignis festgelegt sind.

Außerdem ist es eine Aufgabe der vorliegenden Erfin­ dung, ein ereignisgestützes Halbleiterprüfsystem mit einer Datendekompression zu beschreiben, wobei durch die Dekompression der Erzeugung ereignisgestützter Prüfsignale für die Bewertung eines Halbleiterbauteilprüflings dienende Ereigniszeitsteue­ rungsdaten auf der Grundlage der aus dem Ereignisspei­ cher ausgelesenen komprimierten Ereigniszeitsteuerungs­ daten reproduziert werden können.

Darüber hinaus besteht eine Aufgabe der vorliegenden Erfindung darin, ein ereignisgestütztes Halbleiterprüf­ system zu beschreiben, bei dem die Zeitsteuerungsdaten jedes Ereignisses durch einen Zeitabstand zum vorherge­ henden Ereignis festgelegt sind.

Außerdem liegt der vorliegenden Erfindung auch die Auf­ gabe zugrunde, ein ereignisgestütztes Halbleiterprüfsy­ stem zu beschreiben, das Prüfsignale und Strobe-Signale auf der Grundlage von Ereignisinformationen erzeugt, deren Zeitabstand zum jeweils vorhergehenden Ereignis durch eine Kombination eines ganzzahligen Vielfachen eines Referenztaktintervalls und eines Bruchteils des Referenztaktintervalls festgelegt ist.

Aufgabe der vorliegenden Erfindung ist es auch, ein er­ eignisgestütztes Halbleiterprüfsystem zu beschreiben, das Prüfsignale und Strobe-Signale direkt unter Verwen­ dung von in einem Ereignisspeicher gespeicherten Zeit­ steuerungsdaten erzeugt.

Daneben ist es auch Aufgabe der vorliegenden Erfindung, ein ereignisgestütztes Halbleiterprüfsystem zu be­ schreiben, das in der Lage ist, Prüfsignale und Strobe- Signale mit Hilfe von in einem Ereignisspeicher gerin­ ger Kapazität gespeicherten Zeitsteuerungsdaten zu er­ zeugen.

Schließlich ist es eine weitere Aufgabe der vorliegen­ den Erfindung, ein ereignisgestützes Halbleiterprüfsy­ stem zu beschreiben, das in der Lage ist, von einem CAD-System während der Entwicklung des Halblei­ terbauteilprüflings gewonnene Daten direkt zur Erzeu­ gung von Prüfsignalen und Strobe-Signalen einzusetzen.

Die vorliegenden Erfindung betrifft ein ereignisgestüt­ zes Halbleiterprüfsystem mit Speicherdatenkomprimie­ rung, wobei im Halbleiterprüfsystem Ereignisdaten für die Erzeugung von der Bewertung eines Halbleiterbau­ teilprüflings (DUT) dienenden Ereignissen mit unter­ schiedlicher Zeitsteuerung abgespeichert werden. Das ereignisgestützte Halbleiterprüfsystem mit Datenkompri­ mierung umfaßt dabei:

• - einen Taktzählspeicher, der Taktzähldaten für jedes Ereignis speichert, die ein ganzzahliges Vielfaches eines Referenztaktintervalls (ganzzahliger Daten­ teil) darstellen, wobei die Taktzähldaten in Abhän­ gigkeit vom Wert des ganzzahligen Datenteils ein oder mehrere Datenwörter enthalten und wobei wenig­ stens ein Datenwort ein Flag, das anzeigt, ob das nächste Wort benötigt wird, sowie die Nummer der ei­ nem gegenwärtigen Ereignis zugehörigen Feinabstimmungsdaten und einen Teil des ganzzahligen Datenteils umfaßt;
• - einen Feinabstimmungsdatenspeicher zur Speicherung von Feinabstimmungsdaten für jedes Ereignis, die einen Bruchteil des Referenztaktintervalls (Bruch- Datenteil) darstellen, wobei der Feinabstimmungsda­ tenspeicher am selben Speicherplatz Feinabstimmungs­ daten für zwei oder mehr Ereignisse speichert;
• - eine Adreßfolge-Steuereinheit zur Erzeugung von Adreßdaten für den Zugriff auf den Taktzählspeicher und den Feinabstimmungsdatenspeicher zum Auslesen der Taktzähldaten und der Feinabstimmungsdaten aus dem jeweiligen Speicher; und
• - eine Dekompressions-Hardware zur Reproduktion der dem jeweiligen Ereignis zugehörigen Taktzähldaten vom Taktzählspeicher und Feinabstimmungsdaten vom Feinabstimmungsspeicher.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung enthält das ereignisgestützte Prüfsystem außer den ge­ nannten Bauelementen noch die folgenden Bestandteile:

• - eine Ereignisprozeßsteuereinheit, die auf der Grund­ lage der von der Dekompressions-Hardware gelieferten Taktzähldaten und der Feinabstimmungsdaten eine Gesamtverzögerungszeit für jedes Ereignis relativ zu einem vorbestimmten Referenzpunkt erzeugt; und
• - eine Feinverzögerungssteuereinheit, die zur Her­ stellung von zum Prüfen des Bauteilprüflings dienen­ den Prüfsignalen die einzelnen Ereignisse basierend auf der Gesamtverzögerungszeit generiert.

Ein weiterer Aspekt der vorliegenden Erfindung besteht darin, daß die Dekompressions-Hardware die folgenden Bestandteile umfaßt: einen Zähler zum Laden der vom Taktzählspeicher kommenden Taktzähldaten und zum Rückwärtszählen der Taktzähldaten mit Hilfe des Refe­ renztakts; eine Taktzähl-Ablaufsteuereinheit zur Interpretation der Taktzähldaten und zur Steuerung der Operation des Zählers beim Laden der Taktzähldaten und Zählen des Referenztakts; eine Speicher- und Auswahl­ schaltung zum parallelen Speichern der vom Feinabstimmungsdatenspeicher kommenden Feinabstimmungs­ daten für zwei oder mehr Ereignisse und zum Auswählen der Feinabstimmungsdaten, um diese in serieller Form der Ereignisprozeßsteuereinheit zuzuführen; sowie eine Feinabstimmungs-Ablaufsteuereinheit zur Steuerung der Operation der Speicher- und Auswahlschaltung auf der Grundlage von Befehlen von der Taktzähl-Ablauf­ steuereinheit.

Das erfindungsgemäße ereignisgestützte Halbleiterprüf­ system ist in der Lage, Ereignisdaten in einem Ereig­ nisspeicher in komprimierter Form zu speichern, wodurch sich der Speicherumfang erheblich verringern läßt, und eine Dekompression der Ereignisdaten vorzunehmen, um Ereignisse mit unterschiedlicher Zeitsteuerung für die Bewertung eines Halbleiterbauteilprüflings zu erzeugen. Beim ereignisgestützten Prüfsystem besteht der Ereig­ nisspeicher aus einem Taktzählspeicher zur Speicherung der Zeitsteuerungsdaten, die einem ganzzahligen Vielfa­ chen des Referenztakts entsprechen, und einem Feinab­ stimmungs-Datenspeicher zur Speicherung der Zeitsteue­ rungsdaten, die einem Bruchteil des Referenztaktinter­ valls entsprechen. Die Zeitsteuerungsdaten jedes Ereig­ nisses sind dabei durch einen Zeitabstand zum vorherge­ henden Ereignis festgelegt. Die erfindungsgemäße Dekom­ pressions-Hardware erlaubt es, die Ereigniszeitsteue­ rungsdaten auf der Grundlage der aus dem Ereignisspei­ cher ausgelesenen komprimierten Ereigniszeitsteuerungs­ daten zu reproduzieren, um ereignisgestützte Prüfsi­ gnale zur Bewertung eines Halbleiterbauteilprüflings zu erzeugen. Durch die Datenkomprimierung wird bei der vorliegenden Erfindung eine erhebliche Verringerung des Speicherumfangs ermöglicht.

Im folgenden wird die vorliegende Erfindung unter Be­ zugnahme auf die beigefügte Zeichnung näher erläutert.

In der Zeichnung zeigen

Fig. 1 eine Zeitsteuerungsgraphik, bei der zum besseren Verständnis der vorliegenden Er­ findung die Zeitsteuerungsverhältnisse zwischen verschiedenen Ereignissen bei einem ereignisgestützten Halbleiterprüf­ system dargestellt sind;

Fig. 2 eine Datentabelle zur Darstellung der Zeitsteuerungsdaten, die zur Erzeugung der in Fig. 1 gezeigten Ereignisse in ei­ nem aus einem Zählspeicher und einem Feinabstimmungsspeicher bestehenden Er­ eignisspeicher abgespeichert werden;

Fig. 3 ein Blockschaltbild zur Darstel­ lung eines grundlegenden Aufbaus des ereignisgestützten Halbleiter­ prüfsystems mit Ereignisdatenkom­ primierung und -dekompression ge­ mäß der vorliegenden Erfindung;

Fig. 4 eine Datentabelle zur Darstellung von erfindungsgemäß komprimierten Zeitsteuerungsdaten, die zur Er­ zeugung der in Fig. 1 dargestellten Ereignisse in einem aus einem Zählspeicher und einem Feinabstim­ mungsspeicher gebildeten Ereignis­ speicher abgespeichert werden;

Fig. 5 ein Schemadiagramm zur Darstellung der Struktur eines Datenworts, das gemäß der vorliegenden Erfindung in einem Taktzählspeicher zur Kom­ primierung von Zeitsteuerungsdaten eingesetzt wird;

Fig. 6A und 6B Schemadiagramme zur Darstellung der Struktur zweier Datenworte, die gemäß der vorliegenden Erfin­ dung in einem Taktzählspeicher zur Komprimierung der Zeitsteuerungs­ daten eingesetzt werden;

Fig. 7A, 7B und 7C Schemadiagramme zur Darstellung der Struktur von drei Datenworten, die gemäß der vorliegenden Erfin­ dung in einem Taktzählspeicher zur Komprimierung der Zeitsteuerungs­ daten eingesetzt werden;

Fig. 8A bis 8D Schemadiagramme zur Darstellung der Struktur von vier Datenworten, die gemäß der vorliegenden Erfin­ dung in einem Taktzählspeicher zur Komprimierung von Zeitsteuerungs­ daten eingesetzt werden;

Fig. 9 eine Datentabelle zur Darstellung der zur Erzeugung der in Fig. 1 dargestellten Ereignisse dienenden Zeitsteuerungsdaten, die zur Spei­ cherung in einem Taktzählspeicher bzw. einem Feinabstimmungsspeicher entsprechend den in den Fig. 5 bis 8 dargestellten Datenstrukturen komprimiert wurden;

Fig. 10 eine Datentabelle zur Darstellung der zur Erzeugung der in Fig. 1 dargestellten Ereignisse dienenden Zeitsteuerungsdaten, die zur Spei­ cherung in einem Taktzählspeicher bzw. einem Feinabstimmungsspeicher gemäß einem anderen Aspekt der vorliegenden Erfindung entspre­ chend den in den Fig. 5 bis 8 ge­ zeigten Datenstrukturen kompri­ miert wurden; und

Fig. 11 ein Blockschaltbild eines Beispiels für eine Dekompressions-Hardwareschaltung zur Dekompression der vom Ereignisspeicher kommenden, erfindungsgemäß komprimierten Zeitsteuerungsdaten.

Im folgenden wird das bevorzugte Ausführungsbeispiel der vorliegenden Erfindung näher erläutert. Wie sich der Zeitsteuerungsgraphik gemäß Fig. 1 entnehmen läßt, ist jedes Ereignis T0 bis T10, wie bereits erwähnt, durch eine Kombination von Grobzeitsteuerungsdaten und Feinzeitsteuerungsdaten festgelegt. Die Grobzeitsteue­ rungsdaten bestehen dabei jeweils aus einem ganzzahli­ gen Vielfachen des Ereignisreferenztaktintervalls, wäh­ rend die Feinzeitsteuerungsdaten jeweils einen Bruch­ teil des Referenztaktintervalls darstellen. Im Zusam­ menhang mit der vorliegenden Erfindung bedeutet der Be­ griff "Referenztakt" dasselbe wie "Haupttakt" bzw. "Systemtakt".

Fig. 2 zeigt eine Datentabelle zur Speicherung der Zeit­ steuerungsdaten für die in Fig. 1 gezeigten Ereignisse T0 bis T10 in einem Ereignisspeicher. Der Ereignisspei­ cher besteht dabei aus beispielsweise zwei getrennten Speichern, nämlich einem Taktzählspeicher und einem Feinabstimmungsdatenspeicher, wobei die Grobzeitsteue­ rungsdaten im Taktzählspeicher und die Feinzeitsteue­ rungsdaten im Feinabstimmungsdatenspeicher abgespei­ chert werden. Bei den im Taktzählspeicher gespeicherten Werten kann es sich um beliebige Werte für zwischen 0 und N Referenztaktintervalle handeln, wobei N für die Höchstzahl an Referenztaktintervallen steht, für die das Prüfsystem ausgelegt ist.

So soll beispielsweise bei einem derzeit vom Erfinder dieser Anmeldung entwickelten ereignisgestützten Prüf­ system der Taktzählspeicher für bis zu 132.217.728 Tak­ tintervalle ausgelegt sein, wozu insgesamt 27 Datenbits für jeden Speicherplatz im Ereigniszählspeicher benö­ tigt werden. Damit beträgt die Gesamtgröße des Zähl­ speichers in diesem Fall 27 Bits mal M, wobei M die An­ zahl der Vektoren (Prüfmusterlänge) des Prüfsystems an­ gibt.

Wie bereits erwähnt, sind im Feinabstimmungsdatenspei­ cher die Feinverzögerungsdaten (Feinzeitsteuerungs-da­ ten) abgespeichert, die den Bruchteil des Referenztak­ tintervalls angeben. Somit betragen diese Daten weniger als einen Referenztaktintervall (Systemtaktintervall bzw. Haupttaktintervall). Der Speicher muß in Abhängig­ keit von der gewünschten Unterteilung der Feinverzöge­ rung im jeweiligen Prüfsystem groß genug sein, um einen vollständigen Referenztaktintervall aufzunehmen zu kön­ nen. So muß beispielsweise bei einem Prüfsystem, das für eine Zeittaktauflösung von nicht mehr als 0,5 ns ausgelegt ist, der Feinabstimmungsdatenspeicher wenig­ stens 6 Datenbits umfassen, wenn der Referenztaktinter­ vall 32 ns beträgt. Der Ereignisspeicher muß zudem In­ formationen über den Ereignistyp speichern, die eben­ falls im Feinabstimmungsspeicher abgespeichert werden können. Durch den Ereignistyp ist hierbei festgelegt, ob die Prüfsignale ein hohes Niveau, ein niedriges Ni­ veau oder eine hohe Impedanz aufweisen, wofür bei­ spielsweise 4 Datenbits benötigt werden. Beim obigen Beispiel muß der Gesamtspeicherumfang des Feinabstim­ mungsdatenspeichers dementsprechend 10 Bits mal M Vek­ toren betragen.

Da die Prüfvektoren einen großen Umfang von beispiels­ weise mehreren Megabytes oder mehreren zehn Megabytes aufweisen, wird zur Speicherung der Zeitsteuerungsdaten im Ereignisspeicher in der in der Tabelle gemäß Fig. 2 gezeigten Weise ein Ereignisspeicher mit einer sehr großen Gesamtspeicherkapazität benötigt. In der Tabelle sind für jedes Ereignis T0 bis T10 die Grobzeitsteue­ rungsdaten (Taktzähldaten) in einem Taktzählspeicher mit einer Breite von 27 Bits und die Feinzeitsteue­ rungsdaten (Feinabstimmungsdaten) in einem Feinabstim­ mungsdatenspeicher mit einer Breite von 10 Bits abge­ speichert. Wie bereits erwähnt, weisen die Prüfvektoren einen großen Umfang auf, so daß der Ereignisspeicher gemäß Fig. 2 eine große Speicherkapazität besitzen muß. So beträgt beispielsweise die Anzahl der Bits zur Wie­ dergabe der Taktzähldaten der Ereignisse T0 bis T10 297, während 110 Bits für die Feinabstimmungsdaten der Ereignisse T0 bis T10 benötigt werden, so daß man eine Gesamtzahl von 407 Bits erhält.

Fig. 3 zeigt in einem schematischen Blockschaltbild ein Beispiel für den Aufbau eine ereignisgestützten Prüfsy­ stems gemäß der vorliegenden Erfindung, bei dem die Zeitsteuerungsdaten komprimiert und wieder dekompri­ miert werden. Das ereignisgestützte Prüfsystem enthält einen Hauptrechner 12 und eine Busschnittstelle 13, die beide mit einem Systembus 14 verbunden sind, einen in­ ternen Bus 15, eine Adreßfolge-Steuereinheit 18, einen Fehlerspeicher 17, einen aus einem Taktzählspeicher 20 und einem Feinabstimmungsdatenspeicher 21 gebildeten Ereignisspeicher, eine Dekompressions-Hardware 22, eine Ereignisprozeßsteuereinheit 23, eine Feinverzögerungs­ steuereinheit 24 und eine Pin-Elektronik 26. Das ereig­ nisgestützte Prüfsystem dient zur Bewertung eines Halb­ leiter-Bauteilprüflings (DUT) 28, bei dem es sich übli­ cherweise um eine integrierte Speicherschaltung oder eine integrierte Mikroprozessorschaltung handelt, die mit der Pin-Elektronik 26 verbunden ist.

Als Hauptrechner 12 dient beispielsweise ein mit einem UNIX-Betriebssystem ausgestatteter Arbeitsplatz. Der Hauptrechner 12 fungiert als Benutzerschnittstelle, wo­ durch es einem Benutzer ermöglicht wird, die Start- und Endbefehle für die Prüfung einzugeben, ein Prüfprogramm und andere Prüfbedingungen zu laden oder im Hauptrech­ ner Prüfergebnisanalysen durchzuführen. Der Hauptrech­ ner 12 ist über den Systembus 14 und die Busschnitt­ stelle 13 mit einem Hardware-Prüfsystem und zudem vor­ zugsweise zum Absenden bzw. Empfangen von Prüfinforma­ tionen von anderen Prüfsystemen oder Rechnernetzen mit einem Datenübertragungsnetzwerk verbunden, was jedoch in der Zeichnung nicht dargestellt ist.

Beim internen Bus 15 handelt es sich um einen Bus im Hardware-Prüfsystem, der üblicherweise mit den meisten Funktionseinheiten, wie etwa der Adreßfolge-Steuerein­ heit 18, dem Fehlerspeicher 17, der Dekompressions- Hardware 22, der Ereignisprozeßsteuereinheit 23 und der Feinverzögerungssteuereinheit 24 verbunden ist. Als Adreßfolge-Steuereinheit 18 wird beispielsweise ein nur dem Hardware-Prüfsystem zu Verfügung stehender Prüfge­ rätprozessor verwendet, auf den der Benutzer keinen Zu­ griff hat. Die Adreßfolge-Steuereinheit 18 liefert an andere Funktionsblöcke des Prüfsystems auf der Grund­ lage der vom Hauptrechner 12 vorgegebenen Bedingungen bzw. des Prüfprogramms entsprechende Befehle. Der Feh­ lerspeicher 17 speichert Prüfergebnisse, beispielsweise Fehlerinformationen über den Bauteilprüfling 28, an den durch die Adreßfolge-Steuereinheit 18 vorgegebenen Adressen ab. Die im Fehlerspeicher 17 gespeicherten In­ formationen werden während der Fehleranalyse des Bau­ teilprüflings verwendet.

Eine der Aufgaben der Adreßfolge-Steuereinheit 18 be­ steht darin, dem Ereignisspeicher, d. h. dem Taktzähl­ speicher 20 und dem Feinabstimmungsdatenspeicher 21, Adreßdaten zu liefern, wie sich dies Fig. 3 entnehmen läßt. Bei einem tatsächlichen Prüfsystem ist eine Viel­ zahl von Taktzählspeicher-Feinabstimmungsdatenpeicher- Paaren vorgesehen, von denen jedes einem Prüfpin des Prüfsystems zugeordnet sein kann. Der Taktzählspeicher 20 und der Feinabstimmungsdatenspeicher 21 speichern die Zeitsteuerungsdaten für jedes Prüfsignal-Ereignis bzw. Strobe-Signalereignis. Die in den Speichern 20 und 21 gespeicherten Zeitsteuerungsdaten werden in der im folgenden noch genauer erläuterten Weise komprimiert.

Wie bereits unter Bezugnahme auf die Tabelle 2 be­ schrieben wurde, speichert der Taktzählspeicher 20 die komprimierten Grobzeitsteuerungsdaten, die ein ganzzah­ liges Vielfaches des Referenztakts darstellen, während im Feinabstimmungsdatenspeicher 21 die komprimierten Feinzeitsteuerungsdaten gespeichert werden, bei denen es sich um einen Bruchteil des Referenztaktintervalls handelt. Gemäß der vorliegenden Erfindung werden die Zeitsteuerungsdaten für jedes Ereignis durch einen Zeitabstand zum vorhergehenden Ereignis ausgedrückt, wie sich dies den in Fig. 1 dargestellten Wellenformen entnehmen läßt.

Die Dekompressions-Hardware 22 dient zur Reproduktion der Zeitsteuerungsdaten aus den vom Taktzählspeicher 20 und dem Feinabstimmungsdatenspeicher 21 kommenden kom­ primierten Daten. Die Dekompressions-Hardware 22 ist im Blockschaltbild gemäß Fig. 11 genauer dargestellt und wird weiter unten noch näher erläutert. Die Ereignis­ prozeßsteuereinheit dient zur Erzeugung von Gesamtzeit­ steuerungsdaten auf der Grundlage der von der Dekom­ pressions-Hardware gelieferten dekomprimierten Zeit­ steuerungsdaten. Derartige Gesamtzeitsteuerungsdaten werden im wesentlichen durch Bildung einer Summe aus dem ganzzahligen Datenteil und dem Bruch-Datenteil er­ zeugt. Während der Summierung der Zeitsteuerungsdaten wird in der Ereignisprozeßsteuereinheit 23 zudem ein Übertrag der Bruch-Datenteile (Verschiebung zum ganz­ zahligen Datenteil) vorgenommen.

Die Feinverzögerungssteuereinheit 24 dient zur eigent­ lichen Erzeugung der Ereignisse auf der Grundlage der von der Ereignisprozeßsteuereinheit 23 gelieferten Ge­ samtzeitverzögerungsdaten. Die Feinverzögerungs­ steuereinheit 24 besteht aus einer Vielzahl von Verzö­ gerungselementen, die entsprechend dem Feinabstimmungs­ wert der Gesamtzeitsteuerungsdaten ausgewählt werden. Die so erzeugten Ereignisse (Prüfsignale und Strobe-Si­ gnale) werden dem Bauteilprüfling 28 über die Pin-Elek­ tronik 26 zugeführt. Die Pin-Elektronik 26 besteht im wesentlichen aus einer großen Anzahl von Baueinheiten, die jeweils eine Pin-Ansteuerung und einen Komparator sowie Umschalter enthalten und zur Herstellung von Ein­ gabe- und Ausgabebeziehungen zum Bauteilprüfling 28 dienen.

Beispiele für die Art der Zeitsteuerungsdatenkompri­ mierung bei der vorliegenden Erfindung lassen sich den Fig. 4 bis 10 für die in Fig. 1 dargestellten Ereignisse T0 bis T10 entnehmen, wobei Fig. 4 ein erstes Beispiel der Zeitsteuerungsdatenkomprimierung zeigt. Für Ereig­ nisse, die weniger als einen Referenztaktintervall benötigen, betragen die Grobzeitsteuerungsdaten (Taktzähldaten) null. So sind beispielsweise die Ereig­ nisse T3, T5, T6, T8, T9 und T10 in Fig. 1 kürzer als ein Referenztaktintervall. Es ist nun möglich, den Speicherumfang des Taktzählspeichers 20 zu reduzieren, indem man diesen Ereignissen keinen Speicherbereich im Taktzählspeicher zuordnet, während die Feinabstimmungs­ daten für diese Ereignisse zu Feinzeitsteuerungsdaten (Feinabstimmungsdaten) im Feinabstimmungsdatenspeicher 21 kombiniert werden.

Beim Beispiel gemäß Fig. 4 speichert der Feinabstim­ mungsdatenspeicher 21 vier (4) Feinabstimmungsdaten pro Taktzählspeicherplatz. Somit besitzt der Feinabstim­ mungsdatenspeicher 21 eine Breite von 40 Bits. Anders ausgedrückt, verringert sich zwar der Umfang des Takt­ zählspeichers 20; der Umfang des Feinabstim­ mungsdatenspeichers 21 erhöht sich jedoch. Dieser An­ satz kann dann sinnvoll sein, wenn ein Prüfvektor viele Ereignisse umfaßt, die kürzer sind als ein Referenztak­ tintervall. Zudem ermöglicht die Kombination der Feinabstimmungsdaten von zwei oder mehr Ereignissen einen Betrieb des Prüfsystems mit einer Frequenz, die über der Systemtaktfrequenz liegt, da hier bei jedem Zugriff (Systemtakt) auf den Ereignisspeicher zwei oder mehr Ereignisse gleichzeitig auf der Grundlage der Feinabstimmungsdaten erzeugt werden können.

Weitere Verbesserungen der Zeitsteuerungsdaten-Kompri­ mierung werden im folgenden unter Bezugnahme auf die in den Fig. 5 bis 8 dargestellten Datenstrukturen im Takt­ zählspeicher 20 erläutert. Wie bereits beim obigen Bei­ spiel erwähnt wurde, besteht jeder Taktzählspeicher­ platz aus 27 Datenbits, um den maximal möglichen Zeit­ unterschied zwischen zwei Ereignissen wiedergeben zu können. Bei vielen praktischen Anwendungen ist jedoch der Zeitunterschied zwischen den beiden aufeinanderfol­ genden Ereignissen wesentlich geringer als der maximale Zeitunterschied. In solchen Fällen weist das obere Da­ tenbit im Taktzählspeicher 20 den Wert "0" auf.

Bei einem Prüfvektor, der viele Ereignisse enthält, für die, wie beim obigen Beispiel, keine große Anzahl an Datenbits für die Taktzähldaten nötig ist, läßt sich für den Taktzählspeicher eine Komprimierung gemäß den Fig. 5 bis 8 vorteilhaft einsetzen. Der Taktzählspeicher verwendet dabei zur Einsparung von Speicherkapazität ein Koprimierungsschema, bei dem die höherwertigen Null-Bits nicht geladen werden. Hierfür müssen die Taktzähldaten in mehrere gleichartige Datenworte un­ terteilt werden, was beispielsweise durch Teilung der 27-Bit-Breite in vier Felder (Datenworte) erfolgt, wo­ bei nur das niederwertigere, nicht null lautende Daten­ wort gespeichert wird.

Fig. 5 zeigt ein Beispiel für ein aus 8 Bits bestehendes Taktzählspeicher-Datenwort. Das Datenwort enthält die Zeitsteuerungsinformation über die Anzahl der ganzzah­ ligen Takte zwischen Ereignissen (Taktzähldaten) sowie die Nummer der auszulösenden Feinabstimmungsdaten. Wie im folgenden noch im Hinblick auf einen Dekompressions­ vorgang unter Bezugnahme auf Fig. 11 näher erläutert wird, werden die Taktzähldaten verwendet, um ein Ereig­ nisstartsignal zu erzeugen, während die Feinabstim­ mungsdaten dazu dienen, dem Ereignisstartsignal eine Bruchteil-Verzögerungszeit hinzuzufügen.

Bei der in Fig. 5 dargestellten Struktur werden die Taktzähldaten durch die Bits 0 bis 4 und die Nummer der Feinabstimmungsdaten durch die Bits 5 und 6 wiedergege­ ben. Jedes Datenwort enthält ein Flag-Bit, das anzeigt, ob das nächst Datenwort zur Erzeugung des Ereignisses benötigt wird. Beim Beispiel gemäß Fig. 5 handelt es sich beim letzten Bit (Nr. 7), d. h. dem höchstwertigen Bit (MSB), um das Flag-Bit, das anzeigt, ob das nächste Datenwort benötigt wird. Zeigt das Flag-Bit "1" an, so sind die Zeitsteuerungsdaten vollständig und das näch­ ste Datenwort wird nicht benötigt. Da den Taktzähldaten fünf Bits zugeordnet sind, lassen sich durch das Daten­ wort gemäß Fig. 5 Taktzählwerte von 1 bis 31 ausdrücken.

Ein Beispiel für eine Struktur aus zwei Worten ist in den Fig. 6A und 6B dargestellt, bei denen es sich um Schemadiagramme zur Darstellung der erfindungsgemäßen Struktur aus einem als "Wort 0" bezeichneten ersten Wort und einem als "Wort 1" bezeichneten zweiten Wort handelt. Das erste Wort "Wort 0" in Fig. 6A entspricht demjenigen gemäß Fig. 5 fast vollständig, allerdings lautet das Flag-Bit Nr. 7 hier "0", was bedeutet, daß zur Beschreibung der Taktzähldaten das nächste Wort benötigt wird. Das zweite Wort "Wort 1" gemäß Fig. 6B weist sieben (7) Bits auf, die zur Wiedergabe der Takt­ zähldaten dienen. Das Flag-Bit Nr. 7 des zweiten Worts lautet "1" und zeigt somit an, daß die Taktzähldaten vollständig sind. Beim Beispiel gemäß den Fig. 6A und 6B sind somit insgesamt zwölf (12) Bits für die Zähldaten vorgesehen, wodurch sich hier Taktzählwerte von 1 bis 4.095 ausdrücken lassen.

Ein Beispiel für eine erfindungsgemäße Drei-Wort-Struk­ tur läßt sich den Schemadiagrammen der Fig. 7A bis 7C entnehmen. Dabei zeigt Fig. 7A wiederum eine Struktur des ersten Worts "Wort 0", Fig. 7B eine Struktur des zweiten Worts "Wort 1" und Fig. 7C eine Struktur des dritten Worts "Wort 2". Das erste Wort "Wort 0" in Fig. 7A entspricht demjenigen gemäß Fig. 6A. Das Flag-Bit Nr. 7 lautet dabei "0" und zeigt somit an, daß zur Dar­ stellung der Taktzähldaten das nächste Wort benötigt wird. Das in Fig. 7B dargestellte zweite Wort "Wort 1" weist sieben (7) Bits zur Darstellung von Zähldaten auf. Das Flag-Bit Nr. 7 des zweiten Worts lautet eben­ falls "0" und zeigt somit an, daß das nächste Wort zur Darstellung der Taktzähldaten benötigt wird.

Das dritte Wort "Wort 2" gemäß Fig. 7C umfaßt ebenfalls sieben (7) Bits, die Zähldaten ausdrücken. Das Flag-Bit Nr. 7 des dritten Worts lautet "1" und zeigt somit an, daß die Zähldaten nun vollständig sind. Somit sind beim Beispiel gemäß den Fig. 7A bis 7C insgesamt neunzehn (19) Bits für die Taktzähldaten vorgesehen, wodurch sich Taktzählwerte von 1 bis 524.287 ausdrucken lassen.

Ein Beispiel für eine erfindungsgemäße aus vier Worten bestehende Struktur ist in den Schemadiagrammen der Fig. 8A bis 8D dargestellt. Dabei zeigt Fig. 8A eine Struktur des ersten Worts "Wort 0" und Fig. 8B eine Struktur des zweiten Worts "Wort 1". In entsprechender Weise gibt die Fig. 8C eine Struktur des dritten Worts "Wort 2" und die Fig. 8D eine Struktur des vierten Worts "Wort 3" wieder.

Das erste Wort "Wort 0" in Fig. 8A entspricht demjenigen gemäß den Fig. 6A und 7A, wobei das Flag-Bit Nr. 7 "0" lautet und somit anzeigt, daß zur Darstellung der Takt­ zähldaten das nächste Wort benötigt wird. Das zweite Wort "Wort 1" gemäß Fig. 8B weist wiederum sieben (7) Bits zur Wiedergabe von Zähldaten auf. Das Flag-Bit Nr. 7 des zweiten Worts lautet ebenfalls "0" und zeigt somit an, daß auch das nächste Wort zur Darstellung der Taktzähldaten benötigt wird.

Das dritte Wort "Wort 2" gemäß Fig. 8C umfaßt ebenfalls sieben (7) Bits, die Zähldaten ausdrücken. Das Flag-Bit Nr. 7 des dritten Worts lautet wiederum "0" und zeigt somit an, daß die nächsten Daten benötigt werden. Das vierte Wort "Wort 3" gemäß Fig. 8D besitzt acht (8) Bits zur Wiedergabe der Taktzähldaten. Da es sich beim vier­ ten Wort um das letzte Wort handelt, wird das bei den anderen Worten vorhandene Flag-Bit hier nicht benötigt. Dementsprechend sind beim Beispiel gemäß den Fig. 8A bis 8D insgesamt siebenundzwanzig (27) Bits zur Wiedergabe der Taktzähldaten vorgesehen, wodurch sich Taktzählda­ tenwerte von 1 bis 134.217.728 ausdrücken lassen.

In den Datentabellen gemäß der Fig. 9 und 10 sind die erfindungsgemäß auf der Grundlage der in den Fig. 5 bis 8 dargestellten Datenstrukturen komprimierten Zeit­ steuerungsdaten im Taktzählspeicher und Feinabstim­ mungsdatenspeicher dargestellt. Die Daten in den Tabel­ len der Fig. 9 und 10 dienen zur Erzeugung der in Fig. 1 dargestellten Ereignisse T0 bis T10. Bei den Beispielen der Fig. 9 und 10 wird davon ausgegangen, daß es sich bei den Taktzähldaten für das Ereignis T0 um ein Wort, für das Ereignis T1 um zwei Wörter, für das Ereignis T2 um drei Wörter, für das Ereignis T4 um vier Wörter bzw. für das Ereignis T7 um ein Wort handelt. In Fig. 9 be­ trägt die Anzahl der für die Taktzähldaten der Ereig­ nisse T0 bis T10 verwendeten Bits 88 und die Anzahl der für die Feinabstimmungsdaten verwendeten Bits 200, so daß man eine Gesamtbitzahl von 288 erhält. Wie erwähnt, werden beim Beispiel der Fig. 2 insgesamt 407 Bits benö­ tigt. Die vorliegende Erfindung erlaubt somit eine er­ hebliche Reduzierung des Speicherumfangs.

Beim Beispiel gemäß Fig. 10 ergibt sich eine weitere Verringerung des Speicherumfangs beim Speichern der Er­ eigniszeitsteuerungsdaten. Wenn die Adreßfolge- Steuereinheit gemäß Fig. 3 den Taktzählspeicher 20 und den Feinabstimmungsdatenspeicher 21 getrennt steuern kann, ist es möglich, die leeren Datenbits im Feinab­ stimmungsdatenspeicher 21 in der in Fig. 10 gezeigten Weise aufzufüllen. Da das erste Wort aller Ereigniszäh­ ldaten die Nummer der zu erzeugenden Ereignisse ent­ hält, lassen sich dabei die korrekten Feinabstimmungs­ daten für das gegenwärtige Ereignis identifizieren. In Fig. 10 beträgt die Anzahl der für die Taktzähldaten der Ereignisse T0 bis T10 verwendeten Bits 88 und die An­ zahl der für die Feinabstimmungsdaten verwendeten Bits 110, was eine Gesamtbitzahl von 198 ergibt, so daß hier eine weitere Reduktion des Speicherumfangs erfolgt. In Fig. 11 ist ein Beispiel für eine Dekompressions-Har­ dewareschaltung dargestellt, die zur Dekompression der vom Ereignisspeicher kommenden, erfindungsgemäß kompri­ mierten Zeitsteuerungsdaten dient. Bei diesem Beispiel werden alle Komprimierungs- und Dekompressionsvorgänge mit Hilfe der Systemsoftware durchgeführt. Die Dekom­ pressions-Hardware 22 gemäß Fig. 11 umfaßt eine Takt­ zähl-Ablaufsteuereinheit 31, eine Lade-/Rückzähleinheit 32, eine Feinabstimmungs-Ablaufsteuereinheit 33 und eine Speicher- und Auswahlschaltung 36. Bei diesem Bei­ spiel enthält die Speicher- und Auswahlschaltung 36 Re­ gister 41 bis 44 und Multiplexer 45 bis 47.

Die Taktzähldaten vom Taktzählspeicher 20 werden der Taktzähl-Ablaufsteuereinheit 31 und der Lade- /Rückzähleinheit 32 zugeführt. Wie unter Bezugnahme auf die Fig. 5 bis 10 bereits beschrieben wurde, bestehen die Taktzähldaten vom Speicher 20 beim bevorzugten Aus­ führungsbeispiel aus einem, zwei, drei oder vier Daten­ wörtern, wobei jedes Wort eine Struktur aus 8 Bits, d. h. einem Byte, aufweist. Die Feinabstimmungsdaten vom Feinabstimmungsdatenspeicher 21 werden den Registern 41 und 42 in der Speicher- und Auswahlschaltung 36 zuge­ führt. Wie ebenfalls bereits erwähnt wurde, bestehen die Feinabstimmungsdaten zur Beschreibung von bis zu vier Feinabstimmungsereignissen beim bevorzugten Ausführungsbeispiel aus 40 Bits.

Wenn die Taktzähl-Ablaufsteuereinheit 31 die Taktzähl­ daten empfängt, bestimmt sie die Zahl der Daten-Bytes jedes Ereignisses, indem sie die höchstwertigen Bits der Taktzähldaten abfragt. Auf der Grundlage dieser Be­ stimmung lädt die Ablaufsteuereinheit 31 die Datenbytes vom Taktzählspeicher 20 an den richtigen Speicherplatz der Lade-/Rückzähleinheit 32. Wie bereits erwähnt, um­ faßt jedes Datenwort 8 Bits, wobei die Datenbits im er­ sten Datenwort anders zugeordnet sind, als im zweiten bis vierten Wort. Die Ablaufsteuereinheit 31 muß dem­ nach die Taktzähldaten in den Datenwörtern den richti­ gen Speicherplätzen der Lade-/Rückzähleinheit 32 zufüh­ ren. Beim bevorzugten Ausführungsbeispiel handelt es sich bei der Lade-/Rückzähleinheit 32 um einen 27-Hit- Rückzähler.

Die Ablaufsteuereinheit 31 aktiviert und deaktiviert die Lade-/Rückzähleinheit 32. Die Taktzähldaten werden im Zähler 32 geladen und der Zähler 32 zählt den Refe­ renztakt sodann zurück, bis er null erreicht (Zählende). Anders ausgedrückt wird das Zählendsignal erzeugt, sobald eine durch die Taktzähldaten festge­ legte Verzögerungszeit abgelaufen ist. Das Zählendsi­ gnal wird an die Taktzähl-Ablaufsteuereinheit 31 ge­ sandt. Die Taktzähl-Ablaufsteuereinheit 31 bestimmt auch die Nummer der den Taktzähldaten zugeordneten Feinabstimmungsereignisse, indem sie die Daten im er­ sten Datenwort (Bits Nr. 5 und Nr. 6 in Fig. 5) überprüft. Auf der Grundlage dieser Bestimmung sendet die Ablauf­ steuereinheit 31 die zugehörigen Feinabstimmungsdaten für die Herstellung des gegenwärtigen Ereignisses an die Feinabstimmungs-Ablaufsteuereinheit 33.

Die Speicher- und Auswahlschaltung 36 empfängt die aus dem Feinabstimmungsdatenspeicher 21 stammenden Feinab­ stimmungsdaten. Bei den genannten Beispielen gemäß den Tabellen der Fig. 5 bis 8 besteht jeder für vier (4) Feinabstimmungsdaten ausgelegte Speicherplatz des Fein­ abstimmungsdatenspeichers 21 aus 40 Bits. In der Spei­ cher- und Auswahlschaltung 36 weist jedes Register 41 und 42 eine Breite von 40 Hits auf, so daß die Spei­ cher- und Auswahlschaltung 36 insgesamt acht (8) Fein­ abstimmungsdaten enthält. Die Feinabstimmungsdaten vom Speicher 21 werden abwechselnd einem der Register 41 und 42 zugeordnet, wodurch die Ereignisprozeßsteuerein­ heit 23 auch bei einer geringen Zugriffsgeschwindigkeit des Feinabstimmungsdatenspeichers 21 ausreichende Da­ tenmengen verarbeiten kann.

Vorzugsweise weist jedes Register 43 und 44 ebenfalls eine Breite von 40 Bits auf, um Feinabstimmungsdaten von den zugehörigen Registern 41 bzw. 42 aufzunehmen. Die Register 41 und 43 senden die spezifizierten Feinabstimmungsdaten in paralleler Weise zum Multiple­ xer 45, so daß der Multiplexer 45 die korrekten Feinabstimmungsdaten an den Multiplexer 47 in Serie weiterübertragen kann. In entsprechender Weise senden die Register 42 und 44 die spezifizierten Feinabstim­ mungsdaten parallel zum Multiplexer 46, der wiederum die korrekten Feinabstimmungsdaten in Serie an den Mul­ tiplexer 47 überträgt.

Die genannten Vorgänge bei der Auswahl der Feinabstim­ mungsdaten in den Registern 41 bis 44 und den Multiple­ xern 45 bis 47 werden durch die Feinabstimmungs-Ablauf­ steuereinheit 33 gesteuert. Im einzelnen steuert die Ablaufsteuereinheit 33 dabei die Ladevorgänge bei den Registern 41 und 42, wobei sie beispielsweise zur Zeit­ steuerung beim Empfang der Feinabstimmungsdaten und zur Auswahl des die Feinabstimmungsdaten aufnehmenden Regi­ sters dient. Die Ablaufsteuereinheit 33 bestimmt auch, welche Feinabstimmungsdaten den Multiplexern 45 und 46 parallel zugeführt werden, und sie sorgt dafür, daß die korrekten Feinabstimmungsdaten in Serie vom Multiplexer 47 an die Ereignisprozeßsteuereinheit 23 gesandt wer­ den.

Die Ablaufsteuereinheit 33 sendet zudem Befehle an die Ereignisprozeßsteuereinheit 23 und die Feinverzöge­ rungssteuereinheit 24. Die von der Ablaufsteuereinheit 33 an die Ereignisprozeßsteuereinheit 23 gesandten Be­ fehle legen dabei beispielsweise fest, welche Feinab­ stimmungsdaten die erste Feinabstimmung des gegenwärti­ gen Ereignisses betreffen. Die Ereignisprozeßsteuerein­ heit 23 bildet auf der Grundlage derartiger Befehle eine Summe der Feinabstimmungsdaten von der ersten Feinabstimmung bis zur aktuellen Feinabstimmung. Kommt es zu einem Übertrag (wenn ein Referenztaktintervall erreicht ist), so wird zum über die Ablaufsteuereinheit 33 empfangenen Zählendsignal des Rückzählers 32 ein Re­ ferenztaktintervall hinzugezählt.

Auf der Grundlage dieser Summierung sendet die Ereig­ nisprozeßsteuereinheit 23 ein Ereignisstartsignal (ganzzahliges Vielfaches des Referenztaktintervalls) sowie Feinabstimmungsdaten (Bruch-Datenteil abzüglich Übertrag) an die Feinverzögerungssteuereinheit 24. Die Feinverzögerungssteuereinheit 24 addiert die durch die Feinabstimmungsdaten festgelegte Feinverzögerungszeit zum Ereignisstartsignal. Die Ereignisse am Ausgang der Feinverzögerungssteuereinheit 24 werden dem Bauteil­ prüfling DUT 28 durch die Pin-Elektronik 26 als Prüfsi­ gnale zugeführt.

Das ereignisgestützte Halbleiterprüfsystem gemäß der vorliegenden Erfindung ist in der Lage, Ereignisdaten im Taktzählspeicher und im Feinabstimmungsdatenspeicher in komprimierter Weise zu speichern, wodurch sich der Speicherumfang erheblich verringert, und die Ereignis­ daten zur Erzeugung von Ereignissen mit verschiedener Zeitsteuerung zur Bewertung eines Halbleiterbauteil­ prüflings wieder zu dekomprimieren. Beim ereignisge­ stützten Prüfsystem sind die Zeitsteuerungsdaten jedes Ereignisses durch einen Zeitabstand zum vorhergehenden Ereignis festgelegt. Erfindungsgemäß erlaubt die Dekom­ pressions-Hardware eine Reproduktion der Ereigniszeit­ steuerungsdaten zur Erzeugung von ereignisgestützten Prüfsignalen für die Bewertung eines Halbleiterbauteil­ prüflings auf der Grundlage der aus dem Ereignisspei­ cher ausgelesenen komprimierten Ereigniszeitsteuerungs­ daten.

Claims (8)

1. Ereignisgestütztes Prüfsystem zum Prüfen eines Elek­ tronikbauteil-Prüflings (DUT), wobei das Prüfsystem die folgenden Bestandteile umfaßt:

• - einen Taktzählspeicher, der Taktzähldaten für jedes Ereignis speichert, die ein ganzzahliges Vielfaches eines Referenztaktintervalls (ganzzahliger Datenteil) darstellen, wobei die Taktzähldaten in Abhängigkeit vom Wert des ganz­ zahligen Datenteils ein oder mehrere Datenwörter enthalten und wenigstens ein Datenwort ein Flag, das anzeigt, ob das nächste Wort benötigt wird, eine Nummer der von mit einem gegenwärtigen Er­ eignis verbundenen Feinabstimmungsdaten und we­ nigstens einen Teil des ganzzahligen Datenteils umfaßt;
• - einen Feinabstimmungsdatenspeicher zur Speiche­ rung von Feinabstimmungsdaten für jedes Ereig­ nis, die einen Bruchteil des Referenztaktinter­ valls (Bruch-Datenteil) darstellen, wobei der Feinabstimmungsdatenspeicher am selben Speicher­ platz Feinabstimmungsdaten für zwei oder mehr Ereignisse speichert;
• - eine Adreßfolge-Steuereinheit zur Erzeugung von Adreßdaten für den Zugriff auf den Taktzähl­ speicher und den Feinabstimmungsdatenspeicher zum Auslesen der Taktzähldaten und der Feinab­ stimmungsdaten aus diesen Speichern; und
• - eine Dekompressions-Hardware zur Reproduktion der dem jeweiligen Ereignis zugehörigen Taktzähldaten vom Taktzählspeicher und Feinabstimmungsdaten vom Feinabstimmungsspei­ cher.

2. Ereignisgestütztes Prüfsystem nach Anspruch 1, wei­ terhin enthaltend

• - eine Ereignisprozeßsteuereinheit, die auf der Grundlage der von der Dekompressions-Hardware gelieferten Taktzähldaten und von Feinabstim­ mungsdaten eine Gesamtverzögerungszeit für jedes Ereignis relativ zu einem vorbestimmten Refe­ renzpunkt erzeugt; und
• - eine Feinverzögerungssteuereinheit, die zur Her­ stellung von zum Prüfen des Bauteilprüflings dienenden Prüfsignalen die einzelnen Ereignisse basierend auf der Gesamtverzögerungszeit gene­ riert.

3. Ereignisgestütztes Prüfsystem nach Anspruch 1, wobei für die Zeitsteuerung jedes Ereignisses ein Zeitun­ terschied zwischen zwei aufeinanderfolgenden Ereig­ nissen verwendet wird und die Zeitsteuerung durch die Taktzähldaten und die Feinabstimmungsdaten fest­ gelegt wird.

4. Ereignisgestütztes Prüfsystem nach Anspruch 1, wobei die Dekompressions-Hardware die folgenden Bestand­ teile enthält:

• - einen Zähler zum Laden der vom Taktzählspeicher kommenden Taktzähldaten und zum Rückwärtszählen der Taktzähldaten mit Hilfe des Referenztakts;
• - eine Taktzähl-Ablaufsteuereinheit zur Interpre­ tation der Taktzähldaten und zur Steuerung des Betriebs des Zählers beim Laden der Taktzähl­ daten und Zählen des Referenztakts;
• - eine Speicher- und Auswahlschaltung zum paral­ lelen Speichern der vom Feinabstimmungsdaten­ speicher kommenden Feinabstimmungsdaten für zwei oder mehr Ereignisse und zum Auswählen der Fein­ abstimmungsdaten, um diese in serieller Form der Ereignisprozeßsteuereinheit zuzuführen; sowie
• - eine Feinabstimmungs-Ablaufsteuereinheit zur Steuerung des Betriebs der Speicher- und Aus­ wahlschaltung auf der Grundlage von Befehlen von der Taktzähl-Ablaufsteuereinheit.

5. Ereignisgestütztes Prüfsystem nach Anspruch 4, wobei die Speicher- und Auswahlschaltung ein Paar von Re­ gistern zum parallelen Speichern der vom Feinabstim­ mungsdatenspeicher stammenden Feinabstimmungsdaten sowie einen Multiplexer zur Auswahl der Feinab­ stimmungsdaten eines der Register aufweist.

6. Ereignisgestütztes Prüfsystem nach Anspruch 5, wobei die Speicher- und Auswahlschaltung die folgenden Be­ standteile umfaßt:

• - erste und zweite Register zum parallelen Spei­ chern der vom Feinabstimmungsdatenspeicher kom­ menden Feinabstimmungsdaten;
• - ein drittes Register zum Empfang der Feinabstim­ mungsdaten vom ersten Register;
• - ein viertes Register zum Empfang der Feinabstim­ mungsdaten vom zweiten Register;
• - einen ersten Multiplexer zum parallelen Empfang einer Vielzahl von Feinabstimmungsdaten vom er­ sten und dritten Register und zur Erzeugung der Feinabstimmungsdaten in serieller Form auf der Grundlage der Steuerung durch die Feinabstim­ mungs-Ablaufsteuereinheit;
• - einen zweiten Multiplexer zum parallelen Empfang einer Vielzahl von Feinabstimmungsdaten vom zweiten und vierten Register und zur Erzeugung der Feinabstimmungsdaten in serieller Form auf der Grundlage der Steuerung durch die Feinab­ stimmungs-Ablaufsteuereinheit; und
• - einen dritten Multiplexer zur Auswahl eines Aus­ gangssignals vom ersten Multiplexer oder vom zweiten Multiplexer auf der Grundlage der Steue­ rung durch die Feinabstimmungs-Ablauf­ steuereinheit.

7. Ereignisgestütztes Prüfsystem nach Anspruch 1, wei­ terhin enthaltend eine zwischen der Feinverzöge­ rungssteuereinheit und dem Bauteilprüfling angeord­ nete Pin-Elektronik.

8. Ereignisgestütztes Prüfsystem nach Anspruch 1, wobei das Datenwort aus acht (8) Bits besteht und wenig­ stens ein Bit des Datenworts als Flag dient und wo­ bei die im Taktzählspeicher gespeicherten Taktzähl­ daten aus einer zwischen einem und vier Wörtern va­ riierenden Anzahl von Datenwörtern bestehen, wobei das erste Datenwort Daten umfaßt, die die Nummer der mit dem momentanen Ereignis verbundenen Feinabstim­ mungsdaten anzeigen.