DD286921A5 - Verfahren zur digitalen frequenzteilung mit nichtganzzahligem teilungsverhaeltnis - Google Patents
Verfahren zur digitalen frequenzteilung mit nichtganzzahligem teilungsverhaeltnis Download PDFInfo
- Publication number
- DD286921A5 DD286921A5 DD33119789A DD33119789A DD286921A5 DD 286921 A5 DD286921 A5 DD 286921A5 DD 33119789 A DD33119789 A DD 33119789A DD 33119789 A DD33119789 A DD 33119789A DD 286921 A5 DD286921 A5 DD 286921A5
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- frequency
- memory address
- output
- memory
- pulse
- Prior art date
Links
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
Abstract
Die Erfindung betrifft ein Verfahren zur digitalen Frequenzteilung fuer nichtganzzahlige Teilungsverhaeltnisse Tv, wobei die Verzoegerungszeiten zwischen Eingangs- und Ausgangszustandswechsel aufgabengemaesz minimal und fuer alle Zustandswechsel gleich sind. Erfindungsgemaesz werden 2Tv Perioden der Eingangsfrequenz fe zu einem Zyklus Y mit m4Tv Zustaenden Z 1 bis Z m zusammengefaszt. Jedem Zustand Z 1 bis Z m ist eine Speicheradresse zugeordnet, unter der der folgende Zustandswechsel registriert wird. Mit jeder 2Tv-ten aufeinanderfolgenden Speicheradresse wird fuer deren Gueltigkeitsdauer ein Impuls der Ausgangsfrequenz fa ausgegeben. Aus dem Speicherinhalt wird die naechstfolgende Speicheradresse abgeleitet und eingestellt. Fig. 1{Frequenzteilung, digital; Teilungsverhaeltnis, nichtganzzahlig; Zyklus; Speicheradresse; Speicherinhalt; Zustandswechsel; Impuls; Eingangsfrequenz; Ausgangsfrequenz; Zustand}
Description
Hierzu 2 Seiten Zeichnungen
Dio Erfindung betrifft ein Verfahren zur digitalen Frequenzteilung, wobei das Teilungsverhältnis nichtganzzahlig ist. Frequenzteiler sind so aufgebaut, daß nach jeweils ρ Impulsen des Eingangstaktes ein Impuls des Ausgangstaktes abgegoben und damit dio Eingangsfrequenz geteilt wird. Die Ausgangsfrequenz ist dann um den Faktor ρ kleiner als die Eingangsfrequenz. Wenn im Zeitintervall von ρ Impulsen des Eingangstaktes q > 11mpulse des Ausgangstaktes auftreten, wobo ρ und q ganzzahlig sind und keinen gemeinsamen Teiler aufweisen, dann ist das Teilungsverhältnis ρ : q Φ ρ und damit nichtganzzahlig. Für eine Frequenzteilung werden dabei zur Unterscheidung von der Impulsteilung jeweils gleichmäßige Impulsabstände für die Eingangs- und Ausgangsfrequenz gofordert.
Es ist bekannt, ein nichtganzzahliges Toilungsverhältnis durch Zwischenspeicherung zueinander komplementär gerichteter Zustandsa'ndcrungen bei gegenseitiger Blockierung der Speicherelemente und anschließende Verknüpfung der Speicherinhalte zu realisieren, vgl. DEPS 3116265, H 03 K - 21/36. Die Gesamtvurzögfsrungszeit zwischen zusammeng. hörigen Zustandsänderungcn der Eingangs- und der Ausgangsfrequenz setzt sich aus der Verzögerungszeit oh. ^s D-Flipflops und mindestens (liner Gatterverzögerungszeit zusammen und bestimmt maßgeblich dio Grenzfrequonz der Anordnung, die weit unter dor duich dio vorgegcbone Bauolementetechnologie möglichen Grenzfrequenzen zurückbleibt. Darüber hinaus werden bei gleichon Speicherelementen durch einseitige Negation verschiedene Gesamtverzögerungszoiten für aufeinanderfolgende Impulso des Ausgangstaktes realisiert, die einerseits die Grenzfrßquenz der Anordnung weiter reduzieren und andererseits Phasenschviankungenbeider Ausgangsfrequenz verursachen.
Ziel der Erfindung
Es wird angestrebt, eine Frequenz mit nichtganzzahligem Teilungsverhältnis digital zu teilen.
Darlegung des Wesens der Erfindung
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur digitalen Frequenzteilung mit nichtganzzahllgem Teilungsverhältnis anzugeben, wobei die Verzögerungszeiten zwischen Eingangs- und Ausgangszustandswechsel minimal und für alle Zustandswechsel gleich sind.
Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß für nichtganzzahlige Teilungsverhältnisse Tv = (n + 1,5): 1 für natürliche η der Signalverlauf der Eingangsfrequenz in aufeinanderfolgende Zyklen eingeteilt wird. Die Länge eines Zyklus beträgt dabei m => 4Tv dauergleiche Zustände, also 2Tv Perioden der Eingangsfrequenz. Jedem diener Zustände wird eine Speicheradresse zugeordnet. Jeder Zustandswechsel der Eingangsfrequenz wird unter der aktuellen Speicheradresse registriert. Mit jeder 2Tv-ten aufeinanderfolgenden Speicheradresse wird von einem beliebigen Zeitpunkt an für die Gültigkeitsdauer dieser Speicheradresse periodisch ein Impuls der Ausgangsfrequenz ausgegeben. Aus dem Speicherinhalt wird die nächstfolgende Speicheradresse abgeleitet und eingestellt.
Durch die konkrete Zuordnung von aktueller und nächstfolgender Speicheradresse wird ein geschlossener Umlauf der Speicheradressen innerhalb eines Zyklus erzielt, der nur durch den Einfluß systemfremder Störer verlassen werden kann. Npch der Einstellung der nächstfolgenden Speicheradresse verbleibt ein nach dem erfindungsgemäßen Verfahren arbeitender Frequenzteiler in einem Ruhezustand bis zum Eintreffen des nächsten ZustanJjvvJchsels der Eingangsfrequenz. In weiterer Ausgestaltung der Erfindung wird mit jedem Zustandswechsel der Eingangsfrequenz nur ein Element des Speicherinhalts geändert. Mitdieser Maßnahme wird selbst die kurzzeitige AbWtung und Einstellung falscher Speicheradressen verhindert. Darüber hinaus wird der Speicherinhalt auf unzulässige Werte geprüft, bei deren Auftreten der Speicherinhalt auf einen beliebigen zulässigen Wert geändert wird. Dioser Schritt erfolgt regelmäßig nur bei der Inbetriebsetzung eines nach dem erfindungsgemäßen Verfahren arbeitenden Frequenzteilers, in deren Verlauf der Speicherinhalt einen statistischen Wert annimmt.
Die Erfindung soll anhand eines Ausführungsbeispiels für η = 0, also einem Teilungsverhältnis von 1,5 zu 1, näher erläutert werden. Dazu zeigen
Fig. 1: eine allgemeine Darstellung der Signalverläufe an einem Frequenzteiler mit nichtganzzahligem Teilungsverhältnis
Tv = (n + 1,5): 1, Fig. 2: eine Darstellung der Signalverläufe an einem Frequenzteiler rr.it dem Teilungsverhältnis 1,5 zu 1 mit den Bestandteilen
a) Darstellung der Signalverläufe von Eingangs- und Ausgangsfrequenz fe und fn,
b) Darstellung der Gültigkeitsdauer der Speicheradressen bezogen auf die Eingangsfrequenz fo und
c) Darstellung oines dreielementigen Speicherinhalts bezogen auf die Eingangsfrequenz fe.
Erfindungsgemäß werden über 2Tv Perioden der Eingengsfrequenz fe aufeinanderfolgende Zyklen Y gebildet, die gemäß Fig. 1 ,nn = 4Tv dauergleiche Zustände Z1 bis Zm eingeteilt werden. Jedem Zustand Z1 bis Zm wird eine Speicheradresse zugeordnet. Jeder Zustandswechsel der Eingangsfrequenz fe wird unter der aktuellen Speicheradresse registriert. Mit jeder 2Tv-ten aufeinanderfolgenden Speicheradresse wird von einem beliebigen Zeitpunkt an für die Gültigkeitsdauer dieser Speicheradresse periodisch ein Impuls der Ausgangsfrequenz fa ausgegeben. Aus dem Speicherinhalt wird die nächstfolgende Speicheradresse abgeleitet und eingestellt.
Gemäß Fig.2 werden für ein Teilungsverhältnis von 1,5 zu 1 über drei Perioden der Eingangsfrequenz fe die aufeinanderfolgenden Zyklon Y gebildet, die gemäß Fig. 2 a) in sechs Zuständen ZI bis Z6 eingeteilt werden. Jedem Zustand ZI bis Z6 wird eine Speicheradresse zugeordnet, deren Gültigkeit A1 bis A6 innerhalb eines Zyklus Y in Fig. 2 b) dargestellt ist. Jeder Zustandswechsel dor Eingangsfrequenz fe wird unter der aktuellen Speicheradresse registriert. Zum Vergleich zeigt Fig. 2c) den Zeitverlauf des Speicherinhalts mit den Elementen AX, AY und AZ. Mit jodem Zusiandswechsel der Eingangsfrequenz fe ändert sich ein Element des Spoicherinhalts. Mit joder dritten aufeinanderfolgenden Speicheradresse wird für die Dauer ihrer Gültigkeit A3 und A6 gemäß Fig. 2 b) ein Impuls dor Ausgangsfrequenz fa ausgegeben. Dabei ist der Beginn der Zählung nicht notwendig am Zyklusanfang, sondern zu jedem beliebigen Zeitpunkt möglich. Damit können mit gleichem Erfolg während der Gültigkeit der Speicheradressen A1 und A4 beziehungsweise A2 und A5 Impulse der Ausgangsfrequonz fa ausgegeben werden. Aus dem Speicherinhalt AX, AY und AZ gemäß Fig. 2c) wird die nächstfolgende Speicheradresso abgeleitet und eingestellt. Das orfindungsgemäßo Vorfahren gestattet die Ausgabe oines Impulses der Ausgangsfrequenz fa sofort nach Erkennung oines Zustandswechsels der Eingangsfrequenz fe, ohne dessen parallel ablaufende Registrierung abwarten zu müssen. Damit bleiben dio Verzögorungszeiten zwischen den Zustandswechseln von Eingangsfrequenz fe und Ausgangsfrequonz fa goring und das orfindungsgemaße Vorfahren gestelle!, die du'Ji eino gegebene Bauolementetechnologio vorgegebene Gronzfrequenz maximal auszunutzen. Darüber hinaus ist die Art des Zustandswechsels für dessen Erkennung und die Ausgabe eines Impulses der Ausgangsfrequenz fa belanglos, so daß für alie Impulse die Verzögerungszeiten gleich sind.
Claims (6)
1. Verfahren zur digitalen Frequenzteilung mit dem nichtganzzahligen Teilungsverhältnis Tv = (n + 1,5): 1 für natürliche η dadurch gekennzeichnet, daß
- in jedem aufeinanderfolgenden Zyklus jeweils m = 4Tv aufeinanderfolgende, dauergleiche Zustände (Z1 bis Zm) der Eingangsfrequenz (fe) ausgewertet werden, denen jeweils eine Speicheradresse zugeordnet wird,
- jederZustandswechsel der Eingongsfrequenz (fejunterderaktuellen Speicheradresse registriert wird,
- mit jeder 2Tv-ten aufeinanderfolgenden Speicheradresse von einem beliebigen Zeitpunkt an für die Dauer der Gültigkeit dieser Speicheradresse periodisch ein Impuls der Ausgangsfrequenz (fa) ausgegeben wird und
- aus dem Speicherinhalt die nächstfolgende Speicheradresse abgeleitet und eingestellt wird.
2. Verfahren nach Anspruch 1 dadurch gekennzeichnet, daß mit jedem Zustandswechsel der Eingangsfrequenz (fe) jeweils nur ein Element des Speicherinhalts geändert wird.
3. Verfahren nach Anspruch 1 oder den Ansprüchen 1 und 2 dadurch gekennzeichnet, daß der Speicherinhalt auf unzulässige Werte geprüft wird, bei deren Auftreten der Speicherinhalt auf einen beliebigen zulässigen Wert geändert wird.
4. Verfahren nach Anspruch 1 dadurch gekennzeichnet, daß für η = 0 während der Gültigkeit der ersten und vierten Speicheradresse (A1, A4) jedes Zyklus (Y) je ein Impuls der Ausgangsfrequenz (fa) iusgegeben wird.
5. Verfahren nach Anspruch 1 dadurch gekennzeichnet, daß für η = 0 während der Gültigkeit der zweiton und fünften Speicheradresse (A2, A5) jedes Zyklus (Y) je ein Impuls der Ausgangsfrequenz (fa) ausgegeben wird.
6. Verfahren nach Anspruch 1 dadurch gekennzeichnet, daß für η = 0 während der Gültigkeit der dritten und sechsten Speicheradresse (A3, A6) jedes Zyklus (Y) je ein Impuls der AiJsgangsfrequenz (fa) ausgegeben wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD33119789A DD286921A5 (de) | 1989-07-27 | 1989-07-27 | Verfahren zur digitalen frequenzteilung mit nichtganzzahligem teilungsverhaeltnis |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD33119789A DD286921A5 (de) | 1989-07-27 | 1989-07-27 | Verfahren zur digitalen frequenzteilung mit nichtganzzahligem teilungsverhaeltnis |
Publications (1)
Publication Number | Publication Date |
---|---|
DD286921A5 true DD286921A5 (de) | 1991-02-07 |
Family
ID=5611178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DD33119789A DD286921A5 (de) | 1989-07-27 | 1989-07-27 | Verfahren zur digitalen frequenzteilung mit nichtganzzahligem teilungsverhaeltnis |
Country Status (1)
Country | Link |
---|---|
DD (1) | DD286921A5 (de) |
-
1989
- 1989-07-27 DD DD33119789A patent/DD286921A5/de unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2400394C3 (de) | Schaltungsanordnung zur digitalen Frequenzteilung | |
DE2736270A1 (de) | Digitaler ton-dekoder | |
DE2548265A1 (de) | Schaltungsanordnung zur symmetrischen frequenzteilung durch eine ungerade zahl | |
DE2923026C2 (de) | Verfahren zur Analog/Digital-Umsetzung und Anordnung zur Durchführung des Verfahrens | |
DE69317986T2 (de) | Schnelle Zähler zum alternativen Auf- und Abzählen von Impulsfolgen | |
DE3119650A1 (de) | Funktionsgenerator | |
DE2714219C2 (de) | ||
DE2828285C3 (de) | Verfahren und Vorrichtung zur Erzeugung und Verarbeitung elektrischer Impulse | |
DE2311386C2 (de) | Datensignalerkennungsvorrichtung | |
DE3633461A1 (de) | Taktsignalgebervorrichtung | |
DD286921A5 (de) | Verfahren zur digitalen frequenzteilung mit nichtganzzahligem teilungsverhaeltnis | |
DE1925917C3 (de) | Binäre Impulsfrequenz-Multiplizierschaltung | |
DE3046772A1 (de) | Taktgenerator | |
DE4021268C2 (de) | ||
DE2712831C3 (de) | ||
DE2840555A1 (de) | Schaltungsanordnung zur messung der periodendauer einer impulsfolge, deren verwendung und schaltungsanordnung nach dieser verwendung | |
DE3240891C2 (de) | Zählschaltung zum Messen von Zeitintervallen | |
DE2531945C3 (de) | Schaltung zur Erzeugung von Gleichspannungen | |
EP1126615A1 (de) | Verfahren zur Frequenzteilung eines Taktsignals und Frequenzteilerschaltung zur Realisierung des Verfahrens | |
DE4136980A1 (de) | Vorrichtung zur veraenderung des tastverhaeltnisses oder der pulszahldichte einer signalfolge | |
DE4107408C2 (de) | Schaltungsanordnung und Verfahren zur Impulsverdopplung | |
DE2910565C3 (de) | Meß- oder Betriebsschaltung für eine umschaltbaren Frequenzteiler | |
DE2704258B2 (de) | Digital-Analog-Wandler | |
DE2308607C3 (de) | Mehrphasen-Impulszähler | |
DE2435279C2 (de) | Elektronischer Frequenzzähler |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
IF04 | In force in the year 2004 |
Expiry date: 20090728 |