DD153457A1 - Multistabiler zustandsspeicher - Google Patents

Abstract

Die Erfindung ist in industriellen Steuerungen beliebigen Umfangs anwendbar und verfolgt das Ziel, bei hoher Stoerfestigkeit mit geringem Aufwand mehrdeutige Speicherzustaende auszuschliessen. Die Aufgabe, beliebig viele Speicherzustaende in beliebiger Reihenfolge zu realisieren, wird mit zusammenschaltbaren Speicherbloecken erreicht, die vorzugsweise 4 bis 8 Speicherstufen enthalten. Jede Speicherstufe besteht aus einem Master- und einem Slavespeicher. Das Bedingungsabhaengige Setzen eines Masterspeichers wird erst dann als neuer Zustand in den Slavespeicher uebernommen, wenn der bisherige Speicherzustand durch Ruecksetzen aller Slavespeicher mit Sicherheit geloescht wurde. Dies erfolgt durch zeitverzoegerte logische Verknuepfungen zwischen saemtlichen Slave- und Masterspeichern. -Fig. 1-

Description

Erfinder: Dipl.-Ing. Hartmut Bunzel .Berlin, 3. Okt. 80. Dipl.-Ing. Günther Döring P 1164 Dipl.-Ing. Matthias Gulbins Dr. rer, nat. Peter Hummitzsch Dipl.-Math. Rainer König Heinz Krüger Dr.-Ing. Roland Pilz Dr.-Ing. Lothar Quäck

Ing. Manfred Schäfer

Zustellungsbevollra. ί Institut für Regelungstechnik

im Kombinat VEB Elektro-Äpparate-Werke Berlin 1055 Berlin, Storkower Str. 101 Pat.-Ing. Günther Scheufeie

22 4 3'9 6

Multistabiler Zustandsspeicher

Anwendungsgebiet der Erfindung

Die Erfindung ist in industriellen" Steuerungen beliebigen Umfangs anwendbar, bei denen jeweils ein aktiver Logikzustand zur Ausführung einer Steuerfunktion zur Verfügung stehen muß .und nach deren Ablauf ein anderer Logikzustand die Ausführung einer anderen Steuerfunktion bewirkt. Sie ist vor allem für solche.Steuerungen geeignet, bei denen die Forderung besteht, daß zu keinem Zeitpunkt sich zwei aktive Logikzustände zeitlich überlappen. Insbesondere kann die Erfindung für die steuerungstechnische Interpretation von Petri-Netzen eingesetzt werden.. Außerdem ist sie auch für Durchlaufe verwendbar«

Charakteristik der bekannten technischen Lösungen

Es sind bereits einige Schaltungsanordnungen für multistäbile Zustandsspeicher bzw. multistabile Schalter vorgeschlagen worden.

In der DE-AS 10 64 IO5 ist eine Anordnung beschrieben, in der

22 4 3.96" ·. . ~ 2 -

jede Speicherstufe durch einen Transistor gebildet wird, bei dem jeweils der Basisanschluß den Speicherstufeneingang und der Kollektor den Speicherstufenausgang bildet. Der Basisanschluß eines jeden Transistors ist über Entkopplungswider- _t stände bzw* Entkopplungsdioden mit dem Kollektor eines jeden Transistors mit Ausnahme des Kollektors der eigenen Speicherstufe verbünden» Als Logikbaustein betrachtet besteht somit jede Speicherstufe aus einem NOR-Gatter in Widerstands-Transistor-Logik bzw. in Dioden-Transistor-Logik. Wenn in einer derartigen Anordnung ein Transistor angesteuert wird, hält dieser durch die gegenseitige Beschaltung alle übrigen Transistoren im entgegengesetzten Leitzustand, auch wenn die Ansteuerung verschwindet, wodurch ein aktiver Zustand gespeichert wird»

Diese Schaltung besitzt die Nachteile, daß ein Speicher mit einer größeren Anzahl von Speicherstufen eine Vielzahl von Verbindungsleitungen und von Widerständen bzw* Dioden zur Realisierung der ODER-Funktion erfordert. Insgesamt kann die Anzahl der Speicherstufen ohnehin nicht sehr groß gemacht v/erden, vor allem, wenn die Schaltung in Bipolartechnik ausgeführt ist, weil die aktivierte Speicherstufe den Strom liefern muß j mit dem alle übrigen Speicherstufen im nichtaktivierten Zustand gehalten werden müssen» Eine projektierungsfreundliche Aufteilung in einzelne Speicherblöcke ist mit der angegebenen Lösung nicht möglich» Weit schwerwiegender ist jedoch der Nachteil, daß diese Anordnung für industrielle Steuerungen nicht verwendbar ist, weil der bestehende aktive ' Zustand einer Speicherstufe erst dadurch verschwindet, daß in einer anderen Speicherstufe ein neuer aktiver Zustand bereits vorhanden ist, das heißt, es treten zeitliche Überlappungen der aktiven Zustände an den Speicherstufenausgängen auf.

Eine schaltungstechnische Verbesserung dieser Lösung ist in ' der DE-AS 12 82 077 angegebene Die beschriebenen Nachteile bleiben jedoch unverändert bestehen«

Eine multistabile Schalt steueranordnung ist aus der DE-AS 22 52 903 bekannt, in der taktgesteuerte ^li

224396 _₃_

Flops als Speicherstufen eingesetzt .werden. Ein Signalwechsel an einem beliebigen Eingang hat die Erzeugung von zwei aufeinanderfolgenden Einzeltaktimpulsen zur Folge. Der erste Impuls veranlaßt die Übernahme aller Eingangsinformationen in die Masterspeicher und der zweite Impuls bewirkt die Übernahme der Masterinhalte in die Slavespeicher, Ein neu aktivierter Eingang führt auf diese Weise zu einem* aktivierten Slavespeicher und der bisher aktivierte Slavespeicher übernimmt den nun ·. . nichtaktiven Zustand vom Eingang seines Masterspeichers.

Mit dieser Anordnung kann zwar ein multistabiler Zustandsspeicher für eine relativ große Anzahl von Zuständen aufgebaut werden, je umfangreicher die Anordnung jedoch wird, um so mehr Verknüpfungsleitungen und um so aufwendigere Gatterschaltungen sind erforderlich. Eine Möglichkeit zur Aufteilung in Speicherblöcke bietet diese Anordnung nicht. Der Übergang zv;ischen zwei Zuständen erfolgt in dem Zeitpunkt, in dem die Slavespeicher mit dem zweiten Taktimpuls angesteuert werden. Damit ist es nicht ausgeschlossen, daß beim Übergang zeitliche Überlappungen auftreten können. Mit der Taktsteuerung besteht auch die Gefahr, daß infolge von Störeinflüssen ungewollte Taktimpulse ausgelöst werden, die einen fehlerhaften Zustandswechsel hervorrufen.

In der DD-PS I30 298 ist ein multistabiler Speicherbaustein beschrieben, der einen Teil der beschriebenen Mangel beseitigt. Als Speicherelemente werden taktgesteuerte Flip-Flops verwendet j wobei die Informationsübernahme jeweils durch einen Takteinze limpuls erfolgt, der aus jedem Signalwechsel erzeugt wird, der an einem beliebigen Eingang auftritt. Mit Hilfe einer Blockierungseinrichtung wird erreicht_s daß nie zwei Ausgänge gleichzeitig aktiviert sein können.

Durch Zusammenschaltung einer Vielzahl derartiger Speicherbausteine können zwar Steuerungen beliebigen Umfangs aufgebaut werden_$ der einzelne Speicherbaustein benötigt aber einen hohen Aufwand an Logikgattern, um die Arbeitsweise zu gewährleisten. Nachteilig wirkt sich bei dieser Lösung die hohe Störanfälligkeit aus· ...

_ h

Ziel der Erfindung

Die Erfindung 'verfolgt das. Ziel_} bei "einem multistabilen Zustandsspeicher eine hohe Störfestigkeit zu erreichen, zeitliche Überlappungen der Speieherzustände während der Übergänge

zuschließen , , , .,, ., > · -u ,-j? * -^ us'.'j.u /: · '! und den schaltungstechnischen Aufwand sowie den

Bauelementebedarf gering zu halten*

Wesen der Erfindung

Aufgabe der Erfindung

Der Erfindung liegt die Aufgabe zugrunde, einen multistabilen Zustandsspeicher zu schaffen/ mit dem beliebig viele Speicherzustände realisierbar sind und bei dem die Reihenfolge und die Richtung der Übergänge zwischen den Speicherzuständen uneinge-' schränkt frei wählbar sind, d* h«,, mit dem ein vollständiger Zustandsgraph realisierbar ist. Ein aktiver Speicherzustand darf ausnahmslos nur an einem einzigen Ausgang.auftr©ten, während der Übergänge zwischen den Zuständen muß eine definierte Pause vorhanden sein, und jeder Übergang darf nur durch die Erfüllung der Setzbedingung an einem neuen Speicherstufenein— gang ausgelöst werden. Mit dem multistabilen Zustandsspeicher müssen auch Durchläufe ausführbar sein. Er soll zum Aufbau großer Steuerungen beliebiger Struktur in einfacher Weise aus SpeicherblÖcken zusammengesetzt werden können«

Merkmale der Erfindung

Die Aufgabe wird durch einen multistabilen Zustandsspeicher gelöst, der aus einer beliebigen Anzahl von SpeicherblÖcken besteht, wobei jeder Speicherblock vorzugsweise 4- bis 8 Spei~ cherstufen enthält, die jede aus einem Master- und einem Slavespeicher bestehen» Er. weist die folgenden Erfindungsmerkmale auf. Zum Setzeingang eines jeden Masterspeichers führt ein Speicherstufeneingang und, konjunktiv mit diesem verknüpft, ein Vorbereitungseingange Der Ausgang eines jeden Slavespeichers ist mit einem Speicherstufenausgang, mit dem Rücksetzeingang seines eigenen Masterspeichers und mit je einem Eingang eines Bedingungsgatters verbunden. Dessen Ausgang führt zu einem Bedingungsanschluß und zum Eingang eines

224 396 _

Negators. Der Ausgang des Negators ist über ein Zeitglied sowohl mit dem inversen Eingang eines Rücksetzgatters als auch mit dem Bedingungseingang eines jeden Slavespeichers verbunden« Der Ausgang jedes Masterspeichers ist sowohl mit dem Aktivierungseingang eines jeden Slavespeichers als auch mit je einem Eingang eines Anforderungsgatters verbunden, dessen Ausgang führt sowohl zu einem Anforderungsanschluß als auch zum direkten Eingang des Rücksetzgatters, dessen Ausgang ist mit dem Rücksetzeingang eines jeden Slavespeichers verbunden· Von allen Speicherblöcken, aus denen der multistabile Zustandsspeicher besteht, sind die Anforderungsanschlüsse untereinander und ebenfalls die Bedingungsanschlüsse untereinander verbunden.

Alle Master- und alle Slavespeicher sind als statische RS-Speicher-Flip-Flops ausgeführt, wobei die Masterspeicher eine Setzverzögerung besitzen.

Zur Vorbereitung der Reihenfolge der Übergänge wird jeder Speicherstufenausgang jeweils mit demjenigen Vorbereitungseingang durch Vorbereitvngslsitunken verbunden, dessen Speicherstufeneingang in Abhängigice it vo Betriebsablauf als nächster aktiviert wird.

Innerhalb des Betriebsablaufs wird durch das Setzen eines Masterspeichers der Ablauf eines Zyklus angefordert, mit dem der Übergang auf einen neuen Zustand erfolgen soll» Über das Anforderungsgatter .und das Rücksetzgatter wird der bisher gesetzte Slavespeiclier zurückgesetzt. Dessen Ausgangssignalän- · derung bewirkt nach einer Verzögerung im Zeitglied das Verschwinden des Rücksetzsignals an allen Slavespeichern und die Freigabe an deren Bedingungseingängen* Damit wird das Signal vom anfordernden Masterspeicher in den zugehörigen Slavespeicher übernommen, der diesen aktiver. Zustand an seinen Speicherstufenausgang ausgibt und seinen Masterspeicher sofort wieder zurücksetzt*

Ausführungsbeispiel

Die Erfindung wird nachstehend anhand eines Ausführungsbeispiels näher erläutert. In der zugehörigen Zeichnung zeigen

Fig«, 1 j einen Speicherblock zum Aufbau multistabiler Zu

standsspeicher, 2: die Zusammenschaltung mehrerer Speicherblöcke.

Mit dem Speicherblock SB in, Fig. 1 können Steuerungen beliebigen Umfangs aufgebaut werden« Je nach der Größe der Steuerung ?d.rd eine entsprechende Anzahl derartiger Speicherblöcke SB zusammengeschaltet« Auf die schaltungstechnisehen Einzelheiten einer Zusammenschaltung wird weiter unten noch näher eingegangene "Vorerst beziehen sich die Erläuterungen der Schaltungsanordnung auf einen einzelnen Speicherblock SB_e

Der Speicherblock SB enthält eine Anzahl von Speicherstufen, von denen sich jede aus einem Masterspeicher, z. B, MS 1, und einem Slavespeicher, z«, B* SS1 zusammensetzte Jeder Master- und jeder Slavespeicher ist als statischer RS-Speicher mit dominierendem Löschverhalten ausgeführt. Alle Setzeingänge S besitzen jeweils zwei gleichwertige und konjunktiv verknüpfte Eingangsanschlüsse * Grundsätzlich kann die Anzahl der Speicherstufen innerhalb des einzelnen Speicherblocks SB beliebig festgelegt werden_e Für praktische Anwendungen ist jedoch ein Aufbau mit 4 bis 8 Speicherstufen zweckmäßig» Für das gewählte Beispiel wurde in Fig« 1 ein Speicherblock SB mit 4 Speicherstufen dargestellte Da eine Speicherstufe jeweils einen Speicherzustand realisieren kann, stellt dieser Speicherblock SB einen multistabilen Zustandsspeicher für 4 Zustände dar.

An die Speicherstufeneingänge E1 bis E4 werden die Prozeßsignale angeschaltet. Damit kurzzeitige Störungen auf den Leitungen, die zu den Speicherstufeneingängen E1 bis E4- führen.j keinen Einfluß auf den Speicherzustand ausüben, ist es zweckmäßig, die Masterspeicher MS1 bis MS4 mit einer Setzverzögerung auszustatten. Dann werden nur diejenigen Signale als richtig erkannt, die die Setzverzögerungszeit überwinden. Innerhalb eines Speicherblocks SB erfolgen die logischen Verknüpfungen mit Hilfe eines Anforderungsgatters AG und eines Bedingungsgatters BG, die beide als ODER-Gatter ausgeführt sind« Bin Negator NE, ein Zeitglied ZG und ein Rücksetzgatter RG, das als Sperr~UND ausgeführt ist, gewährleisten, daß die Anforderungen an die Über-

i. 4 ό Β ο

gänge zwischen den Zuständen sicher eingehalten werden. An den Speicherstufenausgängen A1 bis A4 treten die Speicherzustände auf, mit denen der Prozeßablauf gesteuert wird.

Wird bei einem Speicherblock SB die Setzbedingung am Eingang einer seiner 4- Speicherstufen erfüllt, dann nimmt der zugehörige Ausgang den aktiven Zustand ein. Er behält ihn so lange bei, bis am Eingang einer beliebigen anderen Speicherstufe die Setzbedingung erneut erfüllt ist, wodurch ein Übergang des aktiven Zustands auf den Ausgang dieser anderen Speicherstufe stattfindet« Die Reihenfolge der Übergänge kann beliebig festgelegt werden. Das bedeutet, mit dem Speicherblock SB ist ein vollständiger Graph mit 4 Zuständen realisierbar· Eine unbedingte Forderung an den einzelnen Speicherblock SB ebenso wie an die Zusammenschaltung beliebig vieler Speicherblöcke· SB zu einem multistabilen Zustandsspeicher mit beliebig vielen Zuständen besteht darin, daß der aktive Zustand zu keinem Zeitpunkt an zwei Ausgängen gleichzeitig, sondern stets nur an dem Ausgang einer einzigen Speicherstufe auftreten darf und daß beim Übergang des aktiven Zustandes auf einen anderen Ausgang eine definierte Pause eingehalten werden muße

Bei der Betrachtung der Wirkungsweise des Speicherblocks SB in Fig. 1 wird vom Ruhezustand ausgegangen, bei dem kein' Speicher gesetzt ist. Dann führt jeder Masterspeicher MS 1 bis MS 4 und jeder Slavespeicher SS1 bis SS4 an seinem Aus-» gang Q ein O-Signal. Da der Ausgang Q eines jeden Slavespe.ichers SS1 bis SS4 auf den Rücksetzeingang R des zugehörigen Masterspeichers MS1 bis MS4 zurückgeführt ist, liegt auch dort O-Signal vor. Ebenfalls O-Signal führen der Ausgang des Anforderungsgatters AG und damit der direkte Eingang des Rücksetzgatters RG und der Ausgang des Bedingungsgatters .BG. Wegen des Negators ITE liegt am inversen Eingang i des Rücksetzgatters RG und am Bedingungseingang Eb eines jeden Slavespeichers SSI bis SS 4 1-Signal vor. Die Verzögerungszeit t des Zeitgliedes ZG beträgt nur wenige Millisekunden und kann deshalb ^₁ Ruhezustand außer Betracht bleiben. Aus den vorhandenen Signalen ist zu erkennen, daß am Rücksetzeingang R

224 396 ' -β-

eines jeden Slavespeichers SS1 bis SS4 ein O-Signal vorhanden ist, so da-ß ein beliebiger Slavespeicher SS1 bis SS4 durch ein 1-Signal am Aktivierungseingang Ea "gesetzt werden kann« . ·

Der praktische Betriebsfall erfordert nun einen bestimmten Speicherzustand« Beispielsweise soll der Speicherstufenausgang A3 aktiviert werden..Hierzu wird an den Speicherstufeneingang E3 ein 1-Signal angelegt« Vorerst wird angenommen, daß am Vorbereitungseingang Ev3 bereits ein 1-Signal vorhanden ist» Wie dieses Signal entsteht, wird weiter unten erläutert. Der Masterspeicher MS3 wird als-o gesetzt und liefert an seinem Ausgang Q ein 1-Signal, mit dem er den Ablauf eines Zyklus anfordert, in dem der zugehörige Slavespeicher SS3 gesetzt werden muß, was in diesem Pail auch unmittelbar über dessen Aktivierungseingang Ea geschieht, weil der Bedingungseingang Eb bereits 1-Signal führt. Am Ausgang Q, des Slavespeichers SS3 entsteht daraufhin ein 1-Signal, das am Speicherstufenausgang A3 als aktiver Zustand für die Steueraufgaben des betreffenden Betriebsfalls zur Verfügung steht.

Das 1-Signal vom Ausgang Q des Slavespeichers SS3 setzt sofort seinen Masterspeicher MS3 zurück und hält diesen so lange im rückgesetzten Zustand, bis der Slavespeicher SS3 durch den Betriebsablauf selbst zurückgesetzt wird. Außerdem gelangt dieses 1-Signal über das Bedingungsgatter BG und den Negator KE nach Ablauf der Verzögerungszeit T über das Zeitglied ZG als O-Signal sowohl in den inversen Eingang i des Rücksetzgatters RG als auch in den Bedingungseingang Eb aller Slavespeicher SS1 bis SS4, wodurch diese gegen ein ungewolltes Setzen durch eine Störung gesperrt sind. Am direkten Eingang d des Rücksetzgatters RG war zu Beginn des beschriebenen Ablaufs kurzzeitig ein 1-Signal aufgetreten, das so lange andauerte, wie der Masterspeicher MS3 gesetzt und von seinem Slavespeicher SS3-noch nicht zurückgesetzt war. Die Verzögerungszeit T des Zeitgliedes ZG verhindert hierbei, daß das O-Signal am inversen Eingang i bereits eintrifft, wenn am direkten Eingang d das kurzzeitig auftretende 1-Signal noch

22 4 3 9 6 - 9 - .

nicht wieder verschwunden ist. Sie ist deshalb so zu bemessen, daß der Masterspeicher MS3 mit Sicherheit zurückgesetzt ist. Dadurch bleibt am Rücksetzeingang R aller ^l-avespeicher SS1 bis SS4 ununterbrochen ein O-Signal wirksam.

Der aktive Zustand am Speicherstufenausgang A3 bleibt nun so lange bestehen, bis in Abhängigkeit vom Betriebsablauf an einem anderen Masterspeicher MS1 oder MS2 oder MS4 die Setzbedingung erfüllt wird. Dies soll beispielsweise für den Masterspeicher MS1 zutreffen. Auch hier wird wieder vorausgesetzt, daß am Vorbereitungseingang Ev1 bereits ein 1-Signal vorhanden ist, so daß mit einem 1-Signal-am Speicherstufeneingang E1 der Masterspeicher MS1 gesetzt wird. Mit seinem 1-Signal am Ausgang Q fordert der Masterspeicher MS1 den Ablauf eines neuen Zyklus und damit, das Setzen des zugehörigen Slavespeichers SSI an. dieser läßt sich aber noch nicht setzen, v/eil sein Bedingungseingang Eb noch O-Signal führt. Dadurch wird auch der Master MS1 vorerst noch nicht zurückgesetzt, sondern sein 1-Signal wird am direkten Eingang d des Rücksetzgatters RG- wirksam, an dessen inversen Eingang i noch immer ein O~Signal, nämlich das negierte Ausgangssignal des noch gesetzten Slavespeichers SS3 vorhanden ist. Damit gibt das Rücksetzgatter RG ein 1-Signal -an den Rücksetzeingang R aller Slavespeicher SS1 bis SS4- ab. Der Slavespeicher SS3 wird zurückgesetzt, und der aktive Zustand am Speicherstufenausgang A3 ist beendet.

Alle Slavespeicher SS1 bis SS4 geben nun an ihrem Ausgang Q ein O-Signal ab. Nachdem dieses das Bedingungsgatter BG und den Negator NE durchlaufen hat, tritt es nach Ablauf der Verzögerungszeit Z am Ausgang des Zoitgliedes ZG als 1-Signal auf. Jedem Slavespeicher SS1 bis SS4- wird also seinem Bedingungseingans Eb ein 1-Signal zugeführt, und an seinem Rücksetzeingang R wechselt das 1- in ein O-Signal. Nun ist die Setsbedingung am Slavespeicher SS1 erfüllt, und die Anforderung des Masterspeichers MS1 kann wirksam werden. Der Slavespeicher SSI wird gesetzt, und am Speicherstufenausgang Al steht ein 1-Signal-als neuer Zustand für externe

22^3 9 6 · - ίο -

Steueraufgaben zur Verfügung«

Aus dem Ablauf ist su ersehen, daß beim Übergang des aktiven Zustandes von einem Speicherstufenausgang zum anderen, im Beispiel von A3 nach A1, eine Zwangspause eintritt, deren Länge der Verzögerungszeit Γ entspricht, bzw« die wegen der Umschaltze.iten der Speicher und Gatter noch etwas langer ist. Die Signale, die sich infolge des Zustandswechsels einstellen, gleichen den bereits beschriebenen, deshalb sollen sie nur noch einmal kurz erwähnt v/erden. Der Masterspeicher .MS1 · wird zurückgesetzt, und am direkten Eingang d des Rücksetzgatters EG tritt wieder ein O-Signal auf» Nach Ablauf der Verzögerungszeit V ist am inversen Eingang i und an Jedem Bedingungseingang Eb wieder ein O-Signal vorhanden.

Die Reihenfolge der Übergänge zwischen den einzunehmenden-Zuständen ist an sich völlig beliebig. Im praktischen Einsatz kann die Reihenfolge aber in der Weise festgelegt werden, daß zwischen den Speicherstufen, zwischen denen Übergänge stattfinden sollen, Vorbereitungsleitungen VL in der Weise eingefügt werden, daß der Speicherstufenausgang, im Beispiel A3_S . von dem der Übergang ausgeht,, mit dem Vorbereitungseingang, im Beispiel Ev1, verbunden wird, zu dessen Speicherstufe der Übergang führt. In der Fig» 1 ist dies durch eine gestrichelte Vorbereitungsleitung VL gekennzeichnet. Wenn diese Vorbereitungsleitungen VL für sämtliche Übergänge hergestellt werden, ist sichergestellt, daß nur an demjenigen Masterspeicher die Setzbedingung erfüllt werden kann, der an seinem Vorbereitungseingang ein 1-Signal verfindet, das vom aktiven Zustand des in der Reihenfolge vor ihm liegenden Speicherausgangs herrührt. Damit ist auch die Herkunft des bisher vorausgesetzten 1-Signals am Vorbereitungseingang Ev3 bzw* Ev1 geklärt« Selbstverständlich kann auch in einer Zusammenschaltung aus vielen Speicherblöcken jede Vorbereitungsleitung VL zwischen einem beliebigen Speicherstufen^ausgang und einem beliebigen Vorbereitungseingang unterschiedlicher Speicherblöcke eingefügt werden»

2 2 U 3 9 δ

Die Vorbereitungseingänge Ev1 bis Ev4- müssen natürlich nicht unbedingt in dieser Weise verwendet werden. Sie können auch anderen Zwecken dienen oder ganz unbenutzt bleiben, indem an ihnen ständig ein 1-Signal, angelegt bleibt. Wird die Reihenfolge der übergänge jedoch mit Hilfe von Vorbereitungsleitungen VL festgelegt, dann ist die Realisierung von Durchläufen in einfacher Weise möglich. Es kann beispielsweise Jeweils zum gewünschten Zeitpunkt.des Übergangs von einem Zustand zum nächsten ein impulsförmiges 1-Signal an sämtliche Speicherstufeneingänge E1 bis E4- gleichzeitig angelegt werden. Die Impulsdauer muß kürzer als -die Verzögerungszeit Z sein. Es besteht auch die Möglichkeit, an sämtliche Speicherstufeneingänge E1 bis E4 ununterbrochen ein 1-Signal anzulegen. Dann erfolgen die Übergänge von einem Zustand zum nächsten in Abständen, die etwa der Verzögerungszeit ΐ entsprechen. Diese Durchläufe sind selbstverständlich auch in Zusammenschaltungen über alle beteiligten Speicherblöcke SB hin realisierbar.

Es sei noch erwähnt, daß für das erstmalige Starten eines mit Vorbereitungsleitungen VL.durchgängig beschalteten multistabilen Zustandsspeichers eine nicht dargestellte Zusatzeinrichtung erforderlich ist, die beispielsweise über ein ODER-Gatter in den zu startenden Vorbereitungseingang kurzzeitig ein 1-Signal einspeist.

Die Zusammenschaltung von beliebig vielen Speicherblöcken SB zum multistabilen Zustandsspeicher mit beliebig vielen Zuständen erfolgt in einfacher Weise mit Hilfe eines Bedingungsanschlusses BA und eines Anforderungsanschlusses AA, die als bidirektionale Anschlüsse ausgeführt sind. Hierzu werden, wie in Fig. 2 dargestellt, von sämtlichen Speicherblöcken SB eine Verbindung sowohl zwischen jedem Bedingungsanschluß BA als auch zwischen federn Anforderungsanschluß AA hergestellt.. Natürlich ist dabei zu berücksichtigen, daß die Belastungsfähigkeit des Bedingungsgatters BG und des Anforderungsgatters AG auf die Anzahl der anzuschließenden Speicherblöcke SB abgestimmt wird.

22 A 3 96 --12-

3?ür den einzelnen Speicherblock SB ist es unerheblich, woher die Logiksignale am Eingang des Negators NE und am direkten Eingang d des Rücksetzgatters RG stammen, die Reaktion eines jeden Speicherblocks SB darauf ist so, wie sie anhand der Pig, 1 bereits beschrieben wurde. Aus diesem Grunde kann jeder Speicherblock mit einer Zyklusanforderung sämtliche übrigen Speicherblöcke beeinflussen.

Claims (3)

224396 -13- Er.f indungsanspruch ,

1, Multistabiler Zustandsspeicher für beliebig viele Speicherzustände» der aus einer beliebigen Anzahl von Speicherblöcken besteht, wobei jeder Speicherblock vorzugsweise 4 bis 8 Speicherstufen enthält, die jeder aus je einem Masterspeicher und einem -Slavespeicher bestehen, gekennzeichnet dadurch, daß zum Setzeingang (S) eines jeden Masterspeichers CMSI bis MS4) ein Speicherstufeneingang (E1 bis E4) und, konjunktiv mit diesem verknüpft, ein Vorbereitungseingang (Ev1 bis EvA-) führt, daß der Ausgang (Q) eines jeden Slavespeichers (SS1 bis SS4) jeweils mit einem Speicherstufenausgang (A1 bis A4-), mitdem Eücksetzeingang (R) des zugehörigen Masterspeichers (MS1 bis MS4·) und mit je einem Eingang eines Bedingungsgatters (BG) verbunden ist, dessen Ausgang zu einem Bedingungsanschluß (BA) führt und mit dem Eingang eines Negators (NE) verbunden ist, dessen Ausgang über ein • Zeitglied (ZG) sowohl mit dem inversen Eingang (i) eines Rücksetzgatters (RG) als auch mit dem Bedingungseingang (Eb).eines jeden Slavespeichers (SSI bis SS4) verbunden ist, daß der Ausgang (Q) eines jeden Masterspeichers (MS1 bis MS4) sowohl mit dem Aktivierungseingang (Ea) eines jeden Slavespeichers (SS1 bis SS4) als auch mit je einem Eingang eines Anforderungsgatters (AG) verbunden ist, dessen Ausgang sowohl zu einem Anforderungsanschluß (AA) als auch zum direkten Eingang (d) des Rücksetzgatters (RG) führt, daß dessen Ausgang mit dem Rücksetzeingang (R) eines jeden Slavespeichers (SS1 bis SS4) verbunden ist, und daß von allen Speicherblöcken (SB) die Ahforderungsanschlüsse (AA) untereinander und ebenfalls die Bedingungsanschlüsse (BA) untereinander verbunden sind.

Multistabiler Zustandsspeicher nach Punkt 1, gekennzeichnet dadurch, daß alle Masterspeicher (MS1 bis MS4) und' alle Slavespeicher (SS1 bis SS4) als statische RS-Speicher-Flip-i'lops ausgeführt sind und daß die Masterspeicher (MS1 bis MS4) eine Setzverzögerung aufweisen.

2 2 4 3 9 6

3* Multistabiler Zustandespeieher nach den Punkten 1 und 2, gekennzeichnet dadurch, daß jeder Speieherausgang (z. B. A3) jeweils mit demjenigen Yorbereitungseingang (z. B. Ev1) durch Vorbereitungsleitungen (VL) verbunden ist, dessen Speicherstufeneingang'(z* B. E1) in Abhängigkeit von Betriebsablauf als nächster aktiviert v/ird.

Hierzu sLSeiten Zeichnungen