DE2527098A1

DE2527098A1 - Schaltungsanordnung zur ueberpruefung der uebernahme bei digitalen speichern

Info

Publication number: DE2527098A1
Application number: DE19752527098
Authority: DE
Inventors: Fritz Dipl Ing Senf; Juergen Dipl Ing Winz
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Bosch Telecom GmbH
Priority date: 1975-06-18
Filing date: 1975-06-18
Publication date: 1976-12-23
Also published as: SE7606806L; BE843114A; FR2316700A1; DE2527098B2; SE405293B; ATA442076A; AT359317B; DE2527098C3; NL7606659A; FR2316700B1

Description

Licentia Patent-Verwaltungs-GmbH

6 Frankfurt/Main 70, Theodor-Stern-Kai 1

Hannover, den 12.6.1975 PT-T ö/gn H 7V1OO

Schaltungsanordnung zur Überprüfung der Übernahme bei digitalen Speichern

Digitale Speicher werden bekanntlich verwendet, um digitale Signale zu speichern. Die digitalen Signale werden den Eingängen des Speichers zugeführt und mittels eines Setzbefehls am Setzeingang in den Speicher übernommen, so daß sie an den Ausgängen des Speichers verfügbar sind und von dort aus für weitere benötigte Schaltungsteile einer Gesamtschaltung entnommen werden können.

Bei der Verwendung von Speichern besteht der Wunsch, diese daraufhin zu überprüfen, ob sie in der richtigen Weise angesprochen haben. Dies ist z.B. wichtig bei Speichern, die in Kreuzschaltfeldern in der Studiotechnik zur Ansteuerung deren Koppelpunkte (z.B. Relais) verwendet werden. Dabei wird entsprechend der gewünschten Verbindung einer von mehreren Quellen mit einem von mehreren Verbrauchern ein Speicher mit einer Information gesetzt, die dem zugehörigen Koppelpunkt zur Herstellung dieser Verbindung zugeordnet ist. Der Koppelpunkt wird von dem Speicherausgang nach dem Setzen angesteuert und leitend durchgeschaltet.

Bei einer bekannten Schaltung (DT-AS 2 238 030), bei der jeder Koppelpunkt durch einen nur ihm zugeordneten 1-Bit-Speicher angesteuert wird, ist vorgesehen, daß das Ausgangssignal jedes

609852/0541

- 2 - H 7V1OO

Speichers über je eine Rückmeldeleitung abgefragt und einer Logikschaltung zugeführt wird. Auf diese Weise ist eine Aussage darüber möglich, welcher Koppelpunkt durchgeschaltet ist. Dadurch wird auch ein auf Grund eines fehlerhaften Speichers gesetzter Koppelpunkt angezeigt. Ein Nachteil besteht jedoch darin, daß es nicht ohne weiteres möglich ist, zu erkennen, ob der Koppelpunkt auf Grund eines Befehls zur Herstellung einer gewünschten Verbindung oder infolge des fehlerhaften Speichers durchgeschaltet wurde. Da bei der bekannten Schaltung außerdem für jeden 1-Bit-Speicher eine Rückmeldeleitung erforderlich ist, ergibt sich ein erheblicher Verdrahtungsaufwand, insbesondere auch dann, wenn die Ansteuerung der Speicher von einer räumlich relativ weit entfernten Ansteuereinheit erfolgt, wie dies bei Kreuzschaltfeldanordnungen üblich ist. Dabei ist es wichtig, zu überprüfen, ob die gewünschten Signale richtig zu den Speichern übertragen wurden und die Speicher richtig funktionieren.

Der Erfindung liegt die Aufgabe zugrunde, eine Prüfschaltung für digitale Speicher zu schaffen, bei der die beschriebenen Nachteile vermieden sind und die eine sichere Aussage darüber erlaubt, ob der Speicher in der gewünschten Art mittels des Setzbefehls gesetzt wurde.

Diese Aufgabe wird bei einer im Oberbegriff des Anspruchs 1 vorausgesetzten Schaltungsanordnung durch die im Kennzeichen beschriebene Erfindung gelöst.

Bei der Erfindung wird also überprüft, ob die von dem Speicher an dessen Ausgänge mittels des Setzbefehls übernommenen Informationen mit denen an den Eingängen des Speichers übereinstimmen (unter Speicher sind im allgemeinen Sinn auch die einzelnen Speicherzellen eines Mehr-Bit-Speichers zu verstehen). Zu diesem Zweck werden die einzelnen digitalen Signale an je einem Eingang mit denen nach der Übernahme an den zugeordneten Ausgängen auftretenden Signale bitweise über je einen 1-Bit-Komparator verglichen.

6098 52/0 541

- 3 - H 7V1OO

Es sind also soviele 1-Bit-Komparatoren vorgesehen, wie Eingänge bzw. Ausgänge vorhanden sind. Beim bitweisen Vergleich entsteht für jedes Bit das mögliche Ergebnis "richtig" oder "falsch". Durch eine Schaltungslogik werden diese Ergebnisse zu einer einzigen binären Aussage zusammengefaßt, die heißen kann: "Alle Ergebnisse sind richtig" oder "Mindestens einer der bitweisen Vergleiche hat das Ergebnis: falsch". Diese binäre Aussage kann auf nur einer einzigen Leitung zur Ansteuereinheit geführt werden. Nur wenn die Information an den Ein- und Ausgängen übereinstimmen, wird also der Ansteuereinheit ein positives Vergleichsergebnis mitgeteilt, dessen Aussage die einwandfreie Funktion des Speichers beinhaltet. Ist das Vergleichsergebnis negativ, so bedeuetet dies, daß der Speicher fehlerhaft ist, Dabei ist es von Vorteil, daß trotz des Vergleiches mehrerer Bits für die Übermittlung des Vergleichsergebnisses nur eine einzige fiückmeldeleitung benötigt wird.

Gemäß einer vorteilhaften Weiterbildung der Erfindung ist es auch möglich, die Informationen am Ausgang der Speicher zum Zweck des bitweisen Vergleichs mit den Informationen am Eingang über diejenigen Leitungen zur Komparatorschaltung zu führen, über die die Eingänge der Speicher von der Ansteuereinheit angesteuert werden (Fig. 3)· Die Komparatorschaltung ist dann räumlich nahe der Ansteuereinheit angeordnet und erhält von dieser die für den Vergleich erforderliche Information, mit denen der Speicher gesetzt worden ist. Dies wird dadurch möglich, daß die zu speichernden digitalen Signale den Eingängen der Speicher über je ein erstes sogenanntes Tri-State-Gatter zugeführt sind, und daß jeder Ausgang über je ein zweites Tri-State-Gatter mit dem zugehörigen Eingang des Speichers verbunden ist, und daß die Tri-State-Gatter so gesteuert sind, daß entweder nur die ersten oder die zweiten Tri-State-Gatter zur Weitergabe digitaler Signale durchlässig geschaltet sind. Gemäß einer weiteren vorteilhaften Weiterbildung der Erfindung wird die beschriebene Steuerung der Tri-State-Gatter dadurch erreicht, daß die den Betrieb der ersten und der zweiten Tri-State-Gatter steuernden Sperreingänge jeweils gemein-

609852/0541

- 4- - H 7V1OO

sam über einen Inverter miteinander verbunden sind.

An Hand der Zeichnung wird die Erfindung nachstehend näher beschrieben. Es zeigen:

Fig. 1-3 jeweils ein Ausf iihrungsbeispiel einer erfindungsgemäßen Schaltungsanordnung.

Zur besseren Übersicht sind in den Figuren 1-3 einander entsprechende Teile mit gleichen Bezugszeichen versehen. In Fig. 1 ist eine Ansteuereinheit 1 dargestellt, von der ein Speicher 2 angesteuert ist. Die Ansteuereinheit 1 kann auch noch weitere, nicht dargestellte Speicher ansteuern. Der digitale Speicher 2 ist "it Eingängen DI, D2,...Dx und mit Ausgängen Q1, Q2,...Qx versehen. Außerdem weist der Speicher 2 einen Setzeingang 5 auf, der mit der Ansteuereinheit 1 verbunden ist. Mittels eines Setzbefehls an dem Setzeingang 5 können die an die Eingänge D1, D2,..-.Dx des Speichers 2 von der Steuereinheit 1 gelieferten digitalen Signale gespeichert und an die Ausgänge Q1, Q2,...Qx übernommen werden.

Von den Ausgängen Q1, Q2,...^x können Leitungen zu einem in Fig. nicht gezeigten weiteren Schaltungsteil führen, in dem die gespeicherten Signale benötigt und weiter verarbeitet werden können. Jeder der Ausgänge Q1, Q2,...Qx ist mit einer Komparatorschaltung 3 verbunden. Ebenso führt von jedem der Eingänge D1, D2, ...Dx eine Leitung zur Komparatorschaltung 3· Die Komparatorschaltung 3 (z.B. Texas SN 7485 (4 bit)) enthält χ 1-Bit-Komparatoren, von denen je einer das Signal an einem Eingang D1, D2,...Dx mit dem nach dem Setzen des Speichers am zugehörigen Ausgang Q1, Q2,...^x auftretenden Signal vergleicht. Weiterhin enthält die Komparatorschaltung 3 eine Schaltungslogik, mittels der die Ergebnisse der Einzelvergleiche durch die 1-Bit-Komparatoren zu einer einzigen binären Aussage darüber zusammengefaßt werden, ob alle Ergebnisse Gleichheit ergeben haben oder ob mindestens ein Einzelvergleich negativ ist. Diese binäre Aussage wird der Ansteuereinheit 1 von der Komparatorschaltung 3 über eine einzige Rückmeldeleitung 4- mitgeteilt. Obwohl also jeweils mehrere Bits für sich miteinander

609852/0541

- 5 - H 7V1OO

verglichen werden, ist für die. Übermittlung nur eine Leitung erforderlich. Venn infolge eines schadhaften Speichers die von der Ansteuereinheit gelieferten digitalen Signale nicht mit den abgespeicherten übereinstimmen, wird dies bei dem bitweisen Vergleich durch die Komparatorschaltung 3 festgestellt und der Ansteuereinheit 1 mitgeteilt. Diese kann dann beispielsweise einen anderen in Fig. 1 nicht dargestellten Speicher ansteuern, dem ebenfalls eine Komparatorschaltung zum Vergleich zugeordnet ist. Somit können Fehlschaltungen in einer mit digitalen Speichern aufgebauten Schaltung sicher erkannt und auch korrigiert werden.

In Fig. 2 sind mehrere 1-Bit-Speicher 2A, 2B,...2N dargestellt, die beispielsweise zur Ansteuerung der nicht dargestellten Koppelpunkte eines Kreuzschaltfeldes vorgesehen sind. Die Ansteuereinheit 1 enthält in diesem Fall eine sogenannte Kreuzschaltfeldsteuerung, über die der einer gewünschten Verbindung zugeordnete Koppelpunkt ausgesucht wird. Jeder der Speicher 2A, 2B,...2N steuert je einen Koppelpunkt an.

Wenn der dem Speicher 2A zugeordnete Koppelpunkt durchgeschaltet werden soll, wird dem Speicher 2A von der Ansteuereinheit 1 beispielsweise eine logische "1" zugeführt, während die Eingänge der anderen Speicher 2B,...2N, deren zugehörige Koppelpunkte nicht durchgeschaltet werden sollen, auf logisch "O" liegen. Mittels eines Setzbefehls wird der Speicher 2A gesetzt, so daß die logische "1" am Ausgang des Speichers 2A erscheint und den Koppelpunkt, z.B. ein Relais, während der Dauer der Speicherung leitend durchschaltet. Bei fehlerfreier Funktion liegen also der Eingang und Ausgang des Speichers 2A auf logisch "1", während die Eingänge und Ausgänge der anderen Speicher 2B,...2N auf logisch "0" liegen, so daß die Zusammenfassung der oben erwähnten Einzelvergleiche mittels der Komparatorschaltung 3 positiv ist. Das Vergleichsergebnis wird der Ansteuereinheit 1 über die einzige Rückmeldeleitung 4- zur Bestätigung der richtig erfolgten Ansteuerung des gewünschten Koppelpunktes mitgeteilt. Dagegen ist bei der eingangs genannten bekannten Schaltung für jeden der

6098 52/0541

- 6 - H 7V1OO

Speicher 2A, 2"B₁...2N Je eine Rückraeldeleitung zur Ansteuereinheit 1 erforderlich. Im Gegensatz zu der bekannten Schaltung kann die in Fig.. 2 dargestellte Schaltung auch erkennen, ob die Speicher 2A, 2B₁...2N die gewünschte Information abgespeichert haben.

In dem in Pig. 3 gezeigten Ausführungsbeispiel der Erfindung ist ein digitaler Spe'icher 2 mit vier Eingängen D1-D4- und vier Ausgängen Q1-Q4- vorgesehen. Die Eingänge D1-D4- des Speichers 2 werden von einer Treiberstufe 7 angesteuert, der die digitalen Signale von der Ansteuereinheit 1 zugeführt werden. Die Treiberstufe 7 enthält sogenannte Tri-State-Gatter 7A, 7B₁ 7C und 7D (z.B. von Typ SN 74-125 von Texas Instruments) deren Ausgänge über jeweils eine Leitung 10, 11, 12 und 13 mit je einem der Eingänge D1-D4 des Speichers 2 verbunden sind. Die Tri-State-Gatter 7A bis 7D weisen neben ihrem Eingang und Ausgang noch einen sogenannten Sperreingang auf, über den der Betrieb der Tri-State-Gatter gesteuert werden kann. Die Wirkungsweise von Tri-State-Gattern beruht darauf, daß sie nur dann wirksam und für die Weitergabe von digitalen Signalen durchlässig sind, wenn beispielsweise an dem erwähnten Sperreingang eine logische "1" liegt. Bei einer logischen "O" an dem Sperreingang wird bei einem Tri-State-Gatter dagegen der Ausgang unabhängig vom eigentlichen Gattereingang in einen besonderen hochohmigen Zustand geschaltet, der die ausgangsseitig angeschlossene Leitung nicht beeinflußt.

Es ist weiterhin eine Anordnung 6 von anderen Tri-State-Gattern 6A₁ 6B, 6C₁ 6D vorgesehen, Durch diese Anordnung 6 ist jeder der Ausgänge Q1-Q4· des Speichers 2 über je ein Tri-State-Gatter 6A-6B mit dem zugehörigen Eingang D1-D4- verbunden. Diese Verbindungen sind jedoch nur dann als leitende Verbindungen wirksam, wenn die Tri-State-Gatter 6A-6D der Anordnung 6 "eingeschaltet" sind, ihre Sperreingänge also auf logisch "1" liegen. W-ie in Fig. 3 zu erkennen ist, sind die Sperreingänge der Tri-State-Gatter 6A-6D und die Sperreingänge der Tri-State-Gatter

609852/0541

- 7 - η 7V1OO

7A-7D gemeinsam über einen Inverter 8 durch eine einzige Leitung 14- verbunden. Da die digitalen Signale am Eingang und am Ausgang des Inverters 8 zueinander invers sind, sind entweder nur die Tri-State-Gatter der Treiberstufe 7 oder die der Anordnung 6 zur Weitergabe digitaler Signale in der Lage.

Zunächst werden dem Speicher 2 die zu speichernden digitalen Signale über die Treiberstufe 7 zugeführt. Wegen des von der Ansteuereinheit 1 entsprechend angesteuerten Inverters 8 sind zu diesem Zeitpunkt die Tri-State-Gatter der Anordnung 6 .unwirksam, so daß eine an den Ausgängen Q1-Q4- des Speichers 2 vorhandene Information nicht zu den Eingängen D1-D4- gelangen kann. Nach dem Setzbefehl an dem Setzeingang 5 des Speichers 2 werden die Signale gespeichert und stehen an den Ausgängen Q1-Q4- zur Verfügung. Danach erfolgt durch entsprechende Ansteuerung des Inverters 8 von der Ansteuereinheit 1 eine Umschaltung der Tri-State-Gatter 6A-6D; 7A-7D, so daß nunmehr die Tri-State-Gatter 6A-6D durchlässig sind. Damit sind gleichzeitig die anderen Tri-State-Gatter der Treiberstufe 7 unwirksam. Es ist nun möglich, die an den Ausgängen Q1-Q4· des Speichers 2 vorhandenen digitalen Signale über die Leitungen 10, 11, 12, 13, über die zuvor die Ansteuerung des Speichers 2 erfolgte, zu der Komparatcrschaltung 3 zurück zu übertragen, in der ein Vergleich mit den von der Ansteuereinheit 1 ausgegebenen .ursprünglichen Signale erfolgen kann. Das Ergebnis des Vergleichs wird wieder an die Ansteuereinheit 1 übermittelt. Da zum Vergleich direkt die von der Ansteuereinheit 1 gelieferten Signale herangezogen sind, können auch auf den Leitungen bei der Ansteuerung auftretende Fehler erkannt werden.

Hit der beschriebenen Schaltung ist es also möglich, die Leitungen 10-13 wahlweise zur Ansteuerung des Speichers 2 und zur Rückführung der digitalen Signale von den Ausgängen Q1-Q4- zum Komparator für den Vergleich zu benutzen. Es ist lediglich eine zusätzliche Leitung 14- erforderlich, über welche die Tri-State-Gatter der Anordnung 6 und der Treiberstufe 7 in der gewünschten

609852/0541

- 8 - H 7V1OO

Weise gesteuert werden. Von der Ansteuereinheit 1 können auch andere, in Fig. 3 nicht gezeigte Speicher angesteuert werden, denen jeweils eine Anordnung 6 zugeordnet ist. Dabei werden die Leitungen 10, 11, 12, 13 und die Anordnung 7 mehrfach ausgenutzt.

Die Schaltung gemäß Fig. 3 kann in vorteilhafter Weise auch zur Ansteuerung von Koppelpunkten eines in der eigenen älteren Anmeldung P 25 00 939·6 näher beschriebenen Kreuzschaltfeldes verwendet werden, bei dem die Ausgänge des Speichers 2 zu einem Decoder geführt sind. Dieser decodiert die gespeicherte Information, welche in codierter Form den gewünschten Koppelpunkt beinhaltet, und steuert diesen von einem seiner Decodierausgänge an.

0 9852/0541

Claims

- 9 - ^H 7V1OO

Patentansprüche

Schaltungsanordnung zur Überprüfung der Übernahme von an den Eingängen digitaler Speicher vorhandenen digitalen Signalen an die Ausgänge des Speichers, wobei die Eingänge des Speichers von einer Ansteuereinheit mit den digitalen Signalen angesteuert werden, die mittels eines Setzbefehls in den Speicher übernommen werden und danach an deren Ausgängen verfügbar sind, und wobei das Ergebnis der Überprüfung der Ansteuereinheit mitgeteilt wird, insbesondere für Speicher zur Ansteuerung der Koppelpunkte eines Kreuzschaltfeldes, dadurch gekennzeichnet, daß ein bitweiser Vergleich der digitalen Signale an den einzelnen Eingängen (D1, D2, ...Dx) mit den nach dem Setzbefehl an den zugeordneten Ausgängen (Q1, Q2,...Qpc) vorhandenen Signalen mittels je eines 1-Bit-Komparators vorgesehen ist, daß die Vergleichsergebnisse aller 1-Bit-Komparatoren durch eine Schaltungslogik, die zusammen mit den 1-Bit-Komparatoren eine Komparatorschaltung (3) bildet, zu einer einzigen binären Aussage zusammengefaßt sind, und daß die einzige binäre Aussage über eine einzige Leitung (4) der Ansteuereinheit (1) zugeführt ist (Fig. 1, 2).
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die zu speichernden digitalen Signale den Eingängen (D1-D4) der Speicher (2) über je ein erstes Tri-State-Gatter (7A-7D) und je eine Leitung (10-13) zugeführt sind, und daß jeder Ausgang (Q1-Q4-) der Speicher (2) über je ein zweites Tri-State-Gatter (6A-6D) mit dem zugehörigen Eingang (D1-D4) der Speicher (2) verbunden ist, und daß die Tri-State-Gatter (6A-6D; 7A-7D) so gesteuert sind, daß über die Leitungen (10-13) wahlweise die zu speichernden Signale zu den Eingängen (D1-D4) oder die gespeicherten Signale von den Ausgängen (Q1-Q4) zur Komparatorschaltung (3) geführt sind (Fig. 3).

8098S2/0S41

- 10 - H 7 V OO

Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die den Betrieb der ersten Tri-State-Gatter (7A-7D) steuernden Sperreingänge und die den Betrieb der zweiten Tri-State-Gatter (6A-6D) steuernden Sperreingänge gemeinsam über einen Inverter (8) miteinander verbunden sind, der von der Ansteuereinheit (1) angesteuert wird.

609 8 5 2/0541

Leerseite