DE3531901A1 - Verfahren zur ueberpruefung der funktionstuechtigkeit einer datenausgabeeinheit eines mikroprozessors - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur Überprüfung der Funktionstüchtigkeit einer mehrere Ausgänge aufweisenden Datenausgabeeinheit eines ein Programm abarbeitenden Mikro­ prozessors, der an den Ausgängen der Datenausgabeeinheit angeschlossene Stellglieder ein- oder ausschaltet, wobei an den Ausgängen der Datenausgabeeinheit anliegende Ausgabeda­ ten über eine dem Mikroprozessor zugeordnete Dateneingabe­ einheit vom Mikroprozessor eingelesen und vom Mikroprozessor auf Übereinstimmung mit Solldaten prüfbar sind.

Ein derartiges Verfahren ist aus der Fachzeitschrift "Elektronik" 1980, Heft 4, Seiten 92 bis 94, insbesondere Seite 94, Punkt 5, bekannt. Bei dem bekannten Verfahren gibt der Mikroprozessor Steuerdaten auf eine Datenausgabeeinheit aus. Durch diese Steuerdaten werden an den Ausgängen der Datenausgabeeinheit angeschlossene Stellglieder ein- oder ausgeschaltet. Ist die Datenausgabeeinheit funktionstüchtig, so entsprechen die an den Ausgängen der Datenausgabeeinheit auftretenden Signalzustände den vom Mikroprozessor ausgegebe­ nen Steuerdaten. Zur Überprüfung der Funktionstüchtigkeit der Datenausgabeeinheit werden nach erfolgter Ausgabe der Steuerdaten die an den Ausgängen der Datenausgabeeinheit anliegenden Signalzustände über eine dem Mikroprozessor zugeordnete Dateneingabeeinheit eingelesen. Anschließend werden die eingelesenen Daten vom Mikroprozessor mit den ausgegebenen Steuerdaten verglichen. Stimmen die Steuerdaten mit den eingelesenen Daten nicht überein, so stellt der Mik­ roprozessor eine Funktionsuntüchtigkeit der Datenausgabeein­ heit fest. Er kann dann diese Funktionsuntüchtigkeit anzei­ gen oder durch eine Blockierung der Datenausgabeeinheit die Ausgabe von Steuerdaten abbrechen. Das bekannte Verfahren ist nachteilig, wenn vom Mikroprozessor eine Vielzahl von Stellgliedern ein- oder ausgeschaltet werden. Dann ist die Zahl der Ausgänge der Datenausgabeeinheit hoch. Da die Zahl der Eingänge der Dateneingabeeinheit über welche die Ausgabedaten eingelesen werden der Anzahl der Ausgänge der Datenausgabeeinheit entsprechen muß, ist auch die Zahl der Eingänge der Dateneingabeeinheit hoch. Dies führt zu einem hohen Schaltungsaufwand. Ferner sind nach jeder Aus­ gabe von Steuerdaten eine Vielzahl von Vergleichsoperatio­ nen notwendig, wodurch ein Teil der Betriebszeit des Mikroprozessors belegt ist.

Weiterhin ist es aus der obengenannten Literaturstelle be­ kannt, zur Überwachung des Mikroprozessors einen vom Mikro­ prozessor rücksetzbaren Zeitgeber (Watchdog) vorzusehen. Bei ungestörter Programmabarbeitung setzt der Mikroprozessor den Zeitgeber vor Ablauf einer im Zeitgeber eingestellten Zeit ständig zurück und die eingestellte Zeit beginnt erneut abzulaufen. Ist die Programmabarbeitung des Mikroprozessors gestört, so wird der Zeitgeber vom Mikroprozessor nicht zurückgesetzt und die eingestellte Zeit des Zeitgebers läuft ab, worauf der Zeitgeber ein Signal auf den Rücksetzeingang der Datenausgabeeinheit gibt, wodurch keine Steuerdaten mehr ausgegeben werden.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Überprüfung einer Datenausgabeeinheit zu schaffen, das wenig Betriebszeit des Mikroprozessors belegt und zu dessen Durchführung ein geringer Schaltungsaufwand notwendig ist.

Zur Lösung der Aufgabe werden bei einem Verfahren der ein­ gangs beschriebenen Art gemäß der Erfindung zu bestimmten Zeitpunkten während der Abarbeitung des Programms vorgegebe­ ne Prüfdaten vom Mikroprozessor auf die Datenausgabeeinhei­ ten gegeben, darauf werden die Signalzustände an Ausgängen der Datenausgabeeinheit in zumindest einer Logikschaltung zu einem binären Kontrollsignal verknüpft und dann wird das binäre Kontrollsignal über die Dateneingabeeinheit vom Mikroprozessor eingelesen und auf Übereinstimmung mit einem den vorgegebenen Prüfdaten zugehörigen binären Sollwert geprüft.

Ein derartiges Verfahren belegt nur wenig der Betriebszeit des Mikroprozessors, da es nicht ständig, sondern nur zu bestimmten Zeitpunkten durchgeführt wird. Die Überprüfung eines binären Kontrollsignals mit einem den vorgegebenen Prüfdaten zugehörigen binären Sollwert kann vom Mikroprozessor sehr schnell durchgeführt werden. Weiterhin ist der Aufwand für die Schaltung zur Durchführung des Verfahrens sehr gering, weil nur ein binäres am Ausgang einer Logikschaltung anliegendes Kontrollsignal und nicht sämtliche Signalzustände an allen Ausgängen der Daten­ ausgabeeinheit eingelesen werden. Das Verfahren ermöglicht die Überprüfung sämtlicher Ausgänge einer Datenausgabe­ einheit mittels einer einfachen Logikschaltung bzw. die Überprüfung einer Datenausgabeeinheit mit zwei oder mehreren Gruppen gleichartiger Ausgänge, denen dann jeweils eine Logikschaltung zugeordnet ist. Bei der letztgenannten Datenausgabeeinheit ist zusätzlich eine Überprüfung der stromzuführenden und der stromableitenden Leitungen, welche die Ausgänge der Datenausgabeeinheit mit den Stellgliedern verbinden, gegeben, sofern die stromzuführenden und die stromableitenden Leitungen der Stellglieder verschiedenen Gruppen von Ausgängen der Datenausgabeeinheit zugeordnet sind.

Es ist zu beachten, daß die vorgegebenen Prüfdaten nicht zu lange an den Ausgängen der Datenausgabeeinheit anstehen dürfen, weil sich sonst die Schaltzustände der Stellglieder in unerwünschter Weise entsprechend den vorgegebenen Prüf­ daten ändern würden. Das Überprüfungsverfahren muß also abgewickelt sein, bevor die Stellglieder ihre Schaltzustän­ de geändert haben.

Man erhält ein schnelles Überprüfungsverfahren, wenn das Verfahren so gestaltet ist, daß zu einem bestimmten Zeitpunkt während der Abarbeitung des Programms die Datenausgabeeinheit so angesteuert wird, daß bei fehlerfreier Funktionstüchtigkeit der Datenausgabeeinheit an sämtlichen Ausgängen der Wert logisch Null auftritt, daß dann die Signalzustände an den Ausgängen der Datenausgabeeinheit in einem ODER-Glied verknüpft werden und das als Kontrollsignal dienende Ausgangssignal des ODER-Gliedes vom Mikroprozessor auf logisch Null geprüft wird, daß bei positiven Prüfergebnis dann die Datenausgabeeinheit vom Mikroprozessor so angesteuert wird, daß bei ihrer fehlerfreien Funktionstüchtigkeit ein ausgewählter Ausgang der Datenausgabeeinheit den Wert logisch Eins annimmt, daß nun das Kontrollsignal des ODER-Gliedes vom Mikroprozessor auf logisch Eins geprüft wird, daß bei positiven Prüfergebnis die Datenausgabeeinheit vom Mikroprozessor so angesteuert wird, daß bei ihrer fehlerfreien Funktionstüchtigkeit der zuvor ausgewählte Ausgang den Wert logisch Null annimmt, daß dann das Kontrollsignal des ODER-Gliedes vom Mikroprozessor auf logisch Null geprüft wird und daß die vorigen Verfahrenschritte zu bestimmten späteren Zeitpunkten für jeweils einen anderen Ausgang der Datenausgabeeinheit wiederholt werden, bis alle Ausgänge der Datenausgabeinheit überprüft sind.

Mit dem geschilderten Verfahren wird zuerst die Ausschalt­ fähigkeit aller Ausgänge der Datenausgabeeinheit überprüft. Sodann wird für einen Ausgang die Einschaltfähigkeit, dann die Ausschaltfähigkeit überprüft. Weil die Ein- und Aus­ schaltfähigkeit nur eines Ausgangs überprüft wird, während die restlichen Ausgänge der Datenausgabeeinheit abgeschaltet bleiben, ist nur ein ODER-Glied, das eingangsseitig mit allen Ausgängen verbunden ist, als Logikschaltung für alle Verfahrenschritte notwendig.

Das Verfahren gemäß der Erfindung umschließt auch die Möglichkeit anstelle einer Überprüfung der Ausschaltfä­ higkeit aller Ausgänge mit anschließender Überprüfung der Einschaltfähigkeit eines Ausgangs auch eine Überprüfung der Einschaltfähigkeit aller Ausgänge mit anschließender Überprüfung der Ausschaltfähigkeit eines Ausgangs mittels eines UND-Gliedes vorzunehmen. Jedoch ist die Überprüfung der Ausschaltfähigkeit aller Ausgänge günstiger.

Besonders schnell ist das Überprüfungsverfahren, wenn zu dem bestimmten Zeitpunkt während der Abarbeitung des Programms die Datenausgabeinheit zur Erzielung des Wertes logisch Null an sämtlichen Ausgängen über ihren Rücksetzeingang rückgesetzt wird.

Eine Schaltung zur Durchführung des vorstehend geschilderten Verfahrens, bei dem zuerst die Ausschaltfähigkeit aller Aus­ gänge der Datenausgabeeinheit geprüft wird, mit einem Mikro­ prozessor, der mit einer Dateneingabeeinheit und einer mehrere Ausgänge und einen Rücksetzeingang aufweisenden Datenausgabeeinheit in Verbindung steht, an deren Rücksetzeingang der Ausgang eines vom Mikroprozessor rücksetzbaren Zeitgebers (Watchdog) angeschlossen ist, ist gemäß der Erfindung so ausgebildet, daß die Ausgänge der Datenausgabeeinheit miteinander über ein ODER-Glied verknüpft sind, daß der Ausgang des ODER-Gliedes auf einen Eingang der Dateneingabeeinheit geführt ist und daß der Ausgang des rücksetzbaren Zeitgebers (Watchdog) zusätzlich mit einem weiteren Eingang der Dateneingabeeinheit verbunden ist. Die Schaltung erfordert lediglich eine einfache Logik­ schaltung und eine einfache Dateneingabeeinheit mit wenig Eingängen. Sie ist daher wenig aufwendig. Ferner ist die Überprüfung der Datenausgabeeinheit mit der Überwachung des Mikroprozessors durch den Zeitgeber (Watchdog) vorteilhaft kombiniert.

Eine weitere Schaltung zur Durchführung des Verfahrens, bei dem Gruppen von gleichartigen Ausgängen überprüft werden, mit einem Mikroprozessor, der mit einer mehrere Eingänge aufweisenden Dateneingabeeinheit und einer zwei Gruppen von Ausgängen aufweisenden Datenausgabeeinheit in Verbindung steht, wobei jeweils ein Ausgang der einen Gruppen der Datenausgabeeinheit über eine Leitung mit einem Pol eines zweipoligen Stellgliedes verbunden ist, während der andere Pol des Stellgliedes über eine weitere Leitung mit einem Ausgang der anderen Gruppen der Datenausgabeeinheit verbunden ist, ist gemäß der Erfindung dadurch gekenn­ zeichnet, daß die Ausgänge jeder Gruppe miteinander über ein ODER-Glied verknüpft sind und daß die Ausgänge der beiden ODER-Glieder jeweils auf einen Eingang der Dateneingabe­ einheit geführt sind. Mit dieser Schaltung ist in einfacher Weise zusätzlichen zur Überprüfung der Datenausgabeeinheit eine Überprüfung der Leitungen von der Datenausgabeeinheit zu den Stellgliedern gegeben.

Im folgenden sei anhand zweier Ausführungsbeispiele das erfindungsgemäße Verfahren und die zu seiner Durchführung erforderlichen Schaltungen, deren Schaltbilder stark vereinfacht in den Fig. 1 und 2 der Zeichnung dargestellt sind, näher erläutert.

Wie in Fig. 1 dargestellt, steht ein Mikroprozessor 1 vom Typ 8085 A (beschrieben in dem Datenbuch 1980/81 "Mikrocomputerbausteine" der Siemens AG) mit einer Daten­ eingabeeinheit 2 (z. B. vom Typ 74C 244 beschrieben im TTL DATA BOOK von Fairschild, 1978 auf Seite 4-311) und einer Datenausgabeeinheit 3 in Verbindung. Die Daten­ ausgabeeinheit 3 enthält mehrere Ausgaberegister 4 vom Typ 40174 (beschrieben im Valvo-Handbuch "Integrierte Digitalschaltungen", 1980/81, Seite 761) an deren Ausgänge als Schaltverstärker geschaltete Operationsverstärker 5 angeschlossen sind. Die Ausgänge 6 der Datenausgabeeinheit 3 sind über einen Rücksetzeingang 7, der Datenausgabeeinheit 3 rücksetzbar. Der Rücksetzeingang 7 ist mit den nicht dargestellten Rücksetzeingängen der Ausgaberegister 4 verbunden. Jeder Ausgang 6 der Datenausgabeeinheit 3 ist mit einem Eingang eines ODER-Gliedes 8 und einem vom Mikroprozessor 1 zu steuernden Stellglied 9 verbunden. Die Stellglieder 9 sind Koppelrelais, deren Schaltzustände sich erst ändern, wenn ein den Schaltzustand des Koppelrelais 9 änderndes Signal ausreichend lange anliegt. Der Ausgang 10 des ODER-Gliedes 8 ist auf einen Eingang 11 der Dateneingabeeinheit 2 geführt. Ein weiterer Eingang 12 der Dateneigabeeinheit 2 ist mit dem Ausgang 13 eines aus der eingangs benannten Literaturstelle bekannten Zeitgebers (Watchdog) 14 und dem Rücksetzeingang 7 der Datenausgabeeinheit 3 verbunden. Über den Eingang 15 ist der Zeitgeber 14 vom Mikroprozessor 1 rücksetzbar.

Im folgenden sei die Wirkungsweise der Schaltung erläutert. Der Mikroprozessor 1 gibt bei der Abarbeitung seines Pro­ gramms Steuerdaten zum Ein- oder Ausschalten der Stellglie­ der 9 über die Datenausgabeeinheit 3 aus. Dabei wird der Mikroprozessor 1 in bekannter Weise von dem Zeitgeber 14 überwacht. Die Überwachung des Mikroprozessors 1 durch den Zeitgeber 14 ist dadurch gegeben, daß der Mikroprozessor 1 ständig den Zeitgeber 14 über dessen Eingang 15 zurücksetzt, bevor die im Zeitgeber eingestellte Zeit abläuft, was ein Rücksetzen der Datenausgabeeinheit 3 bewirken würde. Zu einem bestimmten, im Programm vorgegebenen Zeitpunkt wird der Zeitgeber 14 vom Mikroprozessor 1 nicht zurückgesetzt. Die eingestellte Zeit im Zeitgeber 14 läuft ab und am Aus­ gang 13 des Zeitgebers 14 tritt ein Rücksetzsignal auf, so daß bei fehlerfreier Funktionstüchtigkeit der Datenausgabe­ einheit 3 an sämtlichen Ausgängen 6 der Datenausgabeeinheit 3 der Wert logisch Null auftritt. Gleichzeitig erhält der Mikroprozessor 1 durch das Rücksetzsignal des Zeitgebers 14 über den Eingang 12 der Dateneingabeeinheit 2 Kenntnis von der Funktionsfähigkeit des Zeitgebers 14.

Wenn der Zeitgeber 14 funktionstüchtig ist leitet der Mikro­ prozessor 1 die folgenden, zeitlich später liegenden vorge­ gebenen Verfahrensschritte zur Überprüfung der Datenausgabe­ einheit 3 ein, andernfalls wird vom Mikroprozessor 1 die Funktionsunfähigkeit des Zeitgebers 14 über eine nicht dargestellte Anzeigeeinheit angezeigt.

Der Mikroprozessor 1 liest das am Ausgang 10 des ODER-Glie­ des 8 anliegende Kontrollsignal über die Dateneingabeein­ heit 2 ein und prüft es auf logisch Null. Bei positivem Prüfergebnis wird dann die Datenausgabeeinheit 3 so ange­ steuert, daß bei fehlerfreier Funktionsfähigkeit der Daten­ ausgabeeinheit 3 einer ihrer Ausgänge 6 den Wert logisch Eins annimmt, während alle anderen Ausgänge den Wert logisch Null beibehalten. Nun wird das Kontrollsignal des ODER-Glie­ des 8 vom Mikroprozessor 1 auf logisch Eins geprüft. Bei positivem Prüfergebnis wird dann die Datenausgabeeinheit 3 vom Mikroprozessor 1 so angesteuert, daß bei fehlerfreier Funktionsfähigkeit der Datenausgabeeinheit 3 der zuvor auf logisch Eins gesetzte Ausgang 6 den Wert logisch Null annimmt. Nun wird das Kontrollsignal des ODER-Gliedes 8 vom Mikroprozessor 1 auf logisch Null geprüft. Bei positivem Prüfergebnis fährt der Mikroprozessor 1 mit der Ausgabe von Steuerdaten fort. Zu einem bestimmten späteren Zeitpunkt wird der Zeitgeber 14 vom Mikroprozessor 1 wiederum nicht mehr rückgesetzt und die vorigen Verfahrensschritte werden für einen anderen Ausgang 6 der Datenausgabeeinheit 3 wiederholt. Das vorstehend beschriebene Verfahren wird für alle Ausgänge 6 der Datenausgabeeinheit 3 durchgeführt, wodurch eine vollständige Überprüfung der Datenausgabeein­ heit 3 gegeben ist.

Die geschilderte Überprüfung der Datenausgabeeinheit 3 ist besonders effektiv, da sie bei geringem Schaltungsaufwand mit einer Überwachung des Mikroprozessors 1 und des Zeitgebers 14 verbunden ist.

Die in Fig. 2 dargestellte Schaltung ist gegenüber der Schaltung nach Fig. 1 erweitert. Gleiche und in ihrer Funktion nicht veränderte Teile sind in beiden Figuren mit gleichen Bezugszeichen versehen. Die Datenausgabeeinheit 16 ist gegenüber der Datenausgabeeinheit 3 nach Fig. 1 modifiziert. Sie enthält ebenfalls mehrere Ausgaberegister 4, die ausgangsseitig allerdings entweder mit Schaltverstärkern 5 oder Schaltverstärkern 17 verbunden sind. Die Ausgänge 6 der Schaltverstärker 5 und die Ausgänge 18 der Schaltverstärker 17 bilden je eine Gruppe von Ausgängen der Datenausgabeeinheit 16. Jeder Ausgang 6 ist über eine Leitung 19 mit einem Pol eines Koppelrelais 9 verbunden, dessen anderer Pol über eine weitere Leitung 19 mit einem Ausgang 18 verbunden ist. Die Ausgänge 6 der Datenausgabeeinheit 16 sind jeweils an einen Eingang des ODER-Gliedes 8 geführt, dessen Ausgang 10 an einen Eingang 11 der Dateneingabeeinheit 2 angeschlossen ist. Weiterhin ist jeder Ausgang 18 der Datenausgabeeinheit 16 mit einem Eingang eines ODER-Gliedes 20 verbunden. Der Ausgang 21 des ODER-Gliedes 20 ist auf einen weiteren Eingang 22 der Dateneingabeeinheit 2 geführt.

Ein Koppelrelais 9 ist eingeschaltet, wenn der zugehörige Schaltverstärker 5 und der zugehörige Schaltverstärker 17 aktiviert sind. Dabei verbindet der zugehörige Schalt­ verstärker 5 den einen Pol des Koppelrelais 9 mit der Versorgungsspannung (logisch Eins), während der zugehörige Schaltverstärker 17 den anderen Pol des Koppelrelais 9 mit dem Bezugspotential (logisch Null) verbindet, so daß der Stromkreis des Koppelrelais 9 geschlossen ist. Wenn die Schaltverstärker 17 nicht aktiviert sind, so ist ihr Ausgang 18 hochohmig.

Im folgenden sei die Wirkungsweise der Schaltung während der Überprüfung der Funktionstüchtigkeit der Datenausgabeeinheit 16 erläutert. Nachdem die Funktionstüchtigkeit der Ausgänge 6, wie bei der Schilderung der Schaltung nach Fig. 1 beschrieben, mittels des ODER-Gliedes 8 überprüft wurde, leitet der Mikroprozessor 1 die folgenden Verfahrensschitte ein. Die Datenausgabeeinheit 16 wird so angesteuert, daß bei ihrer fehlerfreien Funktionstüchtigkeit und Fehlerfreiheit der Leitungen 19 an den Ausgängen 6 und 18 der Wert logisch Null auftritt, wobei die Ausgänge 17 hochohmig sind. Nun wird das Kontrollsignal des ODER-Gliedes 20 vom Mikro­ prozessor 1 auf logisch Null geprüft. Bei positivem Prüf­ ergebnis wird dann die Datenausgabeeinheit 16 so ange­ steuert, daß an einem ihrer Ausgänge 6 Versorgungsspannung (logisch Eins) liegt. Bei Fehlerfreiheit des zugehörigen Koppelrelais 9, der Leitungen 19 und des zugehörigen Schaltverstärkers 17 liegt an dessen Ausgang 18, der sich im hochohmigen Zustand befindet, in etwa Versorgungsspannung (logisch Eins) an, so daß am Ausgang 21 des ODER-Gliedes 20 als Kontrollsignal der Wert logisch 1 auftritt. Der Mikroprozessor 1 überprüft das Kontrollsignal, worauf bei positivem Prüfergebnis der dem zuvor aktivierten Verstärker 5 zugehörige Verstärker 17 aktiviert wird, so daß nun an dessen Ausgang 18 bei Fehlerfreiheit der Wert logisch Null auftritt. Sodann wird das Kontrollsignal des ODER-Gliedes 20 auf logisch Null geprüft. Zu einem bestimmten späteren Zeitpunkt wird das vorstehend geschilderte Überprüfungs­ verfahren für einen anderen Ausgang 18 wiederholt.

Das vorstehend beschriebene Verfahren wird dann zu späteren Zeitpunkten solange wiederholt, bis alle Ausgänge 18 überprüft sind, wodurch eine vollständige Überprüfung der Datenausgabeeinheit 16 und der Leitungen 19 erreicht ist.

Mit der in Fig. 2 dargestellten Schaltung ist neben der Überwachung des Mikroprozessors 1 durch den Zeitgeber 14 und die Überwachung des Zeitgebers 14 durch den Mikroprozessor 1 die Überprüfung der Datenausgabeeinheit 16 gegeben. Zugleich ist eine Überprüfung der Leitungen 19 von den Koppelrelais 9 zur Datenausgabeeinheit 16 auf Leitungs­ bruch, auf Kurzschluß gegen die Versorgungsspannung, auf Kurzschluß gegen das Bezugspotential und auf Kurzschluß zwischen den beiden Leitungen 19 gewährleistet.

Claims (5)

1. Verfahren zur Überprüfung der Funktionstüchtigkeit einer mehrere Ausgänge aufweisenden Datenausgabeeinheit eines ein Programm abarbeitenden Mikroprozessors, der an den Ausgängen der Datenausgabeeinheit angeschlossene Stellglie­ der ein- oder ausschaltet, wobei an den Ausgängen der Daten­ ausgabeeinheit anliegende Ausgabedaten über eine dem Mikro­ prozessor zugeordnete Dateneingabeeinheit vom Mikroprozessor eingelesen und vom Mikroprozessor auf Übereinstimmung mit Solldaten prüfbar sind, dadurch gekenn­ zeichnet, daß zu bestimmten Zeitpunkten während der Abarbeitung des Programms vorgegebene Prüfdaten vom Mikro­ prozessor (1) auf die Datenausgabeeinheit (3, 16) gegeben werden, daß darauf die Signalzustände an Ausgängen (6, 18) der Datenausgabeeinheit (3, 16) in zumindest einer Logik­ schaltung (8, 20) zu einem binären Kontrollsignal verknüpft werden und daß dann das binäre Kontrollsignal über die Dateneingabeeinheit (2) vom Mikroprozessor (1) eingelesen und vom Mikroprozessor (1) auf Übereinstimmung mit einem den vorgegebenen Prüfdaten zugehörigen binären Sollwert geprüft wird.

2. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet, daß zu einem bestimmten Zeitpunkt während der Abarbeitung des Programms die Datenausgabeein­ heit (3) so angesteuert wird, daß bei fehlerfreier Funktions­ tüchtigkeit der Datenausgabeeinheit (3) an sämtlichen Aus­ gängen (6) der Wert logisch Null auftritt, daß dann die Signalzustände an den Ausgängen (6) der Datenausgabeein­ heit (3) in einem ODER-Glied (8) verknüpft werden und das als Kontrollsignal dienende Ausgangssignal des ODER-Gliedes (8) vom Mikroprozessor (1) auf logisch Null geprüft wird, daß bei positivem Prüfergebnis dann die Datenausgabeein­ heit (3) vom Mikroprozessor (1) so angesteuert wird, daß bei ihrer fehlerfreien Funktionstüchtigkeit ein ausgewählter Ausgang (6) der Datenausgabeeinheit (3) den Wert logisch Eins annimmt, daß nun das Kontrollsignal des ODER-Gliedes (8) vom Mikroprozessor (1) auf logisch Eins geprüft wird, daß bei positivem Prüfergebnis dann die Datenausgabeinheit (3) vom Mikroprozessor (1) so angesteuert wird, daß bei ihrer fehlerfreien Funktionstüchtigkeit der zuvor ausge­ wählte Ausgang (6) der Datenausgabeeinheit (3) den Wert logisch Null annimmt, daß dann das Kontrollsignal des ODER-Gliedes (8) vom Mikroprozessor (1) auf logisch Null geprüft wird und daß die vorigen Verfahrensschritte zu bestimmten späteren Zeitpunkten für jeweils einen anderen Ausgang (6) der Datenausgabeeinheit (3) wiederholt werden, bis alle Ausgänge (6) der Datenausgabeeinheit (3) überprüft sind.

3. Verfahren nach Anspruch 2, dadurch gekenn­ zeichnet, daß zu dem bestimmten Zeitpunkt während der Abarbeitung des Programms die Datenausgabeeinheit (3) zur Erzielung des Wertes logisch Null an sämtlichen Ausgängen (6) über ihren Rücksetzeingang (7) zurückgesetzt wird.

4. Schaltung zur Durchführung des Verfahrens nach Anspruch 3, mit einem Mikroprozessor, der mit einer Dateneingabeeinheit und einer mehrere Ausgänge und einen Rücksetzeingang aufwei­ senden Datenausgabeeinheit in Verbindung steht, an deren Rücksetzeingang der Ausgang eines vom Mikroprozessor rücksetzbaren Zeitgebers (Watchdog) angeschlossen ist, dadurch gekennzeichnet, daß sämtliche Ausgänge (6) der Datenausgabeeinheit (3) miteinander über ein ODER-Glied (8) verknüpft sind, daß der Ausgang (10) des ODER-Gliedes (8) auf einen Eingang (11) der Dateneingabeeinheit (2) geführt ist und daß der Ausgang (13) des rücksetzbaren Zeitgebers (14) (Watchdog) zusätzlich mit einem weiteren Eingang (12) der Dateneingabeeinheit (2) verbunden ist.

5. Schaltung zur Durchführung des Verfahrens nach Anspruch 1 mit einem Mikroprozessor, der mit einer mehrere Eingänge aufweisenden Dateneingabeeinheit und einer zwei Gruppen von Ausgängen aufweisenden Datenausgabeeinheit in Verbindung steht, wobei jeweils ein Ausgang der einen Gruppe von Ausgängen über eine Leitung mit einem Pol eines zweipoligen Stellgliedes verbunden ist, während der andere Pol des Stellgliedes über eine weitere Leitung mit einem Ausgang der anderen Gruppe von Ausgängen verbunden ist, dadurch gekennzeichnet, daß die Ausgänge (6, 18) jeder Gruppe miteinander über ein ODER-Glied (8, 20) verknüpft sind und daß die Ausgänge (10, 21) der beiden ODER-Glieder (8, 20) jeweils auf einen Eingang (11, 22) der Dateneingabeeinheit (2) geführt sind.