CZ301397B6 - Elektrický obvod na substrátu a substrát s alespon jednou vrstvou vodivých drah k upevnení alespon jedné elektrické soucástky - Google Patents
Elektrický obvod na substrátu a substrát s alespon jednou vrstvou vodivých drah k upevnení alespon jedné elektrické soucástky Download PDFInfo
- Publication number
- CZ301397B6 CZ301397B6 CZ20022953A CZ20022953A CZ301397B6 CZ 301397 B6 CZ301397 B6 CZ 301397B6 CZ 20022953 A CZ20022953 A CZ 20022953A CZ 20022953 A CZ20022953 A CZ 20022953A CZ 301397 B6 CZ301397 B6 CZ 301397B6
- Authority
- CZ
- Czechia
- Prior art keywords
- layer
- substrate
- component
- depressions
- electrical circuit
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 45
- 230000004888 barrier function Effects 0.000 claims abstract description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 32
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 17
- 229910052802 copper Inorganic materials 0.000 claims description 17
- 239000010949 copper Substances 0.000 claims description 17
- 229910052759 nickel Inorganic materials 0.000 claims description 16
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 11
- 229910052737 gold Inorganic materials 0.000 claims description 11
- 239000010931 gold Substances 0.000 claims description 11
- 239000000919 ceramic Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 58
- 229910000679 solder Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 238000005476 soldering Methods 0.000 description 5
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005219 brazing Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0969—Apertured conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
Elektrický obvod na substrátu (10) je proveden s alespon jednou soucástkou (30, 40) upevnenou na vrstve (20, 21, 22, 23, 24, 25, 26) vodivých drah. Soucástka (30, 40) je obklopena prohloubeními ve forme der (50, 51) provedenými ve vrstve (20, 21, 22, 23, 24, 25, 26) vodivých drah. Bocní steny der (50, 51) jsou cástecne tvoreny substrátem (10). Substrát (10) je opatren alespon jednou vrstvou (20, 21, 22, 23, 24, 25, 26) vodivých drah k upevnení alespon jedné elektrické soucástky (30, 40). Vrstva (20, 21, 22, 23, 24, 25, 26) vodivých drah obsahuje prohloubení ve forme der (50, 51) pro vytvorení bariéry proti zatecení spojovacího materiálu, který slouží k upevnení soucástky (30, 40). Díry (50, 51) obklopují plochu k upevnení soucástky (30, 40) a jsou usporádány v takové vzdálenosti od sebe navzájem, že mezi nimi má soucástka (30, 40) místo, aniž by díry (50, 51) musely být zakryty soucástkou (30, 40).
Description
Elektrický obvod na substrátu a substrát s alespoň jednou vrstvou vodivých drah k upevnění alespoň jedné elektrické součástky
Oblast techniky
Vynález se týká elektrického obvodu na substrátu s alespoň jednou součástkou upevněnou na vrstvě vodivých drah, přičemž součástka je obklopena prohloubeními ve vrstvě vodivých drah. Vynález se dále týká substrátu s alespoň jednou vrstvou vodivých drah k upevnění alespoň jedné io elektrické součástky.
Dosavadní stav techniky is Je známé upevňovat součástky například na desce tištěných spojů pomocí pájky. Součástky musí být umístěny v určitých místech, aby se umožnilo jejich připojení a jejich elektrické přezkoušení, a aby se zabránilo vzniku zkratů a zaručilo stěsnáni zapojení. Pro ohraničení oblasti, v níž se může pájka při pájení roztéci, je známé nanést na substrát, popřípadě na vodivou dráhu, lak zastavující roztěkání pájky nebo před pájením upevnit na substrátu na jeho povrchu vyvýšené ohraničující materiály, takzvané ztracené pájecí šablony.
Podstata vynálezu
Výše uvedená řešení vylepšuje elektrický obvod na substrátu s alespoň jednou součástkou upevněnou na vrstvě vodivých drah, přičemž součástka je obklopena prohloubeními ve vrstvě vod ivých drah, podle vynálezu, jehož podstatou je, že boční stěny prohloubení jsou částečně tvořeny substrátem.
Podle výhodného provedení vynálezu je součástka k vrstvě vodivých drah připájena nebo přilepena.
Prohloubení jsou s výhodou vytvořena zejména ve tvaru kruhových děr nebo ve tvaru zářezů.
Dno prohloubení je s výhodou tvořeno substrátem.
Substrát je s výhodou tvořen deskou tištěných spojů nebo keramickou deskou.
Vrstva vodivých drah sestává s výhodou z měděné vrstvy, z niklové vrstvy a zlaté vrstvy, při40 čemž měděná vrstva je nanesena na substrátu, niklová vrstva je nanesena na měděné vrstvě a zlatá vrstva je nanesena na niklové vrstvě.
Výhodou elektrického obvodu podle vynálezu je, že pro definované umístění součástek, to znamená pro potlačení „odplavání“ součástek, popřípadě aby se zabránilo vyklopení součástek pří pájení, je možno vytvořit strukturu bránící roztěkání pájky bez přídavných způsobových kroků. Prohloubení mohou být vytvořena společně se strukturováním vodivých drah v jediné operaci. Prohloubení dále ponechávají vlastnosti substrátu, na rozdíl od použití ztracené pájecí šablony, neovlivněné. Prohloubení vytvořená jako díry nebo zářezy rovněž přispívají ke stabilizování mechanického spojení například mezi kovovou vrstvou vodivých drah a keramickým substrátem, kteréžto dva materiály mají velmi rozdílné součinitele roztažnosti.
Předmětem vynálezu je dále substrát s alespoň jednou vrstvou vodivých drah k upevnění alespoň jedné elektrické součástky, přičemž podstatou vynálezu je, že vrstva vodivých drah obsahuje prohloubení pro vytvoření bariéry proti zatečení spojovacího materiálu, který slouží k upevnění sou-1CZ 301397 B6 částky, přičemž prohloubení obklopují plochu k upevnění součástky a jsou uspořádána v takové vzdálenosti od sebe navzájem, že mezi nimi má součástka místo, aniž by prohloubení musela být zakryta součástkou, přičemž dno prohloubení je tvořeno substrátem, a přičemž boční stěny prohloubení jsou částečně tvořeny substrátem.
Prohloubení jsou s výhodou vytvořena ve tvaru zejména kruhových děr nebo ve tvaru zářezů.
Vrstva vodivých drah sestává z měděné vrstvy, z niklové vrstvy a zlaté vrstvy, přičemž měděná vrstva je nanesena na substrátu, niklová vrstva je nanesena na měděné vrstvě a zlatá vrstva je io nanesena na niklové vrstvě.
Přehled obrázků na výkresech
Vynález bude dále blíže objasněn na příkladech provedení podle přiložených výkresů. Na obr. la je znázorněn obvod s vrstvami vodivých drah, které obsahují díry. Na obr. 1 b je znázorněn obvod s jednou vrstvou vodivých drah, která obsahuje podélná prohloubení (zářezy). Na obr. 2 je znázorněn řez částí desky tištěných spojů.
Příklady provedení vynálezu
Obr. la znázorňuje desku 10 tištěných spojů s vrstvami 20, li, 22, 23, 24 a 25 vodivých drah uspořádanými na povrchu substrátu. Na vrstvách 20, 21, 22, 23, 24 a 25 vodivých drah jsou umístěny součástky 30 a 40, například výkonové součástky, tranzistorové čipy nebo diodové čipy. Tyto součástky 30, 40 jsou svou spodní stranou v elektrickém kontaktu s příslušnou vrstvou 20, 21_, 22, 23, 24 a 25 vodivých drah pomocí spájeného spoje. Součástky 30, 40 jsou u svých rohů obklopeny děrami 50, 51 (anglicky „dimples“ - zahloubeními), provedenými v příslušné vrstvě 20, 21, 22, 23, 24 a 25 vodivých drah. Takzvané okrajové díry 51 jsou vytvořeny jako díry, které nemají úplný kruhový tvar, protože vzdálenost jejich středu od okraje vrstvy 20, 21,
22, 23, 24 a 25 vodivých drah je menší než jejich poloměr. Vzdálenost 52 okraje součástky od okrajů děr činí v tomto případě 200 mikrometrů. Obr. 1b znázorňuje analogicky s obr. la desku 10 tištěných spojů s vrstvou 26 vodivých drah. U součástky 30 jsou na její jedné straně uspořádány dva zářezy 60 provedené ve vrstvě 26 vodivých drah. Vzdálenost zářezů 60 od součástky 30 odpovídá přibližně vzdálenosti 52 znázorněné na obr. la. Tyto dva zářezy 60 jsou od sebe navzá35 jem odděleny spojovacím můstkem 70.
Díry 50, 51, popřípadě zářezy 60, slouží při pájení k definování správné polohy součástek 30, 40 na desce ]_0 tištěných spojů (všeobecně na substrátu). Nanese-li se pájka na vrstvu, na které má být součástka 30, 40 upevněna, představují díry 50, 51 a zářezy 60 bariéru (špatně smáčitelnou oblast) pro pájku, za kterou nemůže součástka 30, 40 odplavat. To záleží na vratných silách, které vznikají pro pájku a pro součástku 30, 40 na ní „plovoucí“, jakmile součástka 30, 40 při pájení „odplaváním“ dorazí k ohraničení. Tím je zaručeno definované umístění součástky 30, 40. Tyto vratné síly mají svůj původ v nízké schopnosti smáčení desky JO tištěných spojů na dně děr 50, 51, popřípadě zářezů 60, ve srovnání s vrstvou 20, 21, 22, 23, 24, 25, 26 vodivých drah a s povrchovým napětím pájky. Součástka 30, 40, která „připlave“ k ohraničující struktuře, je na své spodní straně i nadále smáčená pájkou, přičemž však na desce 10 tištěných spojů nemůže pájka překonat díry 50, 51, popřípadě zářezy 60, působící jako bariéra. Vrstvy 20, 21, 22, 23, 24, 25 a 26 vodivých drah mezi děrami 50, 5J_, popřípadě zářezy 60, vedou elektrický proud pro provedení připájení součástky 30, 40 a současně slouží k odvodu tepla ze součástky 30, 40. Podle potřebného zatížení proudem a tepelné vodivosti vrstvy 20, 21, 22, 23, 24, 25, 26 vodivých drah mohou být použity zářezy 60 nebo díry 50, 51 různé délky, popřípadě počtu, aby se podpořilo správné umístění součástek 30, 40. Vzdálenost od okraje součástek 30,40 k okraji děr 50, 51, popřípadě zářezů 60, by neměla klesnout pod určitou minimální velikost, například 200 mikrometrů, aby se v rámci daných montážních tolerancí, které jsou mimo jiné dány použitým osazo-2 CZ 301397 B6 vacím automatem, který součástky 30, 40 na desku 10 tištěných spojů nasazuje, ohraničující struktury, to znamená díry 50, 51, popřípadě zářezy 60, při použití způsobu zpětného toku po roztavení vyplnily pájkou jen částečně. Čím větší se tato vzdálenost zvolí, tím horší je přesnost ustavení do správné polohy dosažená ohraničujícími strukturami.
Alternativně může být deska jO tištěných spojů vytvořena jako substrát 10 DBC (direct bonded copper) nebo může sestávat z jiných materiálů, jako je například IMS (insulated metal substráte). Díry 50, 51 mohou být rovněž uspořádány podél bočních okrajů a nikoli pouze u rohů, přičemž účinek definování správné polohy je zaručen již strukturami z okrajových děr 51 a vyplnění boČlo nich oblastí děrami 50 slouží pouze ke zvýšení vratné síly. Zářezy 60 mohou být rovněž upraveny na všech nebo alespoň několika stranách součástky 30, 40, přičemž alternativně mohou spojovací můstky 70 i částečně odpadnout. Ohraničení kovové vrstvy ze zbytku vrstvy 20, 21, 22, 23,
24, 25, 26 vodivých drah ležící pod součástkou 30, 40 je omezeno maximálně přípustným proudem, který musí protékat oblastmi mezi děrami 50, 5_L popřípadě mezí zářezy 60. Obráceně je rovněž možno upravit na každé straně součástky 30, 40 více spojovacích můstků 70, takže na každé straně je možno v konečném výsledku uskutečnit přechodové tvary až po vzájemné spojení děr 50, 51.
Obr. 2 znázorňuje řez částí substrátu W DBC z obr. 1. Zadní strana substrátu 10 je opatřena měděnou vrstvou 80. Na přední straně je v okolí díry 50, popřípadě zářezu 60, vytvořena vrstva 22 vodivých drah (obr. la), popřípadě vrstva 26 vodivých drah (obr. lb). Díra 50 (zářez 60) má průměr 500 (rozměr kolmý k okraji součástky 30), který je větší než 400 mikrometrů, zejména má 800 mikrometrů (což je podmíněno procesem leptání). Vrstva 22 vodivých drah sestává z první kovové vrstvy 220 z mědi, která je nanesena přímo na substrátu 10. Pokovení na zadní straně je provedeno ze stejného kovu. Druhá kovová vrstva 221 nanesená na první kovovou vrstvu 220 je provedena ze zlata a niklu, přičemž niklová dílčí vrstva se nanese na měď a zlatá dílčí vrstva se nanese na niklovou dílčí vrstvu. Pokovení na zadní straně má tloušťku vrstvy obvykle 300 mikrometrů a elektrická izolační vrstva 10, která je provedena například z keramického materiálu, má tloušťku 600 mikrometrů. První kovová vrstva 220 (měděná vrstva) má tloušťku asi 300 mikrometrů, niklová dílčí vrstva má tloušťku v rozsahu asi od 20 do 70 mikrometrů a zlatá dílčí vrstva má tloušťku v rozsahu asi od 0,02 do asi 0,1 mikrometru,
Díry 50, 51, popřípadě zářezy 60, se vytvoří na substrátu 10 společně s vrstvami 20, 21, 22, 23, 24, 25, 26 vodivých drah. Horší smáčenlivost pájky v ohraničující struktuře než na vrstvách 20,
21, 22, 23, 24, 25, 26 vodivých drah spočívá v tom, že dno ohraničujících struktur sestává z nesmáčitelného materiálu substrátu 10 (například keramického materiálu), takže pájka sice může smočit stěnu ohraničující struktury, avšak v důsledku dna nacházejícího se mezi stěnami nemůže ohraničující strukturu zcela vyplnit. Podle jednoho alternativního provedení mohou rovněž části bočních stěn děr 50, 51, popřípadě zářezů 60, sestávat z materiálu substrátu 10, respek40 tive z materiálu desky tištěných spojů. Potom je ovšem nutné vytvořit ohraničující struktury úběrem materiálu ve zvláštní pracovní operaci, přičemž tento úběr materiálu alespoň částečně postihne i substrát 10. Přídavně mohou být stěny ohraničujících struktur ve vodivých drahách ještě selektivně zoxidovány, takže se špatně smáčejí. U tohoto provedení, u něhož se ani stěny nebo alespoň ani část stěnových ploch ohraničujících struktur nesmáčí, může být v důsledku zvýšeného bariérového účinku zvolen průměr děr 50, 51 menší než 400 mikrometrů.
Claims (8)
- PATENTOVÉ NÁROKY ? 1. Elektrický obvod na substrátu (10) s alespoň jednou součástkou (30, 40) upevněnou na vrstvě (20, 21, 22, 23, 24, 25, 26) vodivých drah, přičemž součástka (30, 40) je obklopena prohloubeními ve vrstvě (20, 21, 22, 23, 24, 25, 26) vodivých drah, vyznačující se tím, že boční stěny prohloubení jsou částečně tvořeny substrátem (10).io
- 2. Elektrický obvod podle nároku 1, vyznačující se tím, že součástka (30, 40) je k vrstvě (20, 21, 22, 23, 24, 25, 26) vodivých drah připájena nebo přilepena.
- 3. Elektrický obvod podle jednoho z předcházejících nároků, vyznačující se tím, že prohloubení jsou vytvořena zejména ve tvaru kruhových děr (50, 51) nebo ve tvaru zářezů15 (60).
- 4. Elektrický obvod podle jednoho z předcházejících nároků, vyznačující se tím, že dno prohloubení je tvořeno substrátem (10).20
- 5. Elektrický obvod podle jednoho z předcházejících nároků, vyznačující se tím, že substrát (10) je tvořen deskou tištěných spojů nebo keramickou deskou.
- 6. Elektrický obvod podle jednoho z předcházejících nároků, vyznačující se tím, že vrstva (20, 21, 22, 23, 24, 25, 26) vodivých drah sestává z měděné vrstvy (80), z niklové vrst25 vy a zlaté vrstvy, přičemž měděná vrstva (80) je nanesena na substrátu (10), niklová vrstva je nanesena na měděné vrstvě (80) a zlatá vrstva je nanesena na niklové vrstvě.
- 7. Substrát (10) s alespoň jednou vrstvou (20, 21, 22,23, 24, 25, 26) vodivých drah k upevnění alespoň jedné elektrické součástky (30, 40), vyznačující se tím, že vrstva (20, 21,22, jo 23, 24, 25,26) vodivých drah obsahuje prohloubení pro vytvoření bariéry proti zatečení spojovacího materiálu, který slouží k upevnění součástky (30, 40), přičemž prohloubení obklopují plochu k upevnění součástky (30, 40) a jsou uspořádána v takové vzdálenosti od sebe navzájem, že mezi nimi má součástka (30, 40) místo, aniž by prohloubení musela být zakryta součástkou (30, 40), přičemž dno prohloubení je tvořeno substrátem (10), a přičemž boční stěny prohloubení jsou35 částečně tvořeny substrátem (10).
- 8. Substrát podle nároku 7, vyznačující se tím, že prohloubení jsou vytvořena ve tvaru zejména kruhových děr (50, 51) nebo ve tvaru zářezů (60).40 9. Substrát podle nároku 7 nebo 8, vyznačující se tím, že vrstva (20, 21, 22, 23,24, 25, 26) vodivých drah sestává z měděné vrstvy (80), z niklové vrstvy a zlaté vrstvy, přičemž měděná vrstva (80) je nanesena na substrátu (10), niklová vrstva je nanesena na měděné vrstvě (80) a zlatá vrstva je nanesena na niklové vrstvě.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10010979A DE10010979A1 (de) | 2000-03-07 | 2000-03-07 | Elektrische Schaltung und Substrat hierzu |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CZ20022953A3 CZ20022953A3 (cs) | 2003-06-18 |
| CZ301397B6 true CZ301397B6 (cs) | 2010-02-17 |
Family
ID=7633773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CZ20022953A CZ301397B6 (cs) | 2000-03-07 | 2001-03-01 | Elektrický obvod na substrátu a substrát s alespon jednou vrstvou vodivých drah k upevnení alespon jedné elektrické soucástky |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US20030183405A1 (cs) |
| EP (1) | EP1269805B1 (cs) |
| JP (1) | JP2003526220A (cs) |
| KR (1) | KR100836974B1 (cs) |
| CZ (1) | CZ301397B6 (cs) |
| DE (2) | DE10010979A1 (cs) |
| HU (1) | HUP0300062A2 (cs) |
| WO (1) | WO2001067832A1 (cs) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4317697B2 (ja) * | 2003-01-30 | 2009-08-19 | パナソニック株式会社 | 光半導体ベアチップ、プリント配線板、照明ユニットおよび照明装置 |
| DE102010027313A1 (de) * | 2010-07-16 | 2012-01-19 | Osram Opto Semiconductors Gmbh | Trägervorrichtung für einen Halbleiterchip, elektronisches Bauelement mit einer Trägervorrichtung und optoelektronisches Bauelement mit einer Trägervorrichtung |
| JP5652736B2 (ja) * | 2011-08-11 | 2015-01-14 | ホシデン株式会社 | 端子ボックス |
| FR2985155B1 (fr) * | 2011-12-22 | 2014-10-31 | Valeo Vision | Circuit imprime, notamment pour dispositif optique a led pour vehicule automobile |
| WO2021140771A1 (ja) * | 2020-01-07 | 2021-07-15 | 富士電機株式会社 | 半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4793543A (en) * | 1986-08-28 | 1988-12-27 | Stc Plc | Solder joint |
| CS313989A3 (en) * | 1989-05-25 | 1992-01-15 | Tesla Vyzkumny Ustav Telekomun | Printed circuit board for ceramic components soldering |
| US5872399A (en) * | 1996-04-01 | 1999-02-16 | Anam Semiconductor, Inc. | Solder ball land metal structure of ball grid semiconductor package |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2150696A1 (de) * | 1971-10-12 | 1973-04-19 | Bosch Gmbh Robert | Verfahren zur herstellung eines hybridschaltkreises |
| JPS5936268U (ja) * | 1982-08-30 | 1984-03-07 | 株式会社東芝 | 印刷配線板 |
| JPS6346876U (cs) * | 1986-09-10 | 1988-03-30 | ||
| JPH01189195A (ja) * | 1988-01-25 | 1989-07-28 | Sumitomo Electric Ind Ltd | 電気素子実装用電極 |
| JP2517672B2 (ja) * | 1989-07-17 | 1996-07-24 | キヤノン株式会社 | プリント配線基板の形成方法 |
| US5291375A (en) * | 1991-09-30 | 1994-03-01 | Kabushiki Kaisha Toshiba | Printed circuit board and electric device configured to facilitate bonding |
| JPH05291375A (ja) * | 1992-04-08 | 1993-11-05 | Hitachi Ltd | ウエハ搬送アーム |
| US5596171A (en) * | 1993-05-21 | 1997-01-21 | Harris; James M. | Package for a high frequency semiconductor device and methods for fabricating and connecting the same to an external circuit |
| US5383095A (en) * | 1993-10-29 | 1995-01-17 | The Whitaker Corporation | Circuit board and edge-mountable connector therefor, and method of preparing a circuit board edge |
| JP2586344B2 (ja) * | 1994-09-30 | 1997-02-26 | 日本電気株式会社 | キャリアフィルム |
| US6465743B1 (en) * | 1994-12-05 | 2002-10-15 | Motorola, Inc. | Multi-strand substrate for ball-grid array assemblies and method |
| US6388203B1 (en) * | 1995-04-04 | 2002-05-14 | Unitive International Limited | Controlled-shaped solder reservoirs for increasing the volume of solder bumps, and structures formed thereby |
| US6670222B1 (en) * | 1997-06-14 | 2003-12-30 | Jds Uniphase Corporation | Texturing of a die pad surface for enhancing bonding strength in the surface attachment |
| US6115262A (en) * | 1998-06-08 | 2000-09-05 | Ford Motor Company | Enhanced mounting pads for printed circuit boards |
| JP3414663B2 (ja) * | 1999-02-08 | 2003-06-09 | 沖電気工業株式会社 | 半導体装置の製造方法およびそれに用いられる基板フレーム |
| US7451862B2 (en) * | 2004-07-27 | 2008-11-18 | Ford Global Technologies, Llc | Ratcheting one-way clutch having rockers retained in closed pockets |
| JP4722652B2 (ja) * | 2005-09-29 | 2011-07-13 | 株式会社コナミデジタルエンタテインメント | 音声情報処理装置、音声情報処理方法、ならびに、プログラム |
| JP4694936B2 (ja) * | 2005-09-30 | 2011-06-08 | 凸版印刷株式会社 | 宝くじ照合管理装置及び宝くじ照合管理方法並びにそのプログラムと記録媒体 |
| JP2007098007A (ja) * | 2005-10-07 | 2007-04-19 | Akito Takemitsu | 椅子 |
-
2000
- 2000-03-07 DE DE10010979A patent/DE10010979A1/de not_active Ceased
-
2001
- 2001-03-01 CZ CZ20022953A patent/CZ301397B6/cs not_active IP Right Cessation
- 2001-03-01 HU HU0300062A patent/HUP0300062A2/hu unknown
- 2001-03-01 KR KR1020027011665A patent/KR100836974B1/ko not_active Expired - Lifetime
- 2001-03-01 WO PCT/DE2001/000766 patent/WO2001067832A1/de not_active Ceased
- 2001-03-01 EP EP01915069A patent/EP1269805B1/de not_active Expired - Lifetime
- 2001-03-01 US US10/221,009 patent/US20030183405A1/en not_active Abandoned
- 2001-03-01 DE DE50110448T patent/DE50110448D1/de not_active Expired - Lifetime
- 2001-03-01 JP JP2001565716A patent/JP2003526220A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4793543A (en) * | 1986-08-28 | 1988-12-27 | Stc Plc | Solder joint |
| CS313989A3 (en) * | 1989-05-25 | 1992-01-15 | Tesla Vyzkumny Ustav Telekomun | Printed circuit board for ceramic components soldering |
| US5872399A (en) * | 1996-04-01 | 1999-02-16 | Anam Semiconductor, Inc. | Solder ball land metal structure of ball grid semiconductor package |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020083170A (ko) | 2002-11-01 |
| US20030183405A1 (en) | 2003-10-02 |
| WO2001067832A1 (de) | 2001-09-13 |
| EP1269805A1 (de) | 2003-01-02 |
| DE10010979A1 (de) | 2001-09-13 |
| EP1269805B1 (de) | 2006-07-12 |
| CZ20022953A3 (cs) | 2003-06-18 |
| HUP0300062A2 (en) | 2003-05-28 |
| JP2003526220A (ja) | 2003-09-02 |
| KR100836974B1 (ko) | 2008-06-10 |
| DE50110448D1 (de) | 2006-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6900535B2 (en) | BGA/LGA with built in heat slug/spreader | |
| US6262489B1 (en) | Flip chip with backside electrical contact and assembly and method therefor | |
| KR100287393B1 (ko) | 기판용 부착 패드 및 땜납 상호접속부의 형성방법 | |
| US9445503B2 (en) | Carrier device, electrical device having a carrier device and method for producing same | |
| KR20070098572A (ko) | 전자 부품용 접속 소자 | |
| US11171078B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2006339596A (ja) | インタポーザおよび半導体装置 | |
| US20070001297A1 (en) | Circuit substrate | |
| JP2018117149A (ja) | 表面実装可能な半導体デバイス | |
| US6781215B2 (en) | Intermediate base for a semiconductor module and a semiconductor module using the intermediate base | |
| CZ301397B6 (cs) | Elektrický obvod na substrátu a substrát s alespon jednou vrstvou vodivých drah k upevnení alespon jedné elektrické soucástky | |
| JPH11126795A (ja) | 実装基板およびその製造方法ならびに電子部品の実装方法 | |
| KR101441151B1 (ko) | 광전자 소자 장치의 제조 방법 및 광전자 소자 장치 | |
| JP4510975B2 (ja) | 回路基板 | |
| US7615873B2 (en) | Solder flow stops for semiconductor die substrates | |
| JP7252386B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR101271283B1 (ko) | 전력용 반도체 모듈 | |
| JPH06204385A (ja) | 半導体素子搭載ピングリッドアレイパッケージ基板 | |
| JP2002151634A (ja) | 基板放熱装置 | |
| JP4193702B2 (ja) | 半導体パッケージの実装構造 | |
| KR20230042373A (ko) | 전자 회로 모듈 | |
| CN218041914U (zh) | 电路板 | |
| JP3676590B2 (ja) | 半導体装置 | |
| JP4343498B2 (ja) | 電子部品の実装構造および実装方法 | |
| KR100604619B1 (ko) | 전자 제어 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Patent lapsed due to non-payment of fee |
Effective date: 20150301 |