KR100836974B1 - 전기 회로 및 기판 - Google Patents

전기 회로 및 기판 Download PDF

Info

Publication number
KR100836974B1
KR100836974B1 KR1020027011665A KR20027011665A KR100836974B1 KR 100836974 B1 KR100836974 B1 KR 100836974B1 KR 1020027011665 A KR1020027011665 A KR 1020027011665A KR 20027011665 A KR20027011665 A KR 20027011665A KR 100836974 B1 KR100836974 B1 KR 100836974B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
conductor track
recess
electrical circuit
Prior art date
Application number
KR1020027011665A
Other languages
English (en)
Other versions
KR20020083170A (ko
Inventor
회벨알베르트-안드레아스
하이더프랑크
라우첸베르크베른트
라이카토마스
하우겐더안드레아스
Original Assignee
로베르트 보쉬 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로베르트 보쉬 게엠베하 filed Critical 로베르트 보쉬 게엠베하
Publication of KR20020083170A publication Critical patent/KR20020083170A/ko
Application granted granted Critical
Publication of KR100836974B1 publication Critical patent/KR100836974B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09381Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969Apertured conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

도체 트랙 층(20, 21, 22, 23, 24, 25) 상에 고정된 적어도 하나의 구성 요소(30, 40)를 갖는 기판(10) 상의 전기 회로가 제안되며, 구성 요소는 리세스(50, 51, 60)에 의해 둘러 싸인다. 또한, 적어도 하나의 전기 구성 요소를 고정시키기 위한 적어도 하나의 도체 트랙 층을 갖는 기판이 제안되며, 도체 트랙 층은 구성 요소를 고정하기 위해 사용되는 연결 재료에 대한 흐름 방지부를 제공하기 위한 리세스를 포함하며, 리세스는 구성 요소의 고정을 위한 면을 둘러싸며 리세스는 구성 요소에 의해 덮이지 않고 구성 요소가 리세스들 사이에 제공되도록 서로에 대한 간격으로 배치된다.
인쇄 회로 기판, 구성 요소, 도체 트랙 층, 리세스, 긴홈.

Description

전기 회로 및 기판 {ELECTRICAL CIRCUIT AND SUBSTRATE THEREFOR}
본 발명은 독립 청구항의 전제부에 따른 기판 상의 회로 또는 기판에 관한 것이다.
예를 들어 인쇄 회로 기판 상에 장착 부품을 땜납 조립으로 고정시키는 것은 공지되어 있다. 접착 및 전기적 시험이 가능하도록, 그리고 단락을 방지하며 조밀한 회로 집적을 보장할 수 있도록 장착 부품은 일정한 곳에 고정되어야만 한다. 조립시에 땜납이 확산될 수 있는 영역을 한정하기 위해, 기판 또는 도체 트랙(conductor track) 상에 땜납 마스킹 래커를 도포하거나 또는 기판의 상부 표면 상으로 상승되는 한정 재료(이른바 땜납 프레임)가 땜납되기 전에 기판 상에 장착된다.
독립 청구항의 특징을 갖는 본 발명에 따른 회로 또는 기판은, 장착 부품의 규정된 배치, 즉 조립 중에 장착 부품의 "유동" 또는 기울음를 방지하기 위한 땜납 차단 구조가 추가의 공정 단계없이 구현될 수 있다. 리세스는 소정의 단계 중에 도체 트랙 구성시에 함께 제조될 수 있다. 또한, 리세스는 제거된 땜납 프레임의 사용과는 달리 기판 특성에 영향을 미치지 않는다. 구멍 또는 긴홈으로 구성된 리세스는 매우 다른 팽창율을 갖는 두 재료로 구성된, 예를 들어 금속 도체 트랙층과 세라믹 기판 사이의 기계적 연결의 안정성에 기여한다.
상세한 설명 및 종속 청구항에 설명된 조치를 통해 독립 청구항에서 설명된 장치의 바람직한 개선이 가능하다.
본 발명의 실시예는 도면에 도시되며 이하에서 상세히 설명된다.
도1a는 구멍을 포함하는 도체 트랙 층을 구비한 회로의 도면이다.
도1b는 종방향 리세스(긴홈)를 포함하는 도체 트랙 층을 구비한 회로의 선도이다.
도2는 측방향 단면도이다.
도1a는 기판의 상부 표면에 배치된 도체 트랙 층(20, 21, 22, 23, 24, 25)을 구비한 인쇄 회로 기판(10)을 도시한다. 예를 들어 출력 구성부, 트랜지스터 칩 또는 다이오드 칩과 같은 장착 부품(30, 40)이 도체 트랙 층에 장착된다. 상기 장착 부품의 하부는 땜납 연결을 통해 각 도체 트랙 층과 전기적으로 접촉된다. 장착 부품의 모서리는 각 도체 트랙 층 내의 구멍(딤플, 50 또는 51)에 의해 둘러싸인다. 도면 부호 51은 이른바 주연부에 위치하는 구멍, 즉 완전히 원형인 형태를 갖추지 않은 구멍을 나타내는데, 이는, 구멍 중심에 대한 도체 트랙 층의 주연부로부터의 간격이 구멍 반경보다 작기 때문이다. 구멍 주연부에 대한 장착 부품 주연부의 간격은 200 마이크로미터이다. 도1b는 도1a와 유사한 도체 트랙 층(26)을 구비한 인쇄 회로 기판(10)을 도시한다. 장착 부품(30)은 도체 트랙 층에서 2개의 긴홈(60)의 일 측면에 인접한다. 장착 부품(30)에 대한 긴홈의 간격은 도1a에 도시된 간격(52)에 대략 일치한다. 2개의 긴홈(60)은 연결 슬리브(70)를 통해 서로 분리된다.
구멍 또는 긴홈은 땜납 조립 시에 인쇄 회로 기판(통상적으로 기판) 상에 장착 부품을 위치 설정하는데 사용된다. 장착 부품이 고정되야 하는 층 위로 땜납이 배치되어야 하는 경우, 구멍/긴홈은 장착 부품이 유동할 수 없도록 하는, 땜납을 위한 차단부(불량한 침윤 영역) 역할을 한다. 그러한 이유는, 조립시에 장착 부품이 "유동"으로 인해 한정부에 근접하는 즉시, 땜납 및 그 위에서 "유동하는" 장착 부품에서 발생하는 복귀력 때문이다. 이를 통해 장착 부품의 규정된 배치가 보장된다. 이러한 복귀력은 도체 트랙 층 및 땜납의 상부 표면 장력에 비해 구멍 또는 긴홈 바닥에서 기판의 더 낮은 침윤성에 그 원인이 있다. 한정 구조물로의 "근접 유동하는" 장착 부품의 하부측은 땜납에 의해 침윤되나, 기판 상의 땜납은 땜납 차단부로 작용하는 구멍 또는 긴홈 구조를 극복할 수 없다. 구멍 또는 긴홈 사이의 도체 트랙 층은 장착 부품의 땜납 접촉부로 전류를 유도하며 동시에 장착 부품에 대한 열 방출을 위해 사용된다. 장착 부품의 배치를 지원하기 위해, 요구되는 전류 전송력과 도체 트랙 층의 열 전달력에 따라 긴홈 또는 구멍의 다양한 길이와 수가 사용될 수 있다. 리플로우(reflow) 공정의 사용 시에, 용해 후에 한정 구조물(구멍 또는 긴홈)을 단지 부분적으로만 땜납으로 충전하기 위해, 장착 부품을 기판에 장착하는데 사용된 자동 조립기에 의해 주어진 소정의 조립 공차 범위에서 장착 부품의 주연부로부터 구멍 또는 긴홈의 주연부로의 간격은 임의의 최소 간격 예를 들어 200 마이크로미터 이상이되어야 한다. 간격이 크게 선택될수록 한정 구조물을 통해 달성되어야 하는 배치 정밀도는 불량해진다.
선택적으로, 기판은 DBC(직접 접착식 구리, direct bonded copper)-기판일 수 있거나 또는 다른 기판 재료, 예를 들어 IMS(절연 금속 기판, insulated metal substrate)로 구성될 수 있다. 구멍(50, 51)은 모서리에만 배치될 수 있는 것이 아니라 측방 주연부를 따라서도 배치될 수 있으며, 위치 규정의 효과는 이미 주연부에 위치하는 구멍의 구조를 통해 보장되며 측면 영역을 구멍으로 채우는 것은 단지 복귀력의 증가에 사용된다. 긴홈(60)은 장착 부품의 모든 또는 적어도 다수의 측면에 제공될 수 있으며, 선택적으로 연결 슬리브(70)도 부분적으로 제거될 수 있다. 장착 부품의 하부에 놓인 금속층의 경계부는 구멍들 또는 긴홈들 사이에서 흘러야 하는 최대 전류를 통한 도체 트랙 층의 나머지 부분에 의해 한정된다. 또한 반대로, 각 장착 부품의 측면마다 다수의 연결 슬리브(70)가 선택 가능하므로, 최종적으로 전이 형태는 각 측면에서 구멍(50, 51)의 일렬 배치까지 구현될 수 있다.
도2는 도1에 따른 DBC-기판(10) 일부의 측방향 단면도를 도시한다. 기판의 배면에는 구리층(80)이 마련된다. 전면에는 도체 트랙 층(도1a의 22, 또는 도1b의 26)이 구멍(50) 또는 긴홈(60)의 주연부에 형성된다. 구멍(50, 긴홈(60))은 400 마이크로미터 보다 큰, 바람직하게는 800 마이크로미터인 (장착 부품의 주연부에 대해 수직으로 확장) 직경(500, 에칭 공정으로 제한된) 을 가진다. 기판에 직접 배열되는 도체 트랙 층은 구리로 된 제1 금속층(220)으로 구성된다. 배면 금속화는 동일한 금속으로 제조된다. 제1 금속층 상에 배열되는 제2 층(221)은 금 및 니켈로 된 층이며, 니켈 부분층은 구리 위에 그리고 금 부분층은 니켈 부분층 위에 배열된다. 배면 금속부는 통상적으로 300 마이크로미터의 두께를 가지며, 예를 들어 세라믹으로 된 전기 절연층(10)은 600 마이크로미터의 층두께를 가지며, 제1 금속층(220, 구리층)은 약 300 마이크로미터의 두께를 가지며, 니켈 부분층은 약 20 내지 70 마이크로미터의 두께를 가지며, 금 부분층은 약 0.02 내지 0.1 마이크로미터의 두께를 가진다.
구멍(50, 51) 또는 긴홈(60)은 도체 트랙 층과 함께 기판 위에 구성된다. 도체 트랙 층 상에서보다 한정 구조물 내에서 땜납의 더 불량한 침윤성은 한정 구조물의 바닥이 침윤 가능한 기판 재료(예를 들어 세라믹)로 구성되지 않은데서 기인하므로, 땜납은 한정 구조물의 벽을 침윤시킬 수 있으나, 그 사이에 놓인 바닥부로 인해 한정 구조물은 완전히 충전되지 않는다. 선택적인 일 실시예에서, 구멍 또는 긴홈의 측벽의 일부가 인쇄 회로 기판 또는 기판 재료로 구성될 수도 있다. 별도의 작업 과정에서 한정 구조물이 재료의 제거를 통해 제공되어야만 하며, 이러한 재료의 제거는 부분적으로 인쇄 회로 기판(10)도 제거한다. 추가적으로, 한정 구조물의 도체 트랙벽은 선택적으로 산화 처리될 수 있고, 이를 통해 불량하게 침윤된다. 한정 구조물의 벽 또는 벽면의 적어도 일부가 침윤되지 않는 이러한 실시예는 증가된 차단 효과를 기초로 하여 구멍의 직경이 400 마이크로미터보다 작도록 선택될 수 있다.
삭제

Claims (12)

  1. 도체 트랙 층(20, 21, 22, 23, 24, 25) 상에 고정된 하나 이상의 장착 부품(30, 40)을 가지며, 상기 장착 부품은 도체 트랙 층 내에서 리세스(50, 51, 60)에 의해 둘러 싸이는 기판(10) 상의 전기 회로에 있어서,
    리세스의 측벽은 도체 트랙 층과 기판으로 구성되는 것을 특징으로 하는 전기 회로.
  2. 제1항에 있어서, 장착 부품은 도체 트랙 층 상에 납땜되거나 접착되는 것을 특징으로 하는 전기 회로.
  3. 제1항 또는 제2항에 있어서, 리세스는 원형 구멍 또는 측면으로 긴홈 형태로 구성되는 것을 특징으로 하는 전기 회로.
  4. 제1항 또는 제2항에 있어서, 리세스의 바닥은 기판으로 구성되는 것을 특징으로 하는 전기 회로.
  5. 제1항 또는 제2항에 있어서, 기판은 인쇄 회로 기판 또는 세라믹 기판인 것을 특징으로 하는 전기 회로.
  6. 제1항 또는 제2항에 있어서, 도체 트랙 층은 구리층, 니켈층 및 금층으로 구성되며, 구리층은 기판 상에, 니켈층은 구리층 상에 그리고 금층은 구리층 상에 장착되는 것을 특징으로 하는 전기 회로.
  7. 하나 이상의 전기 장착 부품을 고정하기 위한 도체 트랙 층을 갖는 기판에 있어서,
    도체 트랙 층은 장착 부품의 고정을 위해 사용되는 결합 재료에 대한 흐름 차단부를 제공하기 위한 리세스를 포함하며, 리세스는 장착 부품을 고정하기 위한 면을 둘러싸며, 리세스는 장착 부품에 의해 덮이지 않고 장착 부품이 리세스들 사이에 제공되도록 서로에 대해 이격되어 배치되는 것을 특징으로 하는 기판.
  8. 제7항에 있어서, 리세스는 원형 구멍 또는 측면으로 긴홈 형태인 것을 특징으로 하는 기판.
  9. 제7항 또는 제8항에 있어서, 리세스의 바닥은 기판으로 구성되는 것을 특징으로 하는 기판.
  10. 제7항 또는 제8항에 있어서, 리세스의 측벽은 도체 트랙층과 기판으로 구성되는 것을 특징으로 하는 기판.
  11. 제7항 또는 제8항에 있어서, 도체 트랙 층은 구리층, 니켈층 및 금층으로 구성되며, 구리층은 기판 상에, 니켈층은 구리층 상에 그리고 금층은 구리층 상에 장착되는 것을 특징으로 하는 기판.
  12. 삭제
KR1020027011665A 2000-03-07 2001-03-01 전기 회로 및 기판 KR100836974B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10010979A DE10010979A1 (de) 2000-03-07 2000-03-07 Elektrische Schaltung und Substrat hierzu
DE10010979.9 2000-03-07

Publications (2)

Publication Number Publication Date
KR20020083170A KR20020083170A (ko) 2002-11-01
KR100836974B1 true KR100836974B1 (ko) 2008-06-10

Family

ID=7633773

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027011665A KR100836974B1 (ko) 2000-03-07 2001-03-01 전기 회로 및 기판

Country Status (8)

Country Link
US (1) US20030183405A1 (ko)
EP (1) EP1269805B1 (ko)
JP (1) JP2003526220A (ko)
KR (1) KR100836974B1 (ko)
CZ (1) CZ301397B6 (ko)
DE (2) DE10010979A1 (ko)
HU (1) HUP0300062A2 (ko)
WO (1) WO2001067832A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4317697B2 (ja) 2003-01-30 2009-08-19 パナソニック株式会社 光半導体ベアチップ、プリント配線板、照明ユニットおよび照明装置
DE102010027313A1 (de) * 2010-07-16 2012-01-19 Osram Opto Semiconductors Gmbh Trägervorrichtung für einen Halbleiterchip, elektronisches Bauelement mit einer Trägervorrichtung und optoelektronisches Bauelement mit einer Trägervorrichtung
JP5652736B2 (ja) * 2011-08-11 2015-01-14 ホシデン株式会社 端子ボックス
FR2985155B1 (fr) * 2011-12-22 2014-10-31 Valeo Vision Circuit imprime, notamment pour dispositif optique a led pour vehicule automobile

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4793543A (en) * 1986-08-28 1988-12-27 Stc Plc Solder joint
JPH05291375A (ja) * 1992-04-08 1993-11-05 Hitachi Ltd ウエハ搬送アーム
US5872399A (en) * 1996-04-01 1999-02-16 Anam Semiconductor, Inc. Solder ball land metal structure of ball grid semiconductor package
JP2007093001A (ja) * 2005-09-28 2007-04-12 Ford Global Technologies Llc ワンウエイ・クラッチ
JP2007094001A (ja) * 2005-09-29 2007-04-12 Konami Digital Entertainment:Kk 音声情報処理装置、音声情報処理方法、ならびに、プログラム
JP2007095000A (ja) * 2005-09-30 2007-04-12 Toppan Printing Co Ltd 宝くじ照合管理装置及び宝くじ照合管理方法並びにそのプログラムと記録媒体
JP2007098007A (ja) * 2005-10-07 2007-04-19 Akito Takemitsu 椅子

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2150696A1 (de) * 1971-10-12 1973-04-19 Bosch Gmbh Robert Verfahren zur herstellung eines hybridschaltkreises
CS313989A3 (en) * 1989-05-25 1992-01-15 Tesla Vyzkumny Ustav Telekomun Printed circuit board for ceramic components soldering
US5291375A (en) * 1991-09-30 1994-03-01 Kabushiki Kaisha Toshiba Printed circuit board and electric device configured to facilitate bonding
US5596171A (en) * 1993-05-21 1997-01-21 Harris; James M. Package for a high frequency semiconductor device and methods for fabricating and connecting the same to an external circuit
US5383095A (en) * 1993-10-29 1995-01-17 The Whitaker Corporation Circuit board and edge-mountable connector therefor, and method of preparing a circuit board edge
JP2586344B2 (ja) * 1994-09-30 1997-02-26 日本電気株式会社 キャリアフィルム
US6465743B1 (en) * 1994-12-05 2002-10-15 Motorola, Inc. Multi-strand substrate for ball-grid array assemblies and method
US6388203B1 (en) * 1995-04-04 2002-05-14 Unitive International Limited Controlled-shaped solder reservoirs for increasing the volume of solder bumps, and structures formed thereby
US6670222B1 (en) * 1997-06-14 2003-12-30 Jds Uniphase Corporation Texturing of a die pad surface for enhancing bonding strength in the surface attachment
US6115262A (en) * 1998-06-08 2000-09-05 Ford Motor Company Enhanced mounting pads for printed circuit boards
JP3414663B2 (ja) * 1999-02-08 2003-06-09 沖電気工業株式会社 半導体装置の製造方法およびそれに用いられる基板フレーム

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4793543A (en) * 1986-08-28 1988-12-27 Stc Plc Solder joint
JPH05291375A (ja) * 1992-04-08 1993-11-05 Hitachi Ltd ウエハ搬送アーム
US5872399A (en) * 1996-04-01 1999-02-16 Anam Semiconductor, Inc. Solder ball land metal structure of ball grid semiconductor package
JP2007093001A (ja) * 2005-09-28 2007-04-12 Ford Global Technologies Llc ワンウエイ・クラッチ
JP2007094001A (ja) * 2005-09-29 2007-04-12 Konami Digital Entertainment:Kk 音声情報処理装置、音声情報処理方法、ならびに、プログラム
JP2007095000A (ja) * 2005-09-30 2007-04-12 Toppan Printing Co Ltd 宝くじ照合管理装置及び宝くじ照合管理方法並びにそのプログラムと記録媒体
JP2007098007A (ja) * 2005-10-07 2007-04-19 Akito Takemitsu 椅子

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
공개특허 제1993-0019079호
공개특허 제1994-0010870호
공개특허 제1995-0002543호
공개특허 제1998-0071721호
미국특허 제4793543호
미국특허 제5291375호
미국특허 제5872399호

Also Published As

Publication number Publication date
CZ20022953A3 (cs) 2003-06-18
US20030183405A1 (en) 2003-10-02
HUP0300062A2 (en) 2003-05-28
KR20020083170A (ko) 2002-11-01
DE10010979A1 (de) 2001-09-13
CZ301397B6 (cs) 2010-02-17
EP1269805A1 (de) 2003-01-02
EP1269805B1 (de) 2006-07-12
JP2003526220A (ja) 2003-09-02
WO2001067832A1 (de) 2001-09-13
DE50110448D1 (de) 2006-08-24

Similar Documents

Publication Publication Date Title
KR19980086512A (ko) 캡슐화 물질을 가지는 전자부품 조립체 및 그의 형성 방법
US5724727A (en) Method of forming electronic component
JP2001298033A (ja) 半導体装置
US6195256B1 (en) Card assembly of power device in plastic package with external heat sink soldered to the internal heat sink
US6154364A (en) Circuit board assembly with IC device mounted thereto
KR100510383B1 (ko) 제어기
US6115255A (en) Hybrid high-power integrated circuit
US20080153206A1 (en) Chip mounting with flowable layer
JP2004040008A (ja) 半導体装置
JP2006165003A (ja) プリント基板およびプリント基板の設計方法、icパッケージの接続端子設計方法、icパッケージの接続方法
JPH1131876A (ja) 回路基板
KR100836974B1 (ko) 전기 회로 및 기판
JPH11191603A (ja) 半導体集積回路装置およびその製造方法
US6781215B2 (en) Intermediate base for a semiconductor module and a semiconductor module using the intermediate base
US7256504B2 (en) Circuit support for a semiconductor chip and component
US7615873B2 (en) Solder flow stops for semiconductor die substrates
JP4312616B2 (ja) 半導体装置
JP2006156574A (ja) 回路装置およびその製造方法
JP4510975B2 (ja) 回路基板
US20020014346A1 (en) Mounting structure of semiconductor package
JPH08181166A (ja) プリント配線板
JP2667682B2 (ja) 電子部品の実装構造および実装方法
EP0831530A2 (en) Integrated dielectric substrate
JP3959839B2 (ja) 半導体装置の製造方法
JPH05315778A (ja) ヒートシンクを備えた電子部品搭載用基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160524

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170530

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180529

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190528

Year of fee payment: 12