JP3414663B2 - 半導体装置の製造方法およびそれに用いられる基板フレーム - Google Patents

半導体装置の製造方法およびそれに用いられる基板フレーム

Info

Publication number
JP3414663B2
JP3414663B2 JP02948299A JP2948299A JP3414663B2 JP 3414663 B2 JP3414663 B2 JP 3414663B2 JP 02948299 A JP02948299 A JP 02948299A JP 2948299 A JP2948299 A JP 2948299A JP 3414663 B2 JP3414663 B2 JP 3414663B2
Authority
JP
Japan
Prior art keywords
wiring
board
wiring board
frame
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02948299A
Other languages
English (en)
Other versions
JP2000228415A (ja
Inventor
明久 井口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP02948299A priority Critical patent/JP3414663B2/ja
Priority to US09/499,469 priority patent/US6396708B1/en
Publication of JP2000228415A publication Critical patent/JP2000228415A/ja
Application granted granted Critical
Publication of JP3414663B2 publication Critical patent/JP3414663B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置の製
造方法およびそれに用いられる基板フレームに関し、特
にプッシュバック基板を用いた半導体装置の製造方法お
よびその基板フレームに関する。
【０００２】
【従来の技術】半導体装置の小型化に伴い、プッシュバ
ックと呼ばれる技術を用いて半導体装置を製造する技術
がある。
【０００３】このプッシュバックとは、基板フレームか
ら配線基板をあらかじめ打ち抜き、この打ち抜かれた配
線基板を、元の位置に押し戻すことである。
【０００４】このような基板を用いて半導体装置を製造
する際に従来は、プッシュバックされた基板に半導体素
子を搭載、電気的な接続を行い、樹脂にて封止し、その
後、基板フレームから配線基板を取り外すという工程を
行っていた。
【０００５】
【発明が解決しようとする課題】しかしながら従来のプ
ッシュバック基板を用いた半導体装置の製造方法では、
配線基板は基板フレームに摩擦力のみで保持されている
ために、半導体装置の組立工程において脱落しやすいと
いう課題があった。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に本発明では、配線パターンの形成された複数の配線基
板領域を備えた基板フレームの、配線基板領域に沿って
この配線基板を打ち抜いて複数の配線基板を形成し、配
線基板の打ち抜かれた基板フレームの、配線基板の打ち
抜かれた側面に接する切欠き部を形成し、配線基板を基
板フレームにプッシュバックし、配線基板上に半導体素
子を搭載し、配線パターンと電気的に接続し、半導体素
子を樹脂封止するとともに、切欠き部に樹脂を注入し、
配線基板を基板フレームから外す工程とを施すことによ
り半導体装置を製造する。
【０００７】
【発明の実施の形態】以下、図１〜図２を用いて本発明
の第１の実施形態について説明する。
【０００８】図１（ａ）において、基板フレーム１に
は、配線パターンの形成された配線基板２が形成されて
いる。この配線基板２と基板フレーム１との境界にはプ
ッシュバックライン３が設けられている。配線基板２の
コーナー部にはそれぞれ樹脂１０を充填するための切欠
き部１１が設けられている。
【０００９】図１（ｂ）は図１（ａ）のＡで示す箇所す
なわち、切欠き部の部分を拡大した図である。この図１
（ｂ）に示すように、配線基板２と切欠き部１１との間
には切欠き部１１へ樹脂を導入するための樹脂導入経路
１２が設けられている。
【００１０】図１（ｃ）は樹脂封止された配線基板２を
基板フレーム１から外し、個片の半導体装置となった状
態を示す図であり、図１（ｄ）はその断面図を示してい
る。
【００１１】図１（ｄ）において、配線基板上には、半
導体素子８が搭載され、その電極と配線基板上に形成さ
れた図示しない配線とは導電ワイヤ９で接続され、これ
らは樹脂１０により封止されている。
【００１２】このような配線基板２のプッシュバック
は、まず図２に示すように、配線基板領域のコーナー部
に対応する領域に切欠き部１１を形成した後、図３に示
す金型により行われる。図３において、金型は、ダイ
４、プッシュバックパンチ５、パンチ６、パンチガイド
７により構成される。
【００１３】図３（ａ）に示すように、このダイ４とパ
ンチガイド７により基板フレーム１を固定し、その後、
図３（ｂ）に示すようにプッシュバックパンチ５とパン
チ６とにより切断箇所を保持したまま配線基板領域を切
断する。切断された配線基板領域は図３（ｃ）に示され
るように、プッシュバックパンチ５とパンチ６とに保持
されたまま基板フレーム１の元の位置に押し戻される。
【００１４】このようにして形成された配線基板２上
に、図１（ｄ）の断面図に示されるように半導体素子８
を搭載し、その半導体素子８の電極と、配線基板２上の
図示しない配線とを導電ワイヤ９により接続する。配線
基板２上に搭載された半導体素子８は、樹脂１０にて封
止される。樹脂１０にて封止する際に、この樹脂１０の
端部は、配線基板２の端部とほぼ一致して形成される。
【００１５】樹脂１０は、半導体素子８を封止する際
に、図１（ａ）に示すように、基板フレーム１の配線基
板２と接する領域に形成された切欠き部１１にも注入さ
れる。
【００１６】図１（ｂ）に示すように、配線基板２を封
止する樹脂と切欠き部との間には切欠き部１１へ樹脂を
導入するための樹脂導入経路１２が設けられている。こ
の切欠き部１１への樹脂の注入は、図示しない金型のキ
ャビティ内に導入された樹脂が、金型に設けられた樹脂
導入経路１２に対応する溝を介して切欠き部１１に導入
されることにより行われる。
【００１７】樹脂封止の終了後、配線基板２は切欠き部
に充填された樹脂とともに基板フレーム１から外され、
図１（ｃ）に示される半導体装置を得る。
【００１８】このように、配線基板２は、基板間の摩擦
力に加えて切欠き部１１に注入された樹脂１１による接
着力によっても基板フレーム１に支持されている。この
ため、組立工程において十分な保持力を得ることができ
るので、組立工程において基板フレームから配線基板が
抜け落ちることを防止できる。
【００１９】次に、本発明の第２の実施形態について図
４および図５を参照しながら説明する。
【００２０】図４において、基板フレーム２１には点線
で示した領域２２にプッシュバックが施されている。こ
のプッシュバックは第１の実施形態の図２で説明した配
線基板部分をプッシュバックする時と同様の方法で行
う。
【００２１】この第２の実施形態では、プッシュバック
領域２２は配線基板２３の周囲に設けられる。図４で
は、プッシュバック領域２２を形成した後に、配線基板
２３上に図示しない半導体素子を搭載し、これを配線基
板の配線に電気的に接続し、樹脂２４で封止した状態を
示している。この樹脂２４は配線基板２３の端部と略同
一に形成される。
【００２２】次に、図４（ｂ）に示すように、プッシュ
バック領域２２を取り外し、配線基板２３が支持部２５
により基板フレーム２１に支持されている構成を得る。
【００２３】次に、図５（ａ）に示すように、支持部２
５を切断し、配線基板２３を基板フレーム２１から分離
させる。
【００２４】図５（ｂ）、図５（ｃ）は図５（ａ）にお
けるＡ部における切断工程を説明する拡大図であり、支
持部２５における、点線２６で囲まれた領域をパンチダ
イにより打ち抜くことにより配線基板２３を基板フレー
ム２１から分離させる。
【００２５】このように第２の実施形態では、あらかじ
め配線基板２３の周囲にプッシュバック領域を設け、樹
脂封止した後にプッシュバック領域２２を取り外し、支
持部２５を切断している。このため、組立工程において
配線基板２３が基板フレーム２１から脱落することを防
止することができる。
【００２６】
【発明の効果】本発明によれば基板フレームにおける配
線基板の保持力が大幅に向上し、組立工程において、配
線基板が基板フレームから脱落することを防止すること
ができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す図である。
【図２】本発明の第１の実施形態を示す図である。
【図３】本発明の第１の実施形態を示す図である。
【図４】本発明の第２の実施形態を示す図である。
【図５】本発明の第２の実施形態を示す図である。
【符号の説明】
１ 基板フレーム ２ 配線基板 ３ プッシュバックライン ４ ダイ ５ プッシュバックパンチ ６ パンチ ７ パンチガイド ８ 半導体素子 ９ 導電ワイヤ １０ 樹脂 １１ 切欠き部 １２ 樹脂導入経路

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 配線パターンの形成された複数の配線基
    板領域を備えた基板フレームの、前記配線基板領域に沿
    ってこの配線基板を打ち抜いて複数の配線基板を形成す
    る工程と、 前記配線基板の打ち抜かれた基板フレームの、前記配線
    基板の打ち抜かれた側面に接する切欠き部を形成する工
    程と、 前記配線基板を前記基板フレームにプッシュバックする
    工程と、 前記半導体基板上に半導体素子を搭載し、前記配線パタ
    ーンと電気的に接続する工程と、 前記半導体素子を樹脂封止するとともに、前記切欠き部
    に樹脂を注入する工程と、 前記配線基板を前記基板フレームから外す工程と、 を備えたことを特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記切欠き部は、打ち抜かれた前記配線
    基板のコーナー部に対応する領域に形成されることを特
    徴とする請求項１記載の半導体装置の製造方法。
  3. 【請求項３】 配線パターンの形成された複数の配線基
    板領域を備えた基板フレームの、前記配線基板領域の外
    側に位置する複数の領域の基板フレーム部材を打ち抜
    き、該打ち抜かれた複数の基板フレーム部材を前記基板
    フレームにプッシュバックする工程と、 前記配線基板上に半導体素子を搭載し、前記配線パター
    ンと電気的に接続する工程と、 前記半導体素子を樹脂封止する工程と、 前記プッシュバックされた基板フレーム部材を前記基板
    フレームから外す工程と、前記基板フレームにおける前記配線基板領域を支持する
    支持部を打ち抜いて 前記配線基板を前記基板フレームか
    ら分離する工程と、 を備えたことを特徴とする半導体装置の製造方法。
  4. 【請求項４】 配線パターンが形成された複数の配線基
    板領域と、この配線 基板領域の周囲に設けられた複数の
    プッシュバック領域と、この複数のプッシュバック領域
    の外側に設けられた本体領域と、前記複数のプッシュバ
    ック領域に挟まれ、前記本体領域と前記配線基板領域と
    に連結された支持部とを備えたことを特徴とする基板ク
    レーム。
JP02948299A 1999-02-08 1999-02-08 半導体装置の製造方法およびそれに用いられる基板フレーム Expired - Fee Related JP3414663B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP02948299A JP3414663B2 (ja) 1999-02-08 1999-02-08 半導体装置の製造方法およびそれに用いられる基板フレーム
US09/499,469 US6396708B1 (en) 1999-02-08 2000-02-07 Circuit board frame and method of use thereof for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02948299A JP3414663B2 (ja) 1999-02-08 1999-02-08 半導体装置の製造方法およびそれに用いられる基板フレーム

Publications (2)

Publication Number Publication Date
JP2000228415A JP2000228415A (ja) 2000-08-15
JP3414663B2 true JP3414663B2 (ja) 2003-06-09

Family

ID=12277312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02948299A Expired - Fee Related JP3414663B2 (ja) 1999-02-08 1999-02-08 半導体装置の製造方法およびそれに用いられる基板フレーム

Country Status (2)

Country Link
US (1) US6396708B1 (ja)
JP (1) JP3414663B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6064117A (en) * 1997-12-05 2000-05-16 Intel Corporation Plastic ball grid array assembly
DE10010979A1 (de) * 2000-03-07 2001-09-13 Bosch Gmbh Robert Elektrische Schaltung und Substrat hierzu
US6470594B1 (en) * 2001-09-21 2002-10-29 Eastman Kodak Company Highly moisture-sensitive electronic device element and method for fabrication utilizing vent holes or gaps
CN1322581C (zh) * 2003-07-28 2007-06-20 日月光半导体制造股份有限公司 半导体封装构造用的基板
TW200739831A (en) * 2006-04-12 2007-10-16 Phoenix Prec Technology Corp Carrier board structure with chip embedded therein and method for fabricating the same
CN110085524A (zh) * 2014-05-12 2019-08-02 天工方案公司 用于处理单片化射频单元的设备和方法
JP6243574B2 (ja) * 2016-01-06 2017-12-06 新電元工業株式会社 半導体デバイスの載置台及び車載装置
US10090218B2 (en) 2016-01-06 2018-10-02 Shindengen Electric Manufacturing Co., Ltd. Placement base for semiconductor device and vehicle equipment

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3170199B2 (ja) * 1996-03-15 2001-05-28 株式会社東芝 半導体装置及びその製造方法及び基板フレーム
US5773895A (en) * 1996-04-03 1998-06-30 Intel Corporation Anchor provisions to prevent mold delamination in an overmolded plastic array package
KR100213055B1 (ko) * 1996-07-27 1999-08-02 윤종용 감시용 시스템에서의 기록 매체 절약형 기록방법
US6114189A (en) * 1997-09-10 2000-09-05 Lsi Logic Corp. Molded array integrated circuit package
JP3532395B2 (ja) * 1997-10-03 2004-05-31 株式会社ルネサステクノロジ 半導体装置の製造方法、プレス金型、ガイドレール

Also Published As

Publication number Publication date
JP2000228415A (ja) 2000-08-15
US6396708B1 (en) 2002-05-28

Similar Documents

Publication Publication Date Title
US5986894A (en) Microelectronic component carrier and method of its manufacture
US6734536B2 (en) Surface-mounting semiconductor device and method of making the same
JPH11195733A (ja) 半導体装置の製造方法、半導体装置用導電性板および半導体装置
US20070001276A1 (en) Semiconductor device and portable apparatus and electronic apparatus comprising the same
JP2001326295A (ja) 半導体装置および半導体装置製造用フレーム
KR970067788A (ko) 반도체장치와 그 제조방법 및 기판프레임
KR100705516B1 (ko) 혼성 집적 회로 장치 및 그 제조 방법
JP3414663B2 (ja) 半導体装置の製造方法およびそれに用いられる基板フレーム
US6821820B2 (en) Lead frame manufacturing method
JP4159348B2 (ja) 回路装置の製造方法
JPH10503329A (ja) 表面取付けに好適な半導体デバイスの製造方法
JP2005191147A (ja) 混成集積回路装置の製造方法
JP4889169B2 (ja) 半導体装置およびその製造方法
JPH10256460A (ja) ターミナルランドフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPS61216354A (ja) リ−ドフレ−ムの製造方法
JP4471863B2 (ja) 半導体装置及びその製造方法
JPH09172231A (ja) セラミック基板の分割方法
CN102376596B (zh) 具有嵌套行接触的半导体器件
KR100567129B1 (ko) 반도체 패키지 제조용 몰딩 금형 및 이것을 이용한 반도체패키지 몰딩방법
JP2002280511A (ja) 放熱板付きリードフレームの製造方法
JP3758484B2 (ja) 成形部品の製造方法
JP2001168257A (ja) 半導体装置及びその製造方法、製造装置、回路基板、並びに電子機器
JP2008218525A (ja) 導電部材の切断方法および回路装置の製造方法
JP2007042761A (ja) 半導体装置用基板、半導体装置の製造方法、及び封止金型
JP2010080720A (ja) リードフレーム連続成形体、パッケージ本体連続成形体及び半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030311

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080404

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100404

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100404

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees