CN1322581C - 半导体封装构造用的基板 - Google Patents
半导体封装构造用的基板 Download PDFInfo
- Publication number
- CN1322581C CN1322581C CNB031436331A CN03143633A CN1322581C CN 1322581 C CN1322581 C CN 1322581C CN B031436331 A CNB031436331 A CN B031436331A CN 03143633 A CN03143633 A CN 03143633A CN 1322581 C CN1322581 C CN 1322581C
- Authority
- CN
- China
- Prior art keywords
- substrate
- fastening part
- base panel
- panel frame
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 239000000758 substrate Substances 0.000 claims description 55
- 238000004806 packaging method and process Methods 0.000 claims description 31
- 230000003014 reinforcing effect Effects 0.000 claims description 5
- 239000002390 adhesive tape Substances 0.000 claims description 2
- 239000003822 epoxy resin Substances 0.000 claims description 2
- 239000007769 metal material Substances 0.000 claims description 2
- 229920000647 polyepoxide Polymers 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 16
- 239000004033 plastic Substances 0.000 abstract description 7
- 229920003023 plastic Polymers 0.000 abstract description 7
- 230000002950 deficient Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 5
- 239000013078 crystal Substances 0.000 abstract 4
- 239000003292 glue Substances 0.000 abstract 1
- 238000007789 sealing Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 241000196324 Embryophyta Species 0.000 description 5
- 239000002699 waste material Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 239000012945 sealing adhesive Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 241000218202 Coptis Species 0.000 description 1
- 235000002991 Coptis groenlandica Nutrition 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Landscapes
- Packaging Frangible Articles (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
一种半导体封装构造用的基板，其包括有一芯片载座及一基板框架，其中芯片载座至少具有一第一卡制部，该第一卡制部具有一对接合翼；而基板框架至少具有一第二卡制部，且该第二卡制部的位置对应于第一卡制部，该第二卡制部的形状要与卡接上述接合翼的形状一致，以使芯片载座与该基板框架卡接。本发明于进行封胶程序、锡球植接程序中，基板中的每个芯片载座即无不良品存在，故可避免浪费塑料及锡球的问题，同时亦可提升单位时间的产量。
Description
技术领域
本发明涉及一种半导体封装构造用的基板，尤其涉及一种可避免封装材料浪费的基板。
背景技术
封胶工艺为IC封装工艺中不可缺少的工艺之一，其主要将晶片(wafer)切割后的芯片(die)取出并粘着固定在基板(substrate)上，以提供后续工艺如焊线工艺、封胶工艺等使用。半导体封装构造用的基板除了用以载置芯片，更重布芯片信号。
如图1所示，半导体封装构造用的基板1为一长条片状，且是由数个芯片载座11(die carrier)所构成。芯片载座11中央区域用以粘置芯片，其周缘设置指状结构111(finger)，通过金线连接芯片接点与指状结构来传输信号。
当芯片信号连接于半导体封装构造用的基板1后，则进行封胶程序。于此程序中，一般以塑料(molding compound)将芯片通过模具及压模机予以浇灌包覆，并烘烤成封胶体。封胶程序完成后，接着进行植接锡球步骤，于此步骤中，将锡球(solder ball)植于基板11的焊球垫上，使信号通过锡球传输至外界。当封胶程序、及植接锡球程序完毕之后，通过切割孔13以分离每一单元。
然而，一般基板的允收规格为1/10，亦即在容许的范围内，所使用的基板中容许有不良的芯片载座存在。然而，由于现有的封装机台及植接锡球机台无法检测基板中是否有不良的芯片载座，故当基板中虽有任一个芯片载座被验出为不良品时，若基板在允收的范围内，则不良的芯片载座仍会继续进行一连串的封胶程序、植接锡球程序，亦即会造成塑料及锡球的浪费，同时亦会降低单位时间产量。
因此，如何避免因为不良的芯片载座亦进行封胶程序、植接锡球程序，而导致浪费塑料及锡球、以及降低单位时间产量，实为一重要课题。
发明内容
有鉴于上述的课题，故本发明的目的在于提供一种半导体封装构造用的基板，其解决由于基板中存在不良的芯片载座，而浪费塑料及锡球的问题。
为达上述目的，本发明提供一种半导体封装构造用的基板，其包括有一芯片载座及一基板框架，其中芯片载座至少具有一第一卡制部，其中该第一卡制部具有一对接合翼；而基板框架至少具有一第二卡制部，且该第二卡制部的位置对应于第一卡制部，该第二卡制部的形状要与卡接上述接合翼的形状一致，以使芯片载座与该基板框架卡接。
由于本发明的半导体封装构造用的基板，将基板中不良的芯片载座冲切掉，并使所对应冲切的基板框架形成第二卡制部。而该芯片载座则利用自检验出具有不良芯片载座的基板中，冲切出可以使用的芯片载座。其中芯片载座需冲切出第一卡制部，且该第一卡制部需配合第二卡制部设置的位置及形状，以使芯片载座与基板框架能通过第一卡制部及第二卡制部紧密接合。亦即，基板中不良的芯片载座被置换成可使用的芯片载座。如此，于进行封胶程序、锡球植接程序中，基板中的每个芯片载座即无不良品存在，故可避免浪费塑料及锡球的问题，同时亦可提升单位时间的产量。
附图说明
图1为现有技术基板的示意图。
图2为本发明的半导体封装构造用的基板的示意图。
图3为本发明的半导体封装构造用的基板的示意图，其中该基板设有接合孔以植入金属。
图4为本发明的半导体封装构造用的基板的示意图，其中该基板设有补强组件。
图5为本发明的半导体封装构造用的基板的示意图，其中该基板框架设有弹性部。
图6A～6D为示意图，显示如图5所示的弹性部的示意图。
图中符号说明
1半导体封装构造用的基板
11 芯片载座
111 指状结构
13 切割孔
2 半导体封装构造用的基板
21 基板框架
211 第一卡制部
22 基板框架
221 第二卡制部
31 芯片载座
311 第一卡制部
311a 小孔
32 基板框架
321 第二卡制部
321a 小孔
33 接合孔
4 半导体封装构造用的基板
41 芯片载座
411 第一卡制部
42 基板框架
421 第二卡制部
43 补强组件
5 半导体封装构造用的基板
51 芯片载座
511 第一卡制部
52 基板框架
521 第二卡制部
522 弹性部
具体实施方式
以下将参考相关附图，来说明本发明较佳实施例的半导体封装构造用的基板。
如图2所示，本发明的半导体封装构造用的基板2包括一芯片载座21、及一基板框架22。该芯片载座21的四端部分别设置有一第一卡制部211，且该第一卡制部211设置有一对接合翼，芯片载座21冲切自基板，该基板具有不良的芯片载座者。基板框架22具有第二卡制部221，且该第二卡制部221的位置及形状对应于第一卡制部211。由于材料的特性，被冲切出的芯片载座21尺寸会较原先者稍大，故当该芯片载座21被压入基板框架22中时，可通过第一卡制部211与第二卡制部221使芯片载座21与基板框架22紧密接合。此外，可于第一卡制部211与第二卡制部221接合区域打设凹痕，以增加两者的接合强度。
图3本发明另一实施例，本实施例中的第一卡制部311更冲切有小孔311a。同样地，于基板框架32的第二卡制部321上，亦冲切有小孔321a。当芯片载座31压入基板框架32时，第一卡制部311与第二卡制部321形成接合孔33。以金属材料植入接合孔33中，来增加芯片载座31与基板框架32之间的接合强度。此外，亦可使用接着剂，如环氧树脂，注入于接合孔33中，据以达到强化接合的效果。
图4本发明另一实施例，本实施例的半导体封装构造用的基板4，于芯片载座41压入基板框架42后，于第一卡制部411与第二卡制部421的接合区域设置补强组件43，例如胶带，据以增加接合强度。
另外，图5本发明另一实施例，依本实施例的半导体封装构造用的基板5包括一芯片载座51以及一基板框架52。其中，基板框架52具有至少一弹性部522，其用以吸收芯片载座51的第一卡制部511与基板框架52的第二卡制部521卡接时将基板框架52撑开所产生的应力。在本实施例中，基板框架52的二侧梁(side-rail)分别设有一弹性部522。另外，在本发明另一较佳实施例中，基板框架52的四侧梁可以皆设有弹性部522(图中未显示)。
如前所述，各弹性部522用以吸收第一卡制部511与第二卡制部521卡接时所产生的应力，其中，各弹性部522可以是任意一种具有劲力小、弹性变形能力佳的特性，以便让基板框架52被撑开的造型；请参考图6A～6D所示，其显示数种弹性部522的实施例，其中图6A所示实施例即为图5中所示的弹性部522。
由于本发明的半导体封装构造用的基板，自基板中冲切出不良的芯片载座，并同时使对应冲切的基板框架形成第二卡制部。该芯片载座可利用自检验出具有不良芯片载座的基板中，冲切出可以使用的芯片载座。芯片载座需冲切出第一卡制部，且其需配合第二卡制部设置的位置及形状，以使芯片载座与基板框架可通过第一卡制部及第二卡制部紧密接合。换言之，基板中不良的芯片载座被置换成可以使用的芯片载座。如此，于进行封胶程序、锡球植接程序中，基板中的每个芯片载座即无不良品存在，故可避免浪费塑料及锡球的问题，同时亦可提升单位时间的产量。另外，由于依本发明的半导体封装构造用的基板能够利用基板框架的弹性部的形变来撑开基板框架以容纳更换过的芯片载座，所以当发现不良的芯片载座而以良品的芯片载座予以置换时，良品的芯片载座与基板框架卡接时会因为弹性部的劲力小、弹性变形能力佳而使得基板框架被撑开，因此能够避免基板的翘曲，进而避免经过后续工艺所制造的产品良率的降低。
于本实施例的详细说明中所提出的具体的实施例仅为了易于说明本发明的技术内容，而并非将本发明狭义地限制于该实施例，在不超出本发明的精神及所述的申请专利范围的情况，可作种种变化实施。
Claims (9)
1.一种半导体封装构造用的基板，其特征在于，包含：
一芯片载座，其至少具有一第一卡制部，其中该第一卡制部具有一对接合翼；以及
一基板框架，其至少具有一第二卡制部，且该第二卡制部的位置对应于该第一卡制部，该第二卡制部的形状要与卡接上述接合翼的形状一致，以使该芯片载座与该基板框架卡接。
2.如权利要求1所述的半导体封装构造用的基板，其特征在于，该芯片载座的四个端部分别设有具有接合翼的第一卡制部，该基板框架的四个端部分别设有承载上述接合翼的第二卡制部，其第一卡制部卡接于第二卡制部的框架中。
3.如权利要求1所述的半导体封装构造用的基板，其特征在于，更包含：
一补强组件，其设置于由该芯片载座卡接于该基板框架所形成的一接合区域的表面上。
4.如权利要求3所述的半导体封装构造用的基板，其特征在于，该补强组件为胶带。
5.如权利要求1所述的半导体封装构造用的基板，其特征在于，更包含：
一金属材料，其植入于由该芯片载座卡接于该基板框架形成的一接合孔中。
6.如权利要求1所述的半导体封装构造用的基板，其特征在于，更包含：
一粘着剂，其注入于由该芯片载座卡接于该基板框架所形成的一接合孔中。
7.如权利要求6所述的半导体封装构造用的基板，其特征在于，该粘着剂为环氧树脂。
8.如权利要求1所述的半导体封装构造用的基板，其特征在于，该基板框架具有至少一弹性部。
9.如权利要求8所述的半导体封装构造用的基板，其特征在于，该弹性部形成于该基板框架的侧梁。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031436331A CN1322581C (zh) | 2003-07-28 | 2003-07-28 | 半导体封装构造用的基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031436331A CN1322581C (zh) | 2003-07-28 | 2003-07-28 | 半导体封装构造用的基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1577814A CN1577814A (zh) | 2005-02-09 |
| CN1322581C true CN1322581C (zh) | 2007-06-20 |
Family
ID=34579469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031436331A Expired - Fee Related CN1322581C (zh) | 2003-07-28 | 2003-07-28 | 半导体封装构造用的基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1322581C (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5424577A (en) * | 1993-04-01 | 1995-06-13 | Mitsubishi Denki Kabushiki Kaisha | Lead frame for semiconductor device |
| US6396708B1 (en) * | 1999-02-08 | 2002-05-28 | Oki Electric Industry Co., Ltd. | Circuit board frame and method of use thereof for manufacturing semiconductor device |
| US20020135051A1 (en) * | 1996-11-20 | 2002-09-26 | Asao Nishimura | Semiconductor device and lead frame therefor |
-
2003
- 2003-07-28 CN CNB031436331A patent/CN1322581C/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5424577A (en) * | 1993-04-01 | 1995-06-13 | Mitsubishi Denki Kabushiki Kaisha | Lead frame for semiconductor device |
| US20020135051A1 (en) * | 1996-11-20 | 2002-09-26 | Asao Nishimura | Semiconductor device and lead frame therefor |
| US6396708B1 (en) * | 1999-02-08 | 2002-05-28 | Oki Electric Industry Co., Ltd. | Circuit board frame and method of use thereof for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1577814A (zh) | 2005-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5888847A (en) | Technique for mounting a semiconductor die | |
| JP4633740B2 (ja) | フリップチップｑｆｎパッケージおよびそのための方法 | |
| US5140404A (en) | Semiconductor device manufactured by a method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape | |
| US5177032A (en) | Method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape | |
| US7799611B2 (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
| TW200709386A (en) | Module having stacked chip scale semiconductor packages | |
| EP1152464A3 (en) | Chip size package semiconductor device and method of manufacturing the same | |
| WO2006118720A3 (en) | Semiconductor assembly including chip scale package and second substrate and having exposed substrate surfaces on upper and lower sides | |
| US7273768B2 (en) | Wafer-level package and IC module assembly method for the wafer-level package | |
| US9064973B2 (en) | Die attached to a support member by a plurality of adhesive members | |
| SG128468A1 (en) | Flip chip bonding method for enhancing the performance of connection in flip chip packaging process and layered metal architecture of substrate for stud bump | |
| JPH0883866A (ja) | 片面樹脂封止型半導体装置の製造方法及びこれに用いるキャリアフレーム | |
| TW200707669A (en) | Semiconductor stacked package assembly having exposed substrate surfaces on upper and lower sides | |
| CN101186792B (zh) | 半导体装置制造用耐热性胶粘带 | |
| EP2015359A3 (en) | Process for manufacturing a semiconductor package and circuit board aggregation | |
| CN101043009A (zh) | 封装半导体管芯的方法 | |
| KR20080005735A (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
| CN1322581C (zh) | 半导体封装构造用的基板 | |
| US7579680B2 (en) | Packaging system for semiconductor devices | |
| JP2000243897A (ja) | 半導体装置及びその製造方法 | |
| CN101226915B (zh) | 封装基板及其制造方法 | |
| JPS63293963A (ja) | 樹脂封止型半導体装置 | |
| CN221041126U (zh) | 一种贴装合封结构 | |
| CN221805523U (zh) | 半导体框架及其基岛带防分层孔位的ic封装结构单元 | |
| KR100475313B1 (ko) | 접착테이프를 이용한 이중칩 반도체 패키지 조립방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: RI YUE GUANG SEMICONDUCTOR (SHANGHAI)CO., LTD. Free format text: FORMER OWNER: RIYEGUANG SEMICONDUCTOR MANUFACTURING CO., LTD. Effective date: 20081010 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20081010 Address after: A6-2 block of Zhangjiang hi tech park, Shanghai Patentee after: Advanced Semiconductor (Shanghai) Co., Ltd. Address before: Taiwan city of Kaohsiung province processing zone three road No. 26 Patentee before: Riyueguang Semiconductor Manufacturing Co., Ltd. |
|
| C56 | Change in the name or address of the patentee |
Owner name: ADVANCED SEMICONDUCTOR (SHANGHAI) CO., LTD. Free format text: FORMER NAME: ADVANCED SEMICONDUCTOR ENGINEERING (SHANGHAI) INC. |
|
| CP03 | Change of name, title or address |
Address after: 201203 Shanghai Zhangjiang hi tech park A6-2 block Patentee after: Advanced Semiconductor (Shanghai) Co., Ltd. Address before: 201200 Shanghai Zhangjiang hi tech park A6-2 block Patentee before: Advanced Semiconductor (Shanghai), Inc. |
|
| C56 | Change in the name or address of the patentee | ||
| CP02 | Change in the address of a patent holder |
Address after: 201203 Shanghai Jinke Road, Pudong New Area Zhangjiang hi tech Park No. 2300 Patentee after: Advanced Semiconductor (Shanghai) Co., Ltd. Address before: 201203 Shanghai Zhangjiang hi tech park A6-2 block Patentee before: Advanced Semiconductor (Shanghai) Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070620 Termination date: 20190728 |