CS269598B1 - Generátor adresy pře dynamické pamatet - Google Patents

Description

Vynález sa týká generátore adresy pre dynamické parnate 16K1, 64K.I, 256KL a LM1.

V doteraz známých pamatových zariadeniach e dynamickými pamatami 16K1_f 64K1 a 256K1 je generátor adresy pře dynamické památe realizovaný dvanástimi integrovanými obvodmi MSI TTL·, alebo je realizovaný integrovanými obvodmi VLSI TIL, ktoré nie· sú vyrábané v átátoch RVHP a ktoré nemožu byt použité v pamatových zariadeniach s dynamickými pamatami 1M1, alobo je realizovaný integrovanými obvodmi MHB 207/0203 a MHB 206/ 0204, ktoré'nemSžu byt použité v pamatových zariadeniach s dynamickými pamatami 256K1 a 1M1. Nedostatkem týchto zapojení generátore adresy pře dynamické parnate je použiti» uvedeného počtu integrovaných obvodov MSI TTL, nedostupnost integrovaných obvodov VLSI TTL a ich nemožnost použitia v pamatových zariadeniach s dynamickými pamatami 256K1 a 1M1. '

Uvedené nedoetatky odstraňuje generátor adresy pre dynamické památe, kterého podstatou je to, že vstup desaťbitového znaku adresy riadku je pripejený na prvý vstup tretieho multiplexera, vstup desatbitového znaku adresy stípea je připojený na druhý vstup tretieho multiplexera, hodinový vstup je připojený na prvý vstup prvého desaťbitového binárneho čítača, vstup nulovania čítačov je připojený na druhý vstup prvého desaťbitového čítača, na druhý vstup druhého desaťbitového čítača, na druhý vstup dvojbitového binárneho čítača, prvý vstup adresy kanálu prvého a druhého multiplexera je pripsjený na piaty vstup prvého multiplexera a na piaty vstup druhého multiplexera, druhý vstup adresy kanálu prvého a druhého multiplexera je připojený na Siesty vstup prvého multiplexera a na Siesty vstup druhého multiplexera, prvý vstup adresy kanálu tretieho multiplexera je připojený na piaty vstup tretieho multiplexera, druhý vstup adresy kanálu tretieho multiplexera je připojený na Siesty vstup· tretieho multiplexera, prvý výstup prvého desaťbitového binárneho čítača je připojený na třetí vstup tretieho multiplexera, druhý výstup prvého desaťbitového binárnehe čítsča je připojený na prvý vstup prvého multiplexera, třetí výstup prvého desaťbitového binárneho čítača je připojený na druhý vstup prvého multiplexera, Stvrtý výstup prvého desaťbitového binárneho čítača je připojený na třetí vstup prvého multiplexera, piaty výstup prvého desaťbitového binárneho čítača je připojený na Stvrtý vstup prvého multiplexera, výstup prvého multiplexera je připojený na prvý vstup druhého desaťbitového binárneho čí.tača, prvý výstup druhého desaťbitového binárneho čítača je připojený na Stvrtý vstup tretieho multiplexera, druhý výstup druhého desaťbitového binárneho čítača je připojený na prvý vstup druhého multiplexera, třetí výstup druhého desaťbitového binárneho čítača je připojený na druhý vstup druhého multiplexera, Stvrtý výstup druhého desaťbitového binárneho čítača je připojený na třetí vstup druhého multiplexera, piaty výstup druhého desaťbitového binárneho čítača je připojený na Stvrtý vstup druhého multiplexera, výstup druhého multiplexera je připojený na výstup přenosu nahor a na prvý vstup dvojbitového binárneho čítača, výstup tretieho multiplexera je připojený na výstup desaťbitového adresného znaku, výstup dvojbitového binárneho čítača je připojený na výstup druhého bitu dvojbitevého binárneho čítača.

Hlavnou výhodou generátora adresy pre dynamické pamate je to, že ako nomolitický integrovaný obvod na báze hradlového póla HP 200 představuje samostatný konStrukčný prvok, ktorý zabezpečuje prepínanie desaťbitového adresného znaku riadku a desaťbitového adresného znaku stípea pre dynamické pamate, generovanie sedembitového adresného znaku pře dynamické pamate 16K1, osembitového adresného znaku pre dynamické pamate 64K1, devaťbitového adresného znaku pre dynamické pamate 256K1 a desatbitového adresného znaku pre dynamické památe 1M1 v režime inicializačného zápisu, indikáciu vykonávania inicializačného zápisu v pamáťovom zariadení so samočinnou detekciou a opravou chýb, generovanie adresného znaku v režime obnovenia informácie v dynamických pamatiach.

Na pripojenom výkrese je znázorněná schéma generátora adresy pre dynamické pamate podlá vynálezu.

CS 269 598 Bl

Generátor adresy pre dynamické parnate, realizovaný obvodom štvorkanálového desaťbitového multiplexers, ktorý Je určený hlavně pre prepínanie átyroch desaCbitových adresných znakov v režime zápisu informácie, čítania informácie, inicializačného zápisu informácie a obnovenia informácie v pamaťových zařiadeniach, obvodmi dvoch.deeaťbitových synchrónnych čitačov, ktoré sú zaradené do série cez jeden Stvorkanélový jednobitový multiplexer a ktoré sú určené hlavně pře generovanie adresného znaku pře dynamické parnáte 16K1, 64K1, 256K1 a 1M1 v režime obnovenia informácie a v režime inicializačného zápisu, obvodom dvojbitového asynchrónneho čítača, ktorý je spojený a druhým desaťbitovým asynchrónnym binárnym čítačom cez jeden δtvorkanálový jednobitový multiplexer a ktorý je určený hlavně pre generovanie eignálu indikácie vykonáváni^ inicializačného zápisu informácie v památovom zariadení, je zapojený tak, že vstup desaťbitového znaku adresy riadku ABO-AL9 je připojený na prvý vstup 51 tretieho multiplexers 50. vstup desaťbitového znaku adresy riadku AH0-AH9 Je připojený na druhý vstup 52 tretieho multiplexers £0, hodinový vstup CLK je připojený na prvý vstup 11 prvého desaťbitového binárneho čítača 10, vstup nulovania čitačov RST je připojený na druhý vstup 12 prvého desaťbitového binárneho čítača 10. na druhý vstup 22 druhého desaťbitového binárneho čítača 20, na druhý vstup.62 dvojbitového binárneho čítača 60. prvý vstup adresy kanálu prvého a druhého multiplexers A je připojený na piaty vstup 35 prvého multiplexers 30 a na piaty vstup 45 druhého multiplexers JO, druhý vstup adresy kanálu prvého a druhého multiplexera B je připojený na šiesty vstup 36 prvého multiplexera 30 a na Siesty vstup 46 druhého multiplexera JO, prvý vstup adresy kanálu tretieho multiplexera REF Je připojený na piaty vstup 55 tretieho multiplexera 52, druhý vstup adresy kanálu tretieho multiplexera ROW je připojený na šiesty vstup 56 tretieho multiplexera 52» prvý výetup 11 prvého desaťbitového binárneho čítača 10 je připojený na třetí vstup 53 tretieho multiplexera 52, druhý výstup 14 prvého desaťbitového binárneho čítača 10 je připojený na prvý vstup 31 prvého multiplexera JO, třetí výstup 15 prvého desaťbitového binárneho čítača 10 je připojený na druhý vstup 32 prvého multiplexera JO, štvrtý výstup 16 prvého desaťbitového binárneho čítača 10 Je připojený na třetí vstup JJ prvého multiplexera JO, piaty výstup 17 prvého desaťbitového binárneho čítača 10 je připojený na štvrtý vstup 34 prvého multiplexera JO, výstup 37 prvého multiplexera 30 je připojený na prvý vstup 21 druhého desaťbitového binárneho čítača 20, prvý výstup 23 druhého desaťbitového čítača 20 je připojený na štvrtý vstup 54 tretieho multiplexera 52, druhý výstup 24 druhého desaťbitového binárneho čítača 20 je připojený na prvý vstup 41 druhého multiplexers JO, třetí výstup 25 druhého desaťbitového binárneho čítača 20 je připojený na druhý vstup 42 druhého multiplexera JO, štvrtý výstup 26 druhého desaťbitového binárneho čítača 20, je připojený na třetí vstup 43 druhého multiplexers JO, piaty výetup 27 druhého desaťbitového binárneho čítača 20 je připojený na štvrtý vstup 44 druhého multiplexera JO, výetup 47 druhého multiplexera JO je připojený na výstup přenosu nahor M a na prvý vstup 61 dvojbitového binárneho čítača 60, výstup 57 tretieho multiplexera 50 je připojený na výstup desaťbitového adresného znaku 00-09. výstup 6J dvojbitového binárneho čítača 60 je připojený na výstup druhého bitu dvojbitového binárneho čítača WZ.

V režime čítania alebo zápisu při komunikácii paměťového zariadenia s inými zariadeniami počítačového systému je dolná polovica štrnásťbitového znaku adresy pre dynamické parnáte 16K1, dolná polovica šestnásťbitového znaku adresy pře dynamické parná te 64K1, dolná polovica osemnásťbitového znaku adresy pre dynamické parnáte 256K1 alebo dolná polovica dvadsaťbitového znaku adresy pře dynamické památe 1M1 připojená cez vstup desaťbitového znaku adresy riadku AL0-AB9 na prvý vstup 51 tretieho multiplexers 50 a horná polovica štrnásťbitového znaku adresy pře dynamické parnáte 16K1, horná polovica šestnásťbitového znaku adresy pre dynamické památe 64K1, horná polovica osemnásťbitového znaku adresy prs dynamické památe 256K1 a horná polovica dvad

CS 269 598 Bl satbitového znaku adresy pře dynamické parnate 1M1 je připojené cez vstup ďesaťbitového znaku adresy AH0-AH9 na druhý vstup 52 tretieho multiplexers 50. pričom n.ie sú s vonkajším! obvodmi pra přenos adresného znaku v pamatovom zariadení spojené pre dynamické pamate 16K1 bity AL7 , AL8, AL9 , pře dynamické pamate 64K1 bity AL8, AL9, pře dynamické pamate 256K1 bit AL9 vstupu desatbitového znaku adresy riadku AL0-AL9 a tiež nie sú s vonkajším! obvodmi pře přenos adresného znaku v pamatovom zariadení spojené pre dynamické pamate 16K1 bity AH7, AH8, AH9 , pre dynamické pamate 64K1 bity AH8, AH9, pře dynamické pamate 256K1 bit AH9 vstupu desatbitového znaku adresy stípca AH0-AB9. Přenos dolnej polovice znaku adresy z prvého vstupu 51 tretieho multiplexers 50 na výstup 57 tretieho multiplexers 50 alebo hornej polovice znaku adresy z druhého vstupu 52 tretieho multiplexers 50 na výetup 57 tretieho multiplexers 50 je určený binárnou hodnotou signélov připojených cez prvý vstup adresy kanálu tretieho multiplexers REF na pisty vstup 55 tretieho multiplexers 50 a cez druhý vstup adresy kanálu tretieho multiplexers BOW na Siesty vstup 56 tretieho multiplexers 50. Hodinovým signálom připojeným cez hodinový vstup CLK ne prvý vstup 11 prvého desatbitového binárneho čítača 10 sa vykonává zvyšovanie binámej hodnoty desatbitového znaku adresy na prvom výstupe 13 prvého desatbitového binárneho čítača 10. Aby generátor adresy pře dynamické pamate v režime obnovenia 3 vykonáváním detekcie a korekcie shýb a v režime inicializačného zápisu v pamatovom zariadení generoval adresu pamatového miesta pre každý typ dynamickéj pamate z typov 16K1, 64EL, 256K1 a 1M1 v celej ich kapacitě zvyšováním adresy pamatového miesta vždy o plus jedna je hodinový signál pre druhý čítač prenášaný na prvý vstup 21 druhého desatbitového binárneho Čítača cez prvý multiplexer 30 z Sálej uvedených výstupov prvého desatbitového binárneho čítača 10. Na prvý . vstup 21 druhého desatbitového binárneho čítača 20 je cez prvý multiplexer 30 prenášaná pre dynamická pamate 16K1 hodnota siedmeho bitu z druhého výstupu 14 prvého desatbitového čítača 10, pře dynamické pamate 64K1 hodnota osmého bitu z tretieho výstupu 15 prvého desatbitového binárneho čítača IQ, pre dynamické pamate 256K1 hodnota deviateho bitu zo štvrtého výstupu 16 prvého desatbitového binárneho čítača 10 a pre dynamické pamate 1M1 hodnota desiateho bitu z piateho výstupu 17 prvého desatbitového binárneho čítača 10. Přenos jedného z uvedených bitov cez prvý multiplexer 30 je určený binárnou hodnotou signálov přivedených cez prvý vstup adresy kanálu prvého a druhého multiplexers A na piaty vstup 15 prvého multiplexers 10 s cez druhý vstup adresy kanálu prvého a druhého multiplexers B ne Siesty vstup 16 prvého multiplexers 10.

Signál ne výstupe druhého bitu dvojbitového binárneho čítače WZ umožňuje indikáciu a určenie doby vykonávania potřebného počtu cyklov v režime inicializačného zápisu v pamatovom'žariadeňí pre každý typ dynamických pamětí z typov 16K1, 64KL, 256K1 a 1M1. Nízkou logickou úrovňou signálu, ktorý je přivedený cez vstup nulovania čítačov RST na druhý vstup 12 prvého desatbitového binárneho čítača 10, na druhý vstup 22 druhého desatbitového binárneho čítača 20 a na druhý vstup 62 dvojbitového binárneho čítača 60 sa výstup druhého bitu dvojbitového binárneho čítača WZ nastaví do nízkej logickej úrovně a hodinový signál pre dvojbitový binárny čítač 60 na výstupe 47 druhého multiplexers 40 se nastavý do vysokej logickéj úrovně. Po uvolnění prvého desatbitového binárneho čítača 10, druhého desatbitového binárneho čítača 20 a dvojbitového binárneho čítača 60 vysokou logickou úrovňou signálu na vstupe nulovania čítačov RST sa signál na výstupe druhého bitu dvojbitového binárneho čítača WZ nastaví do vysokej logickej úrovně po druhej zmene z nízkej logickej úrovně do vysokej logickej úrovně hodinového signálu na výstupe 47 druhého multiplexers, ktorý Je připojený na prvý vstup 61 dvojbitového binárneho čítača 60. Na prvý vstup 61 dvojbitového binárneho čítača 60 Je cez druhý multiplexer 40 prenášaná pre dynamické pamate 16K1 hodnota siedmeho bitu z druhého výstupu 24 druhého desatbitového čítača 20, pre dynamické pamate 64K1 hodnota dsmeho bitu z tretieho výstupu 25 druhého desatbitového binárneho čítača 20, pře dynamické pamate 256K1 hodnota deviateho bitu zo štvrtého výstupu 26 druhého desaťbitového binárneho čítača 20 a pře dynamické pamate 1M1 hodnota desiateho bitu z piateCS 269 598 Bl ho výstupu 27 druhého děsaťbitového. binárneho-čítača 20. Dvojbitový binárny -člítač' 60 ukončí počítanie po nastavení vysokej. úrovně signálu na výstupe druhého bitu;dvojbitového binámeho čítača WZ a tento signál v-uvedenej hodnotě zotrvá. Funkcia vyššie popisaného zapojenia zabezpečuje, že signál na. výstupe druhého bitu dvojbitovéhoi.binérr.eho čítača sa nastaví do vysokej logické.j; úrovně po vykonaní dvoch cyklov v re-žinie ir.icializačného zápisu na každou pamaťovom: mieste každého vyššie uvedeného typu, dynauickej parnate.

Signál na výstupe přenosu nahor CA. ktorý je připojený na výstup 47 druhého«multiplexers 40 a na prvý vstup 61 dvojbitového binárneho čítača 60 može byť použitý ako hodinový signál pře obvod vonkajšieho čítača spolupracujúceho s generátorem adresy pře dynamické pamate podlá tohoto vynálezu.

Claims (1)

1. Generátor adresy pře dynamické pamate sa vyznačuje tým, že vstup desaťbitového znaku adresy riadku (AL0-AL9) je připojený na prvý vstup (51) tretieho multiplexers (50), vstup desaťbitového znaku adresy stípea (AH0-AH9) je připojený na jeho druhý vstup (52) a hodinový vstup (CLK) je připojený na prvý vstup (11) prvého čítača, vstup nulovania čítačov (EST) je připojený na jeho druhý vstup (12) , na druhý vstup (22) druhého čítača (20), a na druhý vstup (62) dvojbitového čítsča (60), prvý vstup ad esy kanálu prvého a druhého multiplexers (A) je připojený na piatý vstup (35) prvého multiplexers (30) a na piatý vstup (45) druhého multiplexers (40), druhý vstup adresy kanálu prvého a druhého multiplexera (B) je připojený na šiestý vstup (36) prvého multiplexers (30) a na šieetý vstup (46) druhého multiplexers (40), Sálej prvý vstup adresy kanálu tretieho multiplexera (EEF) je připojený na piatý vstup (55) tretieho multiplexers (50), pričom druhý vstup adresy kanálu tretieho multiplexera (EOM) je pripojený na jeho šiestý vstup (56), prvý výstup (13) prvého čítača (10) je připojený na třetí vstup (53) tretieho multiplexera (50), pričom výstupy (14 až 17) prvého čítača (10) sú připojené na vstupy (31 až 34) prvého multiplexera (30), ktorého výstup (37) je připojený na prvý vstup (21) druhého čítača (20), ktorého prvý výstup (23) je připojený na štvrtý vstup (54) tretieho multiplexera (50), pričom výstupy (24 až 27) druhého čítača (20) sú připojené na vstupy (41 až 44) druhého multiplexers (40), ktorého výstup (47) je připojený na výstup (CA) a na prvý vstup (61) binámeho čítača (60), výstup (57) tretieho multiplexera (50) je připojený na výstup desaťbitového adresného znaku (00-09) a výstup (63) binámeho čítača (60) je připojený na výstup druhého bitu dvojbitového binárneho čítača (WZ).