CS243057B1 - Obvod pro generování signálu na obnovování dat v dynamických pamětech v systémech s mikroprocesorem - Google Patents

Obvod pro generování signálu na obnovování dat v dynamických pamětech v systémech s mikroprocesorem Download PDF

Info

Publication number
CS243057B1
CS243057B1 CS833937A CS393783A CS243057B1 CS 243057 B1 CS243057 B1 CS 243057B1 CS 833937 A CS833937 A CS 833937A CS 393783 A CS393783 A CS 393783A CS 243057 B1 CS243057 B1 CS 243057B1
Authority
CS
Czechoslovakia
Prior art keywords
flip
flop
microprocessor
output
circuit
Prior art date
Application number
CS833937A
Other languages
English (en)
Other versions
CS393783A1 (en
Inventor
Lubomir Kadlec
Original Assignee
Lubomir Kadlec
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lubomir Kadlec filed Critical Lubomir Kadlec
Priority to CS833937A priority Critical patent/CS243057B1/cs
Publication of CS393783A1 publication Critical patent/CS393783A1/cs
Publication of CS243057B1 publication Critical patent/CS243057B1/cs

Links

Landscapes

  • Microcomputers (AREA)

Abstract

Podstatou řešení je použití pouze tří klopných obvodů připojených na známé výstupy mikroprocesoru a jeho podpůrné obvody a to na datovou sběrnici mikroprocesoru bit D5, na výstup Status Strobe a 02 (TTL) obvodu 8224 a MĚMR obvodu 8228. Výhodou řešení je použití pouze tří klopných obvodů a generování signálu v době dekódování instrukce, kdy je paměť v nečinnosti a není tím omezována rychlost mikroprocesoru. Obvod je možno využít ve všech mikroprocesorových systémech, kde je použit mikroprocesor typu 8080 A a jet» pomocné obvody typu 8224, 8228 (8238] a dynamická paměť RAM, (například typu 4116).

Description

Vynález se týká obvodu pro generování signálu na obnovování dat v dynamických pamětech v systémech s mikroprocesorem typu 8080 A — generování refresh signálu.
Většina obvodů pro· generování obnovovacího signálu je řešena jako samostatný obvod generující v pravidelných časových intervalech řídící signál, který vyžaduje na mikroprocesoru přímý přístup do paměti. Mikroprocesor na tuto žádost uvolní sběrnice paměti a samostatný obvod provede vlastní obnovení dat v paměti.
Toto řešení má řadu nevýhod. Především zapojení je obvodově složité. Při své činnosti zpomaluje práci procesoru, jelikož je nutné uvolňovat sběrnici po dobu obnovy dat v dynamických pamětech.
Podstatou obvodu pro generování signálu na obnovování dat v dynamických pamětech v systémech s mikroprocesorem sestávajícího· ze tří klopných obvodů je, že datový vstup prvního klopného obvodu je připojen na datovou sběrnici mikroprocesoru. Hodinový vstup prvního klopného obvodu je připojen na výstup pomocného obvodu mikroprocesoru přes oddělovací člen, například invertor, přičemž vstup nulování prvního klopného obvodu je připojen na výstup druhého klopného obvodu a výstup prvního klopného obvodu na datový vstup druhého klopného obvodu. Hodinový vstup druhého klopného obvodu je připojen na výstup pomocného obvodu mikroprocesoru a nulovací vstup druhého klopného obvodu na výstup třetího klopného obvodu. Výstup druhého klopného obvodu je připojen na datový vstup třetího klopného obvodu, hodinový vstup třetího klopného obvodu na výstup pomocného obvodu mikroprocesoru, zatímco výstup třetího klopného obvodu tvoří výstup signálu na obnovu dat v dynamických pamětech. Vstupní signály obvodu mohou být odděleny od obvodů mikroprocesoru oddělovacími členy.
Výhodou řešení podle vynálezu je použití pouze tří klopných obvodů pro generování signálu na obnovování dat v dynamických pamětech v systémech s mikroprocesorem typu 8080A s přímým připojením, případně přes oddělovací členy a známé výstupy mikroprocesoru a jeho pomocné obvody, přičemž vlastní obnovování probíhá v prvním cyklu mikroprocesoru Ml v době, kdy mikroprocesor dekóduje instrukci. V tuto· dobu je paměť vždy v nečinnosti a je tedy možné provést obnovu dat a není tím brzděna rychlost vlastního mikroprocesoru.
Příkladné a konkrétní provedení vynálezu je znázorněno na výkrese.
Vlastní obvod je tvořen třemi klopnými obvody A, B, C. První klopný obvod A je připojen takto: Datový vstup D na datovou sběrnici mikroprocesoru D5. Hodinový vstup CH na výstup Status Strobe pomocného obvodu mikroprocesoru, obvykle přes oddělovací obvod, například invertor. Vstup nulování R je připojen na negovaný výstup Q druhého klopného obvodu B. Výstup O prvního klopného obvodu je připojen na datový vstup D druhého· klopného· obvodu B, který je připojen takto: Hodinový vstup CH na výstup MĚMŘ pomocného· obvodu mikroprocesoru. Vstup nulování R na výstup Q třetího klopného obvodu C a výstup Q na datový vstup D třetího· klopného obvodu C. Třetí klopný obvod C je připojen takto: Hodinový vstup CH je připojen na výstup 02 (TTL) pomocného obvodu mikroprocesoru. Na výstupu Q je výstupní signál na obnovu dat v dynamických pamětech, případně na výstupu Q je tento· signál inverzní.
Funkce obvodu je následující: V prvním taktu Tl každého operačního cyklu předává mikroprocesor na datovou sběrnici stavovou informaci. Bit D5 ve stavovém slově udává, zda bude následovat čtení instrukce. Tento stav se přepíše signálem STSTB, který udává platnost stavové informace, do prvního klopného obvodu A. V případě, že bude následovat čtení instrukce, se tak nastaví výstup Q prvního klopného· obvodu A na úroveň H. S koncem čtení instrukce se signálem MĚMR přepíše tento stav i do druhého klopného obvodu B. Současně se úrovní L na výstupu Q druhého· klopného obr vodu B nuluje druhý klopný obvod A. S následující náběžnou hranou hodinového· signálu 02 (TTL) přepíše se tento stav do· třetího· klopného obvodu C. V případě, že předcházelo· čtení instrukce, přejde tak výstup Q třetího klopného obvodu C nad úroveň L a je zahájena obnova dat v dynamických pamětech. Současně se úrovní L na výstupu Q třetího klopného obvodu C nuluje druhý klopný obvod B. S následující náběžnou hranou hodinového signálu 02 (TTL) se nuluje i třetí klopný obvod C, tím končí obnova dat a celý obvod se dostává do výchozího stavu. Na výstup Q třetího· klopného obvodu C je tak signál pro řízení obnovy dat.

Claims (1)

  1. PREDMET
    Obvod pro generování signálu na obnovování dat v dynamických pamětech v systémech s mikroprocesorem typu 8080A, sestávající ze tří klopných obvodů je vyznačený tím, že datový vstup (D) prvního klopného obvodu (A) je připojen na datovou sběrnici mikroprocesoru, hodinový vstup (CH) prvního- klopného obvodu (A) je připojen na výstup pomocného obvodu mikroprocesoru přes oddělovací člen, například invertor, přičemž vstup nulování (R) prvního klopného obvodu (A) je připojen na výstup (Q) druhého klopného obvodu (B) a výstup (Qj prvního klopného- obvodu (A)
    VYNALEZU na datový vstup (Dj druhého- klopnéh-o obvodu (Bj, zatímco hodinový vstup (CH) druhého klopného obvodu (B) je připojen na výstup pomocného obvodu mikroprocesoru a nul-ovací vstup (R) druhého klopného obvodu (B) na výstup (Qj třetího klopného obvodu (C) a dále výstup (Q) druhého klopného obvodu (Bj je připojen na datový vstup (D) třetího klopného obvodu (C), hodinový vstup (CH) třetího klopného- obvodu (C) na výstup pom-o-cného^obvodu mikroprocesoru, zatímco výstup (Q) nebo (Q) třetího klopného obvodu (C) tvoří výstup signálu na obnovu dat v dynamických pamětech.
CS833937A 1983-04-01 1983-04-01 Obvod pro generování signálu na obnovování dat v dynamických pamětech v systémech s mikroprocesorem CS243057B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS833937A CS243057B1 (cs) 1983-04-01 1983-04-01 Obvod pro generování signálu na obnovování dat v dynamických pamětech v systémech s mikroprocesorem

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS833937A CS243057B1 (cs) 1983-04-01 1983-04-01 Obvod pro generování signálu na obnovování dat v dynamických pamětech v systémech s mikroprocesorem

Publications (2)

Publication Number Publication Date
CS393783A1 CS393783A1 (en) 1985-08-15
CS243057B1 true CS243057B1 (cs) 1986-05-15

Family

ID=5380886

Family Applications (1)

Application Number Title Priority Date Filing Date
CS833937A CS243057B1 (cs) 1983-04-01 1983-04-01 Obvod pro generování signálu na obnovování dat v dynamických pamětech v systémech s mikroprocesorem

Country Status (1)

Country Link
CS (1) CS243057B1 (cs)

Also Published As

Publication number Publication date
CS393783A1 (en) 1985-08-15

Similar Documents

Publication Publication Date Title
US4253147A (en) Memory unit with pipelined cycle of operations
GB1434827A (en) Data processing system
EP0242879B1 (en) Data processor with wait control allowing high speed access
JPS58192148A (ja) 演算処理装置
MX170835B (es) Circuito habilitado de escritura cache retardada para un sistema de microcomputadora de doble bus con un 80386 y 82385
RU2022343C1 (ru) Устройство защиты памяти
JPH0237590A (ja) メモリサイクル制御方式
KR850700166A (ko) 컴퓨터 시스템의 또는 그에 관한 개량
JPS6478362A (en) One connection preparation of several data processors for central clock control multi-line system
KR940004578B1 (ko) 슬레이브 보드 제어장치
JPS6423354A (en) Duplex buffer memory control system
GB1445663A (en) Data processing system
JPH09311812A (ja) マイクロコンピュータ
JP2628588B2 (ja) Dramのリフレッシュ回路
SU1566361A1 (ru) Устройство дл обмена данными между процессорами
JP2546002B2 (ja) パリティ回路
JP2968636B2 (ja) マイクロコンピュータ
RU2024051C1 (ru) Устройство для сопряжения источника информации с процессором
JPH0254582B2 (cs)
JP2536781B2 (ja) パリティチェック装置
JPS5999522A (ja) 入出力制御方式
JP3019336B2 (ja) マイクロプロセッサ開発支援装置
JP2734613B2 (ja) 障害情報収集方式
JPS57130137A (en) Data processor
JPS5694447A (en) Test system of parity checker