CS217835B1 - Zapojení pro generování synchronizačních sérií řídicích impulsů - Google Patents

Abstract

Vynález se týká generování synchronizačních sérií řídicích impulsů pro číslicové systémy, např. počítače. Zapojení řeší současně problém stability kmitočtu těchto řídicích synchronizačních sérií, jednoduchého nastavování jejich vzájemného časového odstupu a nastavování šíře pulsů z jednoho místa počítače. Podstata zapojení spočívá v tom, že výstupní signál z generátoru stabilního kmitočtu 1 je přiveden jednak na generátor záporného impulsu s nastavitelnou šíří 2 a dále na generátor kladného impulsu s nastavitelnou šíří 5. Výstupy těchto generátorů jsou potom vedeny přes nastavitelné zpožáovací obvody 3 a 6 a přes výkonové invertory 4 a 7 na výstupní svorky H1 a H2.

Description

Vynález se týká zapojení pro generování synchronizačních sérií řídicích impulsů pro číslicové systémy, např. počítače, a řeží otázku stability kmitočtu, možnosti nastavení hodnoty kmitočtu, nastavení přesné šíře impulsů synchronizačních sérií i nastavení jejich vzájemné fáze.

V současné době se u některých typů provozovaných číslicových systémů, např. elektronických počítačů, užívá pro synchronní řízeni činnosti tzv. hodinových nebo synchronizačních generátorů, sestavených z úseků zpožďovacího kabelového vedení. To umožňuje nastavení jednak kmitočtu synchronizačních generátorů, jednak nastavení šíře pulsu těchto synchrosérií

Manipulace při nastavování je poměrně zdlouhavá a celý systém je rozměrný. Vedení je dále vystaveno různým poruchám, které se potom projevují jako krátkodobé skoky fáze kmitočtu, se všemi negativním důsledky.

Uvedené nedostatky jsou odstraněny zapojením pro generování synchronizačních sérií řídicích impulsů podle vynálezu, nebol předmětné zapojení využívá generátoru stabilního kmitočtu, nastavení šíře pulsů a vzájemné fáze synchronizačních sérií je zajištěno elektronicky, celé zařízení je tak malé, že může být umístěno do dokonale odstíněného, případně teplotně stabilizovaného prostoru.

Zapojení pro generování synchronizačních sérií řídicích impulsů se skládá ze známých generátorů impulsů, generátoru stabilního kmitočtu, zpožďovacích obvodů a výkonových invertorů.

Jeho novost spočívá v tom, že generátor stabilního kmitočtu je svým prvním výstupem připojen na vstup generátoru záporného impulsu s nastavitelnou šířkou tohoto impulsu, jehož výstup je připojen na vstup zpožďovacího obvodu s nastavitelným zpožděním. Výstup tohoto obvodu je připojen na vstup prvního výkonového invertoru, jehož výstup je připojen na výstup ní svorku první synchronizační série. Druhý výstup generátoru stabilního kmitočtu je připojen na vstup generátoru kladného impulsu s plynule nastavitelnou šíří, jehož výstup je připojen na vstup druhého zpožňovacího obvodu s nastavitelným zpožděním.

Výstup tohoto druhého zpoždovacího obvodu s nastavitelným zpožděním je potom připojen na vstup druhého výkonového invertoru, jehož výstup je připojen na výstupní svorku druhé synchronizační série.

Výhody vynálezu spočívají v tom, že je možno vzhledem k velmi stabilnímu kmitočtu generátoru stabilního kmitočtu zcela vyloučit nahodilé chyby, které vznikají při náhodných nespojitých změnách frekvence, dále že je možno provádět pružně změnu šíře pulsů synchronizačních sérií i jejich vzájemný fázový posuv. V neposlední míře je výhodou i ta okolnost, že vzhledem k malým rozměrům je možno celé zapojení pro generování synchronizačních sérií řídicích impulsů soustředit do velmi malého, odstíněného prostoru, a tím tuto základní jednotku počítače zcela oddělit od zdrojů poruch, které mohou způsobit nahodilé krátkodobé změny fáze kmitočtu generátoru.

Zapojení podle předmětu vynálezu bude dále popsáno podle výkresů, kde na obr. 1 je znázorněno blokové schéma, a na obr. 2 jsou některé důležité průběhy, generované v různých označených bodech zapojení.

Blok J. na obr. 1 znázorňuje generátor stabilního kmitočtu, z něhož na první 1 a a druhý 1b výstup jsou přivedeny přímý a negovaný signál podle obr. 2, průběh na prvním a druhém výstupu 1a a 1 b. Generátor 2 záporného impulsu s nastavitelnou šíři umožňuje na zápornou hranu průběhu na prvním výstupu 1 a generovat na svém výstupu 2b řadu záporných impulsů, jejichž šíře S1 závisí na okamžitém nastavení šíře pulsu plynulým regulátorem, umístěným uvnitř tohoto generátoru. Průběh na výstupu 2b je přiveden na vstup 1 a zpožďovacího obvodu J ^s nastavitelným zpožděním, který způsobí posunuti průběhu o A t|, a to podle okamžitého nastavení regulačního prvku ve zpožňovacím obvodu. Zpožděný průběh je potom na výstupu 3b tohoto obvodu a je přiveden na vstup 4a prvního výkonového invertoru i a z jeho výstupu na výstupní svorku první synchronizační série H1. Průběh na vývodu 4b, H,, obr. 2.

Podobně je průběh z druhého výstupu 1b generátoru stabilního kmitočtu přiveden na vstup 5a generátoru 2 kladného impulsu s plynule nastavitelnou šíří, na jehož výstupu 5b se nachází průběh podle obr. 2, s nastavenou šířkou pulsu 8.3, který je přiveden na vstup 6a druhého zpožďovacího obvodu 6 s nastavitelným zpožděním a odtud přes druhý výkonový invertor 2 na jeho výstup 7b a na výstupní svorku pro druhou synchronizační sérii H2.

Zpožděný průběh na výstupu 7b a hodnotu A to je uveden na obr. 2.

Claims (2)

1. Zapojení pro generování synchronizačních sérií řídicích impulsů sestavená ze známých generátorů impulsů, generátoru stabilního kmitočtu, zpožňovacích obvodů a výkonových invertorů pro generování dvou nebo více definovaných sledů impulsů, vyznačené tím, že generátor (1) stabilního kmitočtu je svým prvním výstupem (1a) připojen na vstup (2a) generátoru (2) záporného impulsu s nastavitelnou šířkou tohoto impulsu, jeho'ž výstup (2b) je připojen na vstup (3a) zpožďovacího obvodu (3) s nastavitelným zpožděním, jehož výstup (3b) je připojen na vstup (4a) prvního výkonového invertoru (4), jehož výstup (4b) je připojen na výstupní svorku (H1) první synchronizační série, přičemž druhý výstup (1b) generátoru (1) stabilního kmitočtu je připojen na vstup (5a) generátoru (5) kladného impulsu s plynule nastavitelnou šíří, jehož výstup (5b) je připojen na vstup (6a) druhého zpožňovacího obvodu (6) s nastavitelným zpožděním, jehož výstup (6b) je připojen na vstup (7a) druhého výkonového invertoru (7), jehož výstup (7b) je připojen na výstupní svorku (H2) druhé synchronizační série.
2. 2 listy výkresů